TWI644603B - 翻轉式磁耦合封裝結構及其引線架組件與製造方法 - Google Patents
翻轉式磁耦合封裝結構及其引線架組件與製造方法 Download PDFInfo
- Publication number
- TWI644603B TWI644603B TW106136719A TW106136719A TWI644603B TW I644603 B TWI644603 B TW I644603B TW 106136719 A TW106136719 A TW 106136719A TW 106136719 A TW106136719 A TW 106136719A TW I644603 B TWI644603 B TW I644603B
- Authority
- TW
- Taiwan
- Prior art keywords
- lead frames
- wafer
- lead
- coil portion
- coil
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本發明公開的翻轉式磁耦合封裝結構的製造方法包括提供具有架體及連接於架體的第一及第二組引線架的引線架結構,第一組引線架包括第一晶片承載部、第一線圈部、多個第一引腳部及第一浮動引腳,第二組引線架包括第二晶片承載部、第二線圈部、多個第二引腳部及第二浮動引腳;將第一及第二晶片分別設置在第一與第二晶片承載部上且分別電性連接於第一與第二引腳部;及相對於架體翻轉第一組引線架並將第一組引線架移至第二組引線架的上或下方,以在第一與第二組引線架間產生電性隔離,第一與第二線圈部相互對準而產生磁耦合。
Description
本發明涉及一種引線架組件、包括引線架組件的磁耦合封裝結構及其製造方法,特別是涉及一種使用單一引線架所製造的翻轉式引線架組件、包括引線架組件的磁耦合封裝結構及其製造方法。
一般而言,在電子裝置中會具有用以在傳輸器(transmitter)以及接收器(receiver)之間傳遞信號的傳輸方式。舉例而言,已知電隔離功能的信號傳輸方式有:光電耦合式、電容耦合式、誘導耦合(inductive coupling)或是磁耦合(magnetic coupling)。
在現有技術中,磁耦合隔離技術(magnetic coupling isolation technology)除了可以用於光耦合器(optocoupler)以及光電晶體(optotransistor)應用的場合外,也被用於常見的電子元件中以賦予電子元件電隔離功能,以將隔離器與功能半導體器件集成於一個半導體元件中,例如磁耦合隔離(magnetic coupling)的能源管理半導體元件(power management IC)、磁耦合隔離的控制器區域網路發射接收器(Magnetic coupling CAN bus tranceiver)等之中。
使用磁耦合技術的半導體隔離件,其通常包括在高頻下運作的驅動電路、一對尺寸在微米(μm)及毫米(mm)之間的微線圈(coils),以及高頻接收器。其中一組線圈(第一線圈)連接於驅動電
路的輸出端,另一組線圈(第二線圈)則連接於接收器的輸入端。兩組線圈彼此電性絕緣(galvanic isolated),因此其等之間不具有電連接。在運作時,來自驅動電路的高頻信號通過第一線圈,在第一線圈和第二線圈之間產生高頻磁場,高頻信號通過磁耦合傳輸至第二線圈。第二線圈將所接收到的磁信號轉換為高頻電壓並輸入接收電路。
然而,為了達到兩組線圈之間有效的耦合效果,需要精確設計兩組線圈在橫向的設置相對位置以及在垂直方向的間距,以使兩組線圈在橫向相互對準。同時,還必須將兩組線圈的間距被控制在設計範圍裡。如此一來,可以調節分別設置有兩組線圈的兩個引線架組件的隔離距離,進而調節兩組線圈彼此電性絕緣(galvanic isolation)的效果。在現有技術中,仍然缺乏製作程序簡單且可以輕易調整兩組線圈之間耦合量的製造方法與引線架組件。換句話說,引線架組件以及包含引線架組件的封裝結構的製造方法仍具有改善的空間。
本發明所要解決的技術問題在於,針對現有技術的不足提供一種翻轉式引線架組件、包括翻轉式引線架組件的磁耦合封裝結構及其製造方法。本發明所提供的製造方法是通過單一個引線架結構和引線架摺疊的方法,以及其中特定的設計來形成引線架組件(「雙引線架組件」),且可以通過調整引線架結構中特定區段的尺寸來調整包括雙引線架組件的磁耦合封裝結構的耦合效果。本發明所提供的磁耦合封裝結構可以用於隔離半導體元件,例如隔離器(isolator)。
為了解決上述的技術問題,本發明所採用的其中一技術方案是提供一種翻轉式磁耦合封裝結構的製造方法,其包括:提供一引線架結構,所述引線架結構具有一架體、一連接於所述架體的
第一組引線架以及一連接於所述架體的第二組引線架,其中,所述第一組引線架包括一第一晶片承載部、至少一第一線圈部、多個第一引腳部以及多個第一浮動引腳,且所述第二組引線架包括一第二晶片承載部、至少一第二線圈部、多個第二引腳部以及多個第二浮動引腳;將至少一第一晶片以及至少一第二晶片分別設置在所述第一晶片承載部與所述第二晶片承載部上且分別電性連接於所述第一引腳部與所述第二引腳部;以及相對於所述架體翻轉所述第一組引線架,並將所述第一組引線架移至所述第二組引線架的上方或者下方,以在所述第一組引線架與所述第二組引線架之間產生一高度差並使所述第一組引線架與所述第二組引線架彼此電性隔離;所述第一線圈部與所述第二線圈部相互對準而產生磁耦合。
為了解決上述的技術問題,本發明所採用的另外一技術方案是,提供一種引線架組件,其包括一第一組引線架以及一第二組引線架,所述第一組引線架包括一用於承載至少一第一晶片的第一晶片承載部、一第一線圈部、多個第一引腳部以及多個第一浮動引腳,所述第二組引線架包括一用於承載至少一第二晶片的第二晶片承載部、一第二線圈部、多個第二引腳部以及多個第二浮動引腳。所述第一組引線架設置於所述第二組引線架的上方或者下方,以使得所述第一線圈部與所述第二線圈部相互對準。
為了解決上述的技術問題,本發明所採用的另外再一技術方案是,提供一種翻轉式磁耦合封裝結構,其包括一第一組引線架、一第二組引線架、一第一晶片、一第二晶片以及一絕緣封裝體。所述第一組引線架包括一第一晶片承載部、一第一線圈部、多個第一引腳部以及多個第一浮動引腳。所述第二組引線架包括一第二晶片承載部、一第二線圈部、多個第二引腳部以及多個第二浮動引腳。第一晶片設置於所述第一晶片承載部,且所述第二晶片設置於所述第二晶片承載部。所述絕緣封裝體封裝所述第一晶片
與所述第二晶片並連接所述第一組引線架與所述第二組引線架,其中,每一個所述第一引腳部的一部分裸露在所述絕緣封裝體外,且每一個所述第二引腳部的一部分裸露在所述絕緣封裝體外。所述第一組引線架設置於所述第二組引線架的上方或者下方,以使得所述第一線圈部與所述第二線圈部相互對準而產生磁耦合;其中,所述第一組引線架與所述第二組引線架彼此電性隔離。
本發明的其中一有益效果在於,本發明所提供的翻轉式磁耦合封裝結構及其引線架組件與製造方法,其能通過“所述第一組引線架設置於所述第二組引線架的上方或者下方,以使得所述第一線圈部與所述第二線圈部相互對準以產生磁耦合”或者“相對於所述架體翻轉所述第一組引線架,並將所述第一組引線架移至所述第二組引線架的上方或者下方”的技術方案,以提升第一線圈部與第二線圈部彼此對齊的精準度,並控制第一線圈部與第二線圈部相互匹配後所產生的磁耦合效果。
為使能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與附圖,然而所提供的附圖僅用於提供參考與說明,並非用來對本發明加以限制。
P‧‧‧磁耦合封裝結構
1‧‧‧引線架結構
10‧‧‧架體
11‧‧‧第一組引線架
111‧‧‧第一晶片承載部
112‧‧‧第一線圈部
113‧‧‧第一引腳部
114‧‧‧第一浮動引腳
12‧‧‧第二組引線架
121‧‧‧第二晶片承載部
122‧‧‧第二線圈部
123‧‧‧第二引腳部
124‧‧‧第二浮動引腳
21‧‧‧第一晶片
211‧‧‧第一連接線
22‧‧‧第二晶片
221‧‧‧第二連接線
3‧‧‧封裝體
A‧‧‧切割線
B‧‧‧翻轉軸
d‧‧‧高度差
S‧‧‧彎折部
R‧‧‧旋轉方向
圖1為本發明其中一實施例所使用的引線架結構的俯視示意圖;圖2為本發明另一實施例所使用的引線架結構的俯視示意圖;圖3為本發明其中一實施例的翻轉式磁耦合封裝結構的製造方法的流程圖;圖4為本發明另一實施例的翻轉式磁耦合封裝結構的製造方法的流程圖;圖5為圖1中沿V-V剖面線所得的局部剖面視圖;圖6為本發明其中一實施例的翻轉式磁耦合封裝結構的製造方法的其中一步驟的示意圖;
圖7為本發明其中一實施例的翻轉式磁耦合封裝結構的製造方法的另一步驟的示意圖;圖8為本發明其中一實施例的翻轉式磁耦合封裝結構的製造方法的再一步驟的示意圖;圖9為本發明其中一實施例所提供的翻轉式磁耦合封裝結構的示意圖;圖10為本發明另一實施例所提供的翻轉式磁耦合封裝結構的示意圖;以及圖11本發明再一實施例所提供的翻轉式磁耦合封裝結構的示意圖。
以下是通過特定的具體實施例來說明本發明所公開有關“翻轉式磁耦合封裝結構及其引線架組件與製造方法”的實施方式,本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用,本說明書中的各項細節也可基於不同觀點與應用,在不悖離本發明的精神下進行各種修飾與變更。另外,本發明的附圖僅為簡單示意說明,並非依實際尺寸的描繪,事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容,但所公開的內容並非用以限制本發明的保護範圍。
請參閱圖1及圖2。圖1及圖2為本發明不同實施例所使用的引線架結構的俯視示意圖。本發明所提供的翻轉式磁耦合封裝結構的製造方法可以利用單一引線架結構1來形成。換句話說,通過例如如圖1以及圖2所示的引線架結構1,可以在簡單的製造步驟下形成引線架組件以及翻轉式磁耦合封裝結構,同時確保引線架組件以及翻轉式磁耦合封裝結構中一對線圈彼此的對齊精準性及電性絕緣特性。
如圖1以及圖2所示,本發明所使用的引線架結構1包括架體10以及連接於架體10的第一組引線架11以及第二組引線架12。第一組引線架11包括第一晶片承載部111、第一線圈部112、多個第一引腳部113以及多個第一浮動引腳114。第二組引線架包括第二晶片承載部121、第二線圈部122、多個第二引腳部123以及多個第二浮動引腳124。架體10、第一組引線架11以及第二組引線架12可以由導電材料,例如金屬所製成。架體10、第一組引線架11以及第二組引線架12的材料可為相同或不相同。
第一線圈部112以及第二線圈部122可以由引線架結構1的條型金屬所構成的金屬框或是金屬環所形成。第一線圈部112以及第二線圈部122可以是單圈線圈或是多圈線圈。第一線圈部112與第二線圈部122分別連接於第一浮動引腳114與第二浮動引腳124。第一浮動引腳114是用以支撐第一線圈部112,第二浮動引腳124是用以支撐第二線圈部122。另外,在本發明中,第一線圈部112以及第二線圈部122的數量不在此限制。舉例而言,在第一組引線架11中可以包括對稱地分佈在其中的兩個第一線圈部112,且在第二組引線架12中可以包括對稱地分佈在其中的兩個第二線圈部122。具體來說,兩個第一線圈部112可以分佈在第一晶片承載部111的兩相反側,而兩個第二線圈部122可以分佈在第二晶片承載部121的兩相反側,從而形成兩個電信通道。
須注意的是,除了引線架結構1之外,圖1以及圖2同時繪示設置在第一晶片承載部111上的第一晶片21以及設置在第二晶片承載部121上的第二晶片22,以及用以分別對第一晶片21以及第二晶片22提供電性連接的多條第一連接線211以及多條第二連接線221。另外,圖1與圖2的差異在於,第一組引線架11中的第一晶片承載部111及第一線圈部112,以及第二組引線架12中的第二晶片承載部121及第二線圈部122的設置位置不同。
請先參閱圖1,在本發明的其中一實施例中,第一組引線架
11中的第一晶片承載部111是被第一線圈部112包圍,且第一晶片承載部111以及第一線圈部112都通過第一浮動引腳114與架體10連接。相似地,第二組引線架12中的第二晶片承載部121是被第二線圈部122包圍,且第二晶片承載部121以及第二線圈部122都通過第二浮動引腳124與架體10連接。
如圖2所示,在本發明的另一實施例中,第一組引線架11中的第一晶片承載部111與第一線圈部112是彼此分離並相鄰設置,且第二組引線架12中的第二晶片承載部121與第二線圈部122是彼此分離而相鄰設置。在本發明中,第一晶片承載部111與第一線圈部112之間以及第二晶片設置部121與第二線圈部122之間的相對位置關係可以依據產品的需求加以調整,在本發明中並不加以限制。
換句話說,只要能使得引線架組件或是磁耦合封裝結構中的第一線圈部112以及第二線圈部122相互匹配以通過電磁耦合傳遞信號,第一晶片承載部111與第一線圈部112之間以及第二晶片設置部121與第二線圈部122之間的相對位置關係在本發明中並不加以限制。然而,如圖1所示的第一晶片承載部111、第一線圈部112、第二晶片承載部121以及第二線圈部122的設置方式可以在使用最大線圈面積之下有效節省所形成的引線架組件或是磁耦合封裝結構的整體體積並提升耦合效果。因此,較佳地,第一線圈部112圍繞第一晶片承載部111,且第二線圈部122圍繞第二晶片承載部121。
除此之外,在本發明其他實施利中,第一線圈部112以及第二線圈部122還可以利用由晶片承載部的至少一部分所支撐,藉此降低產品的整體尺寸。
請同樣參閱圖1以及圖2。第一組引線架11以及第二組引線架12還設置有多個第一連接線211以及多個第二連接線221。通過多條第一連接線211以及多條第二連接線221(例如,圖1所示
的其中兩條第一連接線211以及其中兩條第二連接線221),第一晶片承載部111與第一線圈部112彼此電性連接而形成迴路,且第二晶片承載部121與第二線圈部122彼此電性連接而形成封閉電路,且第一晶片承載部111與第二晶片承載部121也可以通過另外的多條第一連接線211以及多條第二連接線221(例如,圖1所示的另外四條第一連接線211以及另外四條第二連接線221)分別與第一引腳部113以及第二引腳部123電性連接而形成封閉電路。
在本發明中,多個第一引腳部113以及多個第二引腳部123的數量以及形狀可以依據產品需求加以設計以及調整,在本發明中並不加以限制。另外,有關多條第一連接線211以及多條第二連接線221的連接方式以及具體型態,在本發明中同樣不加以限制,且可以由該項發明技術領域中具有通常知識者依據其專業知識加以理解及設計。
接下來,請參閱圖3以及圖4。圖3以及圖4分別為本發明不同實施例的磁耦合封裝結構的製造方法的流程圖。如圖3所示,磁耦合封裝結構的製造方法包括:提供引線架結構,引線架結構具有架體、連接於架體的第一組引線架以及連接於架體的第二組引線架,其中,第一組引線架包括第一晶片承載部、第一線圈部以及多個第一引腳部,且第二組引線架包括第二晶片承載部、第二線圈部以及多個第二引腳部(步驟S100);將至少一第一晶片以及至少一第二晶片分別設置在第一晶片承載部與第二晶片承載部上且分別電性連接於第一引腳部與第二引腳部(步驟S102);以及相對於架體翻轉第一組引線架,並將第一組引線架移至第二組引線架的上方或者下方,以使得第一線圈部與第二線圈部相互匹配(步驟S104),以產生磁耦合。
相較於圖3所示的磁耦合封裝結構的製造方法,圖4所示的磁耦合封裝結構的製造方法進一步包含步驟S103、S105以及
S106。具體來說,圖4所示的製造方法包括下列步驟:提供引線架結構,引線架結構具有架體、連接於架體的第一組引線架以及連接於架體的第二組引線架,其中,第一組引線架包括第一晶片承載部、第一線圈部以及多個第一引腳部,且第二組引線架包括第二晶片承載部、第二線圈部以及多個第二引腳部(步驟S100);將至少一第一晶片以及至少一第二晶片分別設置在第一晶片承載部與第二晶片承載部上且分別電性連接於第一引腳部與第二引腳部(步驟S102);在第一組引線架中形成至少一彎折部(步驟S103);相對於架體翻轉第一組引線架,並將第一組引線架移至第二組引線架的上方或者下方,以使得第一線圈部與第二線圈部相互匹配(步驟S104);形成一絕緣封裝體以封裝所述第一晶片與所述第二晶片並連接所述第一組引線架與所述第二組引線架(步驟S105);以及移除架體(步驟S106)。
值得一提的是,本發明所提供的磁耦合封裝結構的製造方法中,步驟S102以及步驟S103不是必須依照上述順序進行。換句話說,在相對於架體翻轉第一組引線架,即步驟S104之前,可以是先完成第一晶片21以及第二晶片22的設置再形成彎折部,或是先形成彎折部,再將第一晶片21以及第二晶片22分別設置在第一晶片承載部111以及第二晶片承載部121上。在以下說明中,是以先進行步驟S102再進行步驟S103的情況進行說明。
請同時配合圖1以及圖5至8。圖5為圖1中沿V-V剖面線所得的局部剖面視圖;圖6為磁耦合封裝結構的製造方法的步驟S103的示意圖,圖7為步驟S104的示意圖,而圖8為步驟S105的示意圖。
首先,在步驟S100中,提供引線架結構1。引線架結構1可以是圖1或是圖2所示的引線架結構1,其具有架體10、第一組引線架11以及第二組引線架12。如圖5所示,引線架結構1的第一組引線架11與第二組引線架12彼此相鄰且具有相似的結構。
第一組引線架11包括第一晶片承載部111、第一線圈部112以及第一引腳部113,而第二組引線架12包括第二晶片承載部121、第二線圈部122以及第二引腳部123。另外,第一組引線架11與第二組引線架12還分別包括多個第一浮動引腳114與多個第二浮動引腳124。
接著,在步驟102中,將第一晶片21以及第二晶片22分別設置在第一晶片承載部111與第二晶片承載部121上,以分別電性連接於第一引腳部113與第二引腳部123。第一晶片21以及第二晶片22各自的數量在本發明中並不加以限制。在如圖1以及圖2所示的實施例中,引線架結構1的第一組引線架11以及第二組引線架12分別包括一個第一晶片21以及一個第二晶片22。舉例而言,第一晶片21與第二晶片22都是積體電路晶片(IC)。
舉例而言,第一晶片21包括線圈驅動電路單元,第二晶片22包括接收電路單元。一高頻訊號通過線圈驅動電路單元與第一線圈部112的電性連接以傳輸至第一線圈部112,且第二線圈部122通過接收電路單元與第二線圈部122的電性連接以接收一高頻電壓。或是,在另一個實施例中,第一晶片21可以包括接收電路單元,而第二晶片22包括線圈驅動電路單元。
藉此,由線圈驅動電路單元所輸入的輸入訊號可以通過第一線圈部112與第二線圈部122在橫向方向上相互對準所產生的有效磁耦合而傳輸到輸出端(接收電路單元)。具體來說,第一組引線架11的第一線圈部112通過其中一部分的第一連接線211與第一晶片21一起形成一個第一封閉電路。對第一封閉電路通入電流可以產生高頻交流磁場。高頻交流磁場通過第一線圈部112與第二線圈部122的磁耦合,而在第二組引線架12的第二線圈部122、其中一部分的第二連接線221以及第二晶片22形成的第二封閉電路中產生高頻交流電流。據此,可以將電訊號從第一晶片21(例如發射器)傳輸到與第一晶片21電隔離的第二晶片22(例如接收器)。
步驟S102中第一晶片21以及第二晶片22的設置方式在本發明中並不加以限制。另外,在步驟S102中,可以在設置第一晶片21以及第二晶片22的同時設置多條第一連接線211以及多條第二連接線221。舉例而言,第一連接線211以及第二連接線221可以以打線方式連接於第一晶片21、第二晶片22、第一晶片承載部111、第二晶片承載部121、第一線圈部112、第二線圈部122、第一引腳部113以及第二引腳部123之間。
接下來,請參圖6。在步驟S103中,在第一組引線架11中形成至少一彎折部S。事實上,在本發明中,彎折部S可以形成於第一組引線架11中或是形成於第二組引線架12中。換句話說,本發明所提供的製造方法可以包括形成至少一彎折部在第一組引線架11與第二組引線架12兩者之中的至少一個上。在圖6所示的實施例中,彎折部S是形成於第一引腳部113與第一線圈部112之間以及第一引腳部113與第一晶片承載部111之間。舉例而言,彎折部S可以通過彎折第一浮動引腳114而形成。形成彎折部S可以避免在後續步驟中,第一線圈部112與第二線圈部122彼此接觸,也可以避免設置在第一晶片承載部111上的第一晶片21與設置在第二晶片承載部121上的第二晶片22彼此接觸。
承上所述,只要可以達到上述避免第一組引線架11與第二組引線架12在產品中不相互接觸的目的,即,確保第一組引線架11與第二組引線架12彼此電性絕緣,彎折部S的具體尺寸以及彎折的方向也可以被調整。具體來說,彎折部S的詳細參數可以依據製造方法的流程,以及目標產品的磁耦合及電壓絕緣特性而加以設計。舉例而言,可以依據後續步驟S104中對第一組引線架11的翻轉方向來決定彎折部S的彎折方向。
如圖6所示,在此實施例中,是在第一組引線架11中形成彎折部S。請配合圖1所示,在形成彎折部S之前,可沿第一組引線架11中所標示切割線A處截斷,使得接近第一組引線架11與第二組引線架12的交界處的多個第一引腳部113以及多個第一浮動引腳114向下彎折。換句話說,就圖1的圖面來看,位於兩條切割線A的連線的右側的多個第一引腳部113以及多個第一浮動引腳114可以(向進入圖面的方向)被彎折,使得位於兩條切割線A的連線的左側的第一晶片承載部121以及第一線圈部122向下(即,向進入圖面的方向)位移至另一平面。
如上所述,用以承載第一晶片21的第一晶片承載部111以及第一線圈部112相對於第二組引線架12是向下降低至另一個平面。換句話說,通過彎折部S的設置,第一晶片承載部111以及第一線圈部112被向下位移,使得第一組引線架11的一部分與第二組引線架12之間具有高度差d,使得第一線圈部112與第二線圈部122之間相距等同於高度差d的距離。
如前所述,高度差d可以依據目標產品的磁耦合及電壓絕緣特性加以設計。換句話說,調整高度差d的大小可以調整兩組引線架之間的隔離電壓,以及兩個線圈部之間的磁耦合強度。在本發明中,高度差d較佳為介於100至500微米之間。換句話說,在目標產品(引線架組件或磁耦合封裝結構)中,第一線圈部112與第二線圈部122之間的距離較佳為介於100至500微米之間。將高度差d控制於介於100至500微米之間可以在確保第一線圈部112與第二線圈部122之間的隔離電壓和磁耦合效率之外,有效減少目標產品的體積。
接下來,請參閱圖7。於步驟S104中,相對於架體1翻轉第一組引線架11,並將第一組引線架11移至第二組引線架12的上方或者下方,以使得第一線圈部112與第二線圈部122相互匹配並產生磁耦合。具體來說,請參閱圖1所示,第一組引線架11是沿著翻轉軸B,朝向旋轉方向R而相對於架體1被翻轉180度,使得第一組引線架11移至第二組引線架12的上方。在進行步驟S104時,架體1保持在原先的位置。
值得一提的是,假使在形成彎折部S的步驟S103中,彎折部S是通過將第一組引線架11的第一引腳部113向下彎折而形成,在步驟S104中,第一組引線架11會被翻轉至第二組引線架12上方,方可避免第一晶片21與第二晶片22相互接觸或是第一線圈部112與第二線圈部122相互接觸。相對地,假使在步驟S103中,彎折部S是通過將第一組引線架11的第一引腳部113向上彎折而形成,在步驟S104中,第一組引線架11會被翻轉至第二組引線架12下方。換句話說,形成彎折部S的步驟與翻轉第一組引線架11的步驟必須相互配合。
通過步驟S104,第一組引線架11的第一線圈部112與第二組引線架12的第二線圈部122之間具有由彎折部S所形成的高度差d。如前所述,通過控制d的數值,可以調整後續形成的引線架組件或磁耦合封裝結構的耦合以及電壓絕緣效果。除此之外,翻轉第一組引線架11的步驟可以一次進行,即,在同一步驟中翻轉180度,或是分次進行,即分別在多個步驟中進行不同角度的翻轉。
在圖5至圖8所顯示的實施例中,完成步驟S104後,如圖8所示,第一線圈部112會設置在第二線圈部122的正上方且與第二線圈部122相互平行,使得第一晶片21與第二晶片22相對設置。另外,第一線圈部112與第二線圈部122會彼此對齊(aligned),進而確保第一線圈部112與第二線圈部122之間的耦合效果。除此之外,第一線圈部112與第二線圈部122之間具有一個不導電的間隔(間隔距離為高度差d)。
在使第一線圈部112與第二線圈部122相互匹配後,可以進一步進行步驟S105,即,形成絕緣封裝體3以封裝(molding)第一晶片21與第二晶片22並連接第一組引線架11與所述第二組引線架12。請參閱圖9所示,封裝體3包覆第一組引線架11的第一晶片承載部111、第一線圈部112、第二組引線架12的第二晶片承載部121、第二線圈部122以及分別設置在第一晶片承載部111以
及第二晶片承載部121上的第一晶片21以及第二晶片22。封裝體3的一部分填充(設置)於第一組引線架11與第二組引線架12之間,以將第一線圈部112與第二線圈部122彼此絕緣。
另外,每一個第一引腳部113的一部分裸露在絕緣封裝體3外,且每一個第二引腳部123的一部分裸露在絕緣封裝體3外。第一浮動引腳114的一部分裸露在絕緣封裝體3外,且第二浮動引腳124的一部分裸露在絕緣封裝體3外。由封裝體3裸露的第一引腳部113的一部分以及第二引腳部123的一部分可以與其他電子元件進行電性連接。舉例而言,第一引腳部113的一部分以及第二引腳部123的一部分可以提供磁耦合封裝結構所需的隔離電壓。
請再次參閱圖4,在步驟S105之後,本發明實施例所提供的磁耦合封裝結構的製造方法還進一步包括移除架體10。具體來說,架體10在製作過程中可以用於支撐第一組引線架11以及第二組引線架12。在通過封裝體3連接第一組引線架11與所述第二組引線架12後,架體10可以被裁切(deflash,trim and form)及移除。將架體10移除的方式在本發明中不加以限制。在移除架體10的同時,在切除裸露在絕緣的封裝體3外的第一浮動引腳114與第二浮動引腳124時。值得注意的是,在本發明中,第一浮動引腳114與第二浮動引腳124的切除方向相反,並且是由半導體元件封裝之內向外切除,以增加隔離距離,從而保證隔離電壓。
值得注意的是,在本發明中,於步驟S104之後與步驟S105之前,還可以包括在第一組引線架11與第二組引線架12之間設置聚醯亞胺薄膜,以提高隔離電壓。換句話說,聚醯亞胺薄膜可以增強第一組引線架11與第二組引線架12之間的電隔離效果。另外,通過設置聚醯亞胺薄膜,第一線圈部112與第二線圈部122之間的高度差(即間隔的距離)可以被有效減少至介於100至200微米之間。如此一來,可以在確保隔離電壓之下同時增加磁耦合效
率。
接下來,請參閱圖10及圖11。圖10及圖11為本發明另外兩個實施例所提供的磁耦合封裝結構的示意圖。相較於圖9所示的實施例,圖10及圖11所示的實施例的磁耦合封裝結構P在彎折部的數量以及第一晶片21與第二晶片22設置的位置上有所不同。具體來說,如圖10所示,除了第一組引線架11的第一引腳部113形成有彎折部S之外,第二組引線架12的第二引腳部123也形成有彎折部S。換句話說,第一線圈部112與第二線圈部122之間的距離可以通過在第一引腳部113、第一浮動引腳114、第二引腳部123以及第二浮動引腳124中都形成彎折部S來加以調整。
相較於圖9以及圖10,圖11所示的實施例中,第一晶片21以及第二晶片22的設置方式有所不同。具體而言,在圖11中,第一晶片21與第二晶片22是分別設置在彼此背對的兩個晶片承載部上,使得第一晶片21與第二晶片22相對設置。換句話說,相較於圖10的磁耦合封裝結構P中設置有第一晶片21與第二晶片22的兩個表面是彼此相對,使得第一晶片21與第二晶片22相對設置,圖11中的第一晶片21與第二晶片22是彼此背對。如此一來,可以減少高度差d而增加磁耦合效率。事實上,針對第一晶片21與第二晶片22的設置方式,在本發明中並不加以限制。
本發明另外提供一種引線架組件,以及一種磁耦合封裝結構。本發明所提供的引線架組件以及磁耦合封裝結構P可以通過上述磁耦合封裝結構的製造方法來形成。因此,有關引線架組件以及磁耦合封裝結構P的結構以及製造方法在此不再次敘述。
[實施例的有益效果]
本發明的有益效果在於,本發明技術方案所提供的引線架組件、包括引線架組件的磁耦合封裝結構P及其製造方法,其能通過“所述第一組引線架11設置於所述第二組引線架12的上方或
者下方,以使得所述第一線圈部112與所述第二線圈部122相互匹配以產生磁耦合”或者“相對於所述架體10翻轉所述第一組引線架11,並將所述第一組引線架11移至所述第二組引線架12的上方或者下方”的技術方案,以提升第一線圈部112與第二線圈部122彼此對齊的精準度,並控制第一線圈部112與第二線圈部122相互匹配後所產生的磁耦合效果。
具體來說,本發明所提供的磁耦合封裝結構P可以適用於半導體封裝元件,例如,微型變壓器中,且可以通過簡單的製造方法配合尺寸設計達到使位於單一個引線架結構1的不同區域(第一組引線架11以及第二組引線架12)中的線圈部自動化對齊的效果。除此之外,通過封裝體3的設置,第一線圈部112以及第二線圈部122彼此相互高度絕緣。本發明所提供的磁耦合封裝結構P可以具有5kV以上的絕緣電壓。
除此之外,在本發明中,第一線圈部112以及第二線圈部122相互橫向對準而產生有效的磁耦合,使得訊號可以由輸入端(例如反射器)通過線圈耦合而傳輸到輸出端(例如接收器)並輸出。除此之外,第一線圈部112以及第二線圈部122的垂直距離可以通過對引線架結構1的設計而控制。舉例而言,調整第一線圈部112所在的第一組引線架11與第二線圈部122所在的第二組引線架12的隔離距離,可以調整兩個線圈彼此電性絕緣的效果。
以上所公開的內容僅為本發明的優選可行實施例,並非因此侷限本發明的申請專利範圍,所以凡是運用本發明說明書及附圖內容所做的等效技術變化,均包含於本發明的申請專利範圍內。
Claims (10)
- 一種翻轉式磁耦合封裝結構的製造方法,其包括:提供一引線架結構,所述引線架結構具有一架體、一連接於所述架體的第一組引線架以及一連接於所述架體的第二組引線架,其中,所述第一組引線架包括一第一晶片承載部、至少一第一線圈部、多個第一引腳部以及多個支撐所述第一線圈部的第一浮動引腳,且所述第二組引線架包括一第二晶片承載部、至少一第二線圈部、多個第二引腳部以及多個支撐所述第二線圈部的第二浮動引腳;將至少一第一晶片以及至少一第二晶片分別設置在所述第一晶片承載部與所述第二晶片承載部上且分別電性連接於所述第一引腳部與所述第二引腳部;以及相對於所述架體翻轉所述第一組引線架,並將所述第一組引線架移至所述第二組引線架的上方或者下方,以在所述第一組引線架與所述第二組引線架之間產生一高度差並使所述第一組引線架與所述第二組引線架彼此電性隔離;所述第一線圈部與所述第二線圈部相互對準而產生磁耦合。
- 如請求項1所述的翻轉式磁耦合封裝結構的製造方法,其中,在相對於所述架體翻轉所述第一組引線架之前,還進一步包括:形成至少一彎折部在所述第一組引線架與所述第二組引線架兩者之中的至少一個上。
- 如請求項1所述的翻轉式磁耦合封裝結構的製造方法,其中,在相對於所述架體翻轉所述第一組引線架之後,還進一步包括:形成一絕緣封裝體,以封裝所述第一晶片與所述第二晶片並連接所述第一組引線架與所述第二組引線架,其中,所述第一浮動引腳的一部分裸露在所述絕緣封裝體外且所述第二浮 動引腳的一部分裸露在所述絕緣封裝體外;以及移除裸露在所述絕緣封裝體外的一部分所述第一浮動引腳以及裸露在所述絕緣封裝體的一部分所述第二浮動引腳;其中,每一個所述第一引腳部的一部分裸露在所述絕緣封裝體外,且每一個所述第二引腳部的一部分裸露在所述絕緣封裝體外,所述第一引腳部的所述部分以及所述第二引腳部的所述部分用以分別提供一隔離電壓至所述第一組引線架以及所述第二組引線架;其中,所述第一浮動引腳被裸露在外的部分與所述第二浮動引腳被裸露在外的部分是沿相反方向被移除;其中,所述絕緣封裝體的一部分設置於所述第一組引線架與所述第二組引線架之間。
- 如請求項3所述的翻轉式磁耦合封裝結構的製造方法,其中,在形成所述絕緣封裝體的步驟之前,還進一步包括:在所述第一組引線架與所述第二組引線架之間設置一聚醯亞胺薄膜以提高所述隔離電壓。
- 一種引線架組件,其包括:一第一組引線架,所述第一組引線架包括一用於承載至少一第一晶片的第一晶片承載部、一第一線圈部、多個第一引腳部以及多個支撐所述第一線圈部的第一浮動引腳;以及一第二組引線架,所述第二組引線架包括一用於承載至少一第二晶片的第二晶片承載部、一第二線圈部、多個第二引腳部以及多個支撐所述第二線圈部的第二浮動引腳;其中,所述第一組引線架設置於所述第二組引線架的上方或者下方,以使得所述第一線圈部與所述第二線圈部相互對準,並使得所述第一晶片與所述第二晶片相對設置。
- 如請求項5所述的引線架組件,其中,所述第一線圈部與所述第二線圈部之間具有介於100至500微米之間的一高度差。
- 一種翻轉式磁耦合封裝結構,其包括:一第一組引線架,所述第一組引線架包括一第一晶片承載部、一第一線圈部、多個第一引腳部以及多個支撐所述第一線圈部的第一浮動引腳;一第二組引線架,所述第二組引線架包括一第二晶片承載部、一第二線圈部、多個第二引腳部以及多個支撐所述第二線圈部的第二浮動引腳;一第一晶片,所述第一晶片設置在所述第一晶片承載部;一第二晶片,所述第二晶片設置在所述第二晶片承載部;以及一絕緣封裝體,所述絕緣封裝體封裝所述第一晶片與所述第二晶片並連接所述第一組引線架與所述第二組引線架,其中,每一個所述第一引腳部的一部分裸露在所述絕緣封裝體外,且每一個所述第二引腳部的一部分裸露在所述絕緣封裝體外;其中,所述第一組引線架設置於所述第二組引線架的上方或者下方,以使得所述第一線圈部與所述第二線圈部相互對準而產生磁耦合;其中,所述第一組引線架與所述第二組引線架彼此電性隔離。
- 如請求項7所述的翻轉式磁耦合封裝結構,其中,所述第一晶片包括一線圈驅動電路單元,所述第二晶片包括一接收電路單元,所述第一晶片通過一第一連接線而與所述第一線圈部形成一第一封閉電路,所述第二晶片通過一第二連接線而與所述第二線圈部形成一第二封閉電路。
- 如請求項7所述的翻轉式磁耦合封裝結構,其中,一高頻訊號通過一線圈驅動電路單元與所述第一線圈部的電性連接以傳輸至所述第一線圈部,且所述第二線圈部通過一接收電路單元與所述第二線圈部的電性連接以接收一高頻電壓。
- 如請求項7所述的翻轉式磁耦合封裝結構,其中,所述第一晶 片與所述第二晶片彼此背對。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106136719A TWI644603B (zh) | 2017-10-25 | 2017-10-25 | 翻轉式磁耦合封裝結構及其引線架組件與製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106136719A TWI644603B (zh) | 2017-10-25 | 2017-10-25 | 翻轉式磁耦合封裝結構及其引線架組件與製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI644603B true TWI644603B (zh) | 2018-12-11 |
TW201918135A TW201918135A (zh) | 2019-05-01 |
Family
ID=65431832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106136719A TWI644603B (zh) | 2017-10-25 | 2017-10-25 | 翻轉式磁耦合封裝結構及其引線架組件與製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI644603B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI701779B (zh) * | 2019-07-15 | 2020-08-11 | 矽品精密工業股份有限公司 | 電子構裝結構及其製法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000242753A (ja) * | 1999-02-19 | 2000-09-08 | Toshiba Chem Corp | 非接触データキャリア |
JP2005301635A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2010123898A (ja) * | 2008-11-21 | 2010-06-03 | Toyota Motor Corp | 半導体装置 |
TW201249293A (en) * | 2011-05-12 | 2012-12-01 | Waveconnex Inc | Scalable high-bandwidth connectivity |
-
2017
- 2017-10-25 TW TW106136719A patent/TWI644603B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000242753A (ja) * | 1999-02-19 | 2000-09-08 | Toshiba Chem Corp | 非接触データキャリア |
JP2005301635A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2010123898A (ja) * | 2008-11-21 | 2010-06-03 | Toyota Motor Corp | 半導体装置 |
TW201249293A (en) * | 2011-05-12 | 2012-12-01 | Waveconnex Inc | Scalable high-bandwidth connectivity |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI701779B (zh) * | 2019-07-15 | 2020-08-11 | 矽品精密工業股份有限公司 | 電子構裝結構及其製法 |
Also Published As
Publication number | Publication date |
---|---|
TW201918135A (zh) | 2019-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699641B2 (en) | Semiconductor device | |
CN110010509B (zh) | 双引线架磁耦合封装结构及其制造方法 | |
JP6903721B2 (ja) | 単一リードフレーム積層ダイガルバニック絶縁体 | |
CN103493197B (zh) | 半导体装置及其制造方法 | |
TWI549222B (zh) | 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器 | |
CN105047634A (zh) | 半导体部件之间的隔离 | |
US11264369B2 (en) | Isolator integrated circuits with package structure cavity and fabrication methods | |
CN106449610B (zh) | 半导体器件及其制造方法 | |
US20120168901A1 (en) | Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process | |
CN103887287A (zh) | 半导体装置和半导体装置的制造方法 | |
US9177939B2 (en) | Leadless surface mount assembly package and method of manufacturing the same | |
CN109712793B (zh) | 翻转式磁耦合封装结构及其引线架组件与制造方法 | |
TWI644603B (zh) | 翻轉式磁耦合封裝結構及其引線架組件與製造方法 | |
JP2017112327A (ja) | 半導体装置 | |
CN110098156A (zh) | 用于电容耦合隔离器的电容耦合封装结构 | |
CN104332275B (zh) | 片式电感器及制造该片式电感器的方法 | |
TWI655698B (zh) | 用於磁耦合隔離器的雙引線架磁耦合封裝結構及其製造方法 | |
CN203850271U (zh) | 半导体装置 | |
JP5856274B2 (ja) | 半導体装置、半導体装置の製造方法、及びリードフレーム | |
US20240186310A1 (en) | Signal transmission device and insulation chip | |
US11676919B2 (en) | Electronic device | |
US20230086597A1 (en) | Insulating device | |
TWI642147B (zh) | 用於電容耦合隔離器的電容耦合封裝結構 | |
US20210249362A1 (en) | Trench Insulated Gate Bipolar Transistor Packaging Structure and Method for Manufacturing the Trench Insulated Gate Bipolar Transistor | |
JPS6056316B2 (ja) | 光半導体結合装置とその製造方法 |