TWI641896B - 可撓性電子裝置 - Google Patents
可撓性電子裝置 Download PDFInfo
- Publication number
- TWI641896B TWI641896B TW106138848A TW106138848A TWI641896B TW I641896 B TWI641896 B TW I641896B TW 106138848 A TW106138848 A TW 106138848A TW 106138848 A TW106138848 A TW 106138848A TW I641896 B TWI641896 B TW I641896B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- stress relief
- pad
- electronic device
- flexible electronic
- Prior art date
Links
- 238000009413 insulation Methods 0.000 claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 239000011368 organic material Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229920000058 polyacrylate Polymers 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 290
- 230000035882 stress Effects 0.000 description 166
- 239000010408 film Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一種可撓性電子裝置,包括一本體、一接墊防護結構以及一接墊層。本體具有一接合區。接墊防護結構位於接合區,其包含一基層、一第一絕緣層、一第二絕緣層以及一第一應力釋放層。第一絕緣層設置於基層上。第二絕緣層設置於第一絕緣層上。第一應力釋放層設置於基層、第一絕緣層或第二絕緣層上。此外,接墊層設置於接墊防護結構上,接墊層與第一應力釋放層不接觸。
Description
本發明是有關於一種可撓性電子裝置,且特別是有關於一種具有接墊防護結構的可撓性電子裝置。
近年來,隨著網路及通訊技術的快速發展,行動電子裝置的顯示面板朝向可撓式顯示技術發展。由於可撓式顯示面板具有可彎曲及可折疊的特性,體積更小,攜帶方便,已成為新一代顯示技術的發展重點。
可撓式顯示面板的製作過程如下。首先,形成一可撓性基層於一硬質載板上,接著,在後續的物理/化學氣相沉積及熱處理過程中,製作顯示元件及驅動元件所需的薄膜電晶體、發光層、電路層及接墊層等膜層於可撓性基層上。當完成顯示面板製程之後,再以雷射剝離技術將可撓性基層與硬質載板分離。然而,取下後的可撓性基層與製作顯示元件以及驅動元件所需的膜層之間,因存在應力而造成接墊層的接墊間距發生改變,以致於在後續晶片與接墊接合的過程中發生對位不佳以及接合的良率不佳等問題,有待進一步改善。
本發明係有關於一種具有接墊防護結構的可撓性電子裝置,可減少可撓性基層與製造顯示元件及驅動元件所需的膜層間存在的應力,減少接墊間距改變,以提高晶片與接墊接合的良率及可靠度。
根據本發明之一方面,提出一種可撓性電子裝置,包括一本體、一接墊防護結構以及一接墊層。本體具有一接合區。接墊防護結構位於接合區,包含一基層、一第一絕緣層、一第二絕緣層以及一第一應力釋放層。第一絕緣層設置於基層上。第二絕緣層設置於第一絕緣層上。第一應力釋放層設置於基層、第一絕緣層或第二絕緣層上。接墊層設置於接墊防護結構上,接墊層與第一應力釋放層不接觸。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
10、10’、10”‧‧‧可撓性電子裝置
100‧‧‧本體
100A‧‧‧顯示區
100B‧‧‧接合區
101、201‧‧‧基層
102、106‧‧‧應力釋放層
103‧‧‧膜層
107、207‧‧‧接墊層
108a~108e‧‧‧應力釋放塊
108f‧‧‧應力釋放部
110‧‧‧顯示元件
200、200’‧‧‧接墊防護結構
202‧‧‧第一應力釋放層
203‧‧‧第一絕緣層
204‧‧‧第二絕緣層
205‧‧‧第三絕緣層
206‧‧‧第二應力釋放層
300‧‧‧接墊
301‧‧‧第一導電層
302‧‧‧第二導電層
303‧‧‧第三導電層
a‧‧‧間距
b‧‧‧邊長
第1圖繪示可撓性電子裝置的俯視圖。
第2A至2C圖繪示依照本發明不同實施例之可撓性電子裝置沿著第1圖中之剖面線2-2的剖面示意圖。
第3A至3E圖繪示依照本發明不同實施例之可撓性電子裝置的俯視圖。
第4A至4B圖繪示依照本發明不同實施例之可撓性電子裝置10’沿著第3E圖中之剖面線4-4的剖面示意圖。
第5A至5E圖繪示依照本發明不同實施例之可撓性電子裝置於接合區之層疊示意圖。
第6圖繪示依照本發明另一實施例之可撓性電子裝置的俯視圖。
第7A至7C圖繪示依照本發明不同實施例之可撓性電子裝置沿著第6圖中之剖面線7-7的剖面示意圖。
第8A至8E圖繪示依照本發明不同實施例之可撓性電子裝置於接合區中沿著第6圖之剖面線8-8之層疊示意圖。
以下係提出實施例進行詳細說明,實施例僅用以作為範例說明,並非用以限縮本發明欲保護之範圍。以下是以相同/類似的符號表示相同/類似的元件做說明。
請參照第1圖,可撓性電子裝置10例如為可撓式顯示面板,其包括具有一顯示區100A及一接合區100B之本體100、一接墊防護結構200以及多個接墊300。顯示區100A內具有顯示元件110以及驅動元件(圖未繪示)。接墊防護結構200設置於接合區100B,用以防護接墊300,避免因受力所產生之應力造成接墊間距發生改變。接墊300間隔排列於接合區100B內,用以接合一電子元件,例如一晶片(圖未繪示)。
請參照第2A至2C圖,其繪示依照本發明不同實施例之可撓性電子裝置10沿著第1圖中之剖面線2-2的剖面示意圖。本實施例之可撓性電子裝置10於接合區100B內至少設有應力釋放
層102及/或應力釋放層106,用以減少基層101、膜層103以及接墊層107任二者之間存在的應力,例如因熱膨脹係數不匹配而容易殘留的熱應力。基層101例如為高分子材料的可撓性基材,而接墊層107例如為單層或多層的金屬及/或透明導電物等導電材料。膜層103例如是製造顯示元件以及驅動元件所需之氧化矽、氮化矽或氮氧化矽等無機材料絕緣層或例如丙烯酸類聚合物等有機材料絕緣層。
請參照第2A圖,應力釋放層106可設置於基層101與接墊層107之間,且應力釋放層106可為製造顯示元件以及驅動元件所需的膜層103中的一金屬層或一矽層。此外,請參照第2B圖,應力釋放層102可設置於基層101與接墊層107之間,且應力釋放層102可為直接形成於基層101上的一金屬層或一矽層。另外,請參照第2C圖,二應力釋放層102、106設置於基層101與接墊層107之間,且此二應力釋放層102、106可為製造顯示元件以及驅動元件所需的膜層103中的二金屬層、二矽層或一金屬層與一矽層的組合,或者此二應力釋放層102、106中的一應力釋放層106為製造顯示元件以及驅動元件所需的膜層103中的一金屬層或一矽層,而另一應力釋放層102為直接形成於基層101上的一金屬層或一矽層。應力釋放層102、106除了上述的組合之外,仍有其他可行的配置方式或變化例,本發明之實施例僅用以舉例,並非用以限制本發明。
上述實施例中,由於設置至少一應力釋放層102、106於基層101與接墊層107之間,用以減少基層101與膜層103中的絕緣層之間存在的應力,因此可減少殘留應力存在於接合區100B內。
請同時參照第3A至3E圖,第3A至3E圖繪示依照本發明不同實施例之可撓性電子裝置10’的俯視圖,其中接墊層107包含多個接墊300,應力釋放塊108a~108d設置於接墊300的下方;亦即,應力釋放塊108a~108d與接墊300不在同一層,而應力釋放塊108e可設置於接墊300的下方或與接墊300同一層。為了方便理解,應力釋放塊108a~108e以虛線表示。應力釋放塊108a~108e可依照不同實施例具有不同之形狀或排列方式,例如呈塊狀分布、條狀分布、斜紋分布或網格狀分布等等。在第3A圖中,應力釋放層為一長方形的應力釋放塊108a,其涵蓋所有接墊300所在的區域,並與接墊300於垂直投影方向上相互重疊。在第3B圖中,應力釋放層包括相互分離的多個應力釋放塊108b,例如以3個條狀物間隔排列在接墊300的長邊方向上,並與接墊300於垂直投影方向上相互重疊。在第3C圖中,應力釋放層包括相互分離的多個應力釋放塊108c,其例如以3X3陣列間隔排列在接墊300的長邊方向及短邊方向上,並與接墊300於垂直投影方向上相互重疊。在第3D圖中,應力釋放層包括相互分離的多個應力釋放塊108d,其例如以3X3陣列間隔排列,並與接墊300的長邊方向傾斜一角度且與接墊300於垂直投影方向上相互重疊。在第3E圖
中,應力釋放層包括相互分離的多個應力釋放塊108e,其例如以2X3陣列交錯排列於四個接墊300之間,且應力釋放塊108e與接墊300於垂直投影方向上不重疊。
在第3A至3D圖中,至少一應力釋放塊108a~108d可與至少二接墊300於垂直投影方向上相互重疊,且當應力釋放塊108a~108d與接墊300交錯成網格狀時,由實驗得知,網格的密度越高,接墊間距改變的幅度越小,具有較佳的應力釋放的效果。此外,在第3E圖中,當應力釋放塊108e與接墊300於垂直投影方向上不重疊時,還可減少應力釋放塊108e與接墊300之間的電容耦合。上述實施例中,應力釋放塊除了以上述的直線/斜線/陣列排列之外,仍有其他可行的配置方式或變化例,本發明之實施例僅用以舉例,並非用以限制本發明。
請參照第4A至4B圖,其繪示依照本發明不同實施例之可撓性電子裝置10’沿著第3E圖中之剖面線4-4的剖面示意圖。本發明的實施例中接墊可為雙層或三層以上之結構。第4A至4B圖中繪示接墊層為三層結構的實施例,可包括第一導電層301、第二導電層302以及第三導電層303。第一導電層與第二導電層例如為金屬,第三導電層例如為氧化銦錫(ITO)等透明導電物,但本發明不以此為限,在其他實施例中也可為不同組合與順序。此外,應力釋放塊108e可與接墊不同層且不接觸。
請參照第5A至5E圖,其繪示依照本發明不同實施例之可撓性電子裝置10’於接合區100B的層疊示意圖。在第5A圖
中,根據上述實施例,接墊層207如同上述具有接墊300的接墊層107,其位於具有應力釋放層的接墊防護結構200上,接墊防護結構200包括一基層201、一第一應力釋放層202、一第一絕緣層203以及一第二絕緣層204。基層201例如為軟性基材,第一應力釋放層202設置於基層201,第一絕緣層203設置於第一應力釋放層202上,第二絕緣層204設置於第一絕緣層203上。第一應力釋放層202如同上述的應力釋放層102且其排列方式如同上述的應力釋放塊108a~108e,第一應力釋放層202與接墊層207不接觸且電性絕緣。在一實施例中,第一絕緣層202與第二絕緣層203分別例如為製造顯示元件以及驅動元件所需的膜層103中的氧化矽、氮化矽或氮氧化矽等無機材料層或例如丙烯酸類聚合物等有機材料絕緣層,本發明對此不加以限制。根據上述實施例,第一應力釋放層202可減少應力造成的接墊間距改變,進而提高晶片與接墊層207接合的良率及可靠度。
請參照第5B圖,根據上述實施例,接墊防護結構200可包括一基層201、一第一絕緣層203、一第一應力釋放層202以及一第二絕緣層204。本實施例與第5A圖不同之處在於,第一絕緣層203設置於基層201上,第一應力釋放層202設置於第一絕緣層203上,且位於第一絕緣層203與第二絕緣層204之間。第一應力釋放層202如同上述的應力釋放層106且其排列方式如同上述的應力釋放塊108a~108e。根據上述實施例,第一應力釋放層202
同樣能達到減少應力造成的接墊間距改變,進而提高晶片與接墊層207接合的良率及可靠度。
請參照第5C圖,根據上述實施例,接墊防護結構200可包括一基層201、一第一絕緣層203、一第二絕緣層204、一第一應力釋放層202以及一第三絕緣層205。本實施例與第5A圖不同之處在於,第一應力釋放層202設置於第二絕緣層204上,且位於第二絕緣層204與第三絕緣層205之間。第三絕緣層205例如為製造顯示元件以及驅動元件所需的膜層103中的氧化矽、氮化矽或氮氧化矽等無機材料層。第一應力釋放層202如同上述的應力釋放層106且其排列方式如同上述的應力釋放塊108a~108e。根據上述實施例,第一應力釋放層202同樣能達到減少應力造成的接墊間距改變,進而提高晶片與接墊層207接合的良率及可靠度。
請參照第5D圖,根據上述實施例,接墊防護結構200可包括一基層201、一第一應力釋放層202、一第一絕緣層203、一第二應力釋放層206以及一第二絕緣層204。本實施例與第5A圖不同之處在於,第二應力釋放層206設置於第一絕緣層203上且位於第一絕緣層203與第二絕緣層204之間。第一應力釋放層202、第二應力釋放層206與接墊層207任二者彼此不接觸。第一應力釋放層202如同上述的應力釋放層102且其排列方式如同上述的應力釋放塊108a~108e,而第二應力釋放層206如同上述的應力釋放層106且其排列方式如同上述的應力釋放塊108a~108e。根據上述實施例,第一應力釋放層202及第二應力釋放層206均能達
到減少應力造成的接墊間距改變,進而提高晶片與接墊層207接合的良率及可靠度。
請參照第5E圖,根據上述實施例,接墊防護結構200可包括一基層201、一第一絕緣層203、一第一應力釋放層202、一第二絕緣層204、一第二應力釋放層206以及一第三絕緣層205。本實施例與第5A圖不同之處在於,第一應力釋放層202設置於第一絕緣層203上,第二應力釋放層206設置於第二絕緣層204上且位於第二絕緣層204與第三絕緣層205之間。第一應力釋放層202、第二應力釋放層206與接墊層207任二者彼此不接觸。第一應力釋放層202如同上述的應力釋放層102且其排列方式如同上述的應力釋放塊108a~108e,而第二應力釋放層206如同上述的應力釋放層106且其排列方式如同上述的應力釋放塊108a~108e。根據上述實施例,第一應力釋放層202及第二應力釋放層206均能達到減少應力造成的接墊間距改變,進而提高晶片與接墊層207接合的良率及可靠度。
請參照第6圖,其繪示依照本發明另一實施例之可撓性電子裝置10”的俯視圖。在本實施例中,除了如第2A至2C圖所示設置至少一應力釋放層102、106於接墊層107與基層101之間外,可撓性電子裝置10”更可包括多個與接墊300設置在同一層的應力釋放部108f。如第6圖所示,多個應力釋放部108f例如以2X4陣列間隔排列在五個接墊300之間。應力釋放部108f的邊長b小於相鄰二接墊300之間的間距a,其中邊長b與間距a的比值例如大於
0.1,以使接墊300與應力釋放部108f間隔排列且不接觸。應力釋放部108f之材質可為金屬或矽。應力釋放部108f亦能達到減少應力造成的接墊間距改變,進而提高晶片與接墊300接合的良率及可靠度。在本實施例中,應力釋放部108f除了以塊狀陣列排列之外,仍有其他可行的配置方式或變化例,本發明之實施例僅用以舉例,並非用以限制本發明。
請參照第7A至7C圖,其繪示依照本發明不同實施例之可撓性電子裝置10”沿著第6圖中之剖面線7-7的剖面示意圖。本發明實施例中接墊可為雙層或三層以上之結構。在第7A至7C圖中繪示接墊為三層結構的實施例。在第7A圖中,應力釋放部108f可與第三導電層303同一層但不接觸,在第7B圖中,應力釋放部108f可與第二導電層302同一層但不接觸,在第7C圖中,應力釋放部108f可與第一導電層301同一層但不接觸。應力釋放部108f之材質可與同一層的第一、第二或第三導電層301~303之材質相同且與同一層的第一、第二或第三導電層301~303在同一道製程中完成;或者,應力釋放部108f之材質可與同一層的第一、第二或第三導電層301~303之材質不相同。
請參照第6及8A至8E圖,其中第8A至8E圖繪示依照本發明不同實施例之可撓性電子裝置10”於接合區100B中沿著第6圖之剖面線8-8的層疊示意圖。在第8A圖中,接墊防護結構200’包括一基層201、一第一應力釋放層202、一第一絕緣層203、一第二絕緣層204以及至少一應力釋放部108f。第一應力釋放層202
設置於基層201,如第5A圖所示,相同的元件請參照如上,在此不再贅述。此外,應力釋放部108f設置於第二絕緣層204上,且與接墊300同一層,如第7A至7C圖所示。根據上述實施例,第一應力釋放層202及應力釋放部108f均可減少應力造成的接墊間距改變,進而提高晶片與接墊300接合的良率及可靠度。
請參照第8B圖,接墊防護結構200’可包括一基層201、一第一絕緣層203、一第一應力釋放層202、一第二絕緣層204以及至少一應力釋放部108f。本實施例與第8A圖不同之處在於,第一應力釋放層202設置於第一絕緣層203上,且位於第一絕緣層203與第二絕緣層204之間,如第5B圖所示,相同的元件請參照如上,在此不再贅述。此外,應力釋放部108f設置於第二絕緣層204上。根據上述實施例,第一應力釋放層202及應力釋放部108f同樣能達到減少應力造成的接墊間距改變,進而提高晶片與接墊300接合的良率及可靠度。
請參照第8C圖,接墊防護結構200’可包括一基層201、一第一絕緣層203、一第二絕緣層204、一第一應力釋放層202、一第三絕緣層205以及至少一應力釋放部108f。本實施例與第6A圖不同之處在於,第一應力釋放層202設置於第二絕緣層204上,且位於第二絕緣層204與第三絕緣層205之間,如第5C圖所示,相同的元件請參照如上,在此不再贅述。此外,應力釋放部108f設置於第三絕緣層205上。根據上述實施例,第一應力釋放
層202及應力釋放部108f同樣能達到減少應力造成的接墊間距改變,進而提高晶片與接墊300接合的良率及可靠度。
請參照第8D圖,根據上述實施例,接墊防護結構200’可包括一基層201、一第一應力釋放層202、一第一絕緣層203、一第二應力釋放層206、一第二絕緣層204以及至少一應力釋放部108f。本實施例與第6A圖不同之處在於,第二應力釋放層206設置於第一絕緣層203上且位於第一絕緣層203與第二絕緣層204之間,如第5D圖所示,相同的元件請參照如上,在此不再贅述。此外,應力釋放部108f設置於第二絕緣層204上。根據上述實施例,第一應力釋放層202、第二應力釋放層206及應力釋放部108f均能達到減少應力造成的接墊間距改變,進而提高晶片與接墊300接合的良率及可靠度。
請參照第8E圖,根據上述實施例,接墊防護結構200’可包括一基層201、一第一絕緣層203、一第一應力釋放層202、一第二絕緣層204、一第二應力釋放層206、一第三絕緣層205以及至少一應力釋放部108f。本實施例與第8A圖不同之處在於,第一應力釋放層202設置於第一絕緣層203上,第二應力釋放層206設置於第二絕緣層204上且位於第二絕緣層204與第三絕緣層205之間,如第5E圖所示,相同的元件請參照如上,在此不再贅述。此外,應力釋放部108f設置於第三絕緣層205上。根據上述實施例,第一應力釋放層202、第二應力釋放層206及應力釋放
部108f均能達到減少應力造成的接墊間距改變,進而提高晶片與接墊300接合的良率及可靠度。
本發明上述實施例所揭露之可撓性電子裝置,於接合區內設有至少一應力釋放層,以減少應力造成的接墊間距改變,且本實施例之可撓性電子裝置更可設置與接墊在同一層的應力釋放部,以進一步減少應力造成的接墊間距改變。上述的應力釋放層可為製造顯示元件以及驅動元件所需的膜層中的一金屬層或一矽層,且金屬層或矽層在微影製程中保留於接合區內不需移除,用以減少高分子材料的基層與無機材料層之間存在的應力,因此可減少殘留應力存在於接合區內,減少接墊間距改變,以提高晶片與接墊接合的良率及可靠度。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (19)
- 一種可撓性電子裝置,包括:一本體,具有一接合區;一接墊防護結構,位於該接合區,包含:一基層;一第一絕緣層,設置於該基層上;一第二絕緣層,設置於該第一絕緣層上;以及一第一應力釋放層,設置於該基層、該第一絕緣層或該第二絕緣層上;以及一接墊層,包括複數個接墊,設置於該接墊防護結構上,該接墊層與該第一應力釋放層不接觸,其中,於該接墊層的設置範圍內,該第一絕緣層以及該第二絕緣層皆為連續結構。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該第一應力釋放層設置於該第二絕緣層上,該接墊防護結構更包括一第三絕緣層,設置於該接墊層與該第一應力釋放層之間。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該第一應力釋放層包含相互分離的複數個應力釋放塊,且該些接墊與該些應力釋放塊於一垂直投影方向上至少部分重疊。
- 如申請專利範圍第3項所述之可撓性電子裝置,其中該些應力釋放塊中至少一應力釋放塊與該些接墊中至少二接墊於該垂直投影方向上重疊。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該接墊層該第一應力釋放層包含相互分離的複數個應力釋放塊,且該些接墊與該些應力釋放塊於一垂直投影方向上不重疊。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該接墊層包括複數個相疊的導電層,該第一應力釋放層與該些導電層中之一導電層同層。
- 如申請專利範圍第6項所述之可撓性電子裝置,其中該些第一應力釋放層之材質與同一層的該導電層之材質相同。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該第一應力釋放層之材質為金屬或矽。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該第一應力釋放層設置於該基層上,該接墊防護結構更包括一第二應力釋放層,設置於該第一絕緣層上,且該第二應力釋放層與該接墊層不接觸。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該第一應力釋放層設置於該第一絕緣層上,該接墊接合結構更包括一第二應力釋放層以及一第三絕緣層,該第二應力釋放層設置於該第二絕緣層上,該第三絕緣層設置於該接墊層與該第二應力釋放層之間。
- 如申請專利範圍第9或10項所述之可撓性電子裝置,其中第二應力釋放層包含相互分離的複數個應力釋放塊,且該些接墊與該些應力釋放塊於一垂直投影方向上至少部分重疊。
- 如申請專利範圍第11項所述之可撓性電子裝置,其中該些應力釋放塊中至少一應力釋放塊與該些接墊中至少二接墊於該垂直投影方向上重疊。
- 如申請專利範圍第9或10項所述之可撓性電子裝置,其中該第二應力釋放層包含相互分離的複數個應力釋放塊,且該些接墊與該些應力釋放塊於一垂直投影方向上不重疊。
- 如申請專利範圍第9或10項所述之可撓性電子裝置,其中該第二應力釋放層之材質為金屬或矽。
- 如申請專利範圍第1項所述之可撓性電子裝置,其中該第一絕緣層與第二絕緣層之材質分別為氧化矽、氮化矽或氮氧化矽或有機材料絕緣層,該有機材料絕緣層包括丙烯酸類聚合物。
- 如申請專利範圍第2或10項所述之可撓性電子裝置,其中該第三絕緣層之材質為氧化矽、氮化矽或氮氧化矽或有機材料絕緣層,該有機材料絕緣層包括丙烯酸類聚合物。
- 如申請專利範圍第1、2、9或10項所述之可撓性電子裝置,更包括複數個應力釋放部,與該接墊層設置在同一層,其中該些接墊與該些應力釋放部間隔排列於該接合區。
- 如申請專利範圍第17項所述之可撓性電子裝置,其中該接墊層包括複數個相疊的導電層,該些應力釋放部與該些導電層中之一導電層同層。
- 如申請專利範圍第18項所述之可撓性電子裝置,其中該些應力釋放部之材質與同一層的該導電層之材質相同。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106138848A TWI641896B (zh) | 2017-11-09 | 2017-11-09 | 可撓性電子裝置 |
CN201711364303.1A CN108110012B (zh) | 2017-11-09 | 2017-12-18 | 可挠性电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106138848A TWI641896B (zh) | 2017-11-09 | 2017-11-09 | 可撓性電子裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI641896B true TWI641896B (zh) | 2018-11-21 |
TW201918770A TW201918770A (zh) | 2019-05-16 |
Family
ID=62209689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106138848A TWI641896B (zh) | 2017-11-09 | 2017-11-09 | 可撓性電子裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN108110012B (zh) |
TW (1) | TWI641896B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112256088A (zh) * | 2019-07-22 | 2021-01-22 | 和鑫光电股份有限公司 | 可挠性电子装置以及其制作方法 |
US11239164B2 (en) * | 2020-02-26 | 2022-02-01 | Nanya Technology Corporation | Semiconductor device with metal plug having rounded top surface |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201113992A (en) * | 2009-10-07 | 2011-04-16 | Xintec Inc | Chip package and fabrication method thereof |
TWM491884U (zh) * | 2014-01-06 | 2014-12-11 | Tpk Touch Solutions Xiamen Inc | 觸控面板 |
TW201501282A (zh) * | 2013-06-25 | 2015-01-01 | Au Optronics Corp | 可撓式顯示面板及其製造方法 |
TWI552385B (zh) * | 2015-09-04 | 2016-10-01 | 錼創科技股份有限公司 | 發光元件 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101833904B (zh) * | 2010-05-13 | 2013-04-17 | 友达光电股份有限公司 | 可挠式显示器及其制造方法 |
US8476764B2 (en) * | 2011-09-18 | 2013-07-02 | Nanya Technology Corp. | Bonding pad structure for semiconductor devices |
US9203050B2 (en) * | 2013-05-21 | 2015-12-01 | Samsung Display Co., Ltd. | Organic light emitting diode display and method of manufacturing the same |
CN103545320B (zh) * | 2013-11-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 显示基板和含有该显示基板的柔性显示装置 |
CN105609507B (zh) * | 2014-11-17 | 2018-09-07 | 华邦电子股份有限公司 | 软性微***结构 |
CN105242433B (zh) * | 2015-10-22 | 2018-05-25 | 深圳市华星光电技术有限公司 | 一种曲面显示模组及电子设备 |
CN106252380B (zh) * | 2016-08-31 | 2020-04-03 | 上海天马有机发光显示技术有限公司 | 柔性显示面板及装置 |
CN106775173B (zh) * | 2017-02-07 | 2019-12-20 | 上海天马微电子有限公司 | 一种触控显示面板和触控显示装置 |
-
2017
- 2017-11-09 TW TW106138848A patent/TWI641896B/zh active
- 2017-12-18 CN CN201711364303.1A patent/CN108110012B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201113992A (en) * | 2009-10-07 | 2011-04-16 | Xintec Inc | Chip package and fabrication method thereof |
TW201501282A (zh) * | 2013-06-25 | 2015-01-01 | Au Optronics Corp | 可撓式顯示面板及其製造方法 |
TWM491884U (zh) * | 2014-01-06 | 2014-12-11 | Tpk Touch Solutions Xiamen Inc | 觸控面板 |
TWI552385B (zh) * | 2015-09-04 | 2016-10-01 | 錼創科技股份有限公司 | 發光元件 |
Also Published As
Publication number | Publication date |
---|---|
CN108110012B (zh) | 2020-06-05 |
TW201918770A (zh) | 2019-05-16 |
CN108110012A (zh) | 2018-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102085961B1 (ko) | 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법 | |
KR102590307B1 (ko) | 플렉서블 표시장치 | |
CN106716642B (zh) | 具有分开的配线图案的显示装置 | |
KR102414003B1 (ko) | 브리지된 배선 트레이스들 갖는 플렉서블 디스플레이 디바이스 | |
KR102445361B1 (ko) | 내부식성 인쇄 회로 필름을 갖는 플렉서블 디스플레이 디바이스 | |
KR102414712B1 (ko) | 라운딩된 에지를 갖는 지지층을 갖는 플렉서블 디스플레이 디바이스 | |
KR102597014B1 (ko) | 플렉서블 디스플레이 디바이스 | |
CN107004694B (zh) | 柔性显示装置 | |
JP5670994B2 (ja) | 有機発光表示装置及びその製造方法 | |
TWI676284B (zh) | 顯示裝置 | |
WO2018120931A1 (zh) | 液晶显示装置及其面板、显示面板与***电路的连接结构 | |
JP2015226056A5 (zh) | ||
KR102675322B1 (ko) | 플렉서블 표시장치 | |
WO2017113890A1 (zh) | 阵列基板和显示装置 | |
TWI648573B (zh) | 陣列基板 | |
JP2014096591A5 (zh) | ||
KR101797729B1 (ko) | 디스플레이 장치 | |
TWI641896B (zh) | 可撓性電子裝置 | |
TWM486093U (zh) | 觸控電極結構及其應用之觸控面板 | |
TW201812550A (zh) | 電子裝置 | |
US9607960B1 (en) | Bonding structure and flexible device | |
KR102195459B1 (ko) | 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법 | |
JP2023532493A (ja) | 弾性部材及びこれを含むディスプレイ装置 | |
TWI565039B (zh) | 可撓式畫素陣列基板及可撓式顯示面板 | |
JP2006237581A5 (zh) |