TWI640230B - 高速傳輸結構的負載板 - Google Patents

高速傳輸結構的負載板 Download PDF

Info

Publication number
TWI640230B
TWI640230B TW106116215A TW106116215A TWI640230B TW I640230 B TWI640230 B TW I640230B TW 106116215 A TW106116215 A TW 106116215A TW 106116215 A TW106116215 A TW 106116215A TW I640230 B TWI640230 B TW I640230B
Authority
TW
Taiwan
Prior art keywords
circuit layer
guiding channel
signal
signal guiding
channel
Prior art date
Application number
TW106116215A
Other languages
English (en)
Other versions
TW201902312A (zh
Inventor
曹富雄
Original Assignee
中華精測科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華精測科技股份有限公司 filed Critical 中華精測科技股份有限公司
Priority to TW106116215A priority Critical patent/TWI640230B/zh
Application granted granted Critical
Publication of TWI640230B publication Critical patent/TWI640230B/zh
Publication of TW201902312A publication Critical patent/TW201902312A/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種負載板包含一第一電路層、一第二電路層、一第一訊號導通道、一第二訊號導通道、一第一訊號線、一第二訊號線以及複數條接地導通道,第一訊號導通道及第二訊號導通道貫穿並垂直該第一電路層及該第二電路層,其中該第一訊號導通道及第二訊號導通道殘段為10千分之一寸(mil),第一訊號線及第二訊號線位於該第二電路層上分別連接至該第一訊號導通道及第二訊號導通道,複數條接地導通道圍繞該第一訊號導通道及第二訊號導通道,本發明之負載板可以使電路的阻抗匹配以減少訊號反彈。

Description

高速傳輸結構的負載板
本發明係關於一種負載板,尤指一種在高速傳輸結構下阻抗連續且反射極小的負載板。
隨著科技進步,電子產品傳輸及處理的速度越來越快,然而對於產品的尺寸卻希望越小越好,因此電路板上的線路密度會越來越高,因此在傳輸高頻、高速訊號的需求下,對於阻抗匹配度的精確度便要求更高。不連續或不匹配的阻抗會造成訊號的反彈,使得訊號的傳輸不穩定,因此設計電路時便需要考量特性阻抗。
一般讓線路的阻抗能夠連續的作法,是平面的繞線,用線路的寬度和疊構來改變特性阻抗,也可以利用電感或電容來調整特性阻抗值。然而前者會造成線路的面積較大,後者則是會增加製造成本。因此現今多利用多層電路板來解決繞線造成面積大的問題,多層電路板的結構中,需要利用導通孔(VIA)來轉輸不同層的訊號,然而導通孔的阻抗比起一般的平面繞線更難精確地計算,因此在傳輸高頻、高速的訊號時,多層電路板的訊號的反彈情況會相當嚴重。
因此本發明之目的在於設計一種負載板,使得多層電路板中 的訊號可以減少反彈的損失,進而提昇高頻、高速訊號傳輸的品質。
為達上述之目的,本發明的實施例提供一種負載板,其包含一第一電路層、一第二電路層、一第一訊號導通道、一第二訊號導通道、一第一訊號線、一第二訊號線以及複數條接地導通道。該第一電路層具有一第一過孔。該第二電路層與該第一電路層平行,並具有一第二過孔。該第一訊號導通道貫穿並垂直該第一電路層以及該第二電路層,與該第一電路層交會處有一第一導通孔,與該第二電路層交會處有一第三導通孔。該第二訊號導通道貫穿並垂直該第一電路層以及該第二電路層,與該第一電路層交會處有一第二導通孔,與該第二電路層交會處有一第四導通孔。該第一訊號導通道以及該第二訊號導通道殘段為10千分之一寸(mil)。該第一訊號線位於該第二電路層上,連接至該第一訊號導通道。該第二訊號線位於該第二電路層上,連接至該第二訊號導通道。複數條接地導通道平行並以一特定距離圍繞該第一訊號導通道以及該第二訊號導通道。
本發明的實施例另提供一種負載板,其包含一第一電路層、一第二電路層、一訊號導通道、一訊號線以及複數條接地導通道。第一電路層,具有一第一過孔。該第二電路層與該第一電路層平行,具有一第二過孔。該訊號導通道貫穿並垂直該第一電路層以及該第二電路層,與該第一電路層交會處有一第一導通孔,與該第二電路層交會處有一第二導通孔。該訊號導通道殘段為10千分之一寸(mil)。訊號線位於該第二電路層上,連接至該訊號導通道。複數條接地導通道,平行並以一特定距離圍繞該訊號導通道。
高頻訊號,不僅可以使電路的阻抗匹配,進而減少在高速傳輸時訊號的反彈。
10‧‧‧負載板
100-1~100-n‧‧‧電路板
110‧‧‧第一電路層
112‧‧‧第一導通孔墊片
114‧‧‧第二導通孔墊片
118‧‧‧第一過孔
120‧‧‧第二電路層
122‧‧‧第三導通孔墊片
124‧‧‧第四導通孔墊片
128‧‧‧第二過孔
202‧‧‧第一訊號線
204‧‧‧第二訊號線
302‧‧‧第一訊號導通道
304‧‧‧第二訊號導通道
400‧‧‧接地導通道
420、440‧‧‧接地導通孔墊片
501‧‧‧第三電路層
502‧‧‧第四電路層
520‧‧‧第三過孔
540‧‧‧第四過孔
60‧‧‧第三訊號導通道
620‧‧‧第五導通孔墊片
640‧‧‧第六導通孔墊片
70‧‧‧接地導通道
80‧‧‧第三訊號線
720、740‧‧‧接地導通孔墊片
第1圖為本發明第一實施例之負載板之立體圖。
第2圖為第1圖之簡化圖。
第3圖為本發明第一實施例第一電路層之俯視圖。
第3A圖為第3圖之尺寸示意圖。
第4圖為本發明第一實施例第二電路層之俯視圖。
第4A圖為第4圖之尺寸示意圖。
第5圖為第4圖沿AA’切線之剖面側視圖。
第6圖為本發明第二實施例負載板之示意圖。
第7圖為本發明第二實施例第三電路層之俯視圖。
第7A圖為第7圖之尺寸示意圖。
第8圖為本發明第二實施例第四電路層之俯視圖。
第8A圖為第8圖之尺寸示意圖。
第9圖為第7圖沿BB’切線之剖面側視圖。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂,下文將特舉本發明較佳實施例,並配合所附圖式,作詳細說明如下。再者,本發明所提到的方向用語,例如上、下、頂、底、前、後、左、右、 內、外、側面、周圍、中央、水平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等,僅是參考附加圖式的方向。因此,使用的方向用語是用以說明及理解本發明,而非用以限制本發明。
請參考第1圖所示,本發明第一實施例之負載板10之立體圖,本發明之負載板10包含第一電路層110、第二電路層120、第一訊號線202、第二訊號線204、第一訊號導通道302、第二訊號導通道304以及複數條接地導通道400。本發明之實施例負載板10具有多層電路板100-1~100-n,為簡化說明的內容,使本發明特點更加清楚,因此只列出第一電路層110以及第二電路層120來說明本發明之技術特徵,本實施例兩層電路板的架構僅是舉例說明結構,而非用以限定本發明,舉凡應用此原理於多層電路板之負載板,均是本發明之範疇。
請參考第2圖,為簡化說明內容,第2圖僅列出本發明實施例之主要結構。第一訊號導通道302穿透第一電路層110以及第二電路層120,並且第一訊號導通道302垂直於第一電路層110以及第二電路層120,第二訊號導通道304同樣穿透並垂直第一電路層110以及第二電路層120。複數條接地導通道400彼此平行排列,接地導通道400同樣垂直於第一電路層110以及第二電路層120,意即接地導通道400、第一訊號導通道302及第二訊號導通道304彼此相互平行。
第一訊號導通道302在與第一電路層110交會處有第一導通孔墊片112,第二訊號導通道304在與第一電路層110交會處有第二導通孔墊片114。第一訊號導通道302在與第二電路層120交會的地方有第三導通孔墊片122,第二訊號導通道304在與第二電路層120交會的地方有第四導 通孔墊片124。第一訊號線202與第二訊號線204位於第二電路層120,第一訊號線202與第一訊號導通道302連接,第二訊號線204與第二訊號導通道304連接。
請再參照第3圖,第3圖為第2圖繪示負載板10之俯視圖。複數個接地導通道400圍繞第一訊號導通道302及第二訊號導通道304排列。接地導通道400與第一電路層110交會處有接地導通孔墊片420。從俯視圖中可以清楚看到位於第一電路層110上之第一過孔118,以及位於第二電路層120上之第二過孔128,因第二過孔128的尺寸小於第一過孔118,因此在從第一電路層110上方俯視時,可以同時看到第一過孔118以及第二過孔128。
為了讓電路板的線路阻抗匹配,因此本發明第一實施例利用導通道、導通孔墊片以及過孔的尺寸來到此目的。請一併參考第3A圖,第3A圖與第3圖同樣是從第一電路層上方的俯視圖,D01為第一訊號導通道302中心及第二訊號導通道304中心的間距,D02為第一訊號導通道302的中心(或第二訊號導通道304)到第一過孔118的距離,D03為接地導通孔墊片420的直徑,D04為第一導通孔墊片112以及第二導通孔墊片114的最大寬度。在本實施例中,第一導通孔墊片112以及第二導通孔墊片114的形狀近似於橢圓形,而且呈圓形的第一訊號導通道302以及呈圓形的第二訊號導通道304彼此靠近,使得第一訊號導通道302並不位於第一導通孔墊片112的中心,而是偏向第一導通孔墊片112的一側。同樣地,第二訊號導通道304並不位於第二導通孔墊片114的中心,而是偏向第二導通孔墊片114的一側。於本實施例中,D01為30mil、D02為35mil、D03為22mil、 D04為23.685mil,如此一來,接地導通道400提供的電容效應以及訊號靠近的耦合量,會使得第一訊號導通道302及第二訊號導通道304的阻抗皆為50Ω,讓第一過孔118間的阻抗為100Ω。
此外,為了減少訊號的反射,本實施例尚有一些設計,請參考第4圖,第4圖為本發明第一實施例第二電路層120之俯視圖。多條接地導通道400圍繞第一訊號導通道302及第二訊號導通道304。第一訊號導通道302及第二訊號導通道304在與電路板交會處分別有第三導通孔墊片122以及第四導通孔墊片124,而多條接地導通道400與第二電路層120交會處則是有接地導通孔墊片440。
第一訊號導通道302及第二訊號導通道304位於第二過孔128內,接地導通道400則是位於第二過孔128外,有別於第一電路層110中部份的接地導通道400會位於第一過孔118內,因第二過孔128較第一過孔118小,因此在第二電路層120中,接地導通道400皆位於第二過孔128外。詳細的尺寸與間距請參考第4A圖,D11為第一訊號導通道302的中心(或第二訊號導通道304)到第二過孔128的距離,D12為第三導通孔墊片122(或第四導通孔墊片124)的最大寬度,D13為接地導通孔墊片440的直徑。同樣地為了使電路的阻抗匹配,D11為24mil、D12為23.685mil、D13為16mil。
請參考第5圖,第5圖為第4圖沿AA’切線之側視圖。第一訊號導通道302及第二訊號導通道304的底部到第二電路層120的長度分別為D202及D204,D202及D204利用回鑽只保留10mils的殘段,也就是在第一訊號線202以及第二訊號線204下方沒有訊號傳輸的地方僅保留 10mils殘段,其目的在於減少訊號的反彈。
請參照第6圖,第6圖係本發明負載板10之第二實施例之立體圖。不同於第一實施例多應用於球柵陣列封裝(Ball Grid Array),第二實施例之負載板10可應用於測試側之電路。在第二實施例中,有第三訊號導通道60、多個接地導通道70、第三電路層501以及第四電路層502,在第四電路層502上有一第三訊號線80與第三訊號導通道60連接。請一併參考第7圖,第7圖為第6圖繪示第三電路層501之俯視圖。第三訊號導通道60在於第三電路層501交會處有第五導通孔墊片620,而多條接地導通道70與第三電路層501交會處有接地導通孔墊片720,第三電路層501中有第三過孔520,從第三電路層520的俯視圖中也可以看到位於第四電路層502上之第四過孔540,由此可知第四過孔540之直徑小於第三過孔520。於本實施例中有兩側對稱的電路,為簡化內容在以下的段落中只說明其中一側之電路。
請再參照第7A圖所示,第7A圖同樣是本實施例第三電路層50之俯視圖,其中D21為接地導通孔墊片720之直徑,D22為第三過孔520之直徑,D23為第五導通孔墊片之直徑,D24為第三訊號導通道60中心到接地導通道70中心的距離。為了達到阻抗匹配,本實施例中D21為18mil、D22為74mil、D23為20mil、D24為37.5mil。
請參照第8圖,第8圖為第四電路層502之俯視圖,可看到第三訊號線80位於第四電路層502上,第三訊號導通道60在於第四電路層502交會處有第六導通孔墊片640,而多條接地導通道70與第四電路層502交會處有接地導通孔墊片740,第四電路層502中有第四過孔540。請 一併參考第8A圖,第8A圖同樣為第四電路層502上方之俯視圖,D31為第四過孔540之直徑,D32為第六導通孔墊片640之直徑,D33為接地導通孔墊片740之直徑。為達到阻抗匹配,本實施例中D31為52mil,D32為20mil,D33為18mil。
請參照第9圖所示,第9圖為第7圖沿BB’切線之側視圖,同樣利用回鑽來減少訊的反彈,第三訊號導通道60的底部到第四電路層502的長度為D60,D60利用回鑽同樣只保留10mils的殘段,也就是在第三訊號線80下方沒有訊號傳輸的地方僅保留10mils殘段,其目的在於減少訊號的反彈。
本發明實施例所揭示的各個尺寸是為了達到電路的阻抗匹配,並非用以限定本發明,舉凡可以依據本發明的結構而調整尺寸以達到不同阻抗匹配者,皆是本發明之範疇。
本發明之第一與第二實施例中,第一訊號線202、第二訊號線204以及第三訊號線80位於同一層內層電路板(Inner Layer)中。在其它實施例中,第一訊號線202、第二訊號線204以及第三訊號線80也可以位於不同層電路中,再利用各種電路相互連接。
相較於習知技術,本發明的負載板適用於傳輸28Gbps高頻訊號,不僅可以使電路中的阻抗匹配且連續,進而減少訊號的反彈,使訊號在高速傳輸的電路中仍可保持良好的品質。
雖然本發明已以較佳實施例揭露,然其並非用以限制本發明,任何熟習此項技藝之人士,在不脫離本發明之精神和範圍內,當可作各種更動與修飾,因此本發明之保護範圍當視後附之申請專利範圍所界定 者為準。

Claims (13)

  1. 一種負載板,其包含:一第一電路層,具有一第一過孔;一第二電路層,與該第一電路層平行,具有一第二過孔;一第一訊號導通道,貫穿並垂直該第一電路層以及該第二電路層,與該第一電路層交會處有一第一導通孔,與該第二電路層交會處有一第三導通孔;一第二訊號導通道,貫穿並垂直該第一電路層以及該第二電路層,與該第一電路層交會處有一第二導通孔,與該第二電路層交會處有一第四導通孔,其中該第一訊號導通道的殘段以及該第二訊號導通道的殘段分別為10千分之一寸(mil),該第一訊號導通道的殘段為該第一訊號導通道的底部到該第二電路層的長度,該第二訊號導通道的殘段為該第二訊號導通道的底部到該第二電路層的長度;一第一訊號線,位於該第二電路層上,連接至該第一訊號導通道;一第二訊號線,位於該第二電路層上,連接至該第二訊號導通道;以及複數條接地導通道,平行並以一特定距離圍繞該第一訊號導通道以及該第二訊號導通道。
  2. 如申請專利範圍第1項所述之負載板,其中該第一導通孔、該第二導通孔、該第三導通孔以及該第四導通孔分別具有一第一導通孔墊片、一第二導通孔墊片、一第三導通孔墊片以及一第四導通孔墊片,其中該第一導通孔墊片、該第二導通孔墊片、該第 三導通孔墊片以及該第四導通孔墊片寬度為23.685mil。
  3. 如申請專利範圍第2項所述之負載板,其中該第一導通孔墊片以及該第二導通孔墊片的形狀為橢圓形,該第一訊號導通道以及該第二訊號導通道的形狀為圓形,該第一訊號導通道以及該第二訊號導通道彼此靠近,該第一訊號導通道偏向該第一導通孔墊片的一側,且該第二訊號導通道偏向該第二導通孔墊片的一側。
  4. 如申請專利範圍第1項所述之負載板,其中複數條該接地導通道與該第一電路層交會處包含複數個第一接地導通孔墊片,其中複數個該第一接地導通孔墊片直徑為22mil。
  5. 如申請專利範圍第1項所述之負載板,其中複數條該接地導通道與該第二電路層交會處包含複數個第二接地導通孔墊片,其中複數個該第二接地導通孔墊片直徑為16mil。
  6. 如申請專利範圍第1項所述之負載板,其中該第一訊號導通道以及該第二訊號導通道中心相距30mil。
  7. 如申請專利範圍第1項所述之負載板,其中該第一訊號導通道以及該第二訊號導通道與第一過孔相距35mil,該第一訊號導通道以及該第二訊號導通道與二過孔相距24mil。
  8. 如申請專利範圍第1項所述之負載板,其中該第一過孔大於該第二過孔。
  9. 如申請專利範圍第1項所述之負載板,其中該負載板應用於球柵陣列封裝(Ball Grid Array)。
  10. 一種負載板,其包含:一第三電路層,具有一第三過孔; 一第四電路層,與該第三電路層平行,具有一第四過孔;一第三訊號導通道,貫穿並垂直該第三電路層以及該第四電路層,與該第三電路層交會處有一第五導通孔,與該第四電路層交會處有一第六導通孔,其中該第三訊號導通道的殘段為10千分之一寸(mil),該第三訊號導通道的殘段為該第三訊號導通道的底部到該第四電路層的長度;一第三訊號線,位於該第四電路層上,連接至該第三訊號導通道;以及複數條接地導通道,平行並以一特定距離圍繞該第三訊號導通道。
  11. 如申請專利範圍第10項所述之負載板,其中該第五導通孔以及第六導通孔分別具有一第五導通孔墊片以及一第六導通孔墊片,該第五導通孔墊片以及該第六導通孔墊片直徑為20千分之一寸(mil)。
  12. 如申請專利範圍第10項所述之負載板,其中複數條該接地導通道與該第三電路層交會處之導通孔墊片直徑為18mil。
  13. 如申請專利範圍第10項所述之負載板,其中該第三過孔直徑74mil,該第四過孔直徑52mil。
TW106116215A 2017-05-16 2017-05-16 高速傳輸結構的負載板 TWI640230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106116215A TWI640230B (zh) 2017-05-16 2017-05-16 高速傳輸結構的負載板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106116215A TWI640230B (zh) 2017-05-16 2017-05-16 高速傳輸結構的負載板

Publications (2)

Publication Number Publication Date
TWI640230B true TWI640230B (zh) 2018-11-01
TW201902312A TW201902312A (zh) 2019-01-01

Family

ID=65034478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116215A TWI640230B (zh) 2017-05-16 2017-05-16 高速傳輸結構的負載板

Country Status (1)

Country Link
TW (1) TWI640230B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
WO2016178281A1 (ja) * 2015-05-01 2016-11-10 株式会社日立製作所 電気信号伝送装置
CN206005002U (zh) * 2016-09-14 2017-03-08 索尔思光电(成都)有限公司 印刷电路板
CN206077826U (zh) * 2016-09-18 2017-04-05 深圳市一博科技有限公司 一种优化电源平面通道压降的pcb板结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
WO2016178281A1 (ja) * 2015-05-01 2016-11-10 株式会社日立製作所 電気信号伝送装置
CN206005002U (zh) * 2016-09-14 2017-03-08 索尔思光电(成都)有限公司 印刷电路板
CN206077826U (zh) * 2016-09-18 2017-04-05 深圳市一博科技有限公司 一种优化电源平面通道压降的pcb板结构

Also Published As

Publication number Publication date
TW201902312A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI433624B (zh) 印刷電路板
JP5199071B2 (ja) インピーダンス調整がなされるバイア構造
US20130215587A1 (en) Multilayer wiring board and electronic device
US9125304B2 (en) Circuit board having via and manufacturing method thereof
CN103179782B (zh) 阻抗受控、低损耗的单端过孔结构
US9035197B2 (en) Circuit boards with vias exhibiting reduced via capacitance
CN107969065B (zh) 一种印刷电路板
US8119931B1 (en) Differential vertical structure for high density, low layer count packages
JP5168361B2 (ja) 多層基板
US20170229407A1 (en) Package substrate differential impedance optimization for 25 to 60 gbps and beyond
US8918991B2 (en) Process for providing electrical connections with reduced via capacitance on circuit boards
US8420946B2 (en) Printed circuit board
WO2009028108A1 (en) Multi-layer substrate
US20130214397A1 (en) Multilayer wiring board and electronic device
WO2017006552A1 (ja) プリント基板
TWI478636B (zh) 印刷電路板
JPWO2009050843A1 (ja) 電子デバイス
CN103442513A (zh) 一种实现高频线路特性阻抗连续的方法
TWI640230B (zh) 高速傳輸結構的負載板
JP6107718B2 (ja) 高周波フィルタ
CN204045707U (zh) 新型和差器
US9756721B2 (en) Multilayer laminated substrate structure
TWI678133B (zh) 金手指結構
JP2011066223A (ja) 回路基板
WO2021052327A1 (zh) 一种电路板