TWI637515B - 高電子遷移率電晶體元件 - Google Patents
高電子遷移率電晶體元件 Download PDFInfo
- Publication number
- TWI637515B TWI637515B TW106123304A TW106123304A TWI637515B TW I637515 B TWI637515 B TW I637515B TW 106123304 A TW106123304 A TW 106123304A TW 106123304 A TW106123304 A TW 106123304A TW I637515 B TWI637515 B TW I637515B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- epitaxial layer
- substrate
- epitaxial
- electron mobility
- Prior art date
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本揭露提供一種高電子遷移率電晶體元件，包括：一基板；一緩衝層，形成於該基板上；一第一磊晶層，形成於該緩衝層上；一第二磊晶層，形成於該第一磊晶層上；一絕緣層，形成於該第二磊晶層上；一閘極，部分設置於該絕緣層中；一源極與一汲極，部分設置於該絕緣層中，並位於該閘極之兩側；一溝槽，穿過該絕緣層與該第二磊晶層，並至少延伸至該第一磊晶層；以及一金屬層，形成於該絕緣層上，連接該源極，並填入該溝槽，以電性連接該第一磊晶層與該源極。
Description
本揭露係有關於一種高電子遷移率電晶體(HEMT)元件，特別是有關於一種可有效排除底層負電荷的高電子遷移率電晶體元件。
當高電子遷移率電晶體(HEMT)元件進行作動時，位於元件結構中較底層的磊晶層，因本身材料特性的關係，其結晶相未能完整，遂於層中會存有許多帶負電荷的雜質，此時，若施加高電壓，則此眾多的負電荷將朝上層元件的方向被吸引上來，而影響上層元件的作動。同樣地，亦是磊晶層本身材料的特性，其提供了負電荷朝基板方向的漏電路徑。而不論元件結構中的負電荷是朝上層元件的方向遷移或是朝基板方向的路徑漏出，均會嚴重影響元件作動及安全性。
因此，開發一種可有效排除底層負電荷的高電子遷移率電晶體(HEMT)元件是眾所期待的。
根據本揭露之一實施例，提供一種高電子遷移率電晶體(HEMT)元件，包括：一基板；一緩衝層，形成於該基板上；一第一磊晶層，形成於該緩衝層上；一第二磊晶層，形成於該第一磊晶層上；一絕緣層，形成於該第二磊晶層上；一閘極，部分設置於該絕緣層中；一源極與一汲極，部分設置於
該絕緣層中，並位於該閘極之兩側；一溝槽，穿過該絕緣層與該第二磊晶層，並至少延伸至該第一磊晶層；以及一金屬層，形成於該絕緣層上，連接該源極，並填入該溝槽，以電性連接該第一磊晶層與該源極。
根據部分實施例，上述基板為一矽基板或一藍寶石基板。
根據部分實施例，上述緩衝層為一摻碳氮化鎵層。
根據部分實施例，上述第一磊晶層為一氮化鎵層。
根據部分實施例，上述第二磊晶層為一氮化鎵鋁層。
根據部分實施例，上述絕緣層為一氧化矽層、一氮化矽層、或一氮氧化矽層。
根據部分實施例，上述溝槽穿過上述絕緣層、上述第二磊晶層與上述第一磊晶層，並延伸至上述緩衝層，以使上述金屬層電性連接上述緩衝層、上述第一磊晶層與上述源極。
在此實施例中，上述溝槽的深度0.5-20微米。
根據部分實施例，上述溝槽穿過上述絕緣層、上述第二磊晶層、上述第一磊晶層與上述緩衝層，並延伸至上述基板，以使上述金屬層電性連接上述基板、上述緩衝層、上述第一磊晶層與上述源極。
在此實施例中，上述溝槽的深度介0.5-20微米。
本揭露藉由特殊電極路徑的設置(使存有負電荷的層別與具有零電位的源極之間形成電性連接)，避免了原本存於元件底層結構中的負電荷朝上層元件方向遷移，而影響上層元件作動的可能。此外，由於磊晶層本身材料特性的關係，磊晶材料提供了負電荷朝基板方向的漏電路徑，同樣地，藉由本揭露特殊電極路徑的設置，元件結構中的負電荷將不再經由此漏電路徑排出，避免了元件於關閉狀態時承受過大功率而燒毀的可能。
當本揭露採用經常作為磊晶使用例如藍寶石的非導體作為基板材料進行磊晶時，由於藍寶石基板並不導電，因此，無法如矽基板以晶背接地的方式，將元件結構中的負電荷導出。本揭露藉由特殊電極路徑的設置(使存有負電荷的層別與具有零電位的源極之間形成電性連接)，將負電荷從元件上方引出，克服了藍寶石基板無法以接地方式導出負電荷的材料限制。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
10‧‧‧高電子遷移率電晶體(HEMT)元件
12‧‧‧基板
14‧‧‧緩衝層
16‧‧‧第一磊晶層
18‧‧‧第二磊晶層
20‧‧‧絕緣層
22‧‧‧閘極
24‧‧‧源極
26‧‧‧汲極
27‧‧‧第一開口
27’‧‧‧第二開口
28‧‧‧溝槽
30‧‧‧金屬層(電極)
32‧‧‧負電荷
H‧‧‧溝槽的深度
第1圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件之剖面示意圖；第2圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件之剖面示意圖；
第3圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件之剖面示意圖；以及第4A-4B圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件製造方法之剖面示意圖；以及第4C圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件於操作時之示意圖。
請參閱第1圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10。第1圖為高電子遷移率電晶體元件10的剖面示意圖。
如第1圖所示，在本實施例中，高電子遷移率電晶體(high electron mobility transistor，HEMT)元件10包括一基板12、一緩衝層14、一第一磊晶層16、一第二磊晶層18、一絕緣層20、一閘極22、一源極24、一汲極26、一溝槽28、以及一金屬層30。
緩衝層14形成於基板12上。第一磊晶層16形成於緩衝層14上。第二磊晶層18形成於第一磊晶層16上。絕緣層20形成於第二磊晶層18上。部分閘極22設置於絕緣層20中。部分源極24與汲極26設置於絕緣層20中，並位於閘極22的兩側。值得注意的是，在本實施例中，溝槽28穿過絕緣層20與第二磊晶層18，並延伸至第一磊晶層16，如第1圖所示。此外，金屬層30形成於絕緣層20上，連接源極24，並填入溝槽28，以電性連接第一磊晶層16與源極24。
在部分實施例中，基板12可為一矽基板或一藍寶
石基板。
在部分實施例中，緩衝層14可為一摻碳氮化鎵層。
在部分實施例中，第一磊晶層16可為一氮化鎵層。
在部分實施例中，第二磊晶層18可為一氮化鎵鋁層。
在部分實施例中，絕緣層20可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
在本實施例中，溝槽28的深度H介於0.5-20微米。
請參閱第2圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10。第2圖為高電子遷移率電晶體元件10的剖面示意圖。
如第2圖所示，在本實施例中，高電子遷移率電晶體(high electron mobility transistor，HEMT)元件10包括一基板12、一緩衝層14、一第一磊晶層16、一第二磊晶層18、一絕緣層20、一閘極22、一源極24、一汲極26、一溝槽28、以及一金屬層30。
如第2圖所示，緩衝層14形成於基板12上。第一磊晶層16形成於緩衝層14上。第二磊晶層18形成於第一磊晶層16上。絕緣層20形成於第二磊晶層18上。部分閘極22設置於絕緣層20中。部分源極24與汲極26設置於絕緣層20中，並位於閘極22的兩側。值得注意的是，在本實施例中，溝槽28穿過絕緣層20、第二磊晶層18與第一磊晶層16，並延伸至緩衝層14，如第
2圖所示。此外，金屬層30形成於絕緣層20上，連接源極24，並填入溝槽28，以電性連接緩衝層14、第一磊晶層16與源極24。
在部分實施例中，基板12可為一矽基板或一藍寶石基板。
在部分實施例中，緩衝層14可為一摻碳氮化鎵層。
在部分實施例中，第一磊晶層16可為一氮化鎵層。
在部分實施例中，第二磊晶層18可為一氮化鎵鋁層。
在部分實施例中，絕緣層20可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
在本實施例中，溝槽28的深度H介於0.5-20微米。
請參閱第3圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10。第3圖為高電子遷移率電晶體元件10的剖面示意圖。
如第3圖所示，在本實施例中，高電子遷移率電晶體(high electron mobility transistor，HEMT)元件10包括一基板12、一緩衝層14、一第一磊晶層16、一第二磊晶層18、一絕緣層20、一閘極22、一源極24、一汲極26、一溝槽28、以及一金屬層30。
如第3圖所示，緩衝層14形成於基板12上。第一磊晶層16形成於緩衝層14上。第二磊晶層18形成於第一磊晶層16
上。絕緣層20形成於第二磊晶層18上。部分閘極22設置於絕緣層20中。部分源極24與汲極26設置於絕緣層20中，並位於閘極22的兩側。值得注意的是，在本實施例中，溝槽28穿過絕緣層20、第二磊晶層18、第一磊晶層16與緩衝層14，並延伸至基板12，如第3圖所示。此外，金屬層30形成於絕緣層20上，連接源極24，並填入溝槽28，以電性連接基板12、緩衝層14、第一磊晶層16與源極24。
在部分實施例中，基板12可為一矽基板或一藍寶石基板。
在部分實施例中，緩衝層14可為一摻碳氮化鎵層。
在部分實施例中，第一磊晶層16可為一氮化鎵層。
在部分實施例中，第二磊晶層18可為一氮化鎵鋁層。
在部分實施例中，絕緣層20可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
在本實施例中，溝槽28的深度H介於0.5-20微米。
請參閱第4A-4B圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10的製造方法。第4A-4B圖為高電子遷移率電晶體(HEMT)元件10製造方法的剖面示意圖。
如第4A圖所示，提供一基板12，其上依序形成有一緩衝層14、一第一磊晶層16、一第二磊晶層18、以及一絕緣
層20。
在部分實施例中，基板12可為一矽基板或一藍寶石基板。
在部分實施例中，緩衝層14可為一摻碳氮化鎵層。
在部分實施例中，第一磊晶層16可為一氮化鎵層。
在部分實施例中，第二磊晶層18可為一氮化鎵鋁層。
在部分實施例中，絕緣層20可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
之後，形成一圖案化光阻層(未圖示)於絕緣層20上，露出後續設置閘極、源極與汲極的位置。
之後，對絕緣層20進行一蝕刻製程，以形成一第一開口27與複數個第二開口27’，第二開口27’位於第一開口27的兩側。
之後，形成一閘極22於第一開口27中，以及形成一源極24與一汲極26於第二開口27’中，並移除圖案化光阻層。
之後，形成一溝槽28穿過絕緣層20、第二磊晶層18與第一磊晶層16，並延伸至緩衝層14。
之後，形成一金屬層30於絕緣層20上，連接源極24，並填入溝槽28，以電性連接緩衝層14、第一磊晶層16與源極24。
在本實施例中，溝槽28的深度H介於0.5-20微米。
在部分實施例中，溝槽28的深度H亦可隨製程上的需要加以調整，例如，溝槽28可形成穿過絕緣層20與第二磊晶層18，並延伸至第一磊晶層16，以使後續填入的金屬層30可於第一磊晶層16與源極24之間形成電性連接，結構態樣如上述第1圖所示。
在此實施例中，溝槽28的深度H介於0.5-20微米。
在部分實施例中，溝槽28亦可形成穿過絕緣層20、第二磊晶層18、第一磊晶層16、以及緩衝層14，並延伸至基板12，以使後續填入的金屬層30可於基板12、緩衝層14、第一磊晶層16與源極24之間形成電性連接，結構態樣如上述第3圖所示。
在此實施例中，溝槽28的深度H介於0.5-20微米。
至此，即完成本實施例高電子遷移率電晶體(HEMT)元件10的製作。
請參閱第4C圖，根據本揭露的一實施例，進一步說明高電子遷移率電晶體(HEMT)元件10如何排除底層結構中的負電荷。第4C圖為高電子遷移率電晶體元件10於操作時的示意圖。
當高電子遷移率電晶體(HEMT)元件10進行作動時，位於元件結構中較底層的磊晶層(例如摻碳氮化鎵的緩衝層14)，因磊晶材料特性的關係，其結晶相未能完整，遂於層中會存有許多帶負電荷32的雜質，此時，若施加高電壓，則此眾多的負電荷32將朝上層元件(例如通道、閘氧化層等)的方向被吸引上
來，而影響上層元件的作動。因此，為順利排除元件底層結構中的負電荷，如第5圖所示，本揭露即製作出電極30，其貫穿元件部分結構(例如絕緣層20、第二磊晶層18、第一磊晶層16)，並延伸至存有負電荷32的層別(例如摻碳氮化鎵的緩衝層14)，且與源極24連接，此路徑的建立即是為了使存有負電荷32的層別(例如摻碳氮化鎵的緩衝層14)與源極24之間形成電性連接。如此，當施加高電壓時，原本存於元件底層結構中的負電荷32即會順利地經由本揭露所建立的新的路徑排除，即是，例如緩衝層14中的負電荷32沿電極30的路徑排出，而不會影響上層元件(例如通道、閘氧化層等)的作動。若其他與電極30電性連接的各層(例如第一磊晶層16)存有負電荷，則這些負電荷亦可藉由此一路徑一併排出。
本揭露藉由特殊電極路徑的設置(使存有負電荷的層別與具有零電位的源極之間形成電性連接)，避免了原本存於元件底層結構中的負電荷朝上層元件方向遷移，而影響上層元件作動的可能。此外，由於磊晶層本身材料特性的關係，磊晶材料提供了負電荷朝基板方向的漏電路徑，同樣地，藉由本揭露特殊電極路徑的設置，元件結構中的負電荷將不再經由此漏電路徑排出，避免了元件於關閉狀態時承受過大功率而燒毀的可能。
當本揭露採用經常作為磊晶使用例如藍寶石的非導體作為基板材料進行磊晶時，由於藍寶石基板並不導電，因此，無法如矽基板以晶背接地的方式，將元件結構中的負電荷導出。本揭露藉由特殊電極路徑的設置(使存有負電荷的層別
與具有零電位的源極之間形成電性連接)，將負電荷從元件上方引出，克服了藍寶石基板無法以接地方式導出負電荷的材料限制。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (10)
- 一種高電子遷移率電晶體元件，包括：一基板；一緩衝層，形成於該基板上；一第一磊晶層，形成於該緩衝層上；一第二磊晶層，形成於該第一磊晶層上；一絕緣層，形成於該第二磊晶層上；一閘極，部分設置於該絕緣層中；一源極與一汲極，部分設置於該絕緣層中，並位於該閘極之兩側；一溝槽，穿過該絕緣層與該第二磊晶層，並至少延伸至該第一磊晶層；以及一金屬層，形成於該絕緣層上，連接該源極之側壁，並填入該溝槽，以電性連接該第一磊晶層與該源極。
- 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該基板為一矽基板或一藍寶石基板。
- 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該緩衝層為一摻碳氮化鎵層。
- 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該第一磊晶層為一氮化鎵層。
- 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該第二磊晶層為一氮化鎵鋁層。
- 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該絕緣層為一氧化矽層、一氮化矽層、或一氮氧化矽層。
- 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該溝槽穿過該絕緣層、該第二磊晶層與該第一磊晶層，並延伸至該緩衝層，以使該金屬層電性連接該緩衝層、該第一磊晶層與該源極。
- 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該溝槽穿過該絕緣層、該第二磊晶層、該第一磊晶層與該緩衝層，並延伸至該基板，以使該金屬層電性連接該基板、該緩衝層、該第一磊晶層與該源極。
- 如申請專利範圍第7項所述之高電子遷移率電晶體元件，其中該溝槽之深度介於0.5-20微米。
- 如申請專利範圍第8項所述之高電子遷移率電晶體元件，其中該溝槽之深度介於0.5-20微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106123304A TWI637515B (zh) | 2017-07-12 | 2017-07-12 | 高電子遷移率電晶體元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106123304A TWI637515B (zh) | 2017-07-12 | 2017-07-12 | 高電子遷移率電晶體元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI637515B true TWI637515B (zh) | 2018-10-01 |
| TW201909421A TW201909421A (zh) | 2019-03-01 |
Family
ID=64802799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106123304A TWI637515B (zh) | 2017-07-12 | 2017-07-12 | 高電子遷移率電晶體元件 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI637515B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI741834B (zh) * | 2020-10-15 | 2021-10-01 | 國立中山大學 | 氮化鎵高電子移動率電晶體 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201431076A (zh) * | 2013-01-29 | 2014-08-01 | Fujitsu Ltd | 半導體裝置 |
| TW201546911A (zh) * | 2014-02-06 | 2015-12-16 | Renesas Electronics Corp | 半導體裝置 |
| TW201707065A (zh) * | 2010-09-14 | 2017-02-16 | 台灣積體電路製造股份有限公司 | 具有氮化鎵基元件與矽基元件於其上之矽基板 |
-
2017
- 2017-07-12 TW TW106123304A patent/TWI637515B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201707065A (zh) * | 2010-09-14 | 2017-02-16 | 台灣積體電路製造股份有限公司 | 具有氮化鎵基元件與矽基元件於其上之矽基板 |
| TW201431076A (zh) * | 2013-01-29 | 2014-08-01 | Fujitsu Ltd | 半導體裝置 |
| TW201546911A (zh) * | 2014-02-06 | 2015-12-16 | Renesas Electronics Corp | 半導體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201909421A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6726710B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| JP2017204655A5 (zh) | ||
| US9806166B2 (en) | Semiconductor devices and methods of fabricating the same | |
| TW201735160A (zh) | 水平閘極環繞奈米線電晶體之底部隔離 | |
| TW201547018A (zh) | 半導體裝置與其之製造方法 | |
| KR102449211B1 (ko) | 전계 효과 트랜지스터를 포함하는 반도체 소자 | |
| JP6287143B2 (ja) | 半導体装置およびその製造方法 | |
| TWI661555B (zh) | 增強型高電子遷移率電晶體元件 | |
| TW201838175A (zh) | 高電子遷移率電晶體 | |
| TWI543368B (zh) | 氮化鎵裝置及積體電路中之隔離結構 | |
| TWI566329B (zh) | 形成於半導體基板之絕緣結構及形成絕緣結構之方法 | |
| JP5645766B2 (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| CN105453273A (zh) | 具有匹配阈值电压的集成电路及其制造方法 | |
| US20110316049A1 (en) | Nitride semiconductor device and method of manufacturing the same | |
| TW201947766A (zh) | 高電子遷移率電晶體 | |
| TWI637515B (zh) | 高電子遷移率電晶體元件 | |
| JP6331907B2 (ja) | 半導体装置 | |
| JP2016058721A (ja) | 半導体装置 | |
| JP2016058626A (ja) | 半導体装置およびその製造方法 | |
| US9214528B2 (en) | Method to fabricate self-aligned isolation in gallium nitride devices and integrated circuits | |
| US10483362B2 (en) | High electron mobility transistor devices and method for fabricating the same | |
| WO2015159499A1 (ja) | 高電子移動度トランジスタ | |
| CN104599957A (zh) | 半导体器件及其制作方法 | |
| JP2010067694A (ja) | 半導体装置 | |
| TWI637511B (zh) | 增強型高電子遷移率電晶體及其形成方法 |