TWI637185B - 時脈抖動的內建自我測試電路 - Google Patents

Abstract

一種時脈抖動的內建自我測試電路，包括時脈接收電路、計時電路與抖動判斷電路。時脈接收電路執行操作(a)：根據時脈訊號產生開始訊號與停止訊號，其中停止訊號落後開始訊號一或多個週期。計時電路執行操作(b)：偵測開始訊號與停止訊號之間相差的第一時間。時脈接收電路與計時電路分別執行操作(a)與操作(b)多次以產生多個第二時間。抖動判斷電路根據第二時間計算出基準值，根據基準值計算出抖動臨界值，取得第二時間中的至少一個極端值，並根據極端值計算出抖動量。若抖動量小於抖動臨界值，抖動判斷電路輸出通過訊號。

Description

時脈抖動的內建自我測試電路

本發明是有關於一種內建自我測試(built-in selftest，BIST)電路，且特別是有關於一種時脈抖動的內建自我測試電路。

時脈產生電路，例如鎖相迴路(phase lock loop，PLL)或是延遲線迴路(delay line loop，DLL)是用以產生低抖動的時脈訊號。這樣的時脈產生電路可以應用於很多種產品中，例如為序列(serial)傳輸的傳送端與接收端等。然而，一般在檢驗具有時脈產生電路的產品時，所使用的檢測儀器僅能檢測時脈的頻率，並無法檢測時脈的抖動。因此，若能在時脈產生電路旁邊設置一個內建自我測試電路來檢測時脈的抖動，將對產品的檢測會有很大的幫助。

本發明提出一種時脈抖動的內建自我測試電路，適用於時脈訊號，其具有週期。此內建自我測試電路包括時脈接收電路、計時電路與抖動判斷電路。時脈接收電路 接收時脈訊號並執行操作(a)：根據時脈訊號產生開始訊號與停止訊號，其中停止訊號落後開始訊號一或多個週期。計時電路接收開始訊號與停止訊號，並執行操作(b)：偵測開始訊號與停止訊號之間相差的第一時間。時脈接收電路與計時電路分別執行操作(a)與操作(b)多次以產生多個第二時間，這些第二時間包含上述的第一時間。抖動判斷電路根據第二時間計算出基準值，並根據基準值計算出抖動臨界值。抖動判斷電路取得第二時間中的至少一個極端值，並根據極端值計算出抖動量。抖動判斷電路判斷抖動量是否小於抖動臨界值，若抖動量是否小於抖動臨界值，抖動判斷電路輸出通過訊號。

在一些實施例中，上述的基準值為第二時間的平均，並且抖動判斷電路將基準值乘上預設數值以得到抖動臨界值。

在一些實施例中，上述的至少一極端值包括第二時間中的最大值與最小值。抖動判斷電路將最大值減去最小值以得到抖動量。

在一些實施例中，上述的抖動判斷電路計算最大值與最小值的平均以得到基準值，並且將基準值乘上預設數值以得到抖動臨界值。

在一些實施例中，上述的預設數值是可程式化，預設數值為0.25、0.125、0.0625與0.03125的其中之一。

在一些實施例中，抖動判斷電路包括第一暫存 器，用以儲存最大值；第二暫存器，用以儲存最小值；以及計算電路。

在一些實施例中，上述的時脈接收電路包括第一至第三正反器。第一正反器的輸入端耦接至高準位電壓，觸發端耦接至時脈訊號。第二正反器的輸入端耦接至第一正反器的正相輸出端，觸發端耦接至時脈訊號，正相輸出端輸出開始訊號。第三正反器的輸入端耦接至第二正反器的正相輸出端，觸發端耦接至時脈訊號，正相輸出端輸出停止訊號。

在一些實施例中，上述的計時電路包括第一至第二振盪器。第一振盪器接收開始訊號並由開始訊號所驅動。第二振盪器接收停止訊號並由停止訊號所驅動，其中第二振盪器的振盪頻率大於第一振盪器的振盪頻率。

在一些實施例中，上述的計時電路還包括以下元件。第四正反器的輸入端耦接至第一振盪器的輸出端，觸發端耦接至第二振盪器的輸出端。第五正反器的輸入端耦接至第四正反器的正相輸出端，觸發端耦接至第二振盪器的輸出端。反及閘的第一輸入端耦接至第四正反器的反相輸出端，第二輸入端耦接至第五正反器的正相輸出端。計時器的計時端耦接至固定電壓，觸發端耦接至第二振盪器的輸出端，重置端耦接至反及閘的輸出端。

在一些實施例中，上述的第一正反器、第二正反器與第三正反器的重置端都耦接至反及閘的輸出端。

本發明實施例提出的內建自我測試電路可用來檢測時脈訊號的抖動是否符合標準。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧內建自我測試電路

110‧‧‧時脈接收電路

111~113、124、125‧‧‧正反器

120‧‧‧計時電路

121、122‧‧‧振盪器

126‧‧‧反及閘

127‧‧‧計時器

130‧‧‧抖動判斷電路

131、132‧‧‧暫存器

133‧‧‧計算電路

CLK‧‧‧時脈訊號

START‧‧‧開始訊號

STOP‧‧‧停止訊號

D‧‧‧輸入端

Q‧‧‧正相輸出端

‧‧‧反向輸出端

RST‧‧‧重置端

OscA、OscB‧‧‧振盪訊號

A、B‧‧‧訊號

RSTN‧‧‧重置訊號

UP‧‧‧計時端

T1‧‧‧第一時間

T2、T3‧‧‧時間

T4~T6‧‧‧時間點

[圖1]是根據一實施例繪示內建自我測試電路100的方塊圖。

[圖2]與[圖3]是根據一實施例繪示圖1中各訊號的時序圖。

關於本文中所使用之『第一』、『第二』、...等，並非特別指次序或順位的意思，其僅為了區別以相同技術用語描述的元件或操作。另外，關於本文中所使用之「耦接」，可指二個元件直接地或間接地作電性連接。也就是說，當以下描述「第一物件耦接至第二物件」時，第一物件與第二物件之間還可設置其他的物件。

圖1是根據一實施例繪示內建自我測試(built-in self test，BIST)電路100的方塊圖，內建自我測試電路100是用以偵測時脈訊號CLK中的抖動是否符合一個標準，例如判斷時脈訊號CLK的抖動量是否小於3%等。時脈訊號CLK是來自任何適當的時脈產生電路，例如為鎖相迴路、延遲線迴路、振盪器等，但本發明並不限制時脈訊號CLK的來源。內建自我測試電路100包括了時脈接收 電路110、計時電路120與抖動判斷電路130。

時脈接收電路110用以接收時脈訊號CLK並執行操作(a)：根據時脈訊號CLK產生開始訊號START與停止訊號STOP。停止訊號STOP落後開始訊號START一個週期，此週期所指的是時脈訊號CLK的週期。值得注意的是，由於抖動的緣故，時脈訊號CLK的週期可能會隨時間改變，但這並不影響時脈接收電路110的運作。具體來說，時脈接收電路110包括第一正反器111、第二正反器112與第三正反器113。第一正反器111的輸入端D耦接至高準位電壓(即邏輯“1”)，觸發端(亦稱為時脈端)耦接至時脈訊號CLK。第二正反器112的輸入端D耦接至第一正反器111的正相輸出端Q，觸發端耦接至時脈訊號CLK，而正相輸出端Q輸出開始訊號START。第三正反器113的輸入端D耦接至第二正反器112的正相輸出端Q，觸發端耦接至時脈訊號CLK，而正相輸出端Q輸出停止訊號STOP。請同時參照圖1與圖2，時脈訊號CLK形成第一個上升邊緣時，第一正反器111的正相輸出端Q輸出高準位，而第二正反器112與第三正反器113的正相輸出端Q輸出低準位。時脈訊號CLK形成第二個上升邊緣時，第一正反器111的正相輸出端Q依然輸出高準位，但第二正反器112的正相輸出端Q由低準位轉換為高準位(形成一個上升邊緣)，第三正反器113的正相輸出端Q輸出低準位。時脈訊號CLK形成第三個上升邊緣時，第一正反器111的正相輸出端Q依然輸出高準位，第二正反器112的正相輸出端Q輸出高準位，此時第三正反器113的 正相輸出端Q由低準位轉換為高準位(形成一個上升邊緣)。藉此，停止訊號STOP的上升邊緣會落後開始訊號START的上升邊緣一個週期。

計時電路120會接收開始訊號START與停止訊號STOP，並執行操作(b)：偵測開始訊號START與停止訊號STOP之間相差的第一時間T1。也就是說，計時電路120是用以計算一個週期的時間長度。在此實施例中，計時電路120中包括了游標為基礎的時間數位轉換器(Vernier-based time to digital converter)。具體來說，計時電路120包括了第一振盪器121、第二振盪器122、第四正反器124、第五正反器125、反及閘126與計時器127。第一振盪器121與第二振盪器122例如為環型(ring)振盪器，但在其他實施例中也可以使用電感電容(LC)振盪器或其他合適的振盪器，本發明並不在此限。第一振盪器121接收開始訊號START並由開始訊號START的上升邊緣所驅動以輸出振盪訊號OscA。第二振盪器122接收停止訊號STOP並由停止訊號STOP的上升邊緣所驅動以輸出振盪訊號OscB。其中第二振盪器122的振盪頻率大於第一振盪器121的振盪頻率，例如第二振盪器122的振盪頻率多了1%~8%，但本發明並不在此限。第四正反器124的輸入端D耦接至第一振盪器121的輸出端以接收振盪訊號OscA，觸發端耦接至第二振盪器122的輸出端以接收振盪訊號OscB，正相輸出端Q則輸出訊號B。第五正反器125的輸入端D耦接至第四正反器124的正相輸出端Q，觸發端耦接至 第二振盪器122的輸出端以接收振盪訊號OscB，正相輸出端Q則輸出訊號A。反及閘126的第一輸入端耦接至第四正反器124的反相輸出端，第二輸入端耦接至第五正反器125的正相輸出端Q以接收訊號A，並且反及閘126輸出重置訊號RSTN。計時器127的計時端UP耦接至一個固定電壓(例如為高準位)，觸發端耦接至第二振盪器122的輸出端以接收振盪訊號OscB，重置端RST耦接至反及閘126的輸出端以接收重置訊號RSTN。

計時電路120的運作原理如下，請同時參照圖1與圖2。第一振盪器121在開始訊號START形成上升邊緣時開始震盪，而第二振盪器122在結束訊號STOP形成上升邊緣時開始震盪，因此在初始階段振盪訊號OscB會落後振盪訊號OscA。然而，由於振盪訊號OscB的振盪頻率較大，即週期較小，因此振盪訊號OscB會逐漸“追上”振盪訊號OscA。舉例來說，假設振盪訊號OscA的週期減去振盪訊號OscB的週期後等於時間T_△。在圖2中，振盪訊號OscA的第一個上升邊緣與振盪訊號OscB的第一個上升邊緣之間相差了時間T2，振盪訊號OscA的第二個上升邊緣與振盪訊號OscB的第二個上升邊緣之間相差了時間T3，時間T2會大於時間T3(此差距通常很小，於圖示中並未能清楚辨別出)，明確的說是T2=T3+T_△。因此，振盪訊號OscB的上升邊緣會逐漸靠近振盪訊號OscA的上升邊緣。假設經過了N個週期以後(N為正整數)，振盪訊號OscB的上升邊緣會同步於振盪訊號OscA的上升邊緣，這表示可根據以下方程式(1)來計 算出第一時間T1。

T1=N．T_△...(1)

計時器127便是用以計算上述的正整數N，而第四正反器124與第五正反器125的運作等同於一個相位偵測器，用以偵測振盪訊號OscA是否同步於振盪訊號OscB。具體來說，請參照圖1與圖3，在振盪訊號OscB追逐振盪訊號OscA的過程中，振盪訊號OscB的上升邊緣會觸發計時器127，由於計時端UP上的電壓為固定值，因此計時器127會不斷累加一數值，此數值等同於振盪訊號OscB中時脈的個數。在時間點T4，當第四正反器124根據振盪訊號OscB的上升邊緣來取樣振盪訊號OscA時會取樣到高準位，這表示振盪訊號OscB還沒追上振盪訊號OscA，第四正反器124的正相輸出端Q上的訊號B會是高準位。在時間點T5，當第四正反器124根據振盪訊號OscB的上升邊緣來取樣振盪訊號OscA時會取樣到低準位，這表示振盪訊號OscB已經追上振盪訊號OscA，訊號B會從高準位轉換為低準位，而訊號A會等同於上一個時脈的訊號B(即高準位)。在時間點T6，反及閘126的第一輸入端是反相於訊號B，即是高準位，並且反及閘126的第二輸入端為訊號A，也是高準位，因此反及閘126輸出的重置訊號RSTN會從高準位轉換為低準位，計時器127會被重置，並且計時器127會將所累加的數值保留下來成為上述的正整數N。如上述方程式(1)所示，此正整數N可用來計算第一時間T1。

另一方面，第一正反器111、第二正反器112與 第三正反器113的重置端RST都會耦接至反及閘126的輸出端以接收重置訊號RSTN，因此在時間點T6正反器111~113都會被重置。接下來，時脈接收電路110會重新產生開始訊號START與停止訊號STOP，即重新執行上述的操作(a)，而計時電路120會重新再計算一次第一時間T1，即重新執行上述的操作(b)。時脈接收電路110與計時電路120會分別執行操作(a)與操作(b)多次(例如8次，但本發明並不在此限)以產生多個第二時間，這些第二時間便包括了第一時間T1。每一個第二時間都表示時脈訊號CLK的週期，但由於時脈訊號CLK可能有抖動，這表示這些第二時間可能彼此不相同，接下來抖動判斷電路130便可以根據這些第二時間來判斷抖動的程度是否符合一個標準。

抖動判斷電路130包括了第一暫存器131、第二暫存器132與計算電路133。每當產生一個新的第二時間時，只要此第二時間大於第一暫存器131中的數值，便可以將第一暫存器131中的數值替換為新的第二時間；只要新的第二時間小於第二暫存器132中的數值，便可以將第二暫存器132中的數值替換為新的第二時間。如此一來，第一暫存器131可用來儲存最大值，而第二暫存器132可用來儲存最小值。計算電路133會計算最大值與最小值的平均以作為一個基準值，可表示為以下方程式(2)，其中Base為基準值，Max為最大值，Min為最小值。

Base=(Max+Min)/2...(2)

另一方面，計算電路133會將基準值乘上一個 預設數值以得到抖動臨界值。預設數值是可程式化的，例如為0.25、0.125、0.0625與0.03125的其中之一，取這些數值是因為在做相乘的運算時只要將基準值往右位移2、3、4或5的位元即可。然而，在其他實施例中，上述的預設數值也可採用其他數值，本發明並不在此限。抖動臨界值的計算如以下方程式(3)，其中jitter_spc為抖動臨界值，S為預設數值。

jitter_spc=Base×S...(3)

此外，計算電路133可將最大值減去最小值以當作抖動量，可表示為以下方程式(4)，其中jitter為抖動量。

jitter=Max-Min...(4)

計算電路130會判斷抖動量jitter是否小於抖動臨界值jitter_spc，如果抖動量jitter小於抖動臨界值jitter_spc，則抖動判斷電路130會輸出通過訊號，表示時脈訊號CLK通過了抖動的檢測。舉例來說，如果使用者想要檢測抖動量是否少於12.5%，則可以選定預設數值為0.125，所計算出的抖動臨界值jitter_spc理論上會是週期的12.5%，若抖動量jitter小於抖動臨界值jitter_spc，即表示通過檢測。

值得注意的是，由於抖動臨界值jitter_spc與抖動量jitter都是根據第二時間所計算出，因此可以避免製程電壓溫度(process voltage temperature，PVT)的影響。舉例來說，如果因為溫度上升或下降，使得第一振盪器121、第二振盪器122的頻率改變了，則因為抖動量jitter 和抖動臨界值jitter_spc會同步的改變，因此不影響抖動的判斷。

在上述的實施例中，停止訊號STOP是落後開始訊號START一個週期，但在其他實施例中停止訊號STOP也可以落後開始訊號START多個週期，這樣的實施例並不影響抖動的判斷。

在上述的實施例中，基準值是計算最大值與最小值的平均而得來，但在其他實施例中基準值也可為第二時間的平均。例如抖動判斷電路130中具有一個記憶單元(未繪示)來儲存這些第二時間，而有另一個計算單元(未繪示)來計算這些第二時間的平均，在此實施例中，基準值同樣會乘上預設數值以得到抖動臨界值。在其他實施例中，基準值也可為第二時間的中位數，本發明並不在此限。另一方面，在上述的實施例中抖動量是將最大值減去最小值而得到，但在其他實施例中也可以將一個極端值(可為最大值或是最小值)與基準值相減而計算出抖動量。

換言之，抖動判斷電路130會根據第二時間計算出一個基準值，並根據此基準值計算出一個抖動臨界值，此基準值可以是平均值、中位數、或是第二時間中最大值與最小值的平均。抖動判斷電路130也會取得第二時間中的至少一個極端值，此極端值可為最小值及/或最小值，並根據此極端值計算出抖動量，例如將最大值減去最小值，或者是將最大值減去基準值，或者是將基準值減去最小值。由於抖動臨界值以及抖動量都是根據第二時間計算出，因此可以避 免PVT影響，本領域具有通常知識者當可根據這樣的教示來設計出其他的基準值與抖動量，本發明並不限於上述的實施例。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (10)

1. 一種時脈抖動的內建自我測試電路，適用於一時脈訊號，該時脈訊號具有一週期，該內建自我測試電路包括：一時脈接收電路，接收該時脈訊號並執行操作(a)：根據該時脈訊號產生一開始訊號與一停止訊號，其中該停止訊號落後該開始訊號一或多個該週期；一計時電路，接收該開始訊號與該停止訊號並執行操作(b)：偵測該開始訊號與該停止訊號之間相差的一第一時間，其中該時脈接收電路與該計時電路分別執行該操作(a)與該操作(b)多次以產生多個第二時間，該些第二時間包含該第一時間；以及一抖動判斷電路，用以根據該些第二時間計算出一基準值，並根據該基準值計算出一抖動臨界值，其中該抖動判斷電路取得該些第二時間中的至少一極端值，並根據該至少一極端值計算出一抖動量，其中該抖動判斷電路判斷該抖動量是否小於該抖動臨界值，其中若該抖動量小於該抖動臨界值，該抖動判斷電路輸出一通過訊號。
2. 如申請專利範圍第1項所述之內建自我測 試電路，其中該基準值為該些第二時間的平均，並且該抖動判斷電路將該基準值乘上一預設數值以得到該抖動臨界值。
3. 如申請專利範圍第1項所述之內建自我測試電路，其中該至少一極端值包括該些第二時間中的一最大值與一最小值，該抖動判斷電路將該最大值減去該最小值以得到該抖動量。
4. 如申請專利範圍第3項所述之內建自我測試電路，其中該抖動判斷電路計算該最大值與該最小值的平均以得到該基準值，並且將該基準值乘上一預設數值以得到該抖動臨界值。
5. 如申請專利範圍第4項所述之內建自我測試電路，其中該預設數值是可程式化，該預設數值為0.25、0.125、0.0625與0.03125的其中之一。
6. 如申請專利範圍第4項所述之內建自我測試電路，其中該抖動判斷電路包括：一第一暫存器，用以儲存該最大值；一第二暫存器，用以儲存該最小值；以及一計算電路。
7. 如申請專利範圍第1項所述之內建自我測試電路，其中該時脈接收電路包括：一第一正反器，其輸入端耦接至一高準位電壓，觸發端耦接至該時脈訊號；一第二正反器，其輸入端耦接至該第一正反器的正相輸出端，觸發端耦接至該時脈訊號，該第二正反器的正相輸出端輸出該開始訊號；以及一第三正反器，其輸入端耦接至該第二正反器的該正相輸出端，觸發端耦接至該時脈訊號，該第三正反器的正相輸出端輸出該停止訊號。
8. 如申請專利範圍第7項所述之內建自我測試電路，其中該計時電路包括：一第一振盪器，接收該開始訊號並由該開始訊號所驅動；以及一第二振盪器，接收該停止訊號並由該停止訊號所驅動，其中該第二振盪器的振盪頻率大於該第一振盪器的振盪頻率。
9. 如申請專利範圍第8項所述之內建自我測試電路，其中該計時電路還包括：一第四正反器，其輸入端耦接至該第一振盪器的輸出端，觸發端耦接至該第二振盪器的輸出端；一第五正反器，其輸入端耦接至該第四正反器的正相 輸出端，觸發端耦接至該第二振盪器的該輸出端；一反及閘，其第一輸入端耦接至該第四正反器的反相輸出端，第二輸入端耦接至該第五正反器的正相輸出端；以及一計時器，其計時端耦接至一固定電壓，觸發端耦接至該第二振盪器的該輸出端，重置端耦接至該反及閘的輸出端。
10. 如申請專利範圍第9項所述之內建自我測試電路，其中該第一正反器、該第二正反器與該第三正反器的重置端都耦接至該反及閘的該輸出端。