TWI634600B - Film forming method and film forming device - Google Patents

Film forming method and film forming device Download PDF

Info

Publication number
TWI634600B
TWI634600B TW102135782A TW102135782A TWI634600B TW I634600 B TWI634600 B TW I634600B TW 102135782 A TW102135782 A TW 102135782A TW 102135782 A TW102135782 A TW 102135782A TW I634600 B TWI634600 B TW I634600B
Authority
TW
Taiwan
Prior art keywords
gas
film forming
film
insulating film
plasma
Prior art date
Application number
TW102135782A
Other languages
English (en)
Other versions
TW201423866A (zh
Inventor
齊藤武尚
井之口敦智
增田昇吾
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201423866A publication Critical patent/TW201423866A/zh
Application granted granted Critical
Publication of TWI634600B publication Critical patent/TWI634600B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明之課題係以低溫程序來形成高覆蓋率之絕緣膜。
一種成膜方法，係使用成膜裝置來對被處理基板形成絕緣膜者；該成膜裝置具備有：處理容器，係區劃出生成電漿之處理空間；氣體供給部，係對處理空間內供給氣體；以及電漿生成部，係對處理容器內供給微波來生成電漿；其中，包含有成膜製程，係對處理容器供給三甲矽胺中添加有H2之氣體，產生電漿而對被處理基板形成含有SiN之絕緣膜。

Description

成膜方法及成膜裝置
本發明之各種觀點以及實施形態係關於成膜方法及成膜裝置。
為了保護被處理基板，已知有一種於被處理基板上形成氮化矽膜(SiN膜)作為絕緣層之方法。例如，專利文獻1中記載了一種方法，係利用具有複數孔之平面天線來對處理容器內導入微波以生成電漿，藉由電漿CVD法於被處理基板上形成氮化矽膜。此方法中，作為氮化矽膜成膜所使用之原料氣體之一態樣可舉出三甲矽胺(TSA)。此外，引用文獻2當中記載了一種以矽烷(SiH4)作為成膜原料氣體，利用電漿CVD法來形成SiN膜。
先前技術文獻
專利文獻1 日本特開2010-87186號公報
專利文獻2 國際公開第2007/139140號
近年，伴隨半導體元件之圖案微細化，乃要求可於被處理基板所形成之孔、溝槽等微小構造之側面或底面以高被覆性來形成SiN膜，亦即，要求覆蓋率之提高。此外，為了防止被處理基板之劣化而需要以低溫來形成SiN膜之程序。但是，上述專利文獻1、2當中，並未揭示以低溫程序來實現高覆蓋率之SiN膜之成膜條件，於本技術領域需要有可滿足此等要求之成膜方法。
本發明之一觀點之成膜方法，係使用成膜裝置來對被處理基板形成絕緣膜者；該成膜裝置具備有：處理容器，係區劃出生成電漿之處理空間；氣體供給部，係對該處理空間內供給氣體；以及電漿生成部，係對該處理 容器內供給微波來生成電漿；其中，包含有成膜製程，係對該處理容器供給三甲矽胺中添加有H2之氣體，產生電漿而對該被處理基板形成含有SiN之絕緣膜。
依據本發明之一觀點之成膜方法，由於對處理容器內供給微波來生成電漿，故能以低溫來形成絕緣膜。此外，成膜時藉由供給三甲矽胺中添加有H2之氣體，而提升於被處理基板上所成膜之絕緣膜的覆蓋率。此乃由於若成為成膜材料之前驅物對於被處理基板之吸附機率愈小則絕緣膜會等向性成長而有提升覆蓋率之傾向，若對於三甲矽胺添加H2，則被處理基板表面會吸附H2，從而前驅物對被處理基板之吸附機率降低之故。
於一實施形態，亦可進而包含一氮化製程，係於成膜製程後，供給含有N2之氣體，產生電漿來對絕緣膜進行氮化處理者。為了提高覆蓋率，若對三甲矽胺添加H2來形成絕緣膜，則絕緣膜中之SiH量會增加，絕緣特性有可能劣化。於此成膜方法，利用氮化處理來減少絕緣膜中之SiH量，則可抑制絕緣膜之絕緣特性劣化。
於一實施形態，亦可使得成膜製程以及氮化製程反覆進行複數次來形成絕緣膜。依據如此之構成，可一邊維持優異之覆蓋率特性、一邊使得絕緣特性優異之絕緣膜以成為所希望之膜厚的方式來形成。
於一實施形態，於成膜製程中，亦能以處理容器內之壓力成為400mTorr以上的方式受到調整。若處理容器內成為高壓則平均自由製程變短，有助於絕緣膜之成膜的前驅物變得容易往不規則方向移動。因此，以400mTorr以上之高壓條件下，前驅物可於被處理基體表面均勻成長，可提高絕緣體之覆蓋率特性。
於一實施形態，被處理基板亦可包含第1磁性層與第2磁性層夾著穿隧障壁層而積層之積層構造。依據如此之構成，由於可於積層構造側面形成良好膜質之絕緣層，故被處理基板能以絕緣膜來被覆、密封而可防止被處理基板之劣化。
本發明之一觀點之成膜裝置，具備有：處理容器，係區劃出生成電漿之處理空間；氣體供給部，係對該處理空間內供給氣體；電漿生成部，係對該處理容器內供給微波來生成電漿；以及控制部，係控制該氣體供給部 以及該電漿生成部；該控制部係對該處理容器供給三甲矽胺中添加有H2之氣體，生成電漿來對被處理基板形成SiN膜。
本發明之一觀點之成膜裝置，由於對處理容器內供給微波來生成電漿，故能以低溫來形成絕緣膜。此外，藉由於成膜時供給三甲矽胺中添加有H2之氣體，可提高於被處理基板上所成膜之絕緣膜之覆蓋率。此乃由於，成為成膜材料之前驅物對被處理基板之吸附機率愈小則絕緣膜愈等向性成長而有提高覆蓋率之傾向，若於三甲矽胺添加H2，則被處理基板表面會吸附H2，前驅物對被處理基板之吸附機率會降低之故。
依據本發明之各種觀點以及一實施形態，能以低溫程序來形成高覆蓋率之絕緣膜。
10‧‧‧成膜裝置
12‧‧‧處理容器
22‧‧‧中央導入部
23‧‧‧上部導入部
24‧‧‧周邊導入部
28‧‧‧微波產生器
38‧‧‧介電質板
40‧‧‧狹縫板
103‧‧‧第2磁性層
104‧‧‧絕緣層
105‧‧‧第1磁性層
108‧‧‧絕緣膜
Cont‧‧‧控制部
GS‧‧‧氣體供給部
S‧‧‧處理空間
W‧‧‧被處理基板
圖1係使用一實施形態之成膜方法而形成絕緣膜之MRAM元件之示意顯示圖。
圖2係具備一實施形態之成膜裝置之基板處理系統概要圖。
圖3係顯示使用一實施形態之成膜方法之MRAM元件之製程流程圖。
圖4係顯示於MRAM元件之製造中間製程中所生成之被處理基板之圖。
圖5係顯示一實施形態之成膜裝置之截面圖。
圖6係顯示圖5所示狹縫板一例之俯視圖。
圖7係顯示三甲矽胺之解離模式圖。
圖8係顯示對前驅物Si之吸附機率之圖。
圖9係顯示前驅物之吸附機率與覆蓋率之關係之圖。
圖10係顯示使用其他實施形態之成膜方法之MRAM元件之製程的流程圖。
圖11係示意顯示評價用矽晶圓之圖。
圖12係顯示第1實施例所得絕緣體之覆蓋率之圖。
圖13係顯示第1實施例所得絕緣體之絕緣特性之圖。
圖14係顯示第1實施例所得絕緣體之絕緣特性之圖。
圖15係顯示第1實施例所得絕緣體以FT-IR分光法所分析得到之光譜波形圖。
圖16係顯示第1實施例所得絕緣體以FT-IR分光法所分析得到之光譜波形圖。
圖17係顯示第2實施例所得成膜壓力與覆蓋率之關係圖。
圖18係顯示第3實施例所得絕緣體之覆蓋率以及絕緣特性之圖。
圖19係顯示第3實施例所得被處理基體之SEM像及其示意圖。
圖20係顯示第4實施例所得氮化處理時間與絕緣特性之關係圖。
以下，參見圖式針對各種實施形態來詳細說明。此外，各圖式中對同一或是對應部分係賦予同一符號。
(第1實施形態)
圖1係顯示利用一實施形態之成膜方法於表面形成絕緣膜之MRAM元件100之截面圖。圖1所示MRAM元件100係配置於基板B上，從下層起依序積層下部電極層101、釘扎層(pinning layer)102、第2磁性層103、穿隧障壁層104、第1磁性層105、上部電極層106、以及蝕刻罩體107。此外，於MRAM元件100之第1磁性層105、上部電極層106、以及蝕刻罩體107之側壁設有包含SiN之絕緣膜108。
下部電極層101係形成於基板B上之具有導電性之電極構件。下部電極層101之厚度為例如約5nm。釘扎層102係配置於下部電極層101以及第2磁性層103之間。釘扎層102係藉由反強磁性體之釘扎效應來固定下部電極層101之磁化方向。釘扎層102係使用例如IrMn(銥錳)、PtMn(鉑錳)等反強磁性體材料，其厚度為例如約7nm。
第2磁性層103為配置於釘扎層102上之含強磁性體之層。第2磁性層103由於釘扎層102之釘扎效應故磁化方向不會受到外部磁場影響而保持在一定可發揮所謂的磁性固定層機能。第2磁性層103係使用CoFeB，其厚度為例如約3nm。
穿隧障壁層104係被第2磁性層103以及第1磁性層105所夾持而配置。藉由於第2磁性層103與第1磁性層105之間介設穿隧障壁層104，可於第2磁性層103與第1磁性層105之間產生穿隧磁阻效應。亦即，於第2磁性層103與第1磁性層105之間係因應於第2磁性層103之磁化方向與第1磁性層105之磁化方向的相對關係(平行或是反平行)而產生電阻。穿隧障壁層104係使用MgO，其厚度為例如1.3nm。
第1磁性層105係配置於穿隧障壁層104上之含強磁性體之層。第1磁性層105係磁化方向追隨於磁性資訊之外部磁場而發揮所謂的自由層機能。第1磁性層105係使用CoFeB，其厚度為例如約2nm。
上部電極層106係形成於基板B上之具有導電性之電極構件。上部電極層106之厚度為例如約5nm。蝕刻罩體107係形成於上部電極層106上。蝕刻罩體107係形成為對應於MRAM100之平面形狀的形狀。蝕刻罩體107係使用例如Ta(鉭)、TiN(氮化鈦)等。
MRAM100係例如使用圖2所示基板處理系統來製造。圖2係示意顯示一實施形態之基板處理系統之俯視圖。圖2所示基板處理系統20具備有基板載置台25a~25d、收容容器27a~27d、加載模組LM、加載互鎖室LL1,LL2、程序模組PM1、PM2、PM3、以及傳輸室21。
基板載置台25a~25d係沿著加載模組LM之一緣配置。於此等基板載置台25a~25d上分別載置著收容容器27a~27d。於收容容器27a~27d內收容著被處理基板W。
於加載模組LM內設有搬送機械人Rb1。搬送機械人Rb1係將被收容在收容容器24a~24d其中一者之被處理基板W取出，將該被處理基板W搬送到加載互鎖室LL1或是LL2。
加載互鎖室LL1以及LL2係沿著加載模組LM之另一緣設置，構成預備減壓室。加載互鎖室LL1以及LL2分別經由閘閥而連接於傳輸室21。
傳輸室21為可減壓之腔室，於該腔室內設有其他搬送機械人Rb2。程序模組PM1~PM3經由對應之閘閥分別連接於傳輸室21。搬送機械人Rb2係從加載互鎖室LL1或是LL2取出被處理基板W，依序搬送程序模組PM1、PM2、以及PM3。基板處理系統20之程序模組PM1、PM2、PM3分別可 為去除反應產物之基板處理裝置、成膜裝置、電漿蝕刻裝置。以下，考量說明理解之方便性，所說明之基板處理系統之例子，在程序模組PM1方面係採用去除反應產物之基板處理裝置，在程序模組PM2方面係採用成膜裝置，在程序模組PM3方面係採用電漿蝕刻裝置。
MRAM100係依據例如圖3所示流程圖來製造。如圖3所示般，於製程S1中，藉由程序模組PM2之成膜裝置來製造多層膜所構成之被處理基板W。此被處理基板W係下部電極層101、釘扎層102、第2磁性層103、穿隧障壁層104、第1磁性層105、以及上部電極層106積層於基板B上之多層膜材料。其次，被處理基板W被載置於作為程序模組PM3之電漿蝕刻裝置之靜電夾。於上部電極層106上配置著具有既定平面形狀之蝕刻罩體107。
於製程S2，首先蝕刻上部電極層106。此時所使用之蝕刻氣體為任意，可使用例如Cl2、CH4、He、N2、Ar等。例如供給含氯Cl2之處理氣體來產生電漿以蝕刻被處理基板W。處理氣體可包含He、N2、Ar等惰性氣體、H2。此處理氣體係採用可充分取得第1磁性層105與穿隧障壁層104之選擇比之種類的氣體。製程S2中，第1磁性層105當中未被蝕刻罩體107所被覆之區域因第1處理氣體而反應受蝕刻，穿隧障壁層104則未被蝕刻。因此，製程S2中係以蝕刻結束穿隧障壁層104表面。
製程S2中，當第1磁性層105係以處理氣體來蝕刻之際，被蝕刻材料等係和處理氣體等反應而產生反應產物。此反應產物係以殘留物之形式附著於第1磁性層105、上部電極層106、以及蝕刻罩體107之側壁。殘留物由於包含導電性物質，乃成為於MRAM元件發生漏電流之原因。
於接續之製程S3，為了進行殘留物之去除，將被處理基板W移動到程序模組PM1之基板處理裝置。製程S3係供給含氫(H2)之處理氣體，產生電漿來將於S2製程所生成之殘留物去除。用以去除殘留物之處理氣體可包含He、N2、Ar等惰性氣體。若藉由製程S3從上部電極層106、第1磁性層105、以及蝕刻罩體107之側壁來去除殘留物，則移往製程S4。
於一實施形態之成膜方法，係於後續製程S4，將被處理基板W移動到作為程序模組PM2之一實施形態之成膜裝置，如圖4所示般，將被處理基板W表面以絕緣膜108來被覆。此絕緣膜108係由SiN所構成。關於絕緣 膜108之成膜方法詳細將於後述。之後，使得被處理基板W回到程序模組PM3之電漿蝕刻裝置，以於第1磁性層105、上部電極層106以及蝕刻罩體107之側壁殘留絕緣膜108的方式來蝕刻絕緣膜108。
接續於製程S5，供給含甲烷(CH4)之氣體來產生電漿，以蝕刻穿隧障壁層104以及第2磁性層103。在處理氣體方面可為He、N2、Ar等惰性氣體或含有羰基之氣體、H2等甲烷以外之氣體。製程S5中，穿隧障壁層104、第2磁性層103、以及釘扎層102當中未被蝕刻罩體107以及絕緣膜108所被覆之區域受到蝕刻。藉此，釘扎層102、第2磁性層103、以及穿隧障壁層104比第1磁性層105、上部電極層106以及蝕刻罩體107寬幅形成對應於在第1磁性層105、上部電極層106以及蝕刻罩體107之側壁所形成之絕緣膜108的寬度程度。
於後續製程S6中係供給處理氣體來產生電漿以蝕刻下部電極層101。處理氣體可為He、N2、Ar等惰性氣體或含羰基之氣體、CH4、H2等氣體。製程S6係將下部電極層101當中未被蝕刻罩體107以及絕緣膜108所被覆之區域加以蝕刻。藉此，下部電極層101比第1磁性層105、上部電極層106以及蝕刻罩體107寬幅形成對應於在第1磁性層105、上部電極層106以及蝕刻罩體107之側壁所形成之絕緣膜108的寬度程度。
一旦結束製程S6，則圖3所示基板處理製程結束。如此般，從具有多層膜構造之被處理基板W形成所希望之形狀的MRAM元件。
其次，製程4中針對形成絕緣膜108之際所使用之成膜裝置來說明。圖5係顯示用以形成絕緣膜108之成膜裝置之截面。
圖5所示成膜裝置10具備有處理容器12。處理容器12區劃出用以收容被處理基板W之處理空間S。處理容器12可包含側壁12a、底部12b以及頂部12c。側壁12a具有在軸線AZ所延伸之方向(以下稱為「軸線AZ方向」)上延伸之大致筒形狀。底部12b係設置於側壁12a之下端側。底部12b設有排氣用之排氣孔12h。側壁12a之上端部呈現開口。側壁12a之上端部開口係由介電質窗18所封閉。介電質窗18係挾持在側壁12a上端部與頂部12c之間。此介電質窗18與側壁12a上端部之間亦可介設密封構件26。密封構件26為例如O型環，有助於密閉處理容器12。
成膜裝置10係進而具備設置於處理容器12內之平台20。平台20設置於介電質窗18下方。於一實施形態，平台20包含有台20a以及靜電夾20b。
台20a被支撐於筒狀支撐部46。筒狀支撐部46係由絕緣性材料所構成，從底部12b往垂直上方延伸著。此外，於筒狀支撐部46外周設有導電性筒狀支撐部48。筒狀支撐部48係沿著筒狀支撐部46外周從處理容器12之底部12b往垂直上方延伸著。此筒狀支撐部48與側壁12a之間形成有環狀排氣流路50。
於排氣流路50上部安裝有設置了複數貫通孔之環狀擋板52。排氣流路50連接於提供排氣孔12h之排氣管54，該排氣管54經由壓力調整器56a而連接著排氣裝置56b。排氣裝置56b具有渦輪分子泵等真空泵。壓力調整器56a係調整排氣裝置56b之排氣量來調整處理容器12內之壓力。藉由此等壓力調整器56a以及排氣裝置56b可將處理容器12內之處理空間S減壓到所希望之真空度。此外，藉由運轉排氣裝置56b可從平台20外周經由排氣流路50來對處理氣體進行排氣。
台20a兼做為高頻電極。台20a經由匹配單元60以及供電棒62而電性連接於RF偏壓用高頻電源58。高頻電源58係以既定功率輸出一定頻率(例如13.65MHz)之高頻電力，而適合於控制被拉引至被處理基板W之離子能量。匹配單元60收容有用以在高頻電源58側之阻抗與主要為電極、電漿、處理容器12等負荷側阻抗之間取得匹配之匹配器。此匹配器中包含有自偏壓生成用之阻斷電容器。
於台20a上面設有靜電夾20b。於一實施形態，靜電夾20b上面係構成用以載置被處理基板W之載置區域。此靜電夾20b係以靜電吸附力來保持被處理基板W。於靜電夾20b之徑向外側設有將被處理基板W周圍加以環狀包圍之聚焦環F。靜電夾20b包含有電極20d、絕緣膜20e、以及絕緣膜20f。電極20d係由導電膜所構成，設置於絕緣膜20e與絕緣膜20f間。高壓直流電源64係經由開關66以及被覆線68而電性連接於電極20d。靜電夾20b可藉由從直流電源64所施加之直流電壓而產生之庫倫力將被處理基板W吸附保持於上面。
於台20a內部設有延伸於圓周方向上之環狀冷媒室20g。此冷媒室20g係從冷凝器單元經由配管70、72而被循環供給既定溫度之冷媒(例如冷卻水)。靜電夾20b上之被處理基板W之處理溫度能以冷媒溫度來控制。再者，來自熱傳導氣體供給部之熱傳導氣體例如He氣體係經由氣體供給管74而被供給於靜電夾20b上面與被處理基板W內面之間。
於一實施形態，成膜裝置10在溫度控制機構方面可進而具備加熱器HT、HS、HCS以及HES。加熱器HT係設置於頂部12c內，以包圍天線14的方式而環狀延伸著。此外，加熱器HS係設置於側壁12a內而環狀延伸著。加熱器HS可設置於例如和處理空間S之高度方向(亦即軸線AZ方向)之中間相對應之位置處。加熱器HCS係設置於台20a內。加熱器HCS係於台20a內設置於上述載置區域之中央部分下方(亦即與軸線AZ交叉之區域)。此外，加熱器HES係設置於台20a內，以包圍加熱器HES的方式環狀延伸著。加熱器HES係設置於上述載置區域之外緣部分下方。
此外，成膜裝置10可進而具備天線14、同軸導波管16、介電質窗18、微波產生器(電漿生成部)28、調諧器30、導波管32、以及模式變換器34。微波產生器28係產生例如2.45GHz頻率之微波。微波產生器28係經由調諧器30、導波管32、以及模式變換器34而連接於同軸導波管16上部。同軸導波管16係沿著其中心軸線之軸線AZ延伸著。同軸導波管16包含有外側導體16a以及內側導體16b。外側導體16a具有延伸於軸線AZ方向之筒形狀。外側導體16a下端可電性連接於具有導電性表面之冷卻夾套36之上部。內側導體16b係設置於外側導體16a之內側。內側導體16b具有沿著軸線AZ延伸之筒形狀。內側導體16b之下端係連接於天線14之狹縫板40。
於一實施形態，天線14可配置於在頂部12c所形成之開口內。此天線14包含有介電質板38以及狹縫板40。介電質板38係用以縮短微波波長者，具有大致圓板形狀。介電質板38係例如由石英或是氧化鋁所構成。介電質板38被夾持在狹縫板40與冷卻夾套36之下面之間。天線14從而能以介電質板38、狹縫板40以及冷卻夾套36之下面所構成。
狹縫板40係形成有複數狹縫對之大致圓板狀金屬板。於一實施形態，天線14可為幅線狹縫天線。圖6係顯示狹縫板一例之俯視圖。於狹縫板40 形成有複數狹縫對40a。複數狹縫對40a係於徑向上以既定間隔設置，此外，於圓周方向上以既定間隔配置著。複數狹縫對40a分別包含二個狹縫孔40b以及40c。狹縫孔40b與狹縫孔40c係於相互交叉或是正交方向上延伸著。
再次參見圖5。成膜裝置10係使得微波產生器28所產生之微波通過同軸導波管16傳遞於介電質板38，並從狹縫板40之狹縫孔提供給介電質窗18。
介電質窗18具有大致圓板形狀，係由例如石英或是氧化鋁所構成。介電質窗18設置於狹縫板40正下方。介電質窗18係使得從天線14接收之微波穿透，而將該微波導入處理空間S。藉此，於介電質窗18正下方產生電場，於處理空間內產生電漿。如此般，依據成膜裝置10，可不施加磁場而使用微波來產生電漿。
於一實施形態，介電質窗18下面可區劃出凹部18a。凹部18a係於軸線AZ周圍以環狀設置，具有錐面形狀。此凹部18a係用以促進利用所導入之微波來產生駐波而設置者，有助於有效地生成微波電漿。
此外，成膜裝置10更具備有中央導入部22、上部導入部23、周邊導入部24、以及氣體供給部GS。中央導入部22係沿著軸線AZ朝被處理基板W噴射氣體。中央導入部22包含有導管22a以及注射器22b。導管22a連通於同軸導波管16之內側導體16b的內孔。此外，導管22a係延伸至介電質窗18沿著軸線AZ所區劃之空間內。介電質窗18所區劃之該空間中有連續之孔18h，該孔18h係朝向處理空間S開口著。此外，介電質窗18所區劃之前述空間內設有注射器22b。於注射器22b中設有在軸線AZ方向延伸之複數貫通孔。相關構成之中央導入部22係經由導管22a對注射器22b供給氣體，從注射器22b經由孔18h將氣體噴射至處理空間S。
上部導入部23包含有環狀管23a以及配管23b。環狀管23a係於處理空間S之軸線AZ方向的中間位置以環狀延伸於軸線AZ中心的方式設置於處理容器12之側壁12a內。此環狀管23a形成有朝軸線AZ開口之複數氣體噴射孔23h。此等複數氣體噴射孔23h係環狀配置於軸線AZ中心處。此環狀管23a連接著配管23b，該配管23b係延伸至處理容器12之外部。上部導入部23係經由配管23b、環狀管23a、以及氣體噴射孔23h將氣體朝 軸線AZ來導入處理空間S內。
周邊導入部24包含有環狀管24a以及配管24b。環狀管24a係於環狀管23a下方以環狀延伸於軸線AZ中心的方式設置於處理容器12內。於此環狀管24a形成有朝軸線AZ開口之複數氣體噴射孔24h。此等複數氣體噴射孔24h係環狀配置於軸線AZ中心處。此環狀管24a連接著配管24b，該配管24b係延伸至處理容器12之外部為止。相關周邊導入部24係經由配管24b、環狀管24a、以及氣體噴射孔24h將氣體朝軸線AZ來導入到處理空間S內。
中央導入部22、上部導入部23以及周邊導入部24係經由分流器FS連接著氣體供給部GS。分流器FS係將由氣體供給部GS所供給之氣體以後述控制部等所設定之分配比來分配於中央導入部22、上部導入部23以及周邊導入部24。氣體供給部GS包含有氣體源G10、G12、G14、G16。氣體源G10、G12、G14、G16分別為Ar氣體、N2氣體、H2氣體、N(SiH3)3(三甲矽胺，以下稱為「TSA」)氣體之氣體源。此等氣體源G10、G12、G14、G16為可控制流量而構成之氣體源，可包含開閉閥以及質量控制器含得。
此外，如圖5所示般，成膜裝置10可進而具備控制部Cont。控制部Cont可為可程式化電腦裝置等控制器。控制部Cont可對於氣體供給部GS送出控制訊號，以控制個別來自氣體源G10、G12、G14、G16之氣體流量、以及氣體之供給/供給停止。此外，控制部Cont可對於分流器FS送出控制訊號，來控制相對於中央導入部22、上部導入部23以及周邊導入部24之氣體分配比。再者，控制部Cont係以控制微波功率、RF偏壓功率以及ON/OFF、以及處理容器12內壓力的方式對微波產生器28、高頻電源58、壓力調整器56a供給控制訊號。
此外，成膜裝置10亦可具備有和氣體供給部GS同樣的其他氣體供給部，而將此等氣體供給部分別連接於中央導入部22、上部導入部23以及周邊導入部24。
使用上述成膜裝置10來形成絕緣膜108。以下，針對製程S4所示絕緣膜108之成膜方法來詳細說明。於絕緣膜108之成膜處理之際，控制部Cont 係控制氣體供給部GS、分流器FS來對於作為成膜材料之原料氣體(TSA氣體)添加H2氣體而經由中央導入部22、上部導入部23、周邊導入部24供給於處理空間S內。所添加之H2氣體之流量為任意，例如當TSA氣體之流量為2.2sccm之時，H2氣體之流量可為25sccm~105sccm。
之後，藉由微波產生器28所供給之微波而於處理空間S內產生電漿。供給於處理空間S內之TSA氣體係由電漿化而解離，生成有助於SiN膜之成膜的前驅物。從TSA氣體解離而成為SiN膜之材料的前驅物可舉出(SiH3)2N-SiH2、SiH3NH-SiH2、NH2-SiH2。此等前驅物為自由基活性種，附著於被處理基板W表面成為形成含SiN之絕緣膜108的成膜材料。
供給於處理空間S之TSA氣體之解離過程如圖7所示。在被供給了TSA氣體之處理空間S內混存著因TSA分解所生成之中性狀態之N(SiH3)3、(SiH3)2NH、SiH3-NH2、以及NH3。此等化合物當中，N(SiH3)3、(SiH3)2NH以及SiH3-NH2會因為處理空間S內所產生之電漿解離而生成自由基活性種。此等化合物所能生成之自由基活性種存在有N系自由基以及Si系自由基。N系自由基可生成(SiH3)2N、SiH3-HN以及H2N。如圖7所示般，(SiH3)2N、SiH3-HN、H2N分別乃解離N(SiH3)3、(SiH3)2NH、SiH3-NH2、NH3而生成。Si系自由基可生成(SiH3)2N-SiH2、SiH3NH-SiH2、以及NH2-SiH2。如圖7所示般，(SiH3)2N-SiH2、SiH3NHSiH2、NH2-SiH2分別乃解離N(SiH3)3、(SiH3)2NH、SiH3-NH2而生成。
N系自由基係以較Si系自由基來得高之電子溫度的電漿所生成。具體而言，N系自由基係由具有5eV程度之電子溫度的電漿所生成。Si系自由基係以具有1eV程度之電子溫度的電漿所生成。此處，本實施形態之成膜方法，相較於CCP、ECR、HWP、ICP等其他電漿源係激發電子溫度低的電漿。亦即，相對於CCP、ECR、HWP、ICP等電漿源激發具有5~15eV程度之電子溫度的電漿，本實施形態之成膜方法則是藉由微波來激發具有1.5eV程度之電子溫度的電漿。因此，相對於CCP、ECR、HWP、ICP等電漿源係解離TSA而生成N系自由基以及Si系自由基雙方，本實施形態之成膜方法則不會造成TSA過度分解，可選擇性生成上述3種類之Si系自由基。
N系自由基以及Si系自由基均成為SiN膜之成膜前驅物，但Si系自由基對於矽基板之吸附機率較N系自由基來得低。圖8係顯示以一實施形態之成膜方法所生成之前驅物之(SiH3)2N-SiH2、SiH3NH-SiH2、NH2-SiH2對於Si(矽)之吸附機率。此吸附機率係以對於使用SiH4作為原料氣體時所生成之有助於SiN膜之成膜的前驅物SiH3之吸附機率的相對值來表示。如圖8所示般，於一實施形態之成膜方法所生成之三種類的前驅物(SiH3)2N-SiH2、SiH3NH-SiH2、NH2-SiH2相較於SiH3對於矽基板之吸附機率低。
針對前驅物之吸附機率與絕緣膜之覆蓋率的關係來說明。圖9係顯示在形成有槽渠構造T之基板表面吸附前驅物P之模樣。覆蓋率乃表示成膜等向性之指標，以形成於槽渠T側壁之絕緣膜108的膜厚Ts與形成於槽渠T外部之絕緣膜108的膜厚Tt之比Ts/Tt來表示。膜厚Ts係成為於槽渠T之深度方向的中間位置所形成之絕緣膜108之膜厚。當前驅物P之吸附機率高的情況，如圖9(a)所示般，會於槽渠T上部、槽渠T外部吸附許多前驅物P。因此，所成膜之絕緣膜在槽渠T上部、槽渠T外部的膜厚會變大，覆蓋率會降低。對此，當前驅物P之吸附機率低的情況，如圖9(b)所示般，接觸於槽渠T上部、槽渠T外部之前驅物P由於在該位置不會吸附於基板而彈回以不規則移動，故前驅物P之存在量在槽渠T內外同樣，而形成均勻之膜。如此般，當前驅物P之吸附機率低的情況，絕緣體之覆蓋率提升。
如以上說明，本實施形態之成膜方法，作為SiN膜成膜之原料氣體使用TSA，並以微波來激發電漿，藉此，可選擇性生成吸附機率低的Si系自由基。如此般，本實施形態之成膜方法，由於選擇性生成Si系自由基，並以吸附機率低的前驅物來形成絕緣膜，故可提升絕緣膜之覆蓋率特性。
當使用ALD法等其他成膜方法來形成良好覆蓋率(例如60%以上)之絕緣膜108的情況，需要高溫(例如400℃)之程序，而有被處理基板W劣化之情況。此點，依據此成膜方法，為了對處理容器12內供給微波來生成電漿，能以低溫(例如350℃以下)來形成絕緣膜108。此外，藉由對TSA供給添加有H2之氣體，可於被處理基板W表面吸附H2，而降低前驅物對被處理基板W之吸附機率。藉此，可提高在被處理基板W上所成膜之絕緣膜108的覆蓋率。
此外，依據本實施形態之成膜方法，有別於以ALD法形成絕緣膜之情況，無需使用二氯矽烷等鹵素物質即可形成良好膜質之絕緣膜，所以可在不致腐蝕MRAM元件100所具備之金屬部分的情況下形成絕緣膜。
(第2實施形態)
如上述般，第1實施形態之成膜方法，於絕緣膜108之成膜製程中，藉由對處理容器12內供給TSA中添加有H2之氣體，來提高絕緣膜108之覆蓋率。但是，若增加H2之添加量雖覆蓋率逐漸提高，但有絕緣膜108之絕緣特性逐漸劣化之問題。
若供給於處理容器12內之H2因微波電漿化使得一部分成為自由基，有時會於絕緣膜108形成SiH。絕緣膜108之絕緣特性的劣化係起因於絕緣膜108形成SiH。亦即，推估若於絕緣膜108內增加SiH，則將不再是SiN原本膜質，而是Si之半導體膜特性成為領導地位，絕緣特性將會劣化。是以，本實施形態之成膜方法可抑制於被處理基體W所成膜之絕緣膜108的絕緣特性之劣化。
第2實施形態之成膜方法和第1實施形態之成膜方法大致同樣，差別在於為了改善絕緣特性而於絕緣膜之成膜處理後對於絕緣膜施以氮化處理作為其他製程這點。以下，考慮說明理解之容易性，以有別於第1實施形態之處為中心來說明，而省略重複說明。
圖10係顯示第2實施形態之成膜方法之流程圖。圖10中製程S11~13、S17、S18和圖3中製程S1~3、S5、S6相同故省略說明。於本實施形態之成膜方法，於製程S14，係使得被處理基板W移動到程序模組PM2之一實施形態之成膜裝置，於處理容器12內供給TSA中添加有H2之氣體，產生電漿而於被處理基板表面形成SiN膜來形成絕緣膜108。製程S14中，實行一定處理時間(例如15秒)成膜處理，形成一定膜厚(例如5nm)之絕緣膜108形成。
於一實施形態之成膜方法，於接續之製程S15，對製程S14所形成之絕緣膜進行氮化處理(氮化製程)。此氮化處理，控制部Cont係控制氣體供給部GS、分流器FS，使得含有氮(N2)之氣體經由中央導入部22、上部導入部23、周邊導入部24而供給至處理空間S內。之後，藉由微波產生器28所 供給之微波而於處理空間S內產生電漿。對處理空間S內所供給之N2氣體係由電漿所解離，而將絕緣膜108內之SiH置換為SiN。藉此，絕緣膜108內之SiH量會減少，絕緣特性得以提升。
於接續之製程S16，判定絕緣膜108是否成為目標膜厚(例如20nm)。當絕緣膜108未成為目標膜厚之情況，乃回到製程S14之處理，反覆實行成膜處理以及氮化處理直到成為目標膜厚為止。另一方面，當絕緣膜108成為目標膜厚之情況，乃進行S17以後的處理，而結束圖10所示基板處理製程。如此般，從具有多層膜構造之被處理基板W形成所希望形狀之MRAM元件。
即便是以上說明之本實施形態之成膜方法，可達成和第1實施形態之成膜方法同樣的作用效果。再者，本實施形態之成膜方法，可於絕緣膜108之成膜後供給含N2之氣體，對絕緣膜進行氮化處理以減少絕緣膜中之SiH量。其結果，可一邊維持高覆蓋率、一邊抑制絕緣膜108之絕緣特性劣化。
於一實施形態，由於係反覆複數次成膜處理以及氮化處理來形成絕緣膜108，故可使得絕緣膜108全體均勻氮化。因此，可在維持優異覆蓋率特性的情況下，形成所希望之膜厚的絕緣特性優異之絕緣膜108。
以上，基於實施形態詳細說明了本發明。但是，本發明不限定於上述實施形態。本發明可在不超脫其要旨之範圍作各種變形。
例如，上述實施形態，於MRAM元件100之側壁形成了絕緣膜，但可於任意基板上形成絕緣膜。
一實施形態之成膜方法，於製程S4或是製程S14所示絕緣膜108之成膜製程中，亦能以處理容器12內壓力成為400mTorr(53.3Pa)以上的方式進行調整。如上述般，當原料氣體使用TSA之情況，成膜材料之前驅物係生成(SiH3)2N-SiH2、SiH3NH-SiH2、NH2-SiH2。此等前驅物由於存在時間長、吸附機率低，而具有在氣相中難以進行膜生成、難以產生粒子之性質。因此，一實施形態之成膜方法，可於高壓條件下形成絕緣膜。由於將處理容器內設定為高壓可縮短平均自由製程，所以前驅物容易往不規則方向移動。因此，在400mTorr以上之高壓條件下，前驅物可均勻成長於被處理基體W表面，可提高絕緣體之覆蓋率特性。此外，於一實施形態之成膜方法， 成膜製程中之處理容器內之壓力可設定為2Torr以下。
【實施例】
以下，基於實施例以及比較例來更具體說明本發明，但本發明不限定於以下之實施例。
(實施例1)
本實施例中，係藉由圖5所示成膜裝置10來改變於TSA所添加之H2之流量而形成絕緣膜，針對H2之流量與覆蓋率特性之關係進行評價。在被處理基板W方面係使用圖11所示形成有高寬比(開口寬度/深度)為0.7之槽渠構造T的評價用矽晶圓。絕緣膜108係以以下所示處理條件來成膜。如圖11所示般，當被處理基板W之槽渠T外部之絕緣膜108的膜厚定為Tt，槽渠T側壁之膜厚定為Ts之時，將膜厚Ts與膜厚Tt之比Ts/Tt以%表記者當作覆蓋率來計算。膜厚Ts為在槽渠T之深度方向的中間位置所形成之絕緣膜108之膜厚。
〔成膜製程之處理條件〕
微波產生器28之電力：4000W
壓力：0.95Torr
處理溫度：300℃
氣體之流量
Ar氣體：2850sccm
N2氣體：2.8sccm
H2氣體：35sccm、70sccm、87sccm
TSA氣體：2.2sccm
實施例1所得H2之流量與絕緣膜108之覆蓋率的關係係如圖12所示。如圖12所示般，當H2之流量定為35sccm、70sccm、87sccm之情況，形成分別具有83%、88%、91%之覆蓋率的SiN膜。如此般，確認了藉由使得TSA中添加有H2之氣體電漿化而形成絕緣膜108，可形成具有良好覆蓋率特性之絕緣膜108。此外，確認了所添加之H2之流量愈大，則絕緣膜108之覆蓋率愈高。
此外，本實施例中係變化TSA中所添加之H2之流量而形成絕緣膜108，針對H2之添加量與絕緣膜108之絕緣特性的關係進行了評價。絕緣膜108係以以下所示處理條件來成膜。
〔成膜製程之處理條件〕
微波產生器28之電力：4000W
壓力：0.95Torr
處理溫度：300℃
氣體之流量
Ar氣體：2850sccm
N2氣體：3.6sccm
H2氣體：35sccm、70sccm、105sccm
TSA氣體：2.2sccm
圖13係顯示以上述處理條件使得H2之添加量以35sccm、70sccm、105sccm變化來形成絕緣膜108之時，絕緣膜108之絕緣特性的圖。圖13之橫軸為對於絕緣體所施加之電場，縱軸為在絕緣體內所產生之電流密度。圖14之橫軸為H2之添加量，縱軸為於絕緣膜108內所生之電流密度。圖14係對絕緣膜108施加1MV/cm之電場時，於絕緣膜108內產生之電流密度以各H2之流量所表示之圖。如圖13、14所示般，確認了於形成絕緣膜108之際所添加之H2氣體之流量愈大，則於絕緣膜108內所產生之電流量變得愈大，絕緣層108之絕緣特性將會劣化。
圖15顯示如上述般得H2之添加量以35sccm、70sccm、105sccm變化而成膜之絕緣膜108利用傅立葉變換紅外分光法(FT-IR分光法)分析所得之光譜波形。圖15所示圖之橫軸為波數，縱軸為吸光度。圖15顯示了波數為0cm-1~4000cm-1之範圍的波形，圖16顯示了波數為2000cm-1~2500cm-1之範圍的波形。
如圖15、16所示般，FT-IR分析結果，絕緣膜108之成膜時所添加之H2氣體之流量愈大，則可得到因源自SiH之吸收峰(2100cm-1~2200cm-1附近)使得吸光度變大之光譜。此顯示了若絕緣膜108成膜時所添加之H2氣體之流量愈大，則於絕緣膜108內會存在許多SiH。如此般，確認了形成 絕緣膜108之際所添加之H2氣體之流量愈大則SiH量愈增加，SiH將造成絕緣特性之劣化。
(實施例2)
本實施例中，係利用圖5所示成膜裝置10來變化成膜壓力而形成絕緣膜108，針對成膜壓力與覆蓋率特性之關係進行了評價。本實施例中，係將和實施例1所使用者為同樣的評價用矽晶圓當作被處理基板W使用。絕緣膜108係以以下所示處理條件來形成。
〔成膜製程之處理條件〕
微波產生器28之電力：4000W
處理溫度：200℃
氣體之流量
Ar氣體：2000sccm
N2氣體：8sccm
H2氣體：100sccm
TSA氣體：4.5sccm
由實施例2所成膜之絕緣膜108之成膜壓力與覆蓋率之關係係如圖17所示。如圖17所示般，確認了成膜壓力愈高，則覆蓋率愈提高。據推測，藉由高壓來降低平均自由製程，讓前驅物往不規則方向移動，則於槽渠T側壁也會附著前驅物而提高覆蓋率。此外，確認了若將成膜時之處理容器12內之壓力設定為400mTorr以上，則可實現於具有槽渠構造之被處理基板上形成SiN膜所一般要求的60%以上之覆蓋率。
(實施例3)
本實施例中，針對利用圖5所示成膜裝置10來形成絕緣膜108後施以氮化處理之情況下之絕緣膜(以下稱為「絕緣膜1」)108之覆蓋率特性以及絕緣特性進行了評價。絕緣膜1之處理條件如以下所示。本實施例中，係將和實施例1所使用者為同樣的評價用矽晶圓當作被處理基板W使用。
〔絕緣膜1〕
〔成膜處理之處理條件〕
微波產生器28之電力：4000W
處理溫度：300℃
壓力：0.95Torr
氣體之流量
Ar氣體：2850sccm
N2氣體：2.8sccm
H2氣體：70sccm
TSA氣體：2.2sccm
處理時間：130sec
〔氮化處理之處理條件〕
微波產生器28之電力：4000W
處理溫度：300℃
壓力：0.05Torr
氣體之流量
Ar氣體：600sccm
N2氣體：2.8sccm
H2氣體：70sccm
TSA氣體：0sccm
處理時間：60sec
此外，做為比較例，係針對使用SiH4作為原料氣體所形成之絕緣膜(以下稱為「絕緣膜2」)之覆蓋率特性以及絕緣特性進行了評價。進而，本實施例中，係使得於TSA所添加之H2之流量以2階段變化來成膜，針對未進行氮化處理之情況之絕緣膜(以下分別稱為「絕緣膜3」、「絕緣膜4」)之覆蓋率特性以及絕緣特性進行了評價。絕緣膜2~4之處理條件如以下所示。
〔絕緣膜2〕
〔成膜處理之處理條件〕
微波產生器28之電力：4000W
處理溫度：200℃
壓力：0.15Torr
氣體之流量
Ar氣體：600sccm
N2氣體：9.3sccm
H2氣體：70sccm
SiH4氣體：15sccm
處理時間：78sec
〔絕緣膜3〕
〔成膜處理之處理條件〕
微波產生器28之電力：4000W
處理溫度：300℃
壓力：0.95Torr
氣體之流量
Ar氣體：2850sccm
N2氣體：3.6sccm
H2氣體：35sccm
TSA氣體：2.2sccm
處理時間：268sec
〔絕緣膜4〕
〔成膜處理之處理條件〕
微波產生器28之電力：4000W
處理溫度：300℃
壓力：0.95Torr
氣體之流量
Ar氣體：2850sccm
N2氣體：3.6sccm
H2氣體：70sccm
TSA氣體：2.2sccm
處理時間：268sec
施以氮化處理之絕緣膜1以及未施以氮化處理之絕緣膜2、3、4之覆蓋率特性以及絕緣特性如圖18所示。圖18中，實線係顯示絕緣膜108之 覆蓋率，虛線係表示絕緣膜108之絕緣特性。如圖18所示般，確認了對TSA添加H2而形成絕緣膜後施以氮化處理之絕緣膜1，可維持和絕緣膜3以及4為同程度之覆蓋率、並相較於絕緣膜2~4減少了漏電流，亦即提升了絕緣特性。
圖19係顯示形成有絕緣膜108之被處理基板W的截面SEM像及其示意圖。圖19(A)係絕緣膜2、圖19(B)係絕緣膜4、圖19(C)係絕緣膜1之截面SEM像及其示意圖。如圖19(A)~(C)所示般，確認了絕緣膜1以及絕緣膜4相較於絕緣膜2具有等向性而形成於被處理基板W表面。
(實施例4)
本實施例，藉由圖5所示成膜裝置10，針對改變絕緣膜108成膜後之氮化處理時間之情況下絕緣膜之覆蓋率特性以及絕緣特性進行了評價。本實施例中，係將和實施例1所使用者為同樣的評價用矽晶圓當作被處理基板W使用。本實施例之處理條件除了氮化處理之處理時間以外，其餘和上述實施例3之絕緣膜1之處理條件同樣。
以實施例4所形成之絕緣膜之覆蓋率特性以及絕緣特性係如圖20所示。如圖20所示般，確認了若施以氮化處理則絕緣膜108之絕緣特性會立即逐漸提升，但若處理時間超過10秒，之後絕緣特性不會再提升。藉此，確認了氮化處理之處理時間只要進行10秒程度即可充分改善絕緣特性。

Claims (9)

  1. 一種成膜方法，係使用成膜裝置來對被處理基板形成絕緣膜者；該成膜裝置具備有：處理容器，係區劃出生成電漿之處理空間；氣體供給部，係對該處理空間內供給氣體；以及電漿生成部，係對該處理容器內供給微波來生成電漿；其中，包含有成膜製程，係對該處理容器供給混合有三甲矽胺氣體與H2氣體之氣體，產生電漿而對該被處理基板形成含有SiN之絕緣膜；該H2氣體相對於該三甲矽胺氣體的流量比係16以上，39以下。
  2. 如申請專利範圍第1項之成膜方法，進而包含有氮化製程，係於該成膜製程後，供給含有N2之氣體，產生電漿來對該絕緣膜進行氮化處理者。
  3. 如申請專利範圍第2項之成膜方法，係使得該成膜製程以及該氮化製程反覆進行複數次來形成該絕緣膜。
  4. 如申請專利範圍第2項之成膜方法，其中該氮化製程係將被包含於該成膜製程中所成膜的該絕緣膜中之SiH置換為SiN。
  5. 如申請專利範圍第3項之成膜方法，其中該氮化製程係將被包含於該成膜製程中所成膜的該絕緣膜中之SiH置換為SiN。
  6. 如申請專利範圍第2至5項中任一項之成膜方法，其中在該成膜製程及該氮化製程係在200℃以上，350℃以下的範圍溫度控制該被處理基板。
  7. 如申請專利範圍第1至5項中任一項之成膜方法，其中該成膜製程係以該處理容器內之壓力成為400mTorr以上的方式受到調整。
  8. 如申請專利範圍第1至5項中任一項之成膜方法，其中該被處理基板包含有第1磁性層與第2磁性層夾著穿隧障壁層而積層之積層構造。
  9. 一種成膜裝置，具備有：處理容器，係區劃出生成電漿之處理空間；氣體供給部，係對該處理空間內供給氣體；電漿生成部，係對該處理容器內供給微波來生成電漿；以及 控制部，係控制該氣體供給部以及該電漿生成部；該控制部係對該處理容器供給混合有三甲矽胺氣體與相對於該三甲矽胺氣體之流量比為16以上，39以上的H2氣體之氣體，生成電漿來對被處理基板形成SiN膜。
TW102135782A 2012-10-04 2013-10-03 Film forming method and film forming device TWI634600B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-222474 2012-10-04
JP2012222474A JP6101467B2 (ja) 2012-10-04 2012-10-04 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW201423866A TW201423866A (zh) 2014-06-16
TWI634600B true TWI634600B (zh) 2018-09-01

Family

ID=50432974

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135782A TWI634600B (zh) 2012-10-04 2013-10-03 Film forming method and film forming device

Country Status (4)

Country Link
US (1) US9378942B2 (zh)
JP (1) JP6101467B2 (zh)
KR (1) KR102272502B1 (zh)
TW (1) TWI634600B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508561B2 (en) * 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
JP6586328B2 (ja) * 2015-09-04 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
JP6690496B2 (ja) * 2016-03-17 2020-04-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6752976B2 (ja) * 2017-08-22 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088421A (ja) * 2007-10-03 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP2009246129A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマｃｖｄ窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62253771A (ja) * 1986-04-28 1987-11-05 Hitachi Ltd 薄膜形成方法
JPH0644558B2 (ja) * 1987-11-04 1994-06-08 住友金属工業株式会社 マイクロ波プラズマ発生装置
JP4540926B2 (ja) * 2002-07-05 2010-09-08 忠弘 大見 プラズマ処理装置
JP4279176B2 (ja) * 2004-03-02 2009-06-17 株式会社アルバック シリコン窒化膜の形成方法
US7241632B2 (en) * 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
KR100980126B1 (ko) * 2005-08-02 2010-09-03 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 기억매체
JP4827502B2 (ja) 2005-11-22 2011-11-30 久 渡邊 回転運動伝達装置
KR101244590B1 (ko) 2006-05-31 2013-03-25 도쿄엘렉트론가부시키가이샤 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
KR100939111B1 (ko) * 2007-12-21 2010-01-28 주식회사 하이닉스반도체 자기터널접합소자 제조방법
US8119545B2 (en) * 2008-03-31 2012-02-21 Tokyo Electron Limited Forming a silicon nitride film by plasma CVD
JP2009246210A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP5460011B2 (ja) 2008-09-30 2014-04-02 東京エレクトロン株式会社 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US7972980B2 (en) * 2009-01-21 2011-07-05 Asm Japan K.K. Method of forming conformal dielectric film having Si-N bonds by PECVD
KR101732187B1 (ko) * 2009-09-03 2017-05-02 에이에스엠 저펜 가부시기가이샤 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
JP2012069607A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5335843B2 (ja) * 2011-03-22 2013-11-06 公益財団法人国際科学振興財団 電子装置用基板の製造法
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US20130217240A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-carbon-nitrogen layers for semiconductor processing
US20130200501A1 (en) * 2012-02-08 2013-08-08 Globalfoundries Inc. In-situ active wafer charge screening by conformal grounding
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US8981466B2 (en) * 2013-03-11 2015-03-17 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088421A (ja) * 2007-10-03 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP2009246129A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマｃｖｄ窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2014075493A (ja) 2014-04-24
JP6101467B2 (ja) 2017-03-22
US20140099734A1 (en) 2014-04-10
US9378942B2 (en) 2016-06-28
TW201423866A (zh) 2014-06-16
KR102272502B1 (ko) 2021-07-01
KR20140044267A (ko) 2014-04-14

Similar Documents

Publication Publication Date Title
US11476109B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US11643724B2 (en) Method of forming structures using a neutral beam
TWI781279B (zh) 氧化矽薄膜的沉積後處理之方法
TWI634600B (zh) Film forming method and film forming device
KR102209666B1 (ko) 그래핀 구조체의 형성 방법 및 형성 장치
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
TWI650824B (zh) 電漿處理裝置及成膜方法
JP5660205B2 (ja) 成膜方法
JP4820864B2 (ja) プラズマ原子層成長方法及び装置
US20170356084A1 (en) Processing method of silicon nitride film and forming method of silicon nitride film
TW201942053A (zh) 形成石墨烯構造體的方法及裝置
WO2011162136A1 (en) Film formation method, semiconductor-device fabrication method, insulating film and semiconductor device
US10151029B2 (en) Silicon nitride film forming method and silicon nitride film forming apparatus
US20230253186A1 (en) Peald titanium nitride with direct microwave plasma
US20180358235A1 (en) Substrate processing method and substrate processing apparatus
JP2015056499A (ja) 基板処理方法及び基板処理装置
TWI835295B (zh) 氧化矽薄膜的沉積後處理之方法
KR20170114809A (ko) 박막 증착 방법