TWI633666B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI633666B TWI633666B TW103117140A TW103117140A TWI633666B TW I633666 B TWI633666 B TW I633666B TW 103117140 A TW103117140 A TW 103117140A TW 103117140 A TW103117140 A TW 103117140A TW I633666 B TWI633666 B TW I633666B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- oxide semiconductor
- semiconductor film
- insulating film
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 720
- 239000000758 substrate Substances 0.000 claims description 138
- 229910052782 aluminium Inorganic materials 0.000 claims description 31
- 230000008859 change Effects 0.000 claims description 31
- 238000005477 sputtering target Methods 0.000 claims description 17
- 229910052733 gallium Inorganic materials 0.000 claims description 14
- 229910052727 yttrium Inorganic materials 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 14
- 229910052684 Cerium Inorganic materials 0.000 claims description 12
- 229910052746 lanthanum Inorganic materials 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052779 Neodymium Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 1654
- 239000007789 gas Substances 0.000 description 121
- 238000000034 method Methods 0.000 description 121
- 239000001301 oxygen Substances 0.000 description 112
- 229910052760 oxygen Inorganic materials 0.000 description 112
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 109
- 239000011701 zinc Substances 0.000 description 68
- 229910052739 hydrogen Inorganic materials 0.000 description 67
- 239000001257 hydrogen Substances 0.000 description 67
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 66
- 239000013078 crystal Substances 0.000 description 65
- 239000010410 layer Substances 0.000 description 65
- 238000012545 processing Methods 0.000 description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 63
- 229910052710 silicon Inorganic materials 0.000 description 63
- 239000010703 silicon Substances 0.000 description 63
- 230000007547 defect Effects 0.000 description 62
- 230000001681 protective effect Effects 0.000 description 56
- 239000012535 impurity Substances 0.000 description 54
- 150000004767 nitrides Chemical class 0.000 description 53
- 238000004544 sputter deposition Methods 0.000 description 53
- 239000004973 liquid crystal related substance Substances 0.000 description 50
- 238000012360 testing method Methods 0.000 description 49
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 41
- 230000008569 process Effects 0.000 description 35
- 239000000463 material Substances 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 33
- 229910052757 nitrogen Inorganic materials 0.000 description 33
- 229910052581 Si3N4 Inorganic materials 0.000 description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 32
- 125000004429 atom Chemical group 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 30
- 229910001868 water Inorganic materials 0.000 description 30
- 238000010438 heat treatment Methods 0.000 description 29
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 239000002184 metal Substances 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 24
- 150000002431 hydrogen Chemical class 0.000 description 24
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 23
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 22
- 239000010936 titanium Substances 0.000 description 22
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 21
- 229910000077 silane Inorganic materials 0.000 description 21
- 238000009413 insulation Methods 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 19
- 229910052719 titanium Inorganic materials 0.000 description 19
- 229910052721 tungsten Inorganic materials 0.000 description 19
- 239000010937 tungsten Substances 0.000 description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 17
- 229910052783 alkali metal Inorganic materials 0.000 description 16
- 150000001340 alkali metals Chemical class 0.000 description 16
- 239000000203 mixture Substances 0.000 description 16
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 15
- 150000001342 alkaline earth metals Chemical class 0.000 description 15
- 230000005684 electric field Effects 0.000 description 15
- 229910052786 argon Inorganic materials 0.000 description 14
- 230000005669 field effect Effects 0.000 description 14
- 206010021143 Hypoxia Diseases 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 13
- 238000000151 deposition Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 229910021529 ammonia Inorganic materials 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 239000001272 nitrous oxide Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 230000001590 oxidative effect Effects 0.000 description 10
- 238000003917 TEM image Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 238000002003 electron diffraction Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- 238000009751 slip forming Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- -1 tungsten nitride Chemical class 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000006731 degradation reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000002585 base Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910001195 gallium oxide Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005381 potential energy Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- UIDUKLCLJMXFEO-UHFFFAOYSA-N propylsilane Chemical compound CCC[SiH3] UIDUKLCLJMXFEO-UHFFFAOYSA-N 0.000 description 3
- 150000004756 silanes Chemical class 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 238000004402 ultra-violet photoelectron spectroscopy Methods 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910005535 GaOx Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 239000004976 Lyotropic liquid crystal Substances 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 229910009367 Zn M Inorganic materials 0.000 description 1
- JHGSLSLUFMZUMK-UHFFFAOYSA-N [2-hydroxy-2-(4-hydroxyphenyl)ethyl]-[4-(4-hydroxyphenyl)butan-2-yl]azanium;chloride Chemical compound Cl.C=1C=C(O)C=CC=1C(O)CNC(C)CCC1=CC=C(O)C=C1 JHGSLSLUFMZUMK-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000004098 selected area electron diffraction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本發明的一個方式是一種半導體裝置，包括：在第一閘極電極與第二閘極電極之間設置氧化物半導體膜的雙閘極結構的電晶體，其中，在電晶體的通道寬度方向上，第一閘極電極及第二閘極電極的側面都位於氧化物半導體膜的側面的外側。第一閘極電極或第二閘極電極隔著設置在第一閘極電極或第二閘極電極與氧化物半導體膜之間的閘極絕緣膜與氧化物半導體膜的側面相對。
Description
本發明的一個方式係關於一種包括具有氧化物半導體膜的半導體裝置以及其製造方法。
使用形成在基板上的半導體薄膜構成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體被廣泛地應用於電子裝置諸如積體電路(IC)或影像顯示裝置(顯示裝置)。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
例如，已公開有作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物半導體的電晶體(參照專利文獻1)。
此外，已公開有藉由使氧化物半導體層具有疊層結構提高載子的移動率的技術(參照專利文獻2、專利文獻3)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2011-138934號公報
[專利文獻3]日本專利申請公開第2011-124360號公報
本發明的一個方式是提供一種包括電特性(例如，通態電流(on-state current)、場效移動率、頻率特性等)優良的電晶體的半導體裝置。或者，本發明的一個方式提供一種包括可靠性高的電晶體的半導體裝置。
本發明的一個方式是一種半導體裝置，包括：在第一閘極電極與第二閘極電極之間設置氧化物半導體膜的雙閘極結構的電晶體，其中，在電晶體的通道寬度方向上，第一閘極電極及第二閘極電極的側面都位於氧化物半導體膜的側面的外側。
本發明的一個方式是一種半導體裝置，包括：在第一閘極電極與第二閘極電極之間設置氧化物半導體膜的雙閘極結構的電晶體，其中，在示出相應於應力時間的電晶體的臨界電壓的變動量的雙對數圖表中，橫軸與縱軸的對數刻度的間隔相等，由相應於應力時間的臨界電壓的變動量的乘方近似線與臨界電壓的變動量為0V時的直線而成的角度小於30°，並且，應力時間為0.1小時的情況下的
臨界電壓的變動量小於0.2V。注意，應力時間是指對電晶體施加電壓、溫度等負載的時間。
本發明的一個方式是一種半導體裝置，包括：在第一閘極電極與第二閘極電極之間設置氧化物半導體膜的雙閘極結構的電晶體，其中，在示出相應於應力時間的電晶體的臨界電壓的變動量的雙對數圖表中，橫軸與縱軸的對數刻度的間隔相等，臨界電壓的變動量的乘方近似線的傾斜度為0.5以下，並且，應力時間為0.1小時的情況下的臨界電壓的變動量小於0.2V。
另外，第一閘極電極或第二閘極電極也可以隔著設置在第一閘極電極或第二閘極電極與氧化物半導體膜之間的閘極絕緣膜與氧化物半導體膜的側面相對。
另外，第一閘極電極與第二閘極電極也可以在氧化物半導體膜的外側隔著絕緣膜彼此相對。
另外，上述電晶體可以為具有通道蝕刻結構的電晶體。此外，氧化物半導體膜上的一對電極之間的間隔可以為1μm以上且小於4μm。
氧化物半導體膜包括包含In、M(M為Al、Ga、Y、Zr、La、Ce或Nd)及Zn的氧化物，並且，氧化物半導體膜可以使用In的原子數比為M的原子數比以上的濺射靶材形成。
根據本發明的一個方式，可以提供一種包括電特性(例如，通態電流、場效移動率、頻率特性等)優良的電晶體的半導體裝置。或者，根據本發明的一個方
式，可以提供一種包括可靠性高的電晶體的半導體裝置。
11‧‧‧基板
15‧‧‧閘極電極
17‧‧‧閘極絕緣膜
17a‧‧‧氮化物絕緣膜
17b‧‧‧氧化物絕緣膜
17c‧‧‧氮化物絕緣膜
17d‧‧‧氮化物絕緣膜
17e‧‧‧氮化物絕緣膜
18‧‧‧氧化物半導體膜
19‧‧‧氧化物半導體膜
20‧‧‧多層膜
20a‧‧‧低電阻區域
20b‧‧‧低電阻區域
21‧‧‧電極
22‧‧‧電極
23‧‧‧氧化物絕緣膜
24‧‧‧氧化物絕緣膜
25‧‧‧氮化物絕緣膜
26‧‧‧保護膜
29‧‧‧閘極電極
30‧‧‧虛線
31‧‧‧氧化物半導體膜
32‧‧‧氧化物半導體膜
34‧‧‧多層膜
50‧‧‧電晶體
51‧‧‧電晶體
60‧‧‧電晶體
65‧‧‧電晶體
100‧‧‧像素
101‧‧‧像素部
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
109‧‧‧信號線
115‧‧‧電容線
121‧‧‧液晶元件
131‧‧‧發光元件
133‧‧‧電晶體
135‧‧‧電晶體
137‧‧‧佈線
139‧‧‧佈線
141‧‧‧佈線
201‧‧‧閘極電極
203‧‧‧絕緣膜
205‧‧‧氧化物半導體膜
207‧‧‧電極
208‧‧‧電極
209‧‧‧絕緣膜
211b‧‧‧氧化物膜
213‧‧‧閘極電極
231‧‧‧閘極電極
233‧‧‧閘極絕緣膜
235‧‧‧氧化物半導體膜
237‧‧‧電極
238‧‧‧電極
239‧‧‧絕緣膜
302‧‧‧基板
304a‧‧‧導電膜
304b‧‧‧導電膜
304c‧‧‧導電膜
305‧‧‧絕緣膜
306‧‧‧絕緣膜
307‧‧‧氧化物半導體膜
308a‧‧‧氧化物半導體膜
308b‧‧‧氧化物半導體膜
308c‧‧‧膜
308d‧‧‧氧化物半導體膜
309‧‧‧導電膜
310a‧‧‧導電膜
310b‧‧‧導電膜
310c‧‧‧導電膜
310d‧‧‧導電膜
310e‧‧‧導電膜
310f‧‧‧導電膜
311‧‧‧絕緣膜
312‧‧‧絕緣膜
313‧‧‧絕緣膜
314‧‧‧絕緣膜
315‧‧‧導電膜
316a‧‧‧導電膜
316b‧‧‧導電膜
316c‧‧‧導電膜
318‧‧‧配向膜
320‧‧‧液晶層
322‧‧‧液晶元件
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧有色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜
362‧‧‧開口部
364a‧‧‧開口部
364b‧‧‧開口部
364c‧‧‧開口部
364d‧‧‧開口部
511‧‧‧基板
515‧‧‧閘極電極
517‧‧‧閘極絕緣膜
518‧‧‧氧化物半導體膜
521‧‧‧電極
522‧‧‧電極
523‧‧‧氧化物絕緣膜
524‧‧‧氧化物絕緣膜
525‧‧‧氮化物絕緣膜
526‧‧‧保護膜
527‧‧‧背閘極電極
528‧‧‧背閘極電極
540‧‧‧保護膜
542‧‧‧保護膜
544‧‧‧背閘極電極
548‧‧‧氧化物半導體膜
550‧‧‧開口部
552‧‧‧開口部
在圖式中：圖1是說明電晶體的可靠性的圖；圖2A至圖2D是說明電晶體的一個方式的俯視圖及剖面圖；圖3A至圖3C是說明電晶體的一個方式的俯視圖及剖面圖；圖4A至圖4E是說明電晶體的製造方法的一個方式的剖面圖；圖5A至圖5C是說明電晶體的一個方式的剖面圖；圖6是說明電晶體的一個方式的剖面圖；圖7A至圖7D是說明電晶體的一個方式的俯視圖及剖面圖；圖8A至圖8C是說明電晶體的帶結構的圖；圖9A至圖9C是說明半導體裝置的一個方式的方塊圖及電路圖；圖10是說明半導體裝置的一個方式的俯視圖；圖11是說明半導體裝置的一個方式的剖面圖；圖12A至圖12C是說明半導體裝置的製造方法的一個方式的剖面圖；圖13A至圖13C是說明半導體裝置的製造方法的一
個方式的剖面圖；圖14A至圖14C是說明半導體裝置的製造方法的一個方式的剖面圖；圖15A和圖15B是說明半導體裝置的製造方法的一個方式的剖面圖；圖16A至圖16C是說明半導體裝置的製造方法的一個方式的剖面圖；圖17是示出氧化物半導體的奈米束電子繞射圖案的圖；圖18A至圖18C是說明電晶體的一個方式的俯視圖及剖面圖；圖19A至圖19C是說明電晶體的一個方式的俯視圖及剖面圖；圖20A至圖20C是說明電晶體的Vg-Id特性的圖；圖21A至圖21C是說明GBT測試後的電晶體的Vg-Id特性的圖；圖22A至圖22C是說明電晶體的一個方式的俯視圖及剖面圖；圖23A至圖23C是說明電晶體的一個方式的俯視圖及剖面圖；圖24A至圖24C是說明電晶體的一個方式的俯視圖及剖面圖；圖25是說明相應於應力時間的電晶體的△Vth的圖；圖26A和圖26B是說明電晶體的結構的剖面圖；
圖27A和圖27B是說明計算電流電壓曲線的結果的圖；圖28A和圖28B是說明計算電晶體的勢能的結果的圖；圖29A和圖29B是說明模型的圖；圖30A至圖30C是說明模型的圖；圖31A至圖31C是說明計算電流電壓曲線的結果的圖；圖32A和圖32B是說明電晶體的結構的剖面圖。
下面，將參照圖式詳細說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其實施方式和詳細內容在不脫離本發明的精神及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內容。另外，在下面所說明的實施方式及實施例中，在不同的圖式中使用相同的元件符號或相同的陰影線來表示相同部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大地表示各構成要素的大小、膜厚度、區域。因此，實際上的尺度並不一定限定於該尺度。
另外，在本說明書中使用的“第一”、“第二”、
“第三”等的用語是為了方便識別構成要素而附加的，而不是為了在數目方面上進行限定。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。
另外，“源極”和“汲極”的功能在電路工作中當電流方向變化等情況下，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的某單位電荷所具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影製程之後進行蝕刻製程時，去除在光微影製程中形成的遮罩。
實施方式1
在本實施方式中參照圖式說明本發明的一個方式的半導體裝置及其製造方法。
圖2A至圖2C示出半導體裝置所包括的電晶體50的俯視圖及剖面圖。圖2A至圖2C所示的電晶體50是通道蝕刻型電晶體。圖2A是電晶體50的俯視圖，圖2B是沿著圖2A的點劃線A-B的剖面圖，圖2C是沿著圖2A的點劃線C-D的剖面圖。注意，在圖2A中，為了明
確起見而省略基板11、閘極絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜24、氮化物絕緣膜25等。
圖2B及圖2C所示的電晶體50包括：設置在基板11上的閘極電極15；形成在基板11及閘極電極15上的閘極絕緣膜17；隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜18；與氧化物半導體膜18接觸的一對電極21、22；閘極絕緣膜17、氧化物半導體膜18及一對電極21、22上的保護膜26；以及隔著保護膜26與氧化物半導體膜18重疊的閘極電極29。此外，保護膜26包括氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25。
本實施方式所示的電晶體50是具有雙閘極結構的電晶體，包括多個閘極電極，並在該閘極電極之間包括氧化物半導體膜18。在圖2C所示的通道寬度方向上閘極電極29的端部位於氧化物半導體膜18的外側。或者，在通道寬度方向上閘極電極29隔著保護膜26與氧化物半導體膜18的側面相對。或者，在通道寬度方向上的氧化物半導體膜18的外側，閘極電極15與閘極電極29隔著閘極絕緣膜17及保護膜26相對。
圖2D是圖2C的虛線30的放大圖。參照圖2D說明閘極電極15、氧化物半導體膜18及閘極電極29的端部的位置。
在此，如圖2D所示，在氧化物半導體膜18的端部與閘極電極29的端部之間的距離為d且保護膜26
的厚度為t的情況下，氧化物半導體膜18的端部與閘極電極29的端部之間的距離d較佳為保護膜26的厚度t以下。藉由將氧化物半導體膜18的端部與閘極電極29的端部之間的距離d設定為保護膜26的厚度t以下，可以使閘極電極29的電場影響到氧化物半導體膜18的端部，從而可以將包括其端部的氧化物半導體膜18整體用作通道。
在藉由蝕刻等被加工的氧化物半導體膜的端部中，加工時的損傷導致缺陷的產生且雜質的附著等導致污染的產生。因此，由於被施加電場等的應力，氧化物半導體膜的端部容易活化而成為n型(低電阻)。由此，在本實施方式中與閘極電極15重疊的氧化物半導體膜18的端部容易n型化。當該n型化的端部設置在一對電極21、22之間時，n型化的區域成為載子路徑而形成寄生通道。但是，如圖2C所示，藉由使閘極電極29的端部位於氧化物半導體膜18的外側，因閘極電極29的電場的影響而抑制氧化物半導體膜18的側面或其附近的寄生通道的產生。其結果是，得到臨界電壓時的汲極電流急劇上升且電特性優良的電晶體。
此外，藉由設置閘極電極15及閘極電極29且使閘極電極15及閘極電極29具有相同的電位，在膜厚度方向上氧化物半導體膜18中的載子流過的區域進一步增大，所以載子的移動量增加。其結果是，在電晶體50的通態電流增大的同時，場效移動率也增高。
此外，因為閘極電極15及閘極電極29可以遮蔽來自外部的電場，所以形成在基板11和閘極電極15之間、閘極電極29上的帶電粒子等電荷不影響到氧化物半導體膜18。其結果是，可以抑制應力測試(例如，對閘極施加負的電荷的-GBT(Gate Bias-Temperature：閘極偏壓溫度)應力測試)所導致的劣化以及汲極電壓不同時的通態電流(on-state current)的上升電壓的變動。注意，在閘極電極15及閘極電極29具有相同的電位時或不同的電位時得到這效果。
另外，BT應力測試是一種加速測試，其可以在短時間內對長期間的使用所引起的電晶體的特性變化(即，隨時間變化)進行評價。特別是，BT應力測試前後的電晶體的臨界電壓的變動量成為用於檢查可靠性的重要的指標。可以說是，BT應力測試前後的臨界電壓的變動量越少，電晶體的可靠性越高。
此外，藉由設置閘極電極15及閘極電極29且使閘極電極15及閘極電極29具有相同的電位，減少臨界電壓的變動量。因此，在同時還減少多個電晶體中的電特性的偏差。
另外，在對閘極施加正的負載的+GBT應力測試之前後，電晶體50的臨界電壓的變動量小。
圖1中的乘方近似線L1示出：在本實施方式所示的電晶體50中，對閘極施加正的負載的閘極BT應力測試之前後的相應於應力時間的臨界電壓的變動量
(△Vth)。注意，當將測試時間(應力時間)與臨界電壓的變動量標繪在圖表中時，所標繪的值可以在乘方近似線上近似，其乘方近似線在雙對數圖表上成為直線。圖1是雙對數圖表，橫軸表示應力時間的對數，縱軸表示臨界電壓的變動量的對數。此外，應力測試的條件為如下：基板溫度為60℃；測量環境為暗室下(dark環境下)；閘極電壓為+30V；以及對電晶體施加應力任意時間如一個小時。
在圖1中，在雙對數圖表上乘方近似線L1成為直線，因此在橫軸與縱軸的對數刻度的間隔相等時，由本實施方式所示的電晶體50的乘方近似線L1與相應於應力時間的臨界電壓不變動(△Vth為0V)時的直線即以圖1的虛線表示的傾斜度為0的直線L2而成的角度θ小於30°或小於25°。注意，“橫軸與縱軸的對數刻度的間隔相等”例如是指在橫軸中應力時間成為10倍的從0.01小時到0.1小時的間隔與在縱軸中△Vth成為10倍的從0.01V到0.1V的間隔相等。
角度θ越小，電晶體的隨時間變化導致的臨界電壓的變動量越小且可靠性越高。
另外，在圖1中，在橫軸為x且縱軸為y時，乘方近似線可以以算式1表示。注意，b和C為常數，b相當於乘方近似線的傾斜度。
[算式1]y=Cxb (1)
在本實施方式所示的電晶體50中，乘方近似線L1的傾斜度b為0.5V/hr以下或0.4V/hr以下，並且應力時間為0.1小時的情況下的△Vth低於0.2V或低於0.5V。
乘方近似線L1的傾斜度b越小，電晶體的隨時間變化導致的臨界電壓的變動量越小且可靠性高。此外，應力時間為0.1小時的情況下的△Vth越小，電晶體的初始工作時的可靠性越高。其結果是，如下電晶體的可靠性高：乘方近似線L1的傾斜度b為0.5V/hr以下或0.4V/hr以下，並且應力時間為0.1小時的情況下的△Vth低於0.2V或低於0.5V。
注意，雖然在圖2A所示的電晶體50中，在通道長度方向上氧化物半導體膜18的寬度大於閘極電極15的寬度，但是在圖3A所示的電晶體51中，在通道長度方向上可以使閘極電極15的寬度大於氧化物半導體膜18的寬度。其結果是，由於在閘極電極15中可以遮斷從基板11一側照射的光，所以可以抑制電晶體51的電特性的變動。注意，圖3A是電晶體51的俯視圖，圖3B是沿圖3A的點劃線A-B的剖面圖，並且圖3C是沿圖3A的點劃線C-D的剖面圖。
注意，雖然在本實施方式中閘極電極15與閘極電極29連接而其電位相同，但是也可以閘極電極15不
與閘極電極29連接而其電位不同。
下面，說明電晶體50的其他詳細結構。
雖然對基板11的材料等沒有特別的限制，但是至少需要具有能夠承受後面的加熱處理的耐熱性。例如，作為基板11也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板11。另外，當作為基板11使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
另外，作為基板11也可以使用撓性基板，並且在撓性基板上直接形成電晶體50。或者，也可以在基板11與電晶體50之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板11分離並轉置到其他基板上的情況。此時，也可以將電晶體50轉置到耐熱性低的基板或撓性基板上。
閘極電極15可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，也可以使
用選自錳和鋯中的一種或多種的金屬元素。此外，閘極電極15可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在鈦膜上層疊銅膜的兩層結構以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜或組合多種元素形成的合金膜或氮化膜。
另外，閘極電極15也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。此外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
閘極絕緣膜17例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn類金屬氧化物、氮化矽等即可，並且以疊層結構或單層結構來設置。
此外，藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料來形成閘極絕緣膜17，可減少電晶體的閘極漏電流。
較佳為將閘極絕緣膜17的厚度設定為5nm以
上且400nm以下、10nm以上且300nm以下或50nm以上且250nm以下。
氧化物半導體膜18的典型為In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)。
另外，在氧化物半導體膜18為In-M-Zn氧化物膜的情況下，當In與M之和為100atomic%時，In與M的原子數百分比如下：In為25atomic%以上且M低於75atomic%或者In為34atomic%以上且M低於66atomic%。
氧化物半導體膜18的能隙為2eV以上、2.5eV以上或3eV以上。如此，藉由使用能隙較寬的氧化物半導體，能夠降低電晶體50的關態電流(off-state current)。
氧化物半導體膜18的厚度為3nm以上且200nm以下、3nm以上且100nm以下或3nm以上且50nm以下。
當氧化物半導體膜18為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=3：1：2。另外，在所成膜的氧化物半導體膜18的原子數比中，分別包含上述濺射靶材中的金屬元素的原子數比的±40%的
範圍內的誤差。此外，當氧化物半導體膜18中的In的含量多時，電晶體的通態電流增大，而場效移動率得到提高。由此，藉由使用金屬元素的原子數比為In：M：Zn=3：1：2的In-M-Zn氧化物的濺射靶材形成氧化物半導體膜18，可以製造電特性良好的電晶體。
作為氧化物半導體膜18使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜18使用載子密度為1×1017個/cm3以下、1×1015個/cm3以下、1×1013個/cm3以下或1×1011個/cm3以下的氧化物半導體膜。
注意，不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜18的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
此外，藉由作為氧化物半導體膜18使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有時可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的
氧化物半導體膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，有時在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，因此該電晶體成為可靠性高的電晶體。此外，被氧化物半導體膜的陷阱態俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
氧化物半導體膜中的氫與鍵合於金屬原子的氧發生反應生成水，且與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，包括含氫的氧化物半導體的電晶體容易具有常開啟特性。
由此，較佳為盡可能減少氧化物半導體膜18中的氫。明確而言，在氧化物半導體膜18中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量出的氫濃度為5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018
atoms/cm3以下、5×1017atoms/cm3以下或1×1016atoms/cm3以下。
當氧化物半導體膜18包含第14族元素之一的矽或碳時，氧化物半導體膜18中氧缺損增加，會導致使氧化物半導體膜18n型化。因此，氧化物半導體膜18中的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)為2×1018atoms/cm3以下或2×1017atoms/cm3以下。
另外，將藉由二次離子質譜分析法得到的氧化物半導體膜18的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下或2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜18的鹼金屬或鹼土金屬的濃度。
另外，當在氧化物半導體膜18中含有氮時生成作為載子的電子，載子密度增加而容易使氧化物半導體膜18n型化。其結果是，包括含有氮的氧化物半導體的電晶體容易變為常開啟特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮，例如，藉由二次離子質譜分析法得到的氮濃度較佳為5×1018atoms/cm3以下。
另外，氧化物半導體膜18例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-
OS的缺陷態密度最低。
氧化物半導體膜18例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如具有完全的非晶結構且不具有結晶部。
此外，氧化物半導體膜18也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
一對電極21、22使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢中的單個金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
氧化物絕緣膜23為使氧透過的氧化物絕緣膜。此外，氧化物絕緣膜23還用作緩和在後面形成氧化物絕緣膜24時氧化物半導體膜18所受到的損傷的膜。
作為氧化物絕緣膜23，可以使用厚度為5nm以上且150nm以下或5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。注意，在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
此外，較佳為使氧化物絕緣膜23中的缺陷量較少，典型的是，藉由ESR測量，使在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度為3×1017spins/cm3以下。這是因為若氧化物絕緣膜23中所含的缺陷密度較高，則氧與該缺陷鍵合，氧化物絕緣膜23中的氧透過量有可能減少。
此外，較佳為使在氧化物絕緣膜23與氧化物半導體膜18之間的介面的缺陷量較少，典型的是，藉由ESR測量，使在起因於氧化物半導體膜18中的缺陷的g=1.93處呈現的信號的自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。
此外，在氧化物絕緣膜23中，從外部進入氧化物絕緣膜23的氧不一定全部移動到氧化物絕緣膜23的外部，有的氧殘留在氧化物絕緣膜23中。此外，在氧從外部進入氧化物絕緣膜23中的同時，氧化物絕緣膜23中所含的氧移動到氧化物絕緣膜23的外部，由此有時會在
氧化物絕緣膜23中發生氧的移動。
當形成使氧透過的氧化物絕緣膜作為氧化物絕緣膜23時，可以使從設置在氧化物絕緣膜23上的氧化物絕緣膜24脫離的氧經由氧化物絕緣膜23移動到氧化物半導體膜18中。
氧化物絕緣膜24以與氧化物絕緣膜23接觸的方式來形成。氧化物絕緣膜24使用包含超過化學計量組成的氧的氧化物絕緣膜形成。由於包含超過化學計量組成的氧的氧化物絕緣膜被加熱，一部分的氧脫離。包含超過化學計量組成的氧的氧化物絕緣膜藉由TDS分析，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。
作為氧化物絕緣膜24可以使用厚度為30nm以上且500nm以下或50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使氧化物絕緣膜24中的缺陷量較少，典型的是，藉由ESR測量，使在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。另外，由於氧化物絕緣膜24比氧化物絕緣膜23離氧化物半導體膜18更遠，因此，氧化物絕緣膜24的缺陷密度可以高於氧化物絕緣膜23。
另外，藉由在氧化物絕緣膜24上設置對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣
膜25，能夠防止氧從氧化物半導體膜18擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜18。氮化物絕緣膜可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等形成。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
注意，保護膜26的結構不侷限於上述結構，而可以適當地採用氧化物絕緣膜或氮化物絕緣膜的單層或疊層。或者，可以適當地採用兩層、四層等疊層結構。
接著，參照圖4A至4E說明圖2A至圖2D所示的電晶體50的製造方法。
如圖4A所示，在基板11上形成閘極電極15，並且在閘極電極15上形成閘極絕緣膜17。
在此，作為基板11使用玻璃基板。
以下示出閘極電極15的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜，並且藉由使用第一光罩的光微影製程在導電膜上形成遮罩。接著，使用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極15。然後，去除遮罩。
另外，作為閘極電極15的形成方法也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
在此，藉由濺射法形成厚度為200nm的鎢膜。接著，藉由光微影製程形成遮罩，用該遮罩對鎢膜進行乾蝕刻，由此形成閘極電極15。
閘極絕緣膜17藉由濺射法、CVD法、蒸鍍法等來形成。
當作為閘極絕緣膜17形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
此外，當作為閘極絕緣膜17形成氧化鎵膜時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法來形成。
在此，層疊厚度為400nm的氮化矽膜與厚度為50nm的氧氮化矽膜以形成閘極絕緣膜17。藉由將矽烷、氮和氨用作源氣體的電漿CVD法形成氮化矽膜。藉由將矽烷和一氧化二氮用作源氣體的電漿CVD法形成氧氮化矽膜。
接著，如圖4B所示，在閘極絕緣膜17上形成氧化物半導體膜18。
下面，說明氧化物半導體膜18的形成方法。在閘極絕緣膜17上形成成為氧化物半導體膜18的氧化物半導體膜。接著，藉由使用第二光罩的光微影製程在氧化物半導體膜上形成遮罩，然後使用該遮罩對氧化物半導體
膜進行部分蝕刻，如圖4B所示，形成與元件分離的氧化物半導體膜18。此後去除遮罩。
在後面成為氧化物半導體膜18的氧化物半導體膜可以利用濺射法、塗佈法、脈衝雷射沉積法、雷射燒蝕法等來形成。
在利用濺射法形成氧化物半導體膜的情況下，作為用來生成電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)和氧的混合氣體、稀有氣體或氧等。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。
另外，根據所形成的氧化物半導體膜的組成而適當地選擇靶材即可。
為了獲得高純度本質或實質上高純度本質的氧化物半導體膜，不僅需要使處理室內高真空抽氣，而且需要使濺射氣體變得高純度。作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下、-80℃以下、-100℃以下或-120℃以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜。
在此，藉由使用In-Ga-Zn氧化物靶材(In：Ga：Zn=3：1：2)並作為濺射氣體使用氧的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜作為氧化物半導體膜。接著，在氧化物半導體膜上形成遮罩，對氧化物半導體膜
的一部分進行選擇蝕刻，由此形成氧化物半導體膜18。
接著，如圖4C所示，形成一對電極21、22。
以下示出一對電極21、22的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等來形成導電膜。接著，藉由使用第三光罩的光微影製程在該導電膜上形成遮罩。接著，使用該遮罩對導電膜進行蝕刻以形成一對電極21、22。然後，去除遮罩。
在此，依次藉由濺射法層疊50nm厚的鎢膜、400nm厚的鋁膜和200nm厚的鈦膜。接著，藉由光微影製程在鈦膜上形成遮罩，用該遮罩對鎢膜、鋁膜及鈦膜進行乾蝕刻，由此形成一對電極21、22。
接著，如圖4D所示，在氧化物半導體膜18及一對電極21、22上形成氧化物絕緣膜23。接著，在氧化物絕緣膜23上形成氧化物絕緣膜24。
另外，較佳為在形成氧化物絕緣膜23之後，以不暴露於大氣的方式連續地形成氧化物絕緣膜24。在形成氧化物絕緣膜23之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成氧化物絕緣膜24，由此能夠在減少來源於氧化物絕緣膜23與氧化物絕緣膜24之間的介面的大氣成分的雜質濃度的同時，能夠使包含於氧化物絕緣膜24中的氧移動到氧化物半導體膜18中，由此能夠減少氧化物半導體膜18的氧缺損量。
作為氧化物絕緣膜23，利用以下述條件可以形成氧化矽膜或氧氮化矽膜：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下或100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
作為氧化物絕緣膜23的源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件，可以形成使氧透過的氧化物絕緣膜作為氧化物絕緣膜23。另外，藉由設置氧化物絕緣膜23，在後面形成氧化物絕緣膜24的形成製程中，能夠降低對氧化物半導體膜18所造成的損傷。
此外，利用以下述條件可以形成氧化矽膜或氧氮化矽膜作為氧化物絕緣膜23：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室中，將處理室中的壓力設定為100Pa以上且250Pa以下，並且對設置在處理室中的電極供應高頻電力。
在該成膜條件下，藉由將基板溫度設定為上述溫度，矽及氧的鍵合力變強。其結果是，作為氧化物絕緣膜23可以形成氧透過，緻密且硬的氧化物絕緣膜，典型的是，在25℃下對0.5wt%的氟酸的蝕刻速度為10nm/
分鐘以下或8nm/分鐘以下的氧化矽膜或氧氮化矽膜。
此外，由於邊進行加熱邊形成氧化物絕緣膜23，所以在該製程中可以使包含在氧化物半導體膜18中的氫、水等脫離。包含在氧化物半導體膜18中的氫與在電漿中產生的氧自由基鍵合，而成為水。由於在氧化物絕緣膜23的形成製程中對基板進行加熱，所以因氧與氫的鍵合產生的水從氧化物半導體膜脫離。即，藉由電漿CVD法形成氧化物絕緣膜23，可以減少包含在氧化物半導體膜18中的水及氫。
此外，由於在形成氧化物絕緣膜23的製程中進行加熱，所以氧化物半導體膜18被露出的狀態下的加熱時間短，由此可以減少因加熱處理從氧化物半導體膜脫離的氧量。即，可以減少包含在氧化物半導體膜中的氧缺損量。
再者，藉由將處理室的壓力設定為100Pa以上且250Pa以下，氧化物絕緣膜23中的含水量下降，因此能夠在降低電晶體50的電特性偏差的同時，能夠抑制臨界電壓的變動。
另外，藉由將處理室的壓力設定為100Pa以上且250Pa以下，當形成氧化物絕緣膜23時，能夠降低對氧化物半導體膜18所造成的損傷，因此能夠降低氧化物半導體膜18中的氧缺損量。尤其是，當提高氧化物絕緣膜23或者在後面形成的氧化物絕緣膜24的成膜溫度，典型的為高於220℃的溫度，氧化物半導體膜18所包含
的氧的一部分脫離，容易形成氧缺損。另外，當為了提高電晶體的可靠性而採用用來降低在後面形成的氧化物絕緣膜24中的缺陷量的成膜條件時，氧的脫離量容易降低。其結果是，有時難以減少氧化物半導體膜18中的氧缺損。然而，藉由將處理室的壓力設定為100Pa以上且250Pa以下，並降低在形成氧化物絕緣膜23時對氧化物半導體膜18所造成的損傷，即使從氧化物絕緣膜24脫離的氧量較低，也能夠減少氧化物半導體膜18中的氧缺損。
另外，藉由將氧化性氣體量設定為包含矽的沉積氣體量的100倍以上，能夠減少氧化物絕緣膜23中的含氫量。其結果是，能夠減少混入氧化物半導體膜18的氫量，因此，能夠抑制電晶體的臨界電壓的負向漂移。
在此，作為氧化物絕緣膜23，藉由將矽烷及一氧化二氮用作源氣體的電漿CVD法來形成厚度為50nm的氧氮化矽膜。藉由採用上述條件，能夠形成使氧透過的氧氮化矽膜。
藉由以下述條件形成氧化矽膜或氧氮化矽膜作為氧化物絕緣膜24：在180℃以上且280℃以下或200℃以上且240℃以下的溫度下來保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下或設定為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下或0.25W/cm2以上
且0.35W/cm2以下的高頻功率。
作為氧化物絕緣膜24的源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜24的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且源氣體的氧化進展，所以氧化物絕緣膜24中的含氧量超過化學計量組成。另一方面，在上述溫度範圍內的基板溫度下形成的膜中，由於矽與氧的鍵合力較弱，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是，能夠形成包含超過化學計量組成的氧且因加熱而使氧的一部分脫離的氧化物絕緣膜。此外，在氧化物半導體膜18上設置有氧化物絕緣膜23。由此，在氧化物絕緣膜24的形成製程中，氧化物絕緣膜23用作氧化物半導體膜18的保護膜。其結果是，能夠在減少對氧化物半導體膜18所造成的損傷的同時，使用功率密度高的高頻功率來形成氧化物絕緣膜24。
另外，在氧化物絕緣膜24的成膜條件中，藉由包含矽的沉積氣體的流量多於氧化性氣體的流量，可以降低氧化物絕緣膜24中的缺陷量。典型的是，能夠形成缺陷量較低的氧化物絕緣膜，其中藉由ESR測量，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於
6×1017spins/cm3、3×1017spins/cm3以下或1.5×1017spins/cm3以下。由此能夠提高電晶體的可靠性。
在此，作為氧化物絕緣膜24，藉由將矽烷及一氧化二氮用作源氣體的電漿CVD法來形成厚度為400nm的氧氮化矽膜。
接著，進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下或320℃以上且370℃以下。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下、1ppm以下或10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。
藉由該加熱處理，能夠將氧化物絕緣膜24中所含的氧的一部分移動到氧化物半導體膜18中以進一步減少氧化物半導體膜18中的氧缺損量。
另外，當氧化物絕緣膜23及氧化物絕緣膜24包含水、氫等時，若在後面形成具有阻擋水、氫等的功能的氮化物絕緣膜25並進行加熱處理，則氧化物絕緣膜23及氧化物絕緣膜24所包含的水、氫等會移動到氧化物半導體膜18中，因此，在氧化物半導體膜18中產生缺陷。
然而，藉由進行上述加熱處理，能夠使氧化物絕緣膜23及氧化物絕緣膜24中所包含的水、氫等脫離，由此在能夠降低電晶體50的電特性偏差的同時，能夠抑制臨界電壓的變動。
另外，當在進行加熱的同時，在氧化物絕緣膜23上形成氧化物絕緣膜24時，可以將氧移動到氧化物半導體膜18中以減少氧化物半導體膜18中的氧缺損，因此，不需要進行上述加熱處理。
在此，在氮和氧的混合氣體氛圍下，以350℃進行1小時的加熱處理。
另外，當形成一對電極21、22時，由於導電膜的蝕刻，氧化物半導體膜18會受到損傷而在氧化物半導體膜18的背通道(在氧化物半導體膜18中與對置於閘極電極15的表面相反一側的表面)一側產生氧缺損。然而，當在氧化物絕緣膜24中使用包含超過化學計量組成的氧的氧化物絕緣膜時，藉由加熱處理能夠修復產生在該背通道一側的氧缺損。由此，能夠減少氧化物半導體膜18中的缺陷，因此，能夠提高電晶體50的可靠性。
接著，利用濺射法、CVD法等來形成氮化物絕緣膜25。
當利用電漿CVD法來形成氮化物絕緣膜25時，藉由在300℃以上且400℃以下或320℃以上且370℃以下的溫度下來保持設置在電漿CVD設備的抽成真空的處理室中的基板，能夠形成緻密的氮化物絕緣膜，所以是
較佳的。
當作為氮化物絕緣膜25利用電漿CVD法來形成氮化矽膜時，較佳為使用包含矽的沉積氣體、氮及氨作為源氣體。藉由作為源氣體使用其量比氮量少的氨，在電漿中氨發生解離而產生活性種。該活性種切斷包含矽的沉積氣體中所含的矽與氫之間的鍵合及氮原子之間的三鍵。其結果是，能夠促進矽與氮的鍵合，能夠形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，藉由在源氣體中使用其量比氮量多的氨，包含矽的沉積氣體及氮各自的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，將氮對氨的流量比設定為5以上且50以下，較佳為設定為10以上且50以下。
在此，藉由將矽烷、氮及氨用作源氣體的電漿CVD法來形成厚度為100nm的氮化矽膜。
藉由上述製程，能夠形成由氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25構成的保護膜26。
接著，也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下、300℃以上且400℃以下或320℃以上且370℃以下。
在連接閘極電極15與在後面形成的閘極電極29的情況下，在此在閘極絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25中形成開口部。
接著，如圖4E所示，形成閘極電極29。下面示出閘極電極29的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜。在導電膜上藉由使用第四光罩的光微影製程形成遮罩。接著，使用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極29。然後，去除遮罩。
另外，如圖3C所示，以在通道寬度方向上閘極電極29的端部位於氧化物半導體膜18的外側的方式形成閘極電極29。
在此，藉由濺射法形成100nm厚的包含氧化矽的銦錫氧化物(以下稱為ITO)膜。接著，藉由光微影製程形成遮罩，用該遮罩對包含氧化矽的ITO膜進行濕蝕刻，由此形成閘極電極29。然後，也可以進行加熱處理。
可以藉由上述製程製造電晶體50。
在第一閘極電極與第二閘極電極之間設置有氧化物半導體膜的雙閘極結構的電晶體中，藉由在電晶體的通道寬度方向上，第一閘極電極及第二閘極電極的側面都位於氧化物半導體膜的側面的外側，可以使閘極電極29的電場影響到氧化物半導體膜18的端部，從而可以將包括其端部的氧化物半導體膜18整體用作通道。其結果是，可以增大電晶體的通態電流及場效移動率。
此外，因為本實施方式所示的電晶體包括第一閘極電極及第二閘極電極，所以可以利用第一閘極電極及第二閘極電極遮蔽來自外部的電場。其結果是，可以抑
制應力測試所導致的劣化以及汲極電壓不同時的通態電流的上升電壓的變動。由此，可以得到包括電特性優良的電晶體的半導體裝置。另外，可以得到可靠性高的半導體裝置。
〈變形例1 基底絕緣膜〉
在本實施方式所示的電晶體50中，可以根據需要在基板11與閘極電極15之間設置基底絕緣膜。作為基底絕緣膜的材料，可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。另外，藉由作為基底絕緣膜的材料使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制雜質、典型的為鹼金屬、水、氫等從基板11擴散到氧化物半導體膜18中。
基底絕緣膜可以利用濺射法、CVD法等來形成。
〈變形例2 閘極絕緣膜〉
在本實施方式所示的電晶體50中，可以根據需要作為閘極絕緣膜17的結構採用層疊結構。這裡，參照圖5A至圖5C說明閘極絕緣膜17的結構。
如圖5A所示，作為閘極絕緣膜17的結構可以採用從閘極電極15一側依次層疊氮化物絕緣膜17a及氧化物絕緣膜17b的疊層結構。藉由在閘極電極15一側設置氮化物絕緣膜17a，可以防止來自閘極電極15的雜
質，典型地是氫、氮、鹼金屬或鹼土金屬等移動到氧化物半導體膜18中。
此外，藉由在氧化物半導體膜18一側設置氧化物絕緣膜17b，可以降低在閘極絕緣膜17與氧化物半導體膜18之間的介面的缺陷態密度。其結果是，可以得到電特性的劣化少的電晶體。此外，與氧化物絕緣膜24同樣地，藉由使用包含超過化學計量組成的氧的氧化物絕緣膜形成氧化物絕緣膜17b，可以進一步降低在閘極絕緣膜17與氧化物半導體膜18之間的介面的缺陷態密度，所以是較佳的。
如圖5B所示，閘極絕緣膜17可以採用從閘極電極15一側依次層疊缺陷少的氮化物絕緣膜17c、氫阻擋性高的氮化物絕緣膜17d及氧化物絕緣膜17b的疊層結構。藉由作為閘極絕緣膜17設置缺陷少的氮化物絕緣膜17c，可以提高閘極絕緣膜17的絕緣耐壓。此外，藉由設置氫阻擋性高的氮化物絕緣膜17d，可以防止來自閘極電極15及氮化物絕緣膜17c的氫移動到氧化物半導體膜18中。
以下示出圖5B所示的氮化物絕緣膜17c、17d的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成缺陷少的氮化矽膜作為氮化物絕緣膜17c。接著，將源氣體切換為矽烷及氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜17d。藉由採用上述形成方法，可以形成層
疊有缺陷少且具有氫阻擋性的氮化物絕緣膜的閘極絕緣膜17。
如圖5C所示，閘極絕緣膜17可以採用從閘極電極15一側依次層疊雜質阻擋性高的氮化物絕緣膜17e、缺陷少的氮化物絕緣膜17c、氫阻擋性高的氮化物絕緣膜17d及氧化物絕緣膜17b的疊層結構。藉由作為閘極絕緣膜17設置雜質阻擋性高的氮化物絕緣膜17e，可以防止來自閘極電極15的雜質(典型地是氫、氮、鹼金屬或鹼土金屬等)移動到氧化物半導體膜18中。
以下示出圖5C所示的氮化物絕緣膜17e、17c、17d的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成雜質阻擋性高的氮化矽膜作為氮化物絕緣膜17e。接著，藉由增加氨流量，形成缺陷少的氮化矽膜作為氮化物絕緣膜17c。接著，將源氣體切換為矽烷和氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜17d。藉由採用上述形成方法，可以形成層疊有缺陷少且具有雜質阻擋性的氮化物絕緣膜的閘極絕緣膜17。
〈變形例3 一對電極〉
作為設置在本實施方式所示的電晶體50中的一對電極21、22，可以使用鎢、鈦、鋁、銅、鉬、鉻或鉭或者其合金等容易與氧鍵合的導電材料。其結果是，氧化物半導體膜18中所含的氧與一對電極21、22中所含的導電材
料鍵合，氧缺損區域形成在氧化物半導體膜18中。此外，有時形成一對電極21、22的導電材料的構成元素的一部分混入氧化物半導體膜18。其結果是，如圖6所示，低電阻區域20a、20b形成在氧化物半導體膜18中的與一對電極21、22接觸的區域附近。低電阻區域20a、20b形成在閘極絕緣膜17與一對電極21、22之間以與一對電極21、22接觸。低電阻區域20a、20b由於導電性高，所以可以降低氧化物半導體膜18與一對電極21、22之間的接觸電阻，因此可以增大電晶體的通態電流。
另外，一對電極21、22也可具有上述容易與氧鍵合的導電材料和氮化鈦、氮化鉭、釕等不容易與氧鍵合的導電材料的疊層結構。藉由採用上述疊層結構，能夠防止一對電極21、22與氧化物絕緣膜23之間的介面處的一對電極21、22的氧化，由此能夠抑制一對電極21、22被高電阻化。
〈變形例4 氧化物半導體膜〉
在本實施方式所示的電晶體50的製造方法中，可在形成一對電極21、22之後，將氧化物半導體膜18暴露於產生在氧氛圍中的電漿，來對氧化物半導體膜18供應氧。氧化氛圍的例子為氧、臭氧、一氧化二氮、二氧化氮等的氛圍。而且，在該電漿處理中，較佳為將氧化物半導體膜18暴露於在對基板11一側不施加偏壓的狀態下產生的電漿中。其結果是，能夠不使氧化物半導體膜18受損
傷，且能供應氧，可減少氧化物半導體膜18中的氧缺損量。此外，藉由蝕刻處理可以去除殘留在氧化物半導體膜18的表面上的雜質諸如氟、氯等鹵素等。此外，較佳為邊進行300℃以上的加熱邊進行該電漿處理。電漿中的氧與氧化物半導體膜18中的氫鍵合而成為水。由於對基板進行加熱，所以該水從氧化物半導體膜18脫離。其結果是，可以減少氧化物半導體膜18中的含氫量及含水量。
〈變形例5〉
在本實施方式所示的電晶體50中，藉由在以280℃以上且400℃以下的溫度保持基板的同時形成氧化物絕緣膜23，可以使氧化物半導體膜18中的氫、水等脫離。或者，也可以形成圖4B所示的氧化物半導體膜18，以150℃以上且低於基板的應變點、200℃以上且450℃以下或300℃以上且450℃以下的溫度進行加熱處理，然後在以180℃以上且260℃以下的溫度保持基板的同時形成氧化物絕緣膜23。其結果是，可以進一步減少氧化物半導體膜18中的氫、水等，而可以製造電特性更優良的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合並實施。
實施方式2
在本實施方式中，參照圖式對包括與實施方式1相比能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的半導體裝置進行說明。本實施方式所說明的電晶體與實施方式1之間的不同點在於，本實施方式所示的電晶體包括層疊有氧化物半導體膜的多層膜。
圖7A至圖7C示出半導體裝置所具有的電晶體60的俯視圖及剖面圖。圖7A是電晶體60的俯視圖，圖7B是沿著圖7A的點劃線A-B的剖面圖，圖7C是沿著圖7A的點劃線C-D的剖面圖。另外，在圖7A中，為了明確起見而省略基板11、閘極絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜24、氮化物絕緣膜25等。
圖7A至圖7C所示的電晶體60包括：設置在基板11上的閘極電極15；閘極絕緣膜17；隔著閘極絕緣膜17與閘極電極15重疊的多層膜20；與多層膜20接觸的一對電極21、22；閘極絕緣膜17、多層膜20及一對電極21、22上的保護膜26；以及保護膜26上的閘極電極29。保護膜26包括氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25。保護膜26用作閘極絕緣膜。
在本實施方式所示的電晶體60中，多層膜20包括氧化物半導體膜18及氧化物半導體膜19。即，多層膜20為兩層結構。另外，將氧化物半導體膜18的一部分用作通道區域。此外，以與多層膜20接觸的方式形成有氧化物絕緣膜23。在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物半導體膜19。此外，以與氧化物絕
緣膜23接觸的方式形成有氧化物絕緣膜24。
氧化物半導體膜19是由構成氧化物半導體膜18的元素中的一種以上構成的氧化物膜。因此，由於氧化物半導體膜18與氧化物半導體膜19之間的介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
作為氧化物半導體膜19典型是In-Ga氧化物膜、In-Zn氧化物膜或In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd)，並且與氧化物半導體膜18相比，氧化物半導體膜19的導帶底端的能量較接近於真空能階，典型的是，氧化物半導體膜19的導帶底端的能量和氧化物半導體膜18的導帶底端的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換而言之，氧化物半導體膜19的電子親和力與氧化物半導體膜18的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物半導體膜19藉由包含In提高載子移動率(電子移動率)，所以是較佳的。
藉由使氧化物半導體膜19具有其原子數比高於In的原子數比的Al、Ga、Y、Zr、La、Ce或Nd，有時具有如下效果：(1)增大氧化物半導體膜19的能隙。(2)減小氧化物半導體膜19的電子親和力。(3)遮蔽
來自外部的雜質。(4)絕緣性比氧化物半導體膜18高。(5)由於Al、Ga、Y、Zr、La、Ce或Nd是與氧的鍵合力強的金屬元素，所以不容易產生氧缺損。
在氧化物半導體膜19為In-M-Zn氧化物膜的情況下，當In和M之總和為100atomic%時，In與M的原子百分比為如下：In原子百分比低於50atomic%且M原子百分比為50atomic%以上；或者In原子百分比低於25atomic%且M原子百分比為75atomic%以上。
另外，當氧化物半導體膜18及氧化物半導體膜19為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，氧化物半導體膜19中所含的M(Al、Ga、Y、Zr、La、Ce或Nd)的原子數比大於氧化物半導體膜18中所含的M的原子數比，典型的是，氧化物半導體膜19中所含的M的原子數比為氧化物半導體膜18中所含的M的原子數比率的1.5倍以上，2倍以上或3倍以上。
另外，當氧化物半導體膜18及氧化物半導體膜19為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)，並且氧化物半導體膜19的原子數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜18的原子數比為In：M：Zn=x2：y2：z2時，y1/x1大於y2/x2或y1/x1為y2/x2的1.5倍以上。或者，y1/x1為y2/x2的2倍以上，或者y1/x1為y2/x2的3倍以上。此時，當在氧化物半導體膜中y2為x2以上時，可以使使用該氧化物半導體膜的電晶
體具有穩定的電特性，因此是較佳的。
當氧化物半導體膜18是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd等)，並且用於形成氧化物半導體膜18的靶材中的金屬元素的原子數比為In：M：Zn=x1：y1：z1時，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使用作氧化物半導體膜18的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜19是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd等)，並且用於形成氧化物半導體膜19的靶材中的金屬元素的原子數比為In：M：Zn=x2：y2：z2時，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z2/y2為1以上且6以下，可以使用作氧化物半導體膜19的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8等。
另外，氧化物半導體膜18及氧化物半導體膜19的原子數比作為誤差包括上述原子數比的±40%的變動。
當在後面形成氧化物絕緣膜24時，氧化物半導體膜19還用作緩和對氧化物半導體膜18所造成的損傷的膜。
將氧化物半導體膜19的厚度設定為3nm以上且100nm以下或3nm以上且50nm以下。
另外，氧化物半導體膜19與氧化物半導體膜18同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS、多晶結構、下述微晶結構或非晶結構。
氧化物半導體膜19例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，也可以在氧化物半導體膜18及氧化物半導體膜19中分別構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜18與氧化物絕緣膜
23之間設置有氧化物半導體膜19。因此，即使在氧化物半導體膜19與氧化物絕緣膜23之間因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜18之間有間隔。其結果是，在氧化物半導體膜18中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜18與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜19能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜18中的雜質量。另外，在氧化物半導體膜19中不容易形成氧缺損。由此，能夠減少氧化物半導體膜18中的雜質濃度及氧缺損量。
此外，氧化物半導體膜18及氧化物半導體膜19不以簡單地層疊各膜的方式來形成，而是以形成連續接合(在此，特指在各膜之間導帶底端的能量產生連續的變化的結構)的方式來形成。換而言之，採用在各膜之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊的氧化物半導體膜18與氧化物半導體膜19之間，能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定
室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各處理室中，較佳為使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
另外，如圖7D所示的電晶體65那樣，也可以包括多層膜34代替多層膜20。
多層膜34包括氧化物半導體膜31、氧化物半導體膜18及氧化物半導體膜19。即，多層膜34具有三層結構。此外，氧化物半導體膜18用作通道區域。
此外，閘極絕緣膜17與氧化物半導體膜31相接觸。即，在閘極絕緣膜17與氧化物半導體膜18之間設置有氧化物半導體膜31。
此外，多層膜34與氧化物絕緣膜23相接觸。另外，氧化物半導體膜19與氧化物絕緣膜23相接觸。即，在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物半導體膜19。
氧化物半導體膜31可以適當地使用與氧化物半導體膜19同樣的材料及形成方法。
較佳氧化物半導體膜31的厚度比氧化物半導體膜18的厚度薄。藉由將氧化物半導體膜31的厚度設定為1nm以上且5nm以下或1nm以上且3nm以下，可以減
少電晶體的臨界電壓的變動量。
本實施方式所示的電晶體在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物半導體膜19。因此，即使在氧化物半導體膜19與氧化物絕緣膜23之間因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜18之間有間隔。其結果是，在氧化物半導體膜18中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜18與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜19能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜18的雜質量。此外，在氧化物半導體膜19中不容易形成氧缺損。由此，能夠減少氧化物半導體膜18中的雜質濃度及氧缺損量。
另外，由於在閘極絕緣膜17與氧化物半導體膜18之間設置有氧化物半導體膜31，並且在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物半導體膜19，因此，能夠降低氧化物半導體膜31與氧化物半導體膜18之間的介面附近的矽或碳的濃度、氧化物半導體膜18中的矽或碳的濃度或者氧化物半導體膜19與氧化物半導體膜18之間的介面附近的矽或碳的濃度。其結果是，
在多層膜34中，利用恆定光電流法導出的吸收係數低於1×10-3/cm或低於1×10-4/cm，即定域能階密度極低。
在具有這種結構的電晶體65中，因為包括氧化物半導體膜18的多層膜34中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現通態電流的增大及場效移動率的提高。另外，當進行作為應力測試的一個例子的BT應力測試及光BT應力測試時，臨界電壓的變動量少，由此可靠性較高。
〈電晶體的帶結構〉
接著，參照圖8A至圖8C說明設置在圖7A所示的電晶體60中的多層膜20以及設置在圖7D所示的電晶體65中的多層膜34的帶結構。
這裡，作為例子，使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體膜18，使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物半導體膜19。可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。
氧化物半導體膜18及氧化物半導體膜19的真空能階與價帶頂端之間的能量差(也稱為游離電位)分別為8eV及8.2eV。另外，真空能階與價帶頂端之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
因此，氧化物半導體膜18及氧化物半導體膜19的真空能階與導帶底端之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖8A示意性地示出多層膜20的帶結構的一部分。這裡，對以與多層膜20接觸的方式設置氧化矽膜的情況進行說明。圖8A所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜18的導帶底端的能量，EcS2表示氧化物半導體膜19的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖7B中相當於閘極絕緣膜17，EcI2在圖7B中相當於氧化物絕緣膜23。
如圖8A所示，在氧化物半導體膜18及氧化物半導體膜19中，導帶底端的能量沒有障壁而產生平緩的變化。換言之，可以說導帶底端的能量產生連續的變化。這是由於如下緣故：多層膜20含有與氧化物半導體膜18相同的元素，氧在氧化物半導體膜18與氧化物半導體膜19之間移動而可以形成混合層。
從圖8A可知，多層膜20的氧化物半導體膜18成為阱(well)，在使用多層膜20的電晶體中通道區域形成在氧化物半導體膜18中。另外，由於多層膜20的導帶底端的能量產生連續的變化，所以也可以說氧化物半導體膜18與氧化物半導體膜19連續地接合。
另外，如圖8A所示，雖然在氧化物半導體膜19與氧化物絕緣膜23之間的介面附近有可能形成起因於
雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體膜19，可以使氧化物半導體膜18與該陷阱能階離開。注意，當EcS1與EcS2之間的能量差小時，有時氧化物半導體膜18的電子越過該能量差到達陷阱能階。因電子在陷阱能階中被俘獲，在氧化物絕緣膜介面產生負的電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差設定為0.1eV以上或0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
此外，圖8B示意性地示出多層膜20的帶結構的一部分，其是圖8A所示的帶結構的變形例子。這裡，對以與多層膜20接觸的方式設置氧化矽膜的情況進行說明。圖8B所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜18的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖7B中相當於閘極絕緣膜17，EcI2在圖7B中相當於氧化物絕緣膜23。
在圖7B所示的電晶體中，當形成一對電極21、22時，有時多層膜20的上方，即氧化物半導體膜19被蝕刻。另一方面，在氧化物半導體膜18的頂面上，有時在形成氧化物半導體膜19時形成氧化物半導體膜18與氧化物半導體膜19的混合層。
例如，在如下情況下，氧化物半導體膜19中的Ga的含量比氧化物半導體膜18中的Ga的含量多。該
情況是：氧化物半導體膜18是將原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物或者原子數比為In：Ga：Zn=3：1：2的In-Ga-Zn氧化物用作濺射靶材形成的氧化物半導體膜；氧化物半導體膜19是將原子數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物或者原子數比為In：Ga：Zn=1：3：6的In-Ga-Zn氧化物用作濺射靶材形成的氧化物半導體膜。因此，在氧化物半導體膜18的頂面上有可能形成GaOx層或其Ga含量比氧化物半導體膜18多的混合層。
因此，即使氧化物半導體膜19被蝕刻，EcS1的位於EcI2一側的導帶底端的能量也會變高，有時成為如圖8B所示那樣的帶結構。
當形成如圖8B所示那樣的帶結構時，多層膜20有時在觀察通道區域的剖面時外觀上被觀察到只包括氧化物半導體膜18。然而，因為實質上在氧化物半導體膜18上形成有其Ga含量多於氧化物半導體膜18中的Ga含量的混合層，所以可以將該混合層認為第1.5層。另外，例如在藉由EDX分析等對多層膜20所包含的元素進行測量時，可以對氧化物半導體膜18的上方的組成進行分析來確認該混合層。例如，當氧化物半導體膜18的上方的組成中的Ga含量多於氧化物半導體膜18的組成中的Ga含量時可以確認該混合層。
圖8C示意性地示出多層膜34的帶結構的一
部分。這裡，對以與多層膜34接觸的方式設置氧化矽膜的情況進行說明。圖8C所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜18的導帶底端的能量，EcS2表示氧化物半導體膜19的導帶底端的能量，EcS3表示氧化物半導體膜31的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖7D中相當於閘極絕緣膜17，EcI2在圖7D中相當於氧化物絕緣膜23。
如圖8C所示，在氧化物半導體膜31、氧化物半導體膜18及氧化物半導體膜19中，導帶底端的能量沒有障壁而產生平緩的變化。換言之，可以說導帶底端的能量產生連續的變化。這是由於如下緣故：多層膜34含有與氧化物半導體膜18相同的元素，且氧在氧化物半導體膜18與氧化物半導體膜31之間以及在氧化物半導體膜18與氧化物半導體膜19之間移動而可以形成混合層。
從圖8C可知，多層膜34的氧化物半導體膜18成為阱(well)，在使用多層膜34的電晶體中通道區域形成在氧化物半導體膜18中。另外，由於多層膜34的導帶底端的能量產生連續的變化，所以也可以說氧化物半導體膜31、氧化物半導體膜18與氧化物半導體膜19連續地接合。
另外，如圖8C所示，雖然在氧化物半導體膜18與氧化物絕緣膜23之間的介面附近以及氧化物半導體膜18與閘極絕緣膜17之間的介面附近有可能形成起因於
雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體膜19及氧化物半導體膜31，可以使氧化物半導體膜18與該陷阱能階離開。注意，當EcS1與EcS2之間的能量差以及EcS1與EcS3之間的能量差小時，有時氧化物半導體膜18的電子越過該能量差到達陷阱能階。因電子在陷阱能階中被俘獲，在氧化物絕緣膜介面產生負的電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差以及EcS1與EcS3之間的能量差設定為0.1eV以上或0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
注意，本實施方式所示的結構、方法等可以與其他的實施方式所示的結構、方法等適當地組合並實施。
實施方式3
在本實施方式中參照圖7A至圖7D及圖26A至圖31C說明連接閘極電極且使它們具有相同的電位時的實施方式2所示的雙閘極結構的電晶體的電特性。
注意，在此將使圖7A至圖7C所示的閘極電極15和閘極電極29電短路並施加閘極電壓的驅動方法稱為雙閘極(Dual Gate)驅動。換言之，在進行雙閘極驅動時，閘極電極15的電壓和閘極電極29的電壓總是相等。
在此，對電晶體的電特性進行計算。圖26A和圖26B示出用於計算的電晶體的結構。另外，在計算時
使用元件模擬軟體Atlas(由Silvaco公司製造)。
圖26A所示的結構1的電晶體是雙閘極結構的電晶體。
結構1的電晶體的結構如下：在閘極電極201上形成絕緣膜203，在絕緣膜203上形成氧化物半導體膜205，在絕緣膜203及氧化物半導體膜205上形成一對電極207、208，在氧化物半導體膜205及一對電極207、208上形成絕緣膜209，在絕緣膜209上形成閘極電極213，並且閘極電極201和閘極電極213在形成在絕緣膜203及絕緣膜209的開口部(未圖示)中連接。
圖26B所示的結構2的電晶體是單閘極結構的電晶體。
結構2的電晶體的結構如下：在閘極電極201上形成絕緣膜203，在絕緣膜203上形成氧化物半導體膜205，在絕緣膜203及氧化物半導體膜205上形成一對電極207、208，並且在氧化物半導體膜205及一對電極207、208上形成絕緣膜209。
注意，在計算時採用的條件如下：將閘極電極201的功函數ΦM設定為5.0eV；將絕緣膜203設定為介電常數為4.1的100nm厚的膜；作為氧化物半導體膜205設想In-Ga-Zn氧化物膜(In：Ga：Zn=1：1：1)單層；將In-Ga-Zn氧化物膜的能帶間隙Eg設定為3.15eV，電子親和力χ設定為4.6eV，相對介電常數設定為15，電子移動率設定為10cm2/Vs，施體密度Nd設定為
3×1017atoms/cm3；將一對電極207、208的功函數Φsd設定為4.6eV並使該一對電極207、208與氧化物半導體膜205形成歐姆接觸；將絕緣膜209的相對介電常數設定為4.1，將其厚度設定為100nm。注意，不考慮氧化物半導體膜205的缺陷能階或表面散射等的模型。此外，分別將電晶體的通道長度及通道寬度設定為10μm以及100μm。
〈初始特性偏差的減少〉
藉由採用具有結構1的電晶體那樣的雙閘極驅動，可以減少初始特性的偏差。這是因為藉由採用雙閘極驅動使Id-Vg特性的臨界電壓Vth的變動量小於具有結構2的電晶體。
在此，作為一個例子說明半導體膜的n型化所導致的Id-Vg特性的負向漂移。
施體離子的電荷量的總計為Q(C)，由閘極電極201、絕緣膜203及氧化物半導體膜205形成的電容為CBottom，由氧化物半導體膜205、絕緣膜209及閘極電極213形成的電容為CTop。算式2示出此時的具有結構1的電晶體的Vth的變動量△V。此外，算式3示出具有結構2的電晶體的Vth的變動量△V。
如算式2所示，因為在具有結構1的電晶體那樣的雙閘極驅動中，施體離子和閘極電極之間的電容為CBottom和CTop的總和，所以臨界電壓的變動量減小。
此外，圖27A和圖27B示出分別在結構1及結構2的電晶體中計算汲極電壓為0.1V及1V時的電流電壓曲線而得到的結果。注意，圖27A是具有結構1的電晶體的電流電壓曲線，圖27B是具有結構2的電晶體的電流電壓曲線。在汲極電壓Vd為0.1V時，具有結構1的電晶體的臨界電壓為-2.26V，具有結構2的電晶體的臨界電壓為-4.73V。
藉由如具有結構1的電晶體那樣採用雙閘極驅動，減少臨界電壓的變動量。因此，在同時減少多個電晶體中的電特性的偏差。
另外，在此考慮到施體離子所引起的臨界電壓的負向漂移，但是同樣地抑制絕緣膜203及絕緣膜209中的固定電荷、可動電荷或負的電荷(被受體相似的能階俘獲的電子等)所引起的臨界電壓的正向漂移，所以減少偏差。
〈-GBT應力測試所引起的劣化的抑制〉
此外，藉由採用具有結構1的電晶體那樣的雙閘極驅動，可以減少-GBT應力測試所引起的劣化。下面說明可以減少-GBT應力測試所引起的劣化的理由。
作為第一理由有藉由採用雙閘極驅動不產生靜電壓力的點。圖28A示出標繪出在結構1的電晶體中分別對閘極電極201及閘極電極213施加-30V時的勢能等高線的圖。此外，圖28B示出對應於圖28A的A-B剖面的勢能。
氧化物半導體膜205是本質半導體，其中在對閘極電極201、213施加負的電壓而完全空乏化時，在閘極電極201和213之間完全不存在電荷。當在這種狀態下使閘極電極201和閘極電極213具有相同的電位時，如圖28B所示，閘極電極201的電位與閘極電極213的電位完全相同。因為電位相同，所以絕緣膜203、氧化物半導體膜205及絕緣膜209不受到靜電應力。其結果是，不產生引起-GBT應力測試所引起的劣化的現象諸如可動離子或絕緣膜203及絕緣膜209中的載子的俘獲/解俘獲等。
作為第二理由有藉由採用雙閘極驅動，遮蔽來自FET的外部的電場的點。在此，圖29A和圖29B示出分別在圖26A所示的結構1的電晶體及圖26B所示的結構2的電晶體中，空氣中的帶電離子附著到絕緣膜209或閘極電極213上的模型。
如圖29B所示，在具有結構2的電晶體中，空氣中的帶正電粒子附著到絕緣膜209的表面上。當閘極
電極201被施加負的電壓時，帶正電粒子附著到絕緣膜209。其結果是，如圖29B的箭頭所示，帶正電粒子的電場影響到氧化物半導體膜205與絕緣膜209的之間介面而造成實質上被施加正的偏壓的狀態。其結果是，可以認為臨界電壓漂移到負一側。
另一方面，如圖29A所示，在具有結構1的電晶體中即使帶正電粒子附著到閘極電極213的表面上，帶正電粒子也不影響到電晶體的電特性，因為如圖29A的箭頭所示閘極電極213遮蔽帶正電粒子的電場。也就是說，藉由包括閘極電極213可以電保護電晶體免受來自外部的電荷的影響，從而-GBT應力測試所引起的劣化得到抑制。
根據上述兩個理由，在雙閘極驅動的電晶體中抑制-GBT應力測試所引起的劣化。
〈汲極電壓不同時的通態電流的上升電壓的變動的抑制〉
在此說明採用結構2的情況下的汲極電壓不同時的通態電流的上升電壓的變動及其原因。
圖30A至圖30C所示的電晶體的結構如下：在閘極電極231上設置有閘極絕緣膜233，在閘極絕緣膜233上設置有氧化物半導體膜235，在氧化物半導體膜235上設置有一對電極237、238，並且在閘極絕緣膜233、氧化物半導體膜235及一對電極237、238上設置有
絕緣膜239。
注意，在計算時採用如下條件：將閘極電極231的功函數ΦM設定為5.0eV；將閘極絕緣膜233設定為介電常數為7.5的400nm厚的膜和介電常數為4.1的50nm厚的膜的疊層結構；作為氧化物半導體膜235設想In-Ga-Zn氧化物膜(In：Ga：Zn=1：1：1)單層；將In-Ga-Zn氧化物膜的能帶間隙Eg設定為3.15eV，電子親和力χ設定為4.6eV，相對介電常數設定為15，電子移動率設定為10cm2/Vs，施體密度Nd設定為1×1013atoms/cm3；將一對電極237、238的功函數Φsd設定為4.6eV並使該一對電極237、238與氧化物半導體膜235形成歐姆接觸；將絕緣膜239的相對介電常數設定為3.9，將其厚度設定為550nm。注意，不考慮氧化物半導體膜235的缺陷能階或表面散射等的模型。此外，分別將電晶體的通道長度及通道寬度設定為3μm以及50μm。
接著，圖30B及圖30C示出在圖30A所示的電晶體中帶正電粒子附著到絕緣膜239的表面上的電晶體的模型。另外，圖30B具有在絕緣膜239的表面上均勻地假定固定正電荷的結構，而圖30C具有在絕緣膜239的表面上部分地假定固定正電荷的結構。
圖31A至圖31C示出計算圖30A至圖30C所示的電晶體的電特性而得到的結果。
如圖31A所示，當在圖30A所示的電晶體的絕緣膜239上不假定固定正電荷時，汲極電壓(Vd)為
1V及10V時的上升電壓大致一致。
另一方面，如圖31B所示，當在圖30B所示的電晶體的絕緣膜239上均勻地假定固定正電荷時，臨界電壓負向漂移。此外，汲極電壓(Vd)為1V及10V時的上升電壓大致一致。
如圖31C所示，當在圖30C所示的電晶體的絕緣膜239上部分地假定固定正電荷時，汲極電壓(Vd)為1V及10V時的上升電壓互不相同。
另一方面，因為在具有結構1的電晶體中設置有閘極電極213，所以如上述〈-GBT應力測試所引起的劣化的抑制〉中說明那樣閘極電極213遮蔽來自外部的帶電粒子的電場，帶電粒子不影響到電晶體的電特性。也就是說，藉由包括閘極電極213可以電保護電晶體免受來自外部的電荷的影響，從而可以抑制汲極電壓不同時的通態電流的上升電壓的變動。
根據上述記載，藉由採用雙閘極結構並對各閘極電極施加任意電壓，可以抑制-GBT應力測試所引起的劣化及汲極電壓不同時的通態電流的上升電壓的變動。此外，藉由採用雙閘極結構並對各閘極電極施加具有相同電位的電壓，可以減少初始特性的偏差並抑制-GBT應力測試所引起的劣化及汲極電壓不同時的通態電流的上升電壓的變動。
〈通道寬度方向上的閘極電極的端部與氧化物半導體膜
的端部之間的距離以及臨界電壓的變動量〉
圖32A和圖32B示出具有結構1的電晶體的通道寬度方向上的剖面示意圖。注意，圖32A和圖32B所示的電晶體的剖面示意圖中的各結構的縮尺與圖26A所示的結構1的各結構的縮尺不同。
在此，將如下結構稱為結構3：在具有結構1的電晶體的通道寬度方向上，閘極電極201和閘極電極213超過氧化物半導體膜205而延伸t2並沒有與氧化物半導體膜205的側面相對的閘極電極(參照圖32A)。
此時，在對具有結構3的電晶體進行雙閘極驅動的情況下，根據電荷量Q(C/m2)的Vth的變動量△V4如算式4所示。
注意，僅在氧化物半導體膜205的側面的電荷為Vth的漂移的主要原因時，可以以算式4表示電晶體的Vth的變動量。例如，當閘極電極201或閘極電極213在通道寬度方向上不超過氧化物半導體膜205而延伸時，根據氧化物半導體膜205的側面的施體離子的電荷有可能形成寄生通道。另一方面，在採用結構3的情況下，可以根據算式4抑制電荷的影響。
以上，雖然假設電荷的起源為氧化物半導體膜205的側面的施體離子的情況，但是在絕緣膜中、絕緣
膜介面上或氧化物半導體膜中的固定電荷或者被陷阱能階俘獲的電子或電洞為Vth的漂移的主要原因的情況下也是同樣的。
作為結構3的更一般化的結構，示出閘極電極201和閘極電極213分別在通道寬度方向上超過氧化物半導體膜205而延伸XB、XT的結構4(參照圖32B)。此時，CBottom和CTop分別可以改寫為算式5和算式6。
當使XB、XT變化時，算式5在滿足XB=t1+tos時成為以算式7表示的最大值CBottom Max，算式6在滿足XT=t3+tos時成為以算式8表示的最大值CTop Max。
由此，為了根據算式4使Vth的變動量最小化，滿足XB=t1+tos、XT=t3+tos即可。
注意，本實施方式所示的結構、方法等可以與其他的實施方式所示的結構、方法等適當地組合並實施。
實施方式4
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明。以下以顯示裝置為例子說明本發明的一個方式的半導體裝置。
圖9A示出半導體裝置的一個例子。圖9A所示的半導體裝置包括：像素部101；掃描線驅動電路104；信號線驅動電路106；各個平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個掃描線107；以及各個平行或大致平行地配置且其電位由信號線驅動電路106控制的n個信號線109。像素部101具有配置為矩陣狀的多個像素100。另外，還有沿著信號線109各個平行或大致平行地配置的電容線115。注意，該電容線115也可以沿著掃描線107各個平行或大致平行地配置。另外，有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
各掃描線107與在像素部101中配置為m行
n列的像素100中的配置在任一行的n個像素100電連接，而各信號線109與配置為m行n列的像素100中的配置在任一列的m個像素100電連接。m、n都是1以上的整數。各電容線115與配置為m行n列的像素100中的配置在任一行的n個像素100電連接。另外，當電容線115沿著信號線109各個平行或大致平行地配置時，電容線115與配置為m行n列的像素100中的配置在任一列的m個像素100電連接。
圖9B及圖9C示出可以應用於圖9A所示的顯示裝置的像素100的電路結構的一個例子。
圖9B所示的像素100具有液晶元件121、電晶體103和電容元件105。
根據像素100的規格適當地設定液晶元件121的一對電極中的一個的電位。根據被寫入的資料設定液晶元件121的配向狀態。對於多個像素100的每一個所具有的液晶元件121的一對電極中的一個，既可供應共用電位(共用電位)又可供應各行不同的電位。
液晶元件121是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為液晶元件121，可以舉出向列液晶、膽固醇相(cholesteric)液晶、層列型液晶、熱致液晶、溶致液晶、鐵電液晶、反鐵電液晶等。
例如，作為具有液晶元件121的顯示裝置的
驅動方法也可以使用如下模式：TN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
另外，也可以使用包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，即為1msec以下，並且由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小。
在圖9B所示的像素100的結構中，電晶體103的源極電極和汲極電極中的一個與信號線109電連接，源極電極和汲極電極中的另一個與液晶元件121的一對電極中的另一個電連接。電晶體103的閘極電極與掃描線107電連接。電晶體103具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
在圖9B所示的像素100的結構中，電容元件105的一對電極中的一個與被供應電位的電容線115電連接，另一個與液晶元件121的一對電極中的另一個電連接。根據像素100的規格適當地設定電容線115的電位值。電容元件105被用作儲存被寫入的資料的儲存電容
器。
例如，在具有圖9B的像素100的顯示裝置中，藉由使用掃描線驅動電路104依次選擇各行的像素100，使電晶體103成為導通狀態而寫入資料信號的資料。
藉由使電晶體103成為關閉狀態，使被寫入了資料的像素100成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
另外，圖9C所示的像素100具有用來進行顯示元件的開關的電晶體133、用來控制像素的驅動的電晶體103、電晶體135、電容元件105以及發光元件131。
電晶體133的源極電極和汲極電極中的一個與被供應資料信號的信號線109電連接。並且，電晶體103的閘極電極與被施加閘極信號的掃描線107電連接。
電晶體133具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電晶體103的源極電極和汲極電極中的一個與用作陽極線的佈線137電連接，電晶體103的源極電極和汲極電極中的另一個與發光元件131中的一個電極電連接。電晶體103的閘極電極與電晶體133的源極電極和汲極電極中的另一個及電容元件105中的一個電極電連接。
電晶體103具有藉由成為導通狀態或關閉狀態而對流過發光元件131的電流進行控制的功能。
電晶體135的源極電極和汲極電極中的一個
與被供應資料的參考電位的佈線139連接，電晶體135的源極電極和汲極電極中的另一個與發光元件131中的一個電極及電容元件105的另一個電極電連接。電晶體135的閘極電極與被供應閘極信號的掃描線107電連接。
電晶體135具有對流過發光元件131的電流進行調整的功能。例如，在因劣化等而增加發光元件131的內部電阻的情況下，藉由監視流過與電晶體135的源極電極和汲極電極中的一個連接的佈線139的電流，可以校正流過發光元件131的電流。例如，被施加到佈線139的電位可以為0V。
電容元件105的一對電極中的一個與電晶體103的源極電極和汲極電極中的另一個及電晶體133的閘極電極電連接，電容元件105的一對電極中的另一個與電晶體135的源極電極和汲極電極中的另一個及發光元件131的一個電極電連接。
在圖9C所示的像素100的結構中，電容元件105被用作儲存被寫入的資料的儲存電容器。
發光元件131的一對電極中的一個與電晶體135的源極電極和汲極電極中的另一個、電容元件105的一對電極中的另一個以及電晶體103的源極電極和汲極電極中的另一個電連接。發光元件131的一對電極中的另一個與用作陰極線的佈線141電連接。
作為發光元件131，例如可以使用有機電致發光元件(也稱為有機EL元件)等。但是，發光元件131
不侷限於此，也可以採用由無機材料構成的無機EL元件。
另外，對佈線137和佈線141中的一個施加高電源電位VDD，對另一個施加低電源電位VSS。在圖9C所示的像素100的結構中，對佈線137和佈線141分別施加高電源電位VDD和低電源電位VSS。
在具有圖9C所示的像素100的顯示裝置中，藉由使用掃描線驅動電路104依次選擇各行的像素100，使電晶體102成為導通狀態而寫入資料信號的資料。
當電晶體103成為關閉狀態時，被寫入了資料的像素100成為保持狀態。再者，因為電晶體103與電容元件105連接，所以能夠在長時間內保持被寫入的資料。而且，由電晶體133控制流過源極電極與汲極電極之間的電流量，發光元件131以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
接著，對將液晶元件用於像素100的液晶顯示裝置的具體例子進行說明。這裡，圖10示出圖9B所示的像素100的俯視圖。注意，在圖10中省略反電極及液晶元件。
在圖10中，用作掃描線的導電膜304c在與信號線大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜310d在與用作掃描線的導電膜304c大致正交的方向(圖式中的上下方向)上延伸地設置。用作電容線的導電膜310f在與信號線平行的方向上延伸
地設置。用作掃描線的導電膜304c與掃描線驅動電路104(參照圖9A)電連接，而用作信號線的導電膜310d及用作電容線的導電膜310f與信號線驅動電路106(參照圖9A)電連接。
電晶體103設置在掃描線和信號線的交叉區域。電晶體103由用作閘極電極的導電膜304c、閘極絕緣膜(在圖10中未圖示)、形成在閘極絕緣膜上的形成有通道區的氧化物半導體膜308b、用作源極電極及汲極電極的導電膜310d及310e、形成在氧化物半導體膜308b上的保護膜(在圖10中未圖示)以及用作閘極電極的導電膜316c構成。導電膜304c還被用作掃描線，其中與氧化物半導體膜308b重疊的區域被用作電晶體102的閘極電極。導電膜310d還被用作信號線，其中與氧化物半導體膜308b重疊的區域被用作電晶體102的源極電極或汲極電極。在圖10所示的俯視圖中，掃描線的端部位於氧化物半導體膜308b的端部的外側。由此，掃描線被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜308b不被照射光而電晶體的電特性的變動可以得到抑制。用作閘極電極的導電膜304c與用作閘極電極的導電膜316c在開口部364c中連接。
導電膜310e在開口部364c中與用作像素電極的透光導電膜316b電連接。
電容元件105在開口部362中與用作電容線的導電膜310f連接。電容元件105由形成在閘極絕緣膜
上的具有導電性的膜308c、使用設置在電晶體103上的氮化物絕緣膜形成的介電膜以及用作像素電極的透光導電膜316c構成。因為具有導電性的膜308c具有透光性，所以電容元件105具有透光性。
因為電容元件105具有透光性，所以可以在像素100中形成較大(大面積)的電容元件105。由此，可以獲得孔徑比得到提高，典型地提高到50%以上，55%以上或60%以上，且電荷容量增大的半導體裝置。例如，解析度高的如液晶顯示裝置之類的半導體裝置在像素的面積小時電容元件的面積也小。因此，在解析度高的半導體裝置中，能夠儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由將該電容元件設置在像素中，可以在各像素中獲得充分的電荷容量的同時提高孔徑比。可以適當地應用於典型的像素密度為200ppi以上，300ppi以上或500ppi以上的高解析度半導體裝置。
此外，圖10所示的像素100具有與用作掃描線的導電膜304c平行的邊長於與用作信號線的導電膜310d平行的邊的形狀，並且用作電容線的導電膜310f在與用作信號線的導電膜310d平行的方向上延伸地設置。其結果是，可以減少在像素100中導電膜310f所占的面積，因此可以提高孔徑比。此外，因為用作電容線的導電膜310f不使用連接電極而直接接觸於具有導電性的膜308c，所以可以進一步提高孔徑比。
本發明的一個方式在高解析度的顯示裝置中也可以提高孔徑比，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。
接著，圖11示出沿著圖10的點劃線C-D的剖面圖。此外，在圖11中還示出沿著A-B的包括掃描線驅動電路104及信號線驅動電路106的驅動電路部(省略俯視圖)的剖面圖。在本實施方式中對垂直電場方式的液晶顯示裝置進行說明。
在本實施方式所示的顯示裝置中，在一對基板(基板302與基板342)之間夾有液晶元件322。
液晶元件322包括基板302的上方的透光導電膜316b、控制配向性的膜(下面稱為配向膜318、352)、液晶層320以及導電膜350。另外，將透光導電膜316b用作液晶元件322的一個電極，將導電膜350用作液晶元件322的另一個電極。
像這樣，液晶顯示裝置是指包括液晶元件的裝置。另外，液晶顯示裝置包括驅動多個像素的驅動電路等。此外，液晶顯示裝置包括配置在另一基板上的控制電路、電源電路、信號產生電路及背光模組等，而且有時還被稱為液晶模組。
在驅動電路部中，電晶體102包括用作閘極電極的導電膜304a、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成有通道區域的氧化物半導體膜308a以及用作源極電極及汲極電極的導電膜310a及310b。氧化物
半導體膜308a設置在閘極絕緣膜上。
在像素部中，電晶體103包括：用作閘極電極的導電膜304c；用作閘極絕緣膜的絕緣膜305及絕緣膜306；形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b；用作源極電極及汲極電極的導電膜310d及310e；絕緣膜312；絕緣膜314；以及用作閘極電極的導電膜316c。氧化物半導體膜308b設置在閘極絕緣膜上。此外，在導電膜310d、310e上設置有用作保護膜的絕緣膜312及絕緣膜314。
此外，用作像素電極的透光導電膜316b在設置在絕緣膜312及絕緣膜314中的開口部中與導電膜310e連接。
另外，電容元件105包括用作一個電極的具有導電性的膜308c、用作介電膜的絕緣膜314以及用作另一個電極的透光導電膜316b。具有導電性的膜308c設置在閘極絕緣膜上。
此外，在驅動電路部中，由與透光導電膜316b同時形成的透光導電膜316a，連接與導電膜304a、304c同時形成的導電膜304b和與導電膜310a、310b、310d、310e同時形成的導電膜310c。
導電膜304b與透光導電膜316a藉由設置在絕緣膜306及絕緣膜312中的開口部連接。此外，導電膜310c與透光導電膜316a在設置在絕緣膜312及絕緣膜314中的開口部中連接。
這裡，以下說明圖11所示的顯示裝置的構成要素。
在基板302上形成有導電膜304a、304b、304c。導電膜304a具有驅動電路部的電晶體的閘極電極的功能。此外，導電膜304c形成在像素部101中並具有像素部的電晶體的閘極電極的功能。另外，導電膜304b形成在掃描線驅動電路104中並與導電膜310c連接。
基板302可以適當地使用實施方式1所示的基板11的材料形成。
作為導電膜304a、304b、304c，可以適當地使用實施方式1所示的閘極電極15的材料及製造方法。
在基板302及導電膜304a、304c及304b上形成有絕緣膜305、絕緣膜306。絕緣膜305、絕緣膜306具有驅動電路部的電晶體的閘極絕緣膜及像素部101的電晶體的閘極絕緣膜的功能。
作為絕緣膜305，較佳為使用在實施方式1所示的閘極絕緣膜17中說明的氮化物絕緣膜形成。絕緣膜306較佳為使用在實施方式1中作為閘極絕緣膜17說明的氧化物絕緣膜形成。
在絕緣膜306上形成有氧化物半導體膜308a、308b、具有導電性的膜308c。氧化物半導體膜308a形成在與導電膜304a重疊的位置上，並用作驅動電路部的電晶體的通道區域。此外，氧化物半導體膜308b形成在與導電膜304c重疊的位置上，並用作像素部的電
晶體的通道區域。具有導電性的膜308c用作電容元件105的一個電極。
氧化物半導體膜308a、308b及具有導電性的膜308c可以適當地使用實施方式1所示的氧化物半導體膜18的材料及製造方法。
具有導電性的膜308c是與氧化物半導體膜308a、308b同樣的氧化物半導體膜並包含雜質。作為雜質有氫。另外，作為雜質也可以包含硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。
雖然氧化物半導體膜308a、308b及具有導電性的膜308c都形成在閘極絕緣膜上，但是它們的雜質濃度不同。明確而言，具有導電性的膜308c的雜質濃度高於氧化物半導體膜308a、308b的雜質濃度。例如，氧化物半導體膜308a、308b中的氫濃度為5×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下，5×1017atoms/cm3以下或者1×1016atoms/cm3以下，具有導電性的膜308c中的氫濃度為8×1019atoms/cm3以上、1×1020atoms/cm3以上或5×1020atoms/cm3以上。此外，具有導電性的膜308c中的氫濃度為氧化物半導體膜308a、308b中的氫濃度的兩倍以上或十倍以上。
此外，具有導電性的膜308c的電阻率低於氧化物半導體膜308a、308b的電阻率。具有導電性的膜308c的電阻率較佳為氧化物半導體膜308a、308b的電阻率的1×10-8倍以上且1×10-1倍以下，典型地為1×10-3Ωcm
以上且低於1×104Ωcm或1×10-3Ωcm以上且低於1×10-1Ωcm。
因為氧化物半導體膜308a、308b與絕緣膜306及絕緣膜312等的由能夠提高與氧化物半導體膜的介面特性的材料形成的膜接觸，所以氧化物半導體膜308a、308b用作半導體，且包括氧化物半導體膜308a、308b的電晶體具有優良的電特性。
另一方面，具有導電性的膜308c在開口部362(參照圖14A)中與絕緣膜314接觸。絕緣膜314是由防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，還包含氫。由此，當絕緣膜314的氫擴散到與氧化物半導體膜308a、308b同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。此外，藉由電漿CVD法或濺射法形成絕緣膜314，氧化物半導體膜被暴露於電漿，而生成氧缺損。絕緣膜314中的氫進入該氧缺損，由此生成作為載子的電子。其結果是，氧化物半導體膜的導電性增高，而氧化物半導體膜用作導體，即也可以說是導電性高的氧化物半導體膜。在此，將如下金屬氧化物稱為具有導電性的膜308c：藉由以與氧化物半導體膜308a、308b相同的材料為主要成分，且使其氫濃度高於氧化物半導體膜308a、308b來提高導電性的金屬氧化物。
但是，本發明的一個方式不侷限於此，而具
有導電性的膜308c根據情況也可以不與絕緣膜314接觸。
但是，本發明的一個方式不侷限於此，而根據情況具有導電性的膜308c也可以藉由與氧化物半導體膜308a或308b不同的製程形成。在此情況下，具有導電性的膜308c也可以包含與氧化物半導體膜308a或308b不同的材料。例如，具有導電性的膜308c也可以包含ITO或銦鋅氧化物等。
在本實施方式所示的半導體裝置中，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。此外，將用作像素電極的透光導電膜用於電容元件的另一個電極。因此，不需要為了形成電容元件還形成新的導電膜的製程，從而可以減少半導體裝置的製程。此外，因為在電容元件中，一對電極由透光導電膜形成，所以電容元件具有透光性。其結果是，可以增大電容元件的佔有面積並提高像素的孔徑比。
導電膜310a、310b、310c、310d、310e可以適當地使用與實施方式1所示的一對電極21、22的材料及製造方法。
在絕緣膜306、氧化物半導體膜308a、308b、具有導電性的膜308c及導電膜310a、310b、310c、310d、310e上形成有絕緣膜312、絕緣膜314。絕緣膜312較佳為與絕緣膜306同樣地使用能夠提高與氧化物半導體膜的介面特性的材料，至少可以適當地使用與實
施方式1所示的氧化物絕緣膜24同樣的材料及製造方法。此外，如實施方式1所示，也可以層疊形成氧化物絕緣膜23及氧化物絕緣膜。
絕緣膜314較佳為與絕緣膜305同樣地使用防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料，可以適當地使用與實施方式1所示的氮化物絕緣膜25的材料及製造方法。
此外，在絕緣膜314上形成有透光導電膜316a、316b及用作閘極電極的導電膜316c。透光導電膜316a在開口部364a(參照圖14C)中與導電膜304b電連接，並在開口部364b(參照圖14C)中與導電膜310c電連接。換言之，透光導電膜316a用作連接導電膜304b和導電膜310c的連接電極。透光導電膜316b在開口部364c(參照圖14C)中與導電膜310e電連接，並用作像素的像素電極。此外，透光導電膜316b可以用作電容元件的一對電極中的一個。導電膜316c在開口部364c(參照圖10)中與導電膜304c電連接。
為了形成使導電膜304b與導電膜310c直接接觸的連接結構，需要如下製程：在形成導電膜310c之前，對絕緣膜305、絕緣膜306進行圖案化以在其中形成開口部，形成遮罩，但是圖11的連接結構不需要光罩。然而，如圖11所示，藉由透光導電膜316b使導電膜304b與導電膜310c連接，不需要製造使導電膜304b與導電膜310c直接接觸的連接部，可以減少一個光罩。
即，可以減少半導體裝置的製程。
作為透光導電膜316a、316b及導電膜316c，可以使用透光導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，在基板342上形成有有色性的膜(下面稱為有色膜346)。將有色膜346用作濾光片。另外，與有色膜346相鄰的遮光膜344形成在基板342上。將遮光膜344用作黑矩陣。此外，不一定需要設置有色膜346，例如當顯示裝置進行黑白顯示時等也可以不設置有色膜346。
作為有色膜346，可以使用使特定的波長區域的光透過的有色膜，例如可以使用使紅色的波長區域的光透過的紅色(R)的濾光片、使綠色的波長區域的光透過的綠色(G)的濾光片或使藍色的波長區域的光透過的藍色(B)的濾光片等。
遮光膜344只要具有阻擋特定的波長區域的光的功能即可，則作為遮光膜344可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。
此外，在有色膜346上形成有絕緣膜348。絕緣膜348具有平坦化層的功能或抑制有色膜346可能包含的雜質擴散到液晶元件一側的功能。
另外，在絕緣膜348上形成有導電膜350。導
電膜350具有像素部的液晶元件所包括的一對電極中的另一個的功能。此外，也可以在透光導電膜316a、316b及導電膜350上另行形成用作配向膜的絕緣膜。
另外，在透光導電膜316a、316b、導電膜316c與導電膜350之間形成有液晶層320。此外，使用密封材料(未圖示)將液晶層320密封在基板302與基板342之間。另外，密封材料較佳為與無機材料接觸以抑制來自外部的水分等侵入。
此外，也可以在透光導電膜316a、316b、導電膜316c與導電膜350之間設置用來維持液晶層320的厚度(也稱為單元間隙)的間隔物。
參照圖12A至圖15B說明設置在圖11所示的半導體裝置中的基板302上的元件部的製造方法。
首先，準備基板302。在此，作為基板302使用玻璃基板。
接著，在基板302上形成導電膜，且藉由將該導電膜加工為所希望的區域來形成導電膜304a、304b、304c。另外，藉由第一圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜304a、304b、304c(參照圖12A)。
此外，典型地是，可以使用蒸鍍法、CVD法、濺射法、旋塗法等形成導電膜304a、304b、304c。
接著，在基板302及導電膜304a、304b、304c上形成絕緣膜305，然後在絕緣膜305上形成絕緣膜
306(參照圖12A)。
可以藉由濺射法、CVD法等形成絕緣膜305及絕緣膜306。另外，較佳為在真空中連續形成絕緣膜305及絕緣膜306，因為可以抑制雜質的混入。
接著，在絕緣膜306上形成氧化物半導體膜307(參照圖12B)。
可以藉由濺射法、塗佈法、脈衝雷射沉積法、雷射燒蝕法等形成氧化物半導體膜307。
接著，藉由將氧化物半導體膜307加工為所希望的區域來形成島狀的氧化物半導體膜308a、308b、308d。另外，藉由第二圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成氧化物半導體膜308a、308b、308d。作為蝕刻可以採用乾蝕刻、濕蝕刻或組合兩者的蝕刻(參照圖12C)。
接著，在絕緣膜306及氧化物半導體膜308a、308b、308d上形成導電膜309(參照圖13A)。
例如，可以藉由濺射法形成導電膜309。
接著，藉由將導電膜309加工為所希望的區域，形成導電膜310a、310b、310c、310d、310e。另外，藉由第三圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜310a、310b、310c、310d、310e(參照圖13B)。
接著，以覆蓋絕緣膜306、氧化物半導體膜308a、308b、308d以及導電膜310a、310b、310c、
310d、310e的方式形成絕緣膜311(參照圖13C)。
絕緣膜311可以使用與實施方式1所示的氧化物絕緣膜23及氧化物絕緣膜24同樣的條件層疊形成。如實施方式1所示，藉由邊加熱邊形成氧化物絕緣膜23，使氧化物半導體膜308a、308b、308d中的氫、水等脫離，由此可以形成被高度純化的氧化物半導體膜。
接著，藉由將絕緣膜311加工為所希望的區域，形成絕緣膜312及開口部362。此外，藉由第四圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜311及開口部362(參照圖14A)。
另外，以使氧化物半導體膜308d的表面露出的方式形成開口部362。作為開口部362的形成方法，例如可以採用乾蝕刻法。但是，對於開口部362的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。
然後，與實施方式1同樣地進行加熱處理，使絕緣膜311中的氧的一部分移動到氧化物半導體膜308a、308b中，可以減少氧化物半導體膜308a、308b中的氧缺損量。
接著，在絕緣膜312及氧化物半導體膜308d上形成絕緣膜313(參照圖14B)。
作為絕緣膜313，較佳為使用防止來自外部的雜質諸如氧、氫、水、鹼金屬、鹼土金屬等擴散到氧化物
半導體膜中的材料，更佳為使用包含氫的材料，典型地可以使用包含氮的無機絕緣材料，例如氮化絕緣膜。絕緣膜313例如可以藉由CVD法形成。
絕緣膜314是由防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，該材料還包含氫。由此，當絕緣膜314的氫擴散到氧化物半導體膜308d中時，在該氧化物半導體膜308d中氫和氧鍵合而生成作為載子的電子。其結果是，氧化物半導體膜308d的導電性提高，且氧化物半導體膜308d成為具有導電性的膜308c。
此外，上述氮化矽膜較佳為在高溫下形成以提高阻擋性，例如在100℃以上且400℃以下的基板溫度下或者在300℃以上且400℃以下的基板溫度下進行加熱來形成。另外，因為當在高溫下進行成膜時，可能氧從用作氧化物半導體膜308a、308b的氧化物半導體脫離，因此載子濃度上升，所以採用不發生這種現象的溫度。
接著，藉由將絕緣膜313加工為所希望的區域，形成絕緣膜314及開口部364a、364b、364c、364d(參照圖10)。此外，藉由第五圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314及開口部364a、364b、364c(參照圖14C)。
此外，開口部364a以使導電膜304b的表面露出的方式形成。開口部364b以使導電膜310c露出的方
式形成。開口部364c以使導電膜310e露出的方式形成。開口部364d以使導電膜304c露出的方式形成。
此外，作為開口部364a、364b、364c、364d的形成方法例如可以使用乾蝕刻法。注意，對於開口部364a、364b、364c、364d的形成方法不侷限於此而也可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。
接著，以覆蓋開口部364a、364b、364c、364d的方式在絕緣膜314上形成導電膜315(參照圖15A)。
導電膜315例如可以藉由濺射法形成。
接著，藉由將導電膜315形成為所希望的區域，形成透光導電膜316a、316b及導電膜316c。另外，藉由第六圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、316b及導電膜316c(參照圖15B)。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。另外，在本實施方式所示的製程中藉由第一圖案化至第六圖案化，即使用六個遮罩，來同時形成電晶體及電容元件。
另外，在本實施方式中，使絕緣膜314所包含的氫擴散到氧化物半導體膜308d來提高氧化物半導體膜308d的導電性。也可以藉由使用遮罩覆蓋氧化物半導體膜308a、308b，並對氧化物半導體膜308d添加雜質，典型的是氫、硼、磷、錫、銻、稀有氣體元素、鹼金屬、
鹼土金屬等，從而提高氧化物半導體膜308d的導電性。作為對氧化物半導體膜308d添加氫、硼、磷、錫、銻、稀有氣體元素等的方法，有離子摻雜法、離子植入法等。另一方面，作為對氧化物半導體膜308d添加鹼金屬、鹼土金屬等的方法，有使氧化物半導體膜308d暴露於包含該雜質的溶液的方法。
接著，下面說明在與基板302對置地設置的基板342上形成的結構。
首先，準備基板342。作為基板342可以援用基板302的材料。接著，在基板342上形成遮光膜344、有色膜346(參照圖16A)。
在所希望的位置上使用各種材料並採用印刷法、噴墨法、使用光微影技術的蝕刻法等分別形成遮光膜344及有色膜346。
接著，在遮光膜344及有色膜346上形成絕緣膜348(參照圖16B)。
作為絕緣膜348，例如可以使用丙烯酸樹脂、環氧樹脂、聚醯亞胺等有機絕緣膜。藉由形成絕緣膜348，例如可以抑制有色膜346所包含的雜質等擴散到液晶層320一側。注意，絕緣膜348是不一定需要設置的，也可以採用不形成絕緣膜348的結構。
接著，在絕緣膜348上形成導電膜350(參照圖16C)。作為導電膜350可以援用導電膜315的材料。
形成在基板342上的結構可以藉由上述製程
完成。
接著，在基板302及基板342上，更詳細地說，在形成在基板302上的絕緣膜314、透光導電膜316a、316b及在形成在基板342上的導電膜350上，分別形成配向膜318及配向膜352。配向膜318、配向膜352可以藉由摩擦法、光配向法等形成。然後，在基板302與基板342之間形成液晶層320。作為液晶層320的形成方法，可以採用分配器法(滴落法)或在將基板302和基板342貼合之後利用毛細現象來注入液晶的注入法。
藉由上述製程可以製造圖11所示的顯示裝置。
另外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
〈變形例1〉
對將液晶元件用於像素100的液晶顯示裝置的變形例進行說明。在圖11所示的液晶顯示裝置中，具有導電性的膜308c與絕緣膜314接觸，也可以採用與絕緣膜305接觸的結構。在此情況下，由於不需要圖14A至圖14C所示那樣的開口部362，所以可以減少透光導電膜316a、316b表面的步階。由此，可以減少包含在液晶層320中的液晶材料的配向無序。另外，可以製造對比度高的半導體裝置。
為了形成上述那樣的結構，在圖12B中，在
形成氧化物半導體膜307之前對絕緣膜306選擇性地進行蝕刻，使絕緣膜305的一部分露出即可。
〈變形例2〉
在本實施方式及變形例中，也可以在絕緣膜314、透光導電膜316a、316b或導電膜316c與配向膜318之間設置丙烯酸樹脂、環氧樹脂、聚醯亞胺等有機絕緣膜。由於丙烯酸樹脂等有機絕緣膜的平坦性高，所以可以減少透光導電膜316b表面的步階。由此，可以減少包含在液晶層320中的液晶材料的配向無序。另外，可以製造對比度高的半導體裝置。
實施方式5
在本實施方式中，對能夠用於包含在上述實施方式所說明的半導體裝置中的電晶體的氧化物半導體膜的一個方式進行說明。
氧化物半導體膜可以由如下氧化物半導體構成：單晶結構的氧化物半導體(以下，稱為單晶氧化物半導體)、多晶結構的氧化物半導體(以下，稱為多晶氧化物半導體)、微晶結構的氧化物半導體(以下，稱為微晶氧化物半導體)及非晶結構的氧化物半導體(以下，稱為非晶氧化物半導體)中的一種以上；CAAC-OS膜；非晶氧化物半導體及具有晶粒的氧化物半導體。以下對單晶氧化物半導體、CAAC-OS、多晶氧化物半導體、微晶氧化物
半導體以及非晶氧化物半導體進行說明。
〈單晶氧化物半導體〉
單晶氧化物半導體膜是雜質濃度低且缺陷態密度低(氧缺損少)的氧化物半導體膜。由此，可以降低載子密度。因此，使用單晶氧化物半導體膜的電晶體很少成為常開啟電特性。此外，因為單晶氧化物半導體膜的雜質濃度低且缺陷態密度低，所以載子陷阱有時變少。因此，使用單晶氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。
注意，氧化物半導體膜的缺陷越少其密度越高。氧化物半導體膜的結晶性越高其密度越高。氧化物半導體膜的氫等雜質的濃度越低其密度越高。單晶氧化物半導體膜的密度比CAAC-OS膜的密度高。CAAC-OS膜的密度比微晶氧化物半導體膜的密度高。多晶氧化物半導體膜的密度比微晶氧化物半導體膜的密度高。微晶氧化物半導體膜的密度比非晶氧化物半導體膜的密度高。
〈CAAC-OS〉
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一。包括在CAAC-OS膜中的結晶部具有c軸配向性。在平面TEM影像中，包括在CAAC-OS膜中的結晶部的面積為2500nm2以上、5μm2以上或1000μm2以上；在剖面TEM影像中，該結晶部的含量為50%以上、80%以上或
95%以上，則成為其物理性質類似於單晶的薄膜。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶與結晶之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。在本說明書中，“平行”是指兩條直線所形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。“垂直”是指兩條直線所形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
此外，在對CAAC-OS膜進行電子繞射時，觀察到表示配向性的斑點(亮點)。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZn氧化物的(00x)面(x為整數)，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZn氧化物的結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZn氧化物的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的配向在不同的結晶部之間沒有規律性，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的a-b面平行的面。
結晶是在形成CAAC-OS膜時或在進行加熱處
理等晶化處理時形成的。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由於CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，還有如下情況：當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以CAAC-OS膜中的結晶度根據區域而不同。
當利用out-of-plane法分析CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶部。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，某一種元素如矽等與氧的鍵合力比包括在氧化物半導體膜中的金屬元素與氧的鍵合力強，該元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑
(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時成為載子陷阱或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時像固定電荷那樣動作。所以，採用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
〈多晶氧化物半導體〉
在使用TEM觀察的多晶氧化物半導體膜的影像中，
可以觀察到晶粒。多晶氧化物半導體膜所包括的晶粒例如在使用TEM的觀察影像中，在大多數情況下，粒徑為2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。此外，例如在使用TEM觀察的多晶氧化物半導體膜的影像中，有時可以確認到晶界。
多晶氧化物半導體膜具有多個晶粒，該多個晶粒有時晶體配向不同。此外，例如在使用XRD裝置並採用out-of-plane法對多晶氧化物半導體膜進行分析時，有時出現一個或多個峰值。例如，在多晶的IGZO膜中，有時出現表示配向的2θ為31°附近的峰值或表示多種配向的多個峰值。
因為多晶氧化物半導體膜具有高結晶性，所以有時具有高電子移動率。因此，使用多晶氧化物半導體膜的電晶體具有高場效移動率。但是，多晶氧化物半導體膜有時在晶界產生雜質的偏析。多晶氧化物半導體膜的晶界成為缺陷能階。由於多晶氧化物半導體膜的晶界有時成為載子發生源、陷阱能階，因此有時與使用CAAC-OS膜的電晶體相比，使用多晶氧化物半導體膜的電晶體的電特性變動大，且可靠性低。
〈微晶氧化物半導體〉
在使用TEM觀察的微晶氧化物半導體膜的影像中，有時不能明確地觀察到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm
以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。例如，在使用TEM觀察nc-OS膜時，有時不能明確地確認到晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(也稱為選區電子繞射)時，觀察到類似於光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到斑點。在對nc-OS膜進行奈米束電子繞射時，還有時觀察到如圓圈那樣的(環狀的)亮度高的區域。在對nc-OS膜進行奈米束電子繞射時，還有時還觀察到環狀的區域內的多個斑點。
圖17示出對具有nc-OS膜的樣本以改變測量位置的方式進行了奈米束電子繞射的例子。在此，將樣本
沿著垂直於nc-OS膜的被形成面的方向截斷，使其厚度減薄以使其厚度為10nm以下。在此，使電子束徑為1nm的電子線從垂直於樣本的截斷面的方向入射。從圖17可知，藉由對具有nc-OS膜的樣本進行奈米束電子繞射可以獲得表示晶面的繞射圖案，但是觀察不到特定方向上的晶面的配向性。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式6
雖然上述實施方式所公開的氧化物半導體膜可以利用濺射法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：
將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適合用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等各種膜，例如，當形成InGaZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。另外，三甲基
銦的化學式為In(CH3)3。另外，三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式所示的結構、方法等適當地組合並實施。
實施例1
在本實施例中，對電晶體的Vg-Id特性以及
閘極BT應力測試的測量結果進行說明。
在本實施例中，製造本發明的一個方式的樣本1至樣本3以及比較用樣本4至樣本6。首先，對樣本1的製程進行說明。參照圖18A至圖18C說明本發明的一個方式的樣本1至樣本3，參照圖19A至圖19C說明比較用樣本4至樣本6。
(樣本1)
樣本1包括：基板511；基板511上的閘極電極515；基板511及閘極電極515上的閘極絕緣膜517；設置在閘極絕緣膜517上且重疊於閘極電極515的區域中的氧化物半導體膜518；閘極絕緣膜517及氧化物半導體膜518上的一對電極521、522；氧化物半導體膜518及一對電極521、522上的保護膜526；以及設置在保護膜526上且重疊於閘極電極515的區域中的背閘極電極527(參照圖18A至圖18C)。
將保護膜526形成為氧化物絕緣膜523、氧化物絕緣膜524及氮化物絕緣膜525的三層疊層結構。另外，如圖18B所示，背閘極電極527的兩個端部與閘極電極515的兩個端部大致一致。此外，如圖18C所示，背閘極電極527以隔著保護膜526覆蓋氧化物半導體膜518的方式形成。
接著，以下示出圖18A至圖18C所示的樣本1的製造方法。
首先，作為基板511使用玻璃基板，在基板511上形成閘極電極515。
利用濺射法形成厚度為200nm的鎢膜，利用光微影製程在該鎢膜上形成遮罩，使用該遮罩對該鎢膜的一部分進行蝕刻，由此形成閘極電極515。
接著，在閘極電極515上形成閘極絕緣膜517。
層疊厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜來形成閘極絕緣膜517。
此外，將氮化矽膜形成為第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層疊層結構。
在如下條件下形成第一氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮及流量為100sccm的氨氣體，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率，將其厚度設定為50nm。在如下條件下形成第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮及流量為2000sccm的氨氣體，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率，將其厚度設定為300nm。在如下條件下形成第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷及流量為5000sccm的氮，向電漿CVD設備的處理室內供應該源氣體，將處理室內的
壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率，將其厚度設定為50nm。另外，將形成第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃。
在如下條件下形成氧氮化矽膜：作為源氣體使用流量為20sccm的矽烷以及流量為3000sccm的一氧化二氮，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為40Pa，使用27.12MHz的高頻電源供應100W的功率。另外，將形成氧氮化矽膜時的基板溫度設定為350℃。
接著，形成隔著閘極絕緣膜517與閘極電極515重疊的氧化物半導體膜518。
在此，藉由濺射法在閘極絕緣膜517上形成厚度為35nm的氧化物半導體膜。
在如下條件下形成氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=3：1：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為100sccm的氧作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。另外，將形成氧化物半導體膜時的基板溫度設定為170℃。
接著，形成與氧化物半導體膜518接觸的一對電極521、522。
在此，在閘極絕緣膜517及氧化物半導體膜518上形成導電膜。作為該導電膜，在厚度為50nm的鎢
膜上形成厚度為400nm的鋁膜，並在該鋁膜上形成厚度為200nm的鈦膜。接著，藉由光微影製程在該導電膜上形成遮罩，使用該遮罩對該導電膜的一部分進行蝕刻，由此形成一對電極521、522。
接著，將基板移動到被減壓後的處理室中，在以350℃加熱之後，使用27.12MHz的高頻電源向設置於處理室中的上部電極供應150W的高頻功率，並將氧化物半導體膜518暴露於一氧化二氮氛圍下產生的氧電漿中。
接著，在氧化物半導體膜518及一對電極521、522上形成保護膜526。在此，作為保護膜526，形成氧化物絕緣膜523、氧化物絕緣膜524及氮化物絕緣膜525。
首先，在進行上述氧電漿處理之後，以不暴露於大氣的方式連續地形成氧化物絕緣膜523以及氧化物絕緣膜524。作為氧化物絕緣膜523形成厚度為50nm的氧氮化矽膜，作為氧化物絕緣膜524形成厚度為400nm的氧氮化矽膜。
氧化物絕緣膜523利用電漿CVD法在如下條件下形成：使用流量為20sccm的矽烷及流量為3000sccm的一氧化二氮作為源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為350℃，並向平行平板電極供應100W的高頻功率。
氧化物絕緣膜524利用電漿CVD法在如下條
件下形成：使用流量為160sccm的矽烷及流量為4000sccm的一氧化二氮作為源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，並向平行平板電極供應1500W的高頻功率。利用上述條件可以形成包含超過化學計量組成的氧且在被加熱時氧的一部分脫離的氧氮化矽膜。
接著，在進行加熱處理以從氧化物絕緣膜523及氧化物絕緣膜524中使水、氮、氫等脫離的同時，使氧化物絕緣膜524中的氧的一部分供應給氧化物半導體膜518。在此，在氮及氧的氛圍下以350℃進行1小時的加熱處理。
接著，在氧化物絕緣膜524上形成厚度為100nm的氮化物絕緣膜525。氮化物絕緣膜525利用電漿CVD法在如下條件下形成：使用流量為50sccm的矽烷及流量為5000sccm的氮及流量為100sccm的氨氣體作為源氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，並向平行平板電極供應1000W的高頻功率。
接著，在保護膜526上形成氧化物絕緣膜(未圖示)。在此，氧化物絕緣膜利用電漿CVD法在如下條件下形成：使用流量為200sccm的有機矽烷氣體的矽酸乙酯(TEOS：化學式Si(OC2H5)4)及流量為10000sccm的氧作為源氣體，將處理室的壓力設定為175Pa，將基板溫度設定為350℃，並向平行平板電極供應3300W的高頻功率。
接著，在保護膜526上的氧化物絕緣膜上形成背閘極電極527。在此，作為背閘極電極527，利用濺射法形成厚度為100nm的氧化銦-氧化錫化合物(ITO-SiO2)的導電膜。另外，用於該導電膜的靶材的成分比為In2O3：SnO2：SiO2=85：10：5[wt%]。之後，在氮氛圍下進行250℃、1小時的加熱處理。
藉由上述製程製造本實施例的樣本1。
(樣本2)
樣本2與樣本1不同之處是氧化物半導體膜518的結構。明確而言，樣本2的氧化物半導體膜518具有第一氧化物半導體膜和第二氧化物半導體膜的疊層結構。
首先，在如下條件下形成第一氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=3：1：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為100sccm的氧作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。
接著，在真空中在第一氧化物半導體膜上連續形成第二氧化物半導體膜。在如下條件下形成第二氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：3：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為30sccm的氧及流量為270sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。另外，將形成第一氧化物半導體膜及第二氧化物半導體膜時的基板溫
度設定為170℃。
由於樣本2的除了氧化物半導體膜518之外的結構與樣本1相同，所以在形成樣本2時可以援用關於樣本1的記載。
(樣本3)
樣本3與樣本1不同之處是氧化物半導體膜518的結構。明確而言，樣本3的氧化物半導體膜518具有第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜的疊層結構。
首先，在如下條件下形成第一氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：3：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為30sccm的氧及流量為270sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。
接著，在真空中在第一氧化物半導體膜上連續形成第二氧化物半導體膜。在如下條件下形成第二氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=3：1：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為100sccm的氧及流量為100sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。
接著，在真空中在第二氧化物半導體膜上連續形成第三氧化物半導體膜。在如下條件下形成第三氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：3：2(原子數
比)的靶材，向濺射裝置的處理室內供應流量為30sccm的氧及流量為270sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。另外，將形成第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜時的基板溫度設定為170℃。
由於樣本3的除了氧化物半導體膜518之外的結構與樣本1相同，所以在形成樣本3時可以援用關於樣本1的記載。
(樣本4)
樣本4包括：基板511；基板511上的閘極電極515；基板511及閘極電極515上的閘極絕緣膜517；設置在閘極絕緣膜517上且重疊於閘極電極515的區域中的氧化物半導體膜518；閘極絕緣膜517及氧化物半導體膜518上的一對電極521、522；氧化物半導體膜518及一對電極521、522上的保護膜526；以及設置在保護膜526上且重疊於閘極電極515的區域中的背閘極電極528(參照圖19A至圖19C)。
將保護膜526形成為氧化物絕緣膜523、氧化物絕緣膜524及氮化物絕緣膜525的三層疊層結構。另外，如圖19B所示，背閘極電極528以位於氧化物半導體膜518的兩個端部的內側的方式形成。此外，如圖19C所示，背閘極電極528以隔著保護膜526位於氧化物半導體膜518的內側的方式形成。注意，在圖19C中，背閘極電
極528的一個端部超過氧化物半導體膜518而延伸。
接著，以下示出圖19A至圖19C所示的樣本4的製造方法。
到保護膜526的形成可以與上述樣本1的製程同樣地進行。
接著，在保護膜526上形成氧化物絕緣膜(未圖示)。在此，氧化物絕緣膜利用電漿CVD法在如下條件下形成：使用流量為200sccm的有機矽烷氣體的矽酸乙酯(TEOS：化學式Si(OC2H5)4)及流量為10000sccm的氧作為源氣體，將處理室的壓力設定為175Pa，將基板溫度設定為350℃，並向平行平板電極供應3300W的高頻功率。
接著，在保護膜526上的氧化物絕緣膜上形成背閘極電極527。在此，作為背閘極電極527，利用濺射法形成厚度為100nm的氧化銦-氧化錫化合物(ITO-SiO2)的導電膜。另外，用於該導電膜的靶材的成分比為In2O3：SnO2：SiO2=85：10：5[wt%]。之後，在氮氛圍下進行250℃、1小時的加熱處理。
藉由上述製程製造本實施例的樣本4。
(樣本5)
樣本5與樣本4不同之處是氧化物半導體膜518的結構。明確而言，樣本5的氧化物半導體膜518具有第一氧化物半導體膜和第二氧化物半導體膜的疊層結構。
首先，在如下條件下形成第一氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=3：1：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為100sccm的氧及流量為100sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。
接著，在真空中在第一氧化物半導體膜上連續形成第二氧化物半導體膜。在如下條件下形成第二氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：3：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為30sccm的氧及流量為270sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。另外，將形成第一氧化物半導體膜及第二氧化物半導體膜時的基板溫度設定為170℃。
由於樣本5的除了氧化物半導體膜518之外的結構與樣本4相同，所以在形成樣本5時可以援用關於樣本4的記載。
(樣本6)
樣本6與樣本4不同之處是氧化物半導體膜518的結構。明確而言，樣本6的氧化物半導體膜518具有第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜的疊層結構。
首先，在如下條件下形成第一氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：3：2(原子數比)的靶
材，向濺射裝置的處理室內供應流量為30sccm的氧及流量為270sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。
接著，在真空中在第一氧化物半導體膜上連續形成第二氧化物半導體膜。在如下條件下形成第二氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=3：1：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為100sccm的氧及流量為100sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。
接著，在真空中在第二氧化物半導體膜上連續形成第三氧化物半導體膜。在如下條件下形成第三氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：3：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為30sccm的氧及流量為270sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。另外，將形成第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜時的基板溫度設定為170℃。
由於樣本6的除了氧化物半導體膜518之外的結構與樣本4相同，所以可以援用關於樣本4的記載。
另外，上述製造的樣本1至樣本6是通道長度(L)為6μm，通道寬度(W)為50μm的電晶體。
〈Vg-Id特性〉
接著，測量樣本1至樣本6的電晶體的Vg-Id特性的
初期特性。在此，在如下條件下測量流過源極與汲極之間的電流(以下，稱為汲極電流)的變化特性，即Vg-Id特性：將基板溫度設定為25℃，將源極與汲極之間的電位差(以下，稱為汲極電壓)設定為1V、10V，並使源極與閘極之間的電位差(以下，稱為閘極電壓)在-15V至+20V的範圍內變化。
〈閘極BT應力測試〉
接著，對初始特性的測量結束之後的樣本1至樣本6進行閘極BT應力測試(以下稱為GBT測試)。在此，GBT測試的條件為如下：基板溫度為60℃；測量環境為暗室下(dark環境下)；閘極電壓為+30V；以及對樣本1至樣本6施加應力一個小時。GBT測試是一種加速測試，它可以在短時間內評價由於使用很長時間而發生的電晶體的特性變化(即，隨時間變化)。GBT測試前後的電晶體的特性的變動量是用於檢查可靠性的重要的指標。
圖20A至圖21C示出各樣本的電晶體的Vg-Id特性及GBT測試之後的Vg-Id特性。圖20A示出樣本1的初始特性及GBT測試之後的特性結果，圖20B示出樣本2的初始特性及GBT測試之後的特性結果，圖20C示出樣本3的初始特性及GBT測試之後的特性結果，圖21A示出樣本4的初始特性及GBT測試之後的特性結果，圖21B示出樣本5的初始特性及GBT測試之後的特性結果，圖21C示出樣本6的初始特性及GBT測試之後
的特性結果。
此外，在圖20A至圖21C所示的各圖表中，橫軸表示閘極電壓Vg，第一縱軸表示汲極電流Id，第二縱軸表示場效移動率表示μFE。
此外，橫軸表示-15V至20V的電壓範圍。此外，實線表示汲極電壓Vd為1V、10V時的初始特性的Vg-Id特性以及閘極電壓Vg為10V時的與閘極電壓相對應的初始特性的場效移動率。虛線表示汲極電壓Vd為1V、10V時的GBT測試之後的Vg-Id特性以及閘極電壓Vg為10V時的與閘極電壓相對應的GBT測試之後的場效移動率。另外，該場效移動率為各樣本的飽和區域中的結果。
在各樣本中，在基板上製造具有相同結構的20個電晶體。在圖20A至圖21C所示的圖表中同時示出20個電晶體的資料。
從圖20A至圖21C可知，在樣本1至樣本6中的以實線表示的初始特性中能夠獲得良好的開關特性。另一方面，在樣本1至樣本3表示的以虛線表示的GBT測試之後的特性中，沒有初始特性的變動或者初期特性的變動極少(虛線大致與實線重疊地圖示)。但是，在圖21A至圖21C所示的樣本4至樣本6中，確認到以實線表示的初始特性與以虛線表示的GBT測試之後的特性之間的大變動。明確而言，在GBT測試之後上升電壓漂移到負方向。另外，具有在使閘極電壓(Vg)從負方向變化到
正方向時階段性地變化的兩個峰值。
本發明的一個方式的樣本1至樣本3與比較用樣本4至樣本6之間的主要的結構差異是背閘極電極(背閘極電極527及背閘極電極528)的形狀。在本發明的一個方式的樣本1至樣本3中，背閘極電極527覆蓋氧化物半導體膜518並重疊於閘極電極515的端部。換言之，樣本1至樣本3具有氧化物半導體膜518的通道部的側面由其上下的閘極電極(閘極電極515及背閘極電極527)覆蓋的結構。換言之，樣本1至樣本3具有在氧化物半導體膜518的通道部的側面的外周部中其上下的閘極電極(閘極電極515及背閘極電極527)隔著介電體(閘極絕緣膜517及保護膜526)相對的結構。
另一方面，在比較用樣本4至樣本6中，背閘極電極528位於氧化物半導體膜518的兩個端部的內側。
在GBT測試之後，在氧化物半導體膜518的通道部側面的外周部中容易形成寄生通道。然而，本發明的一個方式的樣本1至樣本3具有氧化物半導體膜518的通道部側面的外周部由其上下的閘極電極(閘極電極515及背閘極電極527)覆蓋的結構。由此，其上下的閘極電極可以防止在氧化物半導體膜518的通道部側面的外周部中有可能產生的寄生通道，或者可以降低寄生通道的影響。
實施例2
在本實施例中，說明根據GBT測試之後的劣化特性的裝置的壽命推測。
在本實施例中，製造本發明的一個方式的樣本7。此外，將樣本8至樣本10用作比較例。參照圖22A至圖22C說明本發明的一個方式的樣本7，參照圖23A至圖24C說明比較用樣本8至樣本10。
(樣本7)
樣本7包括：基板511；基板511上的閘極電極515；基板511及閘極電極515上的閘極絕緣膜517；設置在閘極絕緣膜517上且重疊於閘極電極515的區域中的氧化物半導體膜518；閘極絕緣膜517及氧化物半導體膜518上的一對電極521、522；氧化物半導體膜518及一對電極521、522上的保護膜526；以及設置在保護膜526上且重疊於閘極電極515的區域中的背閘極電極527(參照圖22A至圖22C)。
將保護膜526形成為氧化物絕緣膜523、氧化物絕緣膜524及氮化物絕緣膜525的三層疊層結構。另外，如圖22B所示，背閘極電極527的兩個端部與閘極電極515的兩個端部大致一致。此外，如圖22C所示，背閘極電極527以隔著保護膜526覆蓋氧化物半導體膜518的方式形成。
注意，圖22A至圖22C所示的樣本7的製造
方法與實施例1所示的樣本1的製造方法相同。因此，樣本7的製造方法可以援用樣本1的製造方法。
(樣本8)
樣本8包括：基板511；基板511上的閘極電極515；基板511及閘極電極515上的閘極絕緣膜517；設置在閘極絕緣膜517上且重疊於閘極電極515的區域中的氧化物半導體膜518；設置在氧化物半導體膜518上且具有到達氧化物半導體膜518的一對開口部550、552的保護膜540；設置在保護膜540上且接觸於氧化物半導體膜518的一對電極521、522；保護膜540及一對電極521、522上的保護膜542；以及設置在保護膜542上且重疊於閘極電極515的區域中的背閘極電極544(參照圖23A至圖23C)。
此外，如圖23B所示，背閘極電極544的端部位於閘極電極515的兩個端部的內側。此外，如圖23C所示，背閘極電極544隔著保護膜540、542覆蓋氧化物半導體膜518。
以下示出圖23A至圖23C所示的樣本8的結構。
在基板511上包括閘極電極515。閘極電極515是厚度為30nm的Mo-Ti膜和厚度為315nm的Cu膜的疊層膜。
在閘極電極515上包括閘極絕緣膜517。閘極
絕緣膜517是厚度為30nm的氮化矽膜和厚度為400nm的氧化矽膜的疊層膜。
在閘極絕緣膜517上包括氧化物半導體膜518。氧化物半導體膜518是厚度為50nm的IGZO膜。
在氧化物半導體膜518上包括具有開口部550、552的保護膜540。保護膜540是厚度為100nm的氧化矽膜。
在保護膜540上包括以覆蓋開口部550、552的方式形成的一對電極521、522。電極521、522是厚度為30nm的Mo-Ti膜和厚度為425nm的Cu膜的疊層膜。
在保護膜540及電極521、522上包括保護膜542。保護膜542是厚度為325nm的氧化矽膜。
在保護膜542上包括背閘極電極544。背閘極電極544是厚度為30nm的Mo-Ti膜和厚度為10nm的ITO膜的疊層膜。
(樣本9)
樣本9包括：基板511；基板511上的閘極電極515；基板511及閘極電極515上的閘極絕緣膜517；設置在閘極絕緣膜517上且重疊於閘極電極515的區域中的氧化物半導體膜518；閘極絕緣膜517及氧化物半導體膜518上的一對電極521、522；氧化物半導體膜518及一對電極521、522上的保護膜526(參照圖24A至圖24C)。
將保護膜526形成為氧化物絕緣膜523、氧化物絕緣膜524及氮化物絕緣膜525的三層疊層結構。
此外，樣本9與樣本7不同之處是在樣本9中不設置有背閘極電極。
以下示出圖24A至圖24C所示的樣本9的製造方法。
在基板511上形成閘極電極515。作為閘極電極515，使用厚度為10nm的鎢膜。
接著，在閘極電極515上形成閘極絕緣膜517。層疊厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜來形成閘極絕緣膜517。
接著，在閘極絕緣膜517上形成氧化物半導體膜518。作為氧化物半導體膜518，使用厚度為35nm的IGZO膜。該IGZO膜使用In：Ga：Zn=1：1：1(原子數比)的靶材形成。
接著，在氧化物半導體膜518上形成一對電極521、522。作為電極521、522，使用厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為200nm的鈦膜的疊層膜。
接著，在氧化物半導體膜518及電極521、522上形成保護膜526。作為保護膜526，使用厚度為50nm的氧氮化矽膜、厚度為400nm的氧氮化矽膜及厚度為100nm的氮化矽膜。以350℃的基板溫度形成厚度為50nm的氧氮化矽膜。以220℃的基板溫度形成厚度為
400nm的氧氮化矽膜及厚度為100nm的氮化矽膜。
藉由上述製程製造樣本9。
(樣本10)
樣本10與上述樣本9不同之處是氧化物半導體膜518及形成氧化物半導體膜518之後的熱處理。
明確而言，樣本10的氧化物半導體膜518具有第一氧化物半導體膜和第二氧化物半導體膜的疊層結構。作為第一氧化物半導體膜，使用厚度為35nm的IGZO膜。第一氧化物半導體膜使用In：Ga：Zn=1：1：1(原子數比)的靶材形成。另外，作為第二氧化物半導體膜，使用厚度為20nm的IGZO膜。第二氧化物半導體膜使用In：Ga：Zn=1：3：2(原子數比)的靶材形成。
另外，在形成樣本10的氧化物半導體膜518之後，在氮氛圍中以450℃進行一個小時的加熱處理。
藉由上述製程製造樣本10。注意，因為除了樣本10的上述製程之外樣本10的製程與樣本9的製程相同，所以可以援用上述記載製造樣本10。
另外，樣本7、樣本9及樣本10的電晶體的通道長度(L)為6μm、通道寬度(W)為50μm。另外，樣本8的電晶體的通道長度(L)為10.2μm、通道寬度(W)為82.6μm。
〈根據正GBT測試的裝置的壽命推測〉
接著，對上述製造的樣本7至樣本10進行正GBT測試。在此，GBT應力測試的條件為如下：基板溫度為60℃；測量環境為暗室下(dark環境下)；閘極電壓為+30V；以及根據該條件設定應力時間。
在樣本7、樣本9及樣本10中，在應力時間為100秒、500秒、1500秒、2000秒、3600秒的條件下測量臨界電壓的變動量。此外，在樣本8中，在應力時間為100秒、300秒、600秒、1000秒、1800秒、3600秒的條件下測量臨界電壓的變動量。
圖25示出樣本7至樣本10中的各應力時間的臨界電壓的變動量及從各變動量獲得的近似曲線。注意，圖25所示的近似曲線都是乘方近似線。另外，圖25是雙對數圖表，在圖25中橫軸示出以對數表示的應力時間，而縱軸示出以對數表示的臨界電壓的變動量(△Vth)。注意，在圖25所示的雙對數圖表中，橫軸與縱軸的對數刻度的間隔相等。
由圖25所示的結果可知，在本發明的一個方式的樣本7中，由以對數表示的相應於應力時間的臨界電壓的變動量的乘方近似線與臨界電壓的變動量為0V時的直線而成的角度為17°附近。另外，應力時間為0.1小時的情況下的臨界電壓的變動量為0.06V附近。此外，樣本7的乘方近似線的傾斜度為0.3119V/hr。
在比較用樣本8中，由以對數表示的相應於應力時間的臨界電壓的變動量的乘方近似線與臨界電壓的
變動量為0V時的直線而成的角度為31°附近。另外，應力時間為0.1小時的情況下的臨界電壓的變動量為0.05V附近。此外，樣本8的乘方近似線的傾斜度為0.5993V/hr。
在比較用樣本9中，由以對數表示的相應於應力時間的臨界電壓的變動量的乘方近似線與臨界電壓的變動量為0V時的直線而成的角度為24°附近。另外，應力時間為0.1小時的情況下的臨界電壓的變動量為0.4V附近。此外，樣本9的乘方近似線的傾斜度為0.41V/hr。
在比較用樣本10中，由以對數表示的相應於應力時間的臨界電壓的變動量的乘方近似線與臨界電壓的變動量為0V時的直線而成的角度為27°附近。另外，應力時間為0.1小時的情況下的臨界電壓的變動量為0.02V附近。此外，樣本10的乘方近似線的傾斜度為0.4153V/hr。
如圖25所示，在本發明的一個方式的樣本7中，由以對數表示的相應於應力時間的臨界電壓的變動量的乘方近似線與臨界電壓的變動量為0V時的直線而成的角度為30°以下，並且，應力時間為0.1小時的情況下的臨界電壓的變動量小於0.02V。在具有上述角度和臨界電壓的變動量的半導體裝置中，臨界電壓的變動量小。由此可知，在本發明的一個方式的樣本7中，藉由由其上下的閘極電極覆蓋氧化物半導體膜的通道形成區的側面，可以降低電晶體的特性的變動量。
Claims (12)
- 一種半導體裝置，包含：電晶體，包含：絕緣表面上的第一閘極電極；重疊於該第一閘極電極的氧化物半導體膜；該第一閘極電極與該氧化物半導體膜之間的第一閘極絕緣膜；電連接於該氧化物半導體膜的一對電極；在該氧化物半導體膜的頂面上並與該氧化物半導體膜的該頂面接觸的第二閘極絕緣膜；以及隔著該第二閘極絕緣膜而重疊於該氧化物半導體膜的第二閘極電極，其中，在相對於對該電晶體施加負載的時間的該電晶體的臨界電壓的變動量的雙對數圖表中，橫軸的對數刻度的間隔和縱軸的對數刻度的間隔相等，其中，在該雙對數圖表中，相對於該時間的該臨界電壓的該變動量的乘方近似線與相對於該時間的該臨界電壓的該變動量為0V的直線之間的角度為30°以下，並且其中，在該雙對數圖表中，當該時間為0.1小時時的該臨界電壓的該變動量小於0.2V。
- 一種半導體裝置，包含：電晶體，包含：絕緣表面上的第一閘極電極；重疊於該第一閘極電極的氧化物半導體膜；該第一閘極電極與該氧化物半導體膜之間的第一閘極絕緣膜；電連接於該氧化物半導體膜的一對電極；在該氧化物半導體膜的頂面上並與該氧化物半導體膜的該頂面接觸的第二閘極絕緣膜；以及隔著該第二閘極絕緣膜而重疊於該氧化物半導體膜的第二閘極電極，其中，在相對於對該電晶體施加負載的時間的該電晶體的臨界電壓的變動量的雙對數圖表中，相對於該時間的該臨界電壓的該變動量的乘方近似線的傾斜度為0.5以下，並且其中，在該雙對數圖表中，當該時間為0.1小時時的該臨界電壓的該變動量小於0.2V。
- 根據申請專利範圍第1或2項之半導體裝置，其中，在該電晶體的通道寬度方向上，該第一閘極電極及該第二閘極電極的每一個的側面超過該氧化物半導體膜的側面而延伸。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該第二閘極電極隔著該第二閘極絕緣膜與該氧化物半導體膜的側面相對。
- 根據申請專利範圍第1或2項之半導體裝置，其中，在該氧化物半導體膜不重疊於該第一閘極電極及該第二閘極電極兩者的區域中，該第一閘極電極隔著位於該第一閘極電極與該第二閘極電極之間的該第一閘極絕緣膜及該第二閘極絕緣膜而與該第二閘極電極相對。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該第一閘極電極與該第二閘極電極電連接。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體膜包含該一對電極中的一個之下的第一部分、該一對電極中的另一個之下的第二部分及該第一部分與該第二部分之間的凹部，其中，該第一部分的厚度大於該凹部的厚度，並且其中，該第二部分的厚度大於該凹部的厚度。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該一對電極之間的間隔為1μm以上且小於4μm。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體膜包含含有In、Zn及選自Al、Ga、Y、Zr、La、Ce和Nd中的元素的氧化物，並且其中，該氧化物半導體膜係使用In的原子數比大於該元素的原子數比的濺射靶材而形成。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該一對電極位於該第一閘極絕緣膜與該氧化物半導體膜之間。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該一對電極位於該第二閘極絕緣膜與該氧化物半導體膜之間。
- 根據申請專利範圍第1或2項之半導體裝置，其中，該負載包括+30V的閘極電壓以及60℃的基板溫度，並且其中，該電晶體係形成在該基板上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-104583 | 2013-05-16 | ||
| JP2013104583 | 2013-05-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201501318A TW201501318A (zh) | 2015-01-01 |
| TWI633666B true TWI633666B (zh) | 2018-08-21 |
Family
ID=51895090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103117140A TWI633666B (zh) | 2013-05-16 | 2014-05-15 | 半導體裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9312392B2 (zh) |
| JP (7) | JP6614759B2 (zh) |
| KR (4) | KR102281277B1 (zh) |
| TW (1) | TWI633666B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003317971A (ja) * | 2002-04-26 | 2003-11-07 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2015195327A (ja) | 2013-06-05 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI688102B (zh) | 2013-10-10 | 2020-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| CN104319279B (zh) * | 2014-11-10 | 2017-11-14 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US9842938B2 (en) * | 2015-03-24 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including semiconductor device |
| CN104779203B (zh) * | 2015-04-23 | 2017-11-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN104865758A (zh) * | 2015-06-09 | 2015-08-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、液晶面板及液晶显示装置 |
| CN105304643A (zh) * | 2015-09-28 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
| JP2020167188A (ja) | 2019-03-28 | 2020-10-08 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
| KR20210069835A (ko) * | 2019-12-04 | 2021-06-14 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
| JP7066672B2 (ja) * | 2019-12-19 | 2022-05-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043377A1 (en) * | 2004-03-12 | 2006-03-02 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US20080073653A1 (en) * | 2006-09-27 | 2008-03-27 | Canon Kabushiki Kaisha | Semiconductor apparatus and method of manufacturing the same |
Family Cites Families (129)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP2002314070A (ja) * | 2001-04-17 | 2002-10-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| KR101019337B1 (ko) | 2004-03-12 | 2011-03-07 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
| JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI445178B (zh) | 2005-01-28 | 2014-07-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101577231B (zh) | 2005-11-15 | 2013-01-02 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| WO2008117739A1 (ja) * | 2007-03-23 | 2008-10-02 | Idemitsu Kosan Co., Ltd. | 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| US8586979B2 (en) | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| KR101497425B1 (ko) | 2008-08-28 | 2015-03-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| KR101547326B1 (ko) | 2008-12-04 | 2015-08-26 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
| TWI529942B (zh) | 2009-03-27 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| EP3236504A1 (en) * | 2009-06-30 | 2017-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN104835850B (zh) * | 2009-07-10 | 2018-10-26 | 株式会社半导体能源研究所 | 半导体器件 |
| WO2011007675A1 (en) * | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011071476A (ja) | 2009-08-25 | 2011-04-07 | Canon Inc | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 |
| WO2011027467A1 (ja) * | 2009-09-04 | 2011-03-10 | 株式会社 東芝 | 薄膜トランジスタ及びその製造方法 |
| CN105448937A (zh) * | 2009-09-16 | 2016-03-30 | 株式会社半导体能源研究所 | 晶体管及显示设备 |
| WO2011068033A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102640272B (zh) * | 2009-12-04 | 2015-05-20 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP5497417B2 (ja) | 2009-12-10 | 2014-05-21 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| KR101777643B1 (ko) * | 2009-12-11 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 논리 회로, 및 cpu |
| JP2011138934A (ja) | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
| KR20230141883A (ko) | 2010-02-05 | 2023-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
| KR20190102090A (ko) | 2010-02-19 | 2019-09-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 및 이를 이용한 표시 장치 |
| KR101748404B1 (ko) * | 2010-04-23 | 2017-06-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR101403409B1 (ko) * | 2010-04-28 | 2014-06-03 | 한국전자통신연구원 | 반도체 장치 및 그 제조 방법 |
| JP5601889B2 (ja) * | 2010-06-08 | 2014-10-08 | 富士フイルム株式会社 | 酸化物薄膜トランジスタアレイ基板および有機ｅｌ表示装置の製造方法 |
| KR102220873B1 (ko) * | 2010-07-02 | 2021-02-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2012038891A (ja) * | 2010-08-06 | 2012-02-23 | Canon Inc | ボトムゲート型薄膜トランジスタ |
| US8759820B2 (en) * | 2010-08-20 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012068597A (ja) * | 2010-09-27 | 2012-04-05 | Toshiba Corp | アクティブマトリクス型有機ｅｌ表示装置およびその駆動方法 |
| CN103339715B (zh) * | 2010-12-03 | 2016-01-13 | 株式会社半导体能源研究所 | 氧化物半导体膜以及半导体装置 |
| CN106960866B (zh) * | 2010-12-17 | 2021-03-12 | 株式会社半导体能源研究所 | 氧化物材料及半导体器件 |
| TWI605590B (zh) * | 2011-09-29 | 2017-11-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP5806905B2 (ja) * | 2011-09-30 | 2015-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2014
- 2014-05-08 US US14/272,867 patent/US9312392B2/en active Active
- 2014-05-13 JP JP2014099421A patent/JP6614759B2/ja active Active
- 2014-05-15 TW TW103117140A patent/TWI633666B/zh active
- 2014-05-15 KR KR1020140058580A patent/KR102281277B1/ko active IP Right Grant
-
2018
- 2018-09-11 JP JP2018169425A patent/JP6580766B2/ja active Active
-
2019
- 2019-08-28 JP JP2019155896A patent/JP6871325B2/ja active Active
- 2019-08-29 JP JP2019156461A patent/JP6812520B2/ja active Active
-
2021
- 2021-04-15 JP JP2021068991A patent/JP7159385B2/ja active Active
- 2021-07-19 KR KR1020210094064A patent/KR102396907B1/ko active IP Right Grant
-
2022
- 2022-05-06 KR KR1020220056064A patent/KR20220066229A/ko not_active Application Discontinuation
- 2022-10-12 JP JP2022163783A patent/JP7479430B2/ja active Active
-
2023
- 2023-09-29 JP JP2023169591A patent/JP2023165982A/ja active Pending
- 2023-11-01 KR KR1020230149177A patent/KR20230156281A/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043377A1 (en) * | 2004-03-12 | 2006-03-02 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US20080073653A1 (en) * | 2006-09-27 | 2008-03-27 | Canon Kabushiki Kaisha | Semiconductor apparatus and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US9312392B2 (en) | 2016-04-12 |
| KR102396907B1 (ko) | 2022-05-13 |
| KR20210093810A (ko) | 2021-07-28 |
| JP6812520B2 (ja) | 2021-01-13 |
| JP2023165982A (ja) | 2023-11-17 |
| JP2021108389A (ja) | 2021-07-29 |
| KR20230156281A (ko) | 2023-11-14 |
| JP7479430B2 (ja) | 2024-05-08 |
| JP2019216266A (ja) | 2019-12-19 |
| JP6614759B2 (ja) | 2019-12-04 |
| KR102281277B1 (ko) | 2021-07-23 |
| JP2014241406A (ja) | 2014-12-25 |
| TW201501318A (zh) | 2015-01-01 |
| JP6871325B2 (ja) | 2021-05-12 |
| JP6580766B2 (ja) | 2019-09-25 |
| JP2022191377A (ja) | 2022-12-27 |
| JP7159385B2 (ja) | 2022-10-24 |
| JP2019024098A (ja) | 2019-02-14 |
| US20140339542A1 (en) | 2014-11-20 |
| KR20220066229A (ko) | 2022-05-24 |
| JP2019216268A (ja) | 2019-12-19 |
| KR20140135651A (ko) | 2014-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI633666B (zh) | 半導體裝置 | |
| TWI679772B (zh) | 半導體裝置 | |
| TWI802017B (zh) | 半導體裝置 | |
| JP2023144004A (ja) | 半導体装置 |