TWI627673B - 具有第一材料與第二材料之結構圖案層的蝕刻方法 - Google Patents

具有第一材料與第二材料之結構圖案層的蝕刻方法 Download PDF

Info

Publication number
TWI627673B
TWI627673B TW105137367A TW105137367A TWI627673B TW I627673 B TWI627673 B TW I627673B TW 105137367 A TW105137367 A TW 105137367A TW 105137367 A TW105137367 A TW 105137367A TW I627673 B TWI627673 B TW I627673B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
target
etching
plasma
Prior art date
Application number
TW105137367A
Other languages
English (en)
Other versions
TW201735155A (zh
Inventor
容候補呈
高明輝
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201735155A publication Critical patent/TW201735155A/zh
Application granted granted Critical
Publication of TWI627673B publication Critical patent/TWI627673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種使用蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，該方法包含：設置具有一結構圖案層、一中性層及一底層的一基板，該結構圖案層包含第一材料及第二材料，且該底層包含矽抗反射（SiARC）層、旋塗碳硬遮罩（CHM）層、氧化物層及目標層；使用第一蝕刻劑氣體混合物執行第一蝕刻製程以選擇性地移除該第一材料及該中性層以形成第一圖案；執行第二蝕刻製程以選擇性地移除該SiARC層以形成第二圖案；執行第三蝕刻製程以選擇性地移除該CHM層以形成第三圖案；同時控制選擇的兩個以上操作變數，其中該第一蝕刻劑氣體包括含氧及含硫氣體。

Description

具有第一材料與第二材料之結構圖案層的蝕刻方法
相關申請案的交互參照：本申請案主張於西元2016年7月19日申請之共同待審理之美國暫時申請案第62/364149號及於西元2015年11月16日申請之美國暫時申請案第62/255770號的優先權，其全部內容於此藉由參照明確地納入本案揭示內容。
本發明關於一種選擇性蝕刻具有第一材料及第二材料之結構圖案層的方法，且更具體而言，關於使用蝕刻劑氣體混合物蝕刻此種具有加強之蝕刻靈敏度的層，其產生目標結構之改善的線邊緣粗糙度(LER)及線寬粗糙度(LWR)。
在半導體元件的生產上，保持成本及性能的競爭性之需求已造成積體電路的元件密度持續提升。為了在半導體積體電路中達成較高整合及微型化，亦須達成在半導體晶圓上所形成之電路圖案的微型化。
光微影術係一種標準技術，用於藉由將遮罩上的幾何形狀及圖案轉移至半導體晶圓的表面以製造半導體積體電路。然而，目前最先進的光微影工具允許最小特徵部尺寸至約25nm。因此，需要新的方法形成更小的特徵部。
具有第一及第二材料之結構圖案層的一種類型係定向自組裝(DSA)層。DSA層包含嵌段共聚物(BCPs)的自組裝，其已被視為一種有潛 力的工具用於將解析度提升至優於單獨使用習知微影方法所獲得數值之更佳數值。嵌段共聚物在奈米製造中係有用的化合物，這是因為它們可在冷卻至低於特定溫度(有序-無序轉變溫度TOD)時進行有序-無序轉變，如此會造成不同化學性質之共聚物嵌段的相分離，而形成數十奈米或甚至小於10nm尺寸的有序、化性不同之區域。該等區域的尺寸及形狀可藉由操控共聚物之不同嵌段類型的分子量及組成而加以控制。區域之間的介面可具有1nm至5nm等級的寬度，且可藉由共聚物嵌段之化學組成的調整而加以操控。
嵌段共聚物在自組裝時可形成諸多不同的相，其係取決於嵌段的體積分率、在每一嵌段類型之內的聚合程度(即：在每個個別嵌段之內的每個個別類型的單體數目)、溶劑的選用性使用、及表面交互作用。當在薄膜中加以應用時，幾何上的侷限可能造成額外的邊界條件，其可能會限制相的數目。一般而言，實際上在自組裝嵌段共聚物的薄膜中會觀察到圓球體(例如：立方堆積)、管柱狀(例如：四角管柱或六角管柱)、及層狀的相(即：具有立方狀、六角狀、或層狀空間填充對稱的自組裝相)，且所觀察到的相類型可能取決於不同聚合物嵌段的相對體積分率。自組裝聚合物相可以平行或垂直基板的對稱軸定向，而對於微影應用而言層狀及管柱狀的相係引人注目的，這是因為它們可分別形成線與間隔的圖案、以及接觸孔陣列，且可當多個區域類型的其中一者係隨後加以蝕刻時提供良好的對比度。
用於將嵌段共聚物的DSA引導至表面之上的二種方法係製圖磊晶法及化學預圖案法(亦稱為化學磊晶法)。在製圖磊晶法中，嵌段共聚物的自我組織(self-organization)係受到基板的拓樸(topological)預圖案化加以引導。自我對準的嵌段共聚物可形成平行線性圖案，具有在由圖案化的基板界定的溝槽中之不同聚合物嵌段區域的相鄰線。例如，若嵌段共聚物係在聚合物鏈中為「帶有A及B嵌段的雙嵌段共聚物」，其中在本質上A係親水性而B係疏水性， 則A嵌段可組裝成「鄰近溝槽側壁形成的區域」(若該側壁本質上亦係親水性)。藉由細分基板上之預圖案間隔的嵌段共聚物圖案，將解析度提高到優於圖案化的基板之解析度。
因此，為了達到由嵌段共聚物的製圖磊晶法及化學磊晶法所提供的優點，需利用新的微影圖案化及DSA技術，其包含在圖案化的工作流程中整合此類材料的能力。一個嵌段共聚物的例子係聚苯乙烯-b-聚(甲基丙烯酸甲酯)(PS-b-PMMA)。然而，當自聚苯乙烯-b-聚(甲基丙烯酸甲酯)(PS-b-PMMA)層移除PMMA部分以留下聚苯乙烯(PS)的圖案時，傳統的蝕刻技術有一些問題。由於兩者材料的有機本質及其相似性，發展有適合蝕刻選擇性的蝕刻化學品已變得具有挑戰性。此外，傳統的蝕刻製程產生根據半導體元件性能要求無法接受的圖案缺陷，諸如線邊緣粗糙度/線寬粗糙度(LER/LWR)。在極端的情況下，由於圖案崩塌，PS的缺陷可為災難性的，這將於下文更詳細地討論。
在未來的方法中，使用乾蝕刻技術選擇性移除一種材料且同時保留其他材料的能力，對於此類圖案化實施方式的成功係當務之急。此外，如上所述，可接受的LER、LWR及蝕刻選擇性係決定用於自對準四重圖案化(SAQP)製程的整合架構之有用性的主要因素。當前方法無法提供隨著對更高密度圖案之需求增加而需要的LER和LWR。此外，亦需要確定氣體之組合及蝕刻劑氣體彼此的相對流率或比例，其提供所需的蝕刻靈敏度且同時保持或改善整合架構的其他度量。總的來說，有需要產生可接受的蝕刻選擇性、LER及LWR結果之受控制的蝕刻技術、製程、蝕刻劑氣體組合及蝕刻劑氣體的比例，其允許當處理較小的特徵部圖案時達成整合目標。
提供一種使用蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，該方法包含：設置具有一結構圖案層、一中性層及一底層的一基板，該結構圖案層包含第一材料及第二材料，且該底層包含矽抗反射塗層(SiARC)、旋塗碳硬遮罩(CHM)層、氧化物層及目標層；使用第一蝕刻劑氣體混合物執行第一蝕刻製程以選擇性地移除該第一材料及該中性層以形成第一圖案；執行第二蝕刻製程以選擇性地移除該SiARC層以形成第二圖案；執行第三蝕刻製程以選擇性地移除該CHM層以形成第三圖案；同時控制選擇的兩個以上操作變數，其中該第一蝕刻劑氣體混合物包括含氧及含硫氣體。
亦包含一種使用圖案化系統在基板上圖案化一層的系統，該系統包含：一電漿蝕刻系統，配置成蝕刻具有一結構圖案層、一中性層及一底層的一基板，該結構圖案層包含第一材料及第二材料，且該底層包含矽抗反射(SiARC)層、旋塗碳硬遮罩(CHM)層、氧化物層及目標層；該電漿蝕刻系統包含：一處理腔室，配置成使用第一蝕刻劑氣體混合物、第二蝕刻劑氣體混合物、第三蝕刻劑氣體混合物處理該基板；一電漿源，配置成使用一自由基分配控制裝置將電漿離子及自由基遞送進中心流及邊緣流；一頂電極及一底電極，耦接至該處理腔室且配置成調整該頂電極至該底電極的空隙；及一主動溫度控制夾盤，配置耦接至該處理腔室的一雙區溫度控制部；以及一控制器，耦接至該電漿蝕刻系統，該控制器配置成控制操作變數以達成整合目標；其中，該第一蝕刻劑氣體混合物包括一含氧氣體、一含硫氣體及一稀釋劑氣體；及其中，該等整合目標包含在1.30至3.30nm之範圍內的目標線邊緣粗糙度(LER)，及在1.70至4.20nm之範圍內的目標線寬粗糙度(LWR)。
100‧‧‧示意圖
102‧‧‧結構圖案層
104‧‧‧輸入基板
106‧‧‧第一材料(第一嵌段共聚物)
108‧‧‧第二材料(第二共聚物)
112‧‧‧中性層
116‧‧‧矽抗反射塗層(SiARC)
120‧‧‧旋塗碳硬遮罩(CHM)層
124‧‧‧氧化物層
128‧‧‧矽層
140‧‧‧示意圖
144‧‧‧基板
148‧‧‧第二共聚物
154‧‧‧中性層
156‧‧‧SiARC層
160‧‧‧旋塗CHM層
164‧‧‧氧化物層
168‧‧‧矽層
180‧‧‧示意圖
182‧‧‧結構圖案層
184‧‧‧基板
186‧‧‧SiARC部分
188‧‧‧CHM部分
194‧‧‧氧化物層
198‧‧‧矽層
200‧‧‧影像
204‧‧‧基板
208‧‧‧線及間隔
210‧‧‧CD
212‧‧‧LWR
214‧‧‧LER
224‧‧‧基板
228‧‧‧線及間隔
230‧‧‧CD
232‧‧‧LWR
234‧‧‧LER
250‧‧‧影像
300‧‧‧影像
304‧‧‧基板
308‧‧‧線及間隔
350‧‧‧影像
360‧‧‧CD
362‧‧‧LWR
364‧‧‧LER
366‧‧‧基板
368‧‧‧線及間隔
370‧‧‧CD
372‧‧‧LWR
374‧‧‧LER
400‧‧‧影像
404‧‧‧基板
408‧‧‧線及間隔
410‧‧‧LWR
412‧‧‧LER
424‧‧‧基板
428‧‧‧線及間隔
430‧‧‧LWR
432‧‧‧LER
450‧‧‧影像
500‧‧‧影像
504‧‧‧基板
508‧‧‧線及間隔
510‧‧‧LWR
512‧‧‧LER
550‧‧‧影像
564‧‧‧基板
568‧‧‧線及間隔
570‧‧‧LWR
572‧‧‧LER
600‧‧‧影像
604‧‧‧基板
606‧‧‧結構
608‧‧‧高度
614‧‧‧PMMA蝕刻量
616‧‧‧PS損耗
618‧‧‧PMMA/PS選擇性
628‧‧‧結構
630‧‧‧LWR
632‧‧‧LER
650‧‧‧影像
654‧‧‧基板
700‧‧‧影像
704‧‧‧基板
706‧‧‧結構
708‧‧‧高度
712‧‧‧PMMA蝕刻量
714‧‧‧PS損耗
716‧‧‧PMMA/PS選擇性
730‧‧‧LWR
732‧‧‧LER
750‧‧‧影像
754‧‧‧基板
758‧‧‧結構
800‧‧‧影像
804‧‧‧基板
808‧‧‧高度
810‧‧‧結構
812‧‧‧PMMA蝕刻量
814‧‧‧PS損耗
816‧‧‧PMMA/PS選擇性
830‧‧‧LWR
832‧‧‧LER
850‧‧‧影像
854‧‧‧基板
858‧‧‧結構
900‧‧‧影像
904‧‧‧基板
908‧‧‧高度
910‧‧‧結構
916‧‧‧PMMA蝕刻量
918‧‧‧PS損耗
920‧‧‧PMMA/PS選擇性
950‧‧‧影像
954‧‧‧基板
958‧‧‧結構
962‧‧‧LER
970‧‧‧LWR
1100‧‧‧圖
1104‧‧‧曲線
1108‧‧‧第四數據點
1112‧‧‧第三數據點
1116‧‧‧第二數據點
1120‧‧‧第一數據點
1150‧‧‧圖
1154‧‧‧第一數據點
1158‧‧‧曲線
1162‧‧‧第二數據點
1166‧‧‧第四數據點
1170‧‧‧第四數據點
1174‧‧‧第三數據點
1176‧‧‧第二數據點
1178‧‧‧曲線
1182‧‧‧第一數據點
1200‧‧‧示意圖
1204‧‧‧傳入電漿源
1206‧‧‧自由基分配控制(RDC)
1208‧‧‧蝕刻系統
1210‧‧‧可變電容器
1214‧‧‧頂功率
1220‧‧‧處理腔室壁
1222‧‧‧基板
1228‧‧‧底電極
1230‧‧‧頂電極
1232‧‧‧底功率
1236‧‧‧雙區溫度控制裝置
1242‧‧‧主動溫度控制夾盤(ATCC)
1246‧‧‧最佳空隙
1400‧‧‧處理系統
1410‧‧‧處理腔室
1420‧‧‧基板支架
1422‧‧‧下電極
1425‧‧‧基板
1426‧‧‧背側氣體供應系統
1428‧‧‧夾持系統
1430‧‧‧RF產生器
1431‧‧‧脈衝偏壓訊號控制器
1432‧‧‧阻抗匹配網路
1440‧‧‧氣體分配系統
1445‧‧‧處理區域
1450‧‧‧真空泵系統
1455‧‧‧控制器
1470‧‧‧上電極
1472‧‧‧RF產生器
1474‧‧‧阻抗匹配網路
1490‧‧‧DC電源
在附圖中：
圖1A描繪在圖案化製程中在圖案層中具有結構之輸入基板的示意圖，該輸入基板包含在層中的第一材料和第二材料、中性層及底層。
圖1B根據本發明的實施例描繪在DSA圖案化製程中在共聚物及中性層蝕刻製程之後基板的示意圖。
圖1C根據本發明的實施例說明在DSA圖案化製程中在SiARC及碳硬遮罩(CHM)蝕刻製程之後基板的示意圖。
圖2A描繪在使用氬及含氧氣體的PMMA蝕刻之後在基板中之結構的頂視圖影像，而圖2B根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體之先前的PMMA蝕刻之後在基板中之結構的頂視圖影像，其中含硫氣體對含硫及含氧氣體之總量的比例係1：1。
圖3A描繪在CHM蝕刻製程之後在基板中之結構的頂視圖影像，其中該先前的PMMA蝕刻僅使用氬及含氧氣體混合物(即，氣體混合物中沒有含硫氣體)，而圖3B根據本發明的實施例描繪在CHM蝕刻製程之後基板的頂視圖影像，其中該先前的PMMA蝕刻使用氬、含氧氣體及含硫氣體，其中含硫氣體對總含硫及含氧氣體的比例係1：1。
圖4A描繪在使用氬及含氧氣體混合物之先前的PMMA蝕刻製程之後在基板中之結構的頂視圖影像，而圖4B根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物之先前的PMMA蝕刻製程之後基板的頂視圖影像，其中含硫氣體對含硫及含氧氣體之總量的比例係1：1。
圖5A描繪在CHM蝕刻製程之後基板的頂視圖影像，其中該先前的PMMA蝕刻製程使用氬及含氧氣體混合物，而圖5B根據本發明的實施例描繪在CHM蝕刻製程之後基板的頂視圖影像，其中該先前的PMMA蝕刻使用氬、含氧氣體及含硫氣體，其中含硫氣體對含硫及含氧氣體之總量的比例係1：1。
圖6A1描繪在使用氬及含氧氣體混合物的先前PMMA蝕刻製程之後基板的側視圖影像600，而圖6A2根據本發明的實施例描繪在使用氬及含氧氣體以及沒有含硫氣體的先前PMMA蝕刻製程之後基板的頂視圖影像。
圖7A1描繪在先前的PMMA蝕刻製程之後基板的側視圖影像，而圖7A2根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物的先前PMMA蝕刻製程之後基板的頂視圖影像，其中含硫氣體對含硫及含氧氣體之總量的比例係25：75sccm或33%。
圖8A1描繪在PMMA蝕刻製程之後在基板中之結構的側視圖影像，而圖8A2根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物的PMMA蝕刻製程之後基板的頂視圖影像，其中含硫氣體對含硫及含氧氣體之總量的比例係25：50sccm或50%。
圖9A1描繪在PMMA蝕刻製程之後在基板中之結構的側視圖影像，而圖9A2根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物的PMMA蝕刻製程之後基板的頂視圖影像，其中含硫氣體對含硫及含氧氣體之總量的比例係25：37.5sccm或67%。
圖10描繪PMMA/PS蝕刻選擇性曲線隨含硫氣體相對於含硫及含氧氣體之總量的比例變化的圖，該比例表示為百分比。
圖11描繪LWR/LER隨含硫氣體相對於含硫及含氧氣體之總量的比例變化的圖，該比例表示為百分比。
圖12根據本發明的實施例係使用DSA圖案化製程之電漿處理系統之示例性處理腔室的示意圖。
圖13A係在本發明的一個實施例中使用DSA圖案化製程對基板執行電漿蝕刻之方法的示例製程流程圖。圖13B係在本發明的另一實施例中使用DSA圖案化製程對基板執行整合架構之方法的另一示例製程流程圖。
圖14係本發明實施例中之一示例性系統的圖，該系統包含使用DSA圖案化製程之整合系統的控制器。
在下面敘述中，為了解釋而非限制之目的，具體細節係加以說明，諸如處理系統的特殊幾何形狀、於其中使用的各種元件及製程的描述。然而，應理解本發明可在背離這些具體細節的其他實施例中加以實行。
相似地，為了解釋之目的，闡述具體的數量、材料及構造以對本發明徹底地瞭解。儘管如此，本發明可在沒有這些具體細節的情況下加以實施。此外，吾人應當了解，圖式中所顯示的各種實施例係說明性的表示，且係不必然按比例繪製。
各種不同操作將以最有助於理解本發明的方式依次描述成複數個別操作。然而，不應將所述之順序理解成暗示該等操作必定為順序相依。尤其，該等操作不需以敘述的順序執行。所述之操作可以不同於所述之實施例的順序執行。在額外的實施例中可執行各種不同的額外操作及/或可省略所述之操作。
當於此處使用，術語「輻射敏感性材料」表示及包含光敏感材料(諸如：光阻)。
當於此處使用，術語「聚合物嵌段」表示及包含將單一類型(即：均聚物嵌段)或複數類型(即：共聚物嵌段)構成單元之複數單體單元聚合成為具有若干長度之連續聚合物鏈，該連續聚合物鏈形成長度再更長之更大聚合物的一部分，並與其他不同單體類型的聚合物嵌段展現足以讓相分離發生之XN值。X係Flory-Huggins交互作用參數，及N係嵌段共聚物之總聚合度。根據本發 明的實施例，較大共聚物中的一聚合物嵌段與至少一其他聚合物嵌段的XN值可能等於或大於約10.5。
當於此處使用，術語「嵌段共聚物」表示及包含由複數鏈構成的聚合物，其中每一鏈包含二個以上如上述定義的聚合物嵌段，且該等嵌段的至少二者係具有足以讓該等嵌段相分離的分離強度(例如：XN>10.5)。在此設想許多不同的嵌段聚合物，包含雙嵌段共聚物(即：包含二個聚合物嵌段的聚合物(AB))、三嵌段共聚物(即：包含三個聚合物嵌段的聚合物(ABA或ABC))、多嵌段共聚物(即：包含大於三個聚合物嵌段的聚合物(ABCD等))、及其組合。
如此處使用的「基板」泛指根據本發明加以處理的物件。基板可包含元件(尤其是半導體或其他電子元件)的任何材料部分或結構，及例如可為基底基板結構，諸如半導體晶圓、或基底基板結構上或覆蓋基底基板結構的一層(諸如薄膜)。基板可為習知的矽基板或包含半導電性材料層之其他的主體基板。如此處使用的術語「主體基板(bulk substrate)」不僅表示及包含矽晶圓，亦表示及包含矽絕緣體(SOI)基板(諸如：矽藍寶石(SOS)基板及矽玻璃(SOG)基板)、在基底半導體基部上的矽磊晶層、及其他半導體或光電材料(諸如：矽-鍺、鍺、砷化鎵、氮化鎵、及磷化銦)。基板可經摻雜或未摻雜。因此，基板係非意圖限於任何特定的基底結構、底層或覆蓋層、圖案化或未圖案化，而是，係設想以包含任何這樣的層或基底結構，以及層及/或基底結構的任何組合。下面描述可論及特殊的基板類型，但此係僅用於說明而非限制之目的。
如此處使用的術語「微相分離」及「微相分隔」表示及包含嵌段共聚物之均質嵌段互相聚集而異質嵌段分離成不同區域所憑藉的性質。在主體中，嵌段共聚物可自組裝成具有球狀、圓柱狀、及層狀、雙連續螺旋二十四面 體、或雜臂星形微域狀(miktoarm star microdomain)的有序形態，其中嵌段共聚物的分子量決定所形成之微區域的尺寸。
自組裝嵌段共聚物形態的區域尺寸或節距週期(Lo)可用作用於設計圖案化的結構之臨界尺寸的基礎。相似地，結構週期(Ls)可用作用於設計圖案化的結構之臨界尺寸的基礎，結構週期係於選擇性地將嵌段共聚物的聚合物嵌段之一者蝕去後所留下之特徵部的尺寸。對於這些嵌段共聚物之聚合物嵌段所形成的區域尺寸而言，組成嵌段共聚物之每一聚合物嵌段的長度可為本質上的限制。例如：聚合物嵌段的每一者可被選擇成具有促進自組裝成期望之區域圖案的長度，而更短及/或更長的共聚物可能無法依所期望地自組裝。
如此處使用的術語「退火步驟」或「退火」表示及包含嵌段共聚物的處理，以促使該嵌段共聚物之二個以上不同聚合性嵌段成分之間的足夠微相分離，而形成藉由由該等聚合物嵌段所形成之重複結構性單元所定義的有序圖案。本發明中的嵌段共聚物之退火可以各種習知技術的方法達成，該等方法包含但非限於：(在真空或在諸如氮或氬之惰性氛圍中的)熱退火、(在室溫或室溫之上的)溶劑蒸氣輔助退火、超臨界流體輔助退火、或以吸收為基礎(absorption-based)的退火(例如：光學烘烤)。作為一具體的範例，嵌段共聚物的熱退火可藉由將嵌段共聚物曝露於一升高的溫度加以進行，該升高的溫度係高於嵌段共聚物的玻璃轉換溫度(Tg)，但低於嵌段共聚物的降解溫度(Td)，如將在下文中更詳細地說明。亦可使用本文未說明的其他習知退火方法。
嵌段共聚物的自我組織能力可用以形成遮罩圖案。嵌段共聚物係由二個以上化性不同的嵌段加以形成。例如，每個嵌段可由不同的單體形成。該等嵌段係不混溶的或熱力學不相容的，例如：一個嵌段可為極性，而其他嵌段可為非極性。由於熱力學效應，共聚物會在溶液中自我組織以最小化系統整體能量；一般而言，此情形造成共聚物相對於彼此移動，使得例如相同的嵌段 聚集在一起，從而形成含有每個嵌段類型或物種的交替區域。例如：若共聚物係由極性嵌段(例如含有機金屬的聚合物)及非極性嵌段(例如碳氫聚合物)加以形成，則該等嵌段會分離，使得非極性嵌段與其他非極性嵌段聚集，而極性嵌段與其他極性嵌段聚集。應理解嵌段共聚物可被描述為自組裝材料，因為嵌段可在沒有主動施加外力以引導特定個別分子之移動的情況下移動以形成圖案(雖可施加熱以增加分子群體整體的移動速率)。
除了聚合物嵌段物種之間的交互作用，嵌段共聚物的自組裝可受地貌特徵(諸如：從嵌段共聚物沉積於其上的水平表面垂直延伸的階梯或導部)影響。例如：雙嵌段共聚物(其係由二個不同的聚合物嵌段物種形成的共聚物)可形成複數個交替區域(或區)，該等區域係各自由實質不同的聚合物嵌段物種加以形成。當聚合物嵌段物種之自組裝發生在階梯或導部之垂直壁之間的區域時，該等階梯或導部可與聚合物嵌段交互作用，使得例如由該等嵌段形成的每個交替區域形成具有定向成大致平行於壁及水平表面之特徵部的規律間隔圖案。
此種自組裝對於在半導體製造製程期間形成用於圖案化特徵部的遮罩係有用的。例如：交替區域的其中一者可加以移除，藉此留下形成其他區之材料以用作遮罩。該遮罩可用以將諸如下方半導體基板中之電子元件的特徵部加以圖案化。形成嵌段共聚物遮罩的方法係在美國專利案第7,579,278號、美國專利案第7,723,009號、及在西元2013年3月14日由Sommervell等人申請之美國專利申請案第13/830,859號標題為“CHEMI-EPITAXY IN DIRECTED SELF-ASSEMBLY APPLICATIONS USING PHOTO-DECOMPOSABLE AGENTS”中加以揭露，各個申請案的全部揭示內容於此藉由參照納入本案揭示內容。
在材料處理方法學中，圖案蝕刻可包含塗佈輻射敏感材料(諸如光阻)的薄層於基板的上表面，接著使用微影技術將該材料的薄層圖案化。在DSA圖案化中，初始圖案係藉由下述步驟加以形成：存在於DSA層中之兩種以上的相之相分離、使用乾圖案蝕刻選擇性移除至少一個相、及保留至少一個其餘的相，從而提供用於後續乾圖案蝕刻的圖案。在乾圖案蝕刻期間，電漿蝕刻製程可加以使用，其中電漿係藉由下列操作自處理氣體加以形成：將電磁(EM)能量(諸如射頻(RF)功率)耦合至處理氣體，以加熱電子且造成後續處理氣體之原子及/或分子組成的離子化及解離。在使用一系列乾蝕刻製程的情況下，初始圖案可在DSA層中加以形成，接著將該圖案轉移至在膜堆疊之內的底層，該膜堆疊包含最終產品(例如電子元件)期望的一種以上材料層。這樣做的話，相對於其他材料選擇性移除一種材料係必要的。以及，除了其他事項，於圖案轉移處理期間，對於擴展至底層的圖案之輪廓控制係至關重要的。
如上所述，定向自組裝嵌段共聚物層(諸如聚苯乙烯-b-聚(甲基丙烯酸甲酯)(PS-b-PMMA))在次22nm的圖案化方法中已被證明係有用的。然而，為了移除自組裝的PMMA部分且同時保留PS的部分，需要高選擇性的蝕刻製程。
現參照圖示，其中類似的參考數字在數個視圖中指定相同或相對應的部件。
圖1A描繪在圖案化製程中具有結構圖案層102之輸入基板104的示意圖100，該輸入基板104包含在結構圖案層102中的第一材料106和第二材料108、中性層112及底層。在一實施例中，結構圖案層102係包含第一嵌段共聚物106和第二共聚物108的嵌段共聚物(BCP)。第一嵌段共聚物106可為PMMA，且第二共聚物108可為聚苯乙烯。連接兩個相鄰的第一嵌段共聚物106係中性層112。底層的下幾層可包含矽抗反射塗層(SiARC)116、旋塗碳硬遮罩(CHM) 層120、氧化物層124及矽層128。用於製造DSA圖案及底層之複數層的技術係在上述討論且為精於本項技術之人士所熟知。
圖1B描繪在DSA圖案化製程(將稱為「先前的PMMA蝕刻」)中在蝕刻第一共聚物及中性層的部分之後，留下第二共聚物148及中性層154之部分的基板144示意圖140。下幾層可包含SiARC層156、旋塗CHM層160、氧化物層164及矽層168。
圖1C描繪在DSA圖案化製程中在SiARC及CHM蝕刻製程之後基板184的示意圖180。結構圖案層182包含SiARC部分186及CHM部分188。下幾層可包含氧化物層194及矽層198。
圖2A描繪在僅使用氬及含氧氣體(即，氣體混合物中沒有含硫氣體)的PMMA蝕刻之後，在基板204中之結構的頂視圖影像200。線及間隔208的測量指示17.0nm的CD 210、4.07nm的LWR 212及3.30nm的LER 214。
圖2B根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體的PMMA蝕刻之後，在基板224中之結構的頂視圖影像250，其中含硫氣體對總含氧及含硫氣體的比例係1：2。雖然將氬列出，但其他的稀釋劑或稀有氣體亦可加以使用。該含氧氣體可包含O2、CO、CO2等。該含硫氣體可為SO2或COS。線及間隔228的測量指示20.3nm的CD 230、3.32nm的LWR 232及2.98nm的LER 234。當含硫氣體係添加至氣體混合物時，LER及LWR的實質改善係本發明的關鍵數據且係非常有利的，因為圖案的LER及LWR係嚴重地受當前基板製造的更高密度需求所影響。
圖3A描繪在CHM蝕刻製程之後在基板304中之結構的頂視圖影像300，其中該先前的PMMA蝕刻僅使用氬及含氧氣體混合物(即，氣體混合物中沒有含硫氣體)。線及間隔308的測量指示21.7nm的CD 360、2.61nm的LWR 362及1.94nm的LER 364。
圖3B根據本發明的實施例描繪在CHM蝕刻製程之後在基板366中之結構的頂視圖影像350，其中該先前的PMMA蝕刻使用氬、含氧氣體及含硫氣體，其中含硫氣體對總含氧及含硫氣體的比例係1：2。如上所述，其他的稀釋劑或稀有氣體在氬之外亦可加以使用。該含氧氣體可包含O2、CO、CO2等。該含硫氣體可為SO2或COS。線及間隔368的測量指示22.0nm的CD 370、1.86nm的LWR 372及1.70nm的LER 374。當含硫氣體係添加至氣體混合物時，LER及LWR實質改善係本發明的關鍵數據且係非常有利的，因為圖案的LER及LWR係嚴重地受當前基板製造的更高密度需求所影響。
圖4A描繪在僅使用氬及含氧氣體混合物(即，氣體混合物中沒有含硫氣體)之先前的PMMA蝕刻製程之後，在基板404中之結構的頂視圖影像400。線及間隔408的測量指示4.16nm的LWR 410及3.35nm的LER 412。
圖4B根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物的PMMA蝕刻製程之後，在基板424中之結構的頂視圖影像450，其中含硫氣體對總含氧及含硫氣體的比例係1：2。如上所述，其他的稀釋劑或稀有氣體在氬之外亦可加以使用。該含氧氣體可包含O2、CO、CO2等。該含硫氣體可為SO2或COS。線及間隔428的測量指示3.61nm的LWR 430及2.83nm的LER 432。如上所述，當含硫氣體係添加至氣體混合物時，LER及LWR的實質改善係本發明的關鍵數據且係非常有利的，因為圖案的LER及LWR係嚴重地受更高密度需求所影響。
圖5A描繪在CHM蝕刻製程之後在基板504中之結構的頂視圖影像500，其中該PMMA蝕刻僅使用氬及含氧氣體混合物(即，氣體混合物中沒有含硫氣體)。線及間隔508的測量指示2.34nm的LWR 510及1.69nm的LER 512。
圖5B根據本發明的實施例描繪在CHM蝕刻製程之後基板564的頂視圖影像550，其中該先前的PMMA蝕刻使用氬、含氧氣體及含硫氣體混合 物，其中含硫氣體對總含氧及含硫氣體的比例係1：2。如上所述，其他的稀釋劑或稀有氣體在氬之外亦可加以使用。該含氧氣體可包含O2、CO、CO2等。該含硫氣體可為SO2或COS。線及間隔568的測量指示1.78nm的LWR 570及1.29nm的LER 572。如上所述，當含硫氣體係添加至在該先前的PMMA蝕刻中之氣體混合物時，LER(從2.34至1.78nm)及LWR(從1.69至1.29nm)的實質改善係本發明的關鍵數據且係非常有利的，因為目前圖案的LER及LWR係嚴重地受當前基板製造的更高密度需求所影響。
圖6A1描繪在僅使用氬及含氧氣體混合物(即，氣體混合物中沒有含硫氣體)的先前PMMA蝕刻製程之後，在使用橫截面掃描式電子顯微鏡(XSEM)獲得之基板604中的結構606之側視圖影像600。該結構的高度608係24.29nm，PMMA蝕刻量614係33nm，PS損耗616係8.3nm，及PMMA/PS選擇性618係3.98。此基本情況的PMMA/PS選擇性將用於比較在下列圖示中在使用不同百分比之含硫氣體處理之相似基板上的結果。
圖6A2描繪在使用氬及含氧氣體以及沒有含硫氣體的先前PMMA蝕刻製程之後，使用臨界尺寸掃描式電子顯微鏡(CDSEM)獲得的基板654(在圖6A1中標示為604)之結構628的頂視圖影像650，其中LER 632係2.40nm及LWR 630係2.41nm。圖6A1及圖6A2係基本情況，用於比較在下列圖示中在使用不同百分比之含硫氣體處理之相似基板上的結果。
圖7A1描繪在使用氬、含氧及含硫氣體混合物的先前PMMA蝕刻製程之後，使用XSEM獲得之基板704的結構706之側視圖影像700。該結構的高度708係27.75nm，PMMA蝕刻量712係33nm，PS損耗714係5.2nm，及PMMA/PS選擇性716係6.35，此相對於基本情況之3.98的PMMA/PS選擇性係顯著的改善。
圖7A2根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物的先前PMMA蝕刻製程之後，使用CDSEM掃描獲得的基板754之結構758 的頂視圖影像750，其中含硫氣體對總含氧及含硫氣體的比例係25：75sccm或33%。LER 732係2.34nm及LWR 730係2.36nm，其與基本情況之2.40nm的LER及2.41nm的LWR相比代表粗糙度的改善。
圖8A1描繪在使用氬、含氧及含硫氣體混合物的先前PMMA蝕刻製程之後，使用XSEM獲得之基板804的結構810之側視圖影像800。該結構的高度808係26.77nm，PMMA蝕刻量812係33nm，PS損耗814係6.2nm，及PMMA/PS選擇性816係5.32，其中該選擇性相對於3.98之基本情況的PMMA/PS選擇性顯示顯著的改善。
圖8A2根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物的先前PMMA蝕刻製程之後，使用CDSEM獲得的基板854之結構858的頂視圖影像850，其中含硫氣體對總含氧及含硫氣體的比例係25：50sccm或50%。LER 832係2.31nm及LWR 830係2.31nm，其對基本情況之2.40nm的LER及2.41nm的LWR而言代表粗糙度的改善。
圖9A1描繪在使用氬及含氧氣體以及含硫氣體的先前PMMA蝕刻製程之後，使用XSEM獲得之基板904的結構910之側視圖影像900，其中含氧氣體對含硫氣體的比例係25：37.5sccm或67%。該結構的高度908係25.28nm，PMMA蝕刻量916係33nm，PS損耗918係7.3nm，及PMMA/PS選擇性920係4.52，其相對於3.98之基本情況的PMMA/PS選擇性係大幅的改善。
圖9A2根據本發明的實施例描繪在使用氬、含氧氣體及含硫氣體混合物的先前PMMA蝕刻製程之後，使用CDSEM獲得的基板954之結構958的頂視圖影像950，其中含硫氣體對總含氧及含硫氣體的比例係25：37.5sccm或67%。LER 962係2.31nm及LWR 970係2.33nm，其對基本情況之2.40nm的LER及2.41nm的LWR而言代表粗糙度的改善。
基於以上圖示的描述，本發明人在其測試中發現含硫氣體(諸如SO2或COS)之受控制的添加大幅改善PMMA/PS蝕刻選擇性。含硫氣體的添加在蝕刻的基板中亦顯著改善LER及LWR，且此效果係未被預見。將如結合圖10及圖11所討論，相對於蝕刻氣體混合物中含硫氣體對含硫及含氧氣體之總量的百分比，在蝕刻選擇性及線粗糙度上的影響係非線性相關。
圖10描繪圖1100，其顯示PMMA/PS蝕刻選擇性曲線1104隨表示為百分比之含硫氣體對含硫及含氧氣體的比例變化。X軸係表示為百分比之在SO2和O2的氣體混合物中之SO2的比例，而Y軸係PMMA/PS蝕刻選擇性。從左開始，第一數據點1120表示0%的SO2和約4.0的PMMA/PS蝕刻選擇性；第二數據點1116表示32%的SO2和約6.2的PMMA/PS蝕刻選擇性；第三數據點1112表示51%的SO2和約5.2的PMMA/PS蝕刻選擇性；及第四數據點1108表示72%的SO2和約4.5的PMMA/PS蝕刻選擇性。相對於含氧及含硫氣體的總量，從約20%至52%範圍的SO2係可在蝕刻製程步驟期間用於控制SO2百分比之較窄的範圍。最高的PMMA/PS蝕刻選擇性係在相對於含氧及含硫氣體之總量約32% SO2情況下的約6.2。諸如處理腔室溫度的其他操作變數亦可對PMMA/PS選擇性曲線1104的形狀有影響，但不如SO2之百分比的影響顯著。
圖11描繪LWR/LER隨SO2氣體對總SO2加O2氣體之比例變化的圖1150，該比例表示為百分比。X軸係在SO2和O2氣體混合物中的SO2表示為百分比之比例，而Y軸係以nm表示的LWR/LER。從左開始，LWR曲線1158包含：第一數據點1154，0%的SO2及2.41nm的LWR；第二數據點1162，約32%的SO2及2.36nm的LWR；第三數據點1174，約50%的SO2；及第四數據點1166，約69%的SO2。
從左開始，LER曲線1178包含：第一數據點1182，0%的SO2及2.40nm的LER；第二數據點1176，約32%的SO2及2.34nm的LER；第三數據點1174，約50%的SO2及2.31nm的LER；及第四數據點1170，約69%的SO2及2.31nm的 LER。相對於含氧及含硫氣體的總量，從約35%至70%範圍的SO2係可在蝕刻製程步驟期間用於控制SO2百分比及有效地控制LWR和LER之較窄的範圍。最好的(即最低的)LWR和LER發生在相對於含氧及含硫氣體之總量約50% SO2情況下的約2.31。諸如處理腔室溫度的其他操作變數亦可分別對LWR和LER曲線1158和1178的形狀有影響，但不如SO2之百分比的影響顯著。
圖12係在本發明的實施例中使用DSA圖案化製程之蝕刻系統1208的示例性示意圖1200。基板1222係放置在主動溫度控制夾盤(ATCC)1242的頂部上，該ATCC 1242包含允許有效率控制基板1222之溫度的雙區溫度控制裝置1236。有兩個電極，包含頂電極1230和底電極1228。該兩個電極可加以調整，使得最佳空隙1246可加以設定且在頂電極1230和底電極1228之間加以維持。該最佳空隙1246係使用經驗數據針對每個應用加以決定。所提供的頂功率1214係使用可變電容器1210在輸入功率至中心上電極的和邊緣上電極之間加以分開，如此提供離子通量分布的控制。自由基分配控制(RDC)1206將傳入電漿源1204分成中心(C)及邊緣(E)區。進入中心及邊緣之傳入氣體電漿的流量比例可加以控制。該傳入電漿源係使用去耦合電漿源之電容耦合電漿(CCP)，其中頂功率1214於實質60MHz及底功率1232於實質13MHz。將電漿功率去耦合提供在電漿中之離子及自由基的獨立控制。處理腔室壁1220係以陶瓷塗層襯裡以最小化部件腐蝕。關於圖14討論之蝕刻系統的其他配置亦可加以使用。
圖13A係在本發明的一個實施例中對基板執行電漿蝕刻之方法的示例製程流程圖。在操作1304中，具有結構圖案層、中性層及底層的基板係設置在電漿蝕刻系統的處理腔室中，該結構圖案層包含第一材料及第二材料，且該底層可包含矽抗反射(SiARC)層、旋塗碳硬遮罩(CHM)層、氧化物層及目標層。在底層中之其他材料的集合亦可加以使用。在一實施例中，基板包含包括頂層的定向自組裝(DSA)圖案，該頂層包含嵌段共聚物(BCP)，該嵌段 共聚物(BCP)包含第一嵌段共聚物和第二嵌段共聚物。第一嵌段共聚物可為PMMA且第二嵌段共聚物可為聚苯乙烯。其他共聚物亦可加以使用。以類似於嵌段共聚物之方式表現的其他材料亦可加以使用。連接兩個鄰近的第二嵌段共聚物係中性層。底層的下幾層包含矽抗反射塗層(SiARC)、旋塗碳硬遮罩(CHM)層、氧化物層及矽層。用於製造DSA圖案及底層之複數層的技術係在上述討論且為精於本項技術之人士所熟知。包含第一及第二材料的其他結構圖案層亦可加以使用。
在操作1308中，繼續DSA的實施例，共聚物及中性層移除製程係使用第一蝕刻劑氣體混合物加以執行。所使用的第一蝕刻劑氣體混合物可包括含氧氣體、含硫氣體及稀釋劑氣體。該含氧氣體可包含O2、CO、CO2等。該含硫氣體可為SO2或COS。該稀釋劑氣體可為氬或稀有氣體的其中一者。如關於圖10及圖11所討論，相對於含氧氣體及含硫氣體之總量的含硫氣體之百分比在PMMA/PS蝕刻選擇性中係非常重要的因素。相對於含氧氣體及含硫氣體之總量的含硫氣體之百分比在基板上的蝕刻處理序列之後所獲得的LER和LWR中亦係關鍵的因素。
在操作1312中，矽抗反射塗層(SiARC)蝕刻製程係使用第二蝕刻劑氣體混合物加以執行，該第二蝕刻劑氣體混合物可包括含氟氣體、含鹵素氣體及稀釋劑。例如：該含氟氣體可包含CF4、CHF3、SF6、C4F8等或其兩種以上的任何組合。該含氧氣體可包含O、O2、O3、CO、CO2、NO、N2O、NO2等，且該稀釋劑可為稀有氣體，諸如Ar或He或Xe。該含鹵素氣體可包含選自由Cl2、Br2、HBr、HCl及BCl3組成之群組的一種以上氣體。
在操作1316中，碳硬遮罩(CHM)蝕刻製程係使用第三蝕刻劑氣體混合物加以執行。該第三蝕刻劑氣體混合物可包含H2及N2。在另一實施例中，該第三蝕刻劑氣體混合物可包括含氧氣體、含硫氣體及稀釋劑氣體。該含氧氣 體可包含O2、CO、CO2等。該含硫氣體可為SO2或COS，且該稀釋劑氣體可為Ar、N2或He。
在操作1320中，選擇的操作變數係在第一共聚物和中性層移除製程、SiARC蝕刻製程及CHM蝕刻製程期間同時控制，以達成整合目標。標的整合目標可包含第一嵌段共聚物相對於第二嵌段共聚物的目標蝕刻選擇性，在基板上之第一、第二及第三圖案的目標LER及目標LWR，目標基板生產率及/或擁有者的目標成本(COO)。
在一實施例中，目標LER可在從1.30至3.30nm的範圍內，目標LWR可在從1.70至4.20nm的範圍內，第一嵌段共聚物相對於第二嵌段共聚物的目標蝕刻選擇性可在從1.8至4.0或從2.0至3.8的範圍內，且基於圖11中之曲線1158和1178的外插，SO2對SO2及O2之以百分比的比例可在從30至75%的範圍內。
在另一實施例中，目標LER係在從1.20至2.50nm的範圍內，及/或目標LWR係在從1.60至3.00nm的範圍內。在上電極和下電極之間的距離係在從30至150mm的範圍內或在從60至110mm的範圍內。
處理腔室溫度可在從20至50℃的範圍內，處理腔室壓力在從20mT至50mT的範圍內，60MHz源的源功率可從100至500W，且在13MHz或40MHz下的偏壓功率可從30至100W。SiARC蝕刻製程的蝕刻劑氣體流率可包含在20至30sccm的HBr，在60至90sccm的CF4。CHM蝕刻製程的蝕刻劑混合物可包含在250至350sccm的H2及在250至350sccm的N2。
圖13B係在本發明的另一實施例中使用DSA圖案化製程對基板執行電漿蝕刻之方法的示例製程流程圖。在操作1354中，具有在DSA製程中加以圖案化之共聚物層的基板係加以提供。具有DSA圖案的基板包含頂層，該頂層包括包含第一嵌段共聚物及第二嵌段共聚物的嵌段共聚物(BCP)。第一嵌段共聚物可為PMMA且第二嵌段共聚物可為聚苯乙烯。其他共聚物亦可加以使用。 以類似於嵌段共聚物之方式表現的其他材料亦可加以使用。連接兩個鄰近的第二嵌段共聚物係中性層。底層的下幾層可包含矽抗反射塗層(SiARC)、旋塗碳硬遮罩(CHM)層、氧化物層及矽層。用於製造DSA圖案及底層之複數層的技術係在上述討論且為精於本項技術之人士所熟知。
在操作1358中，選擇的操作變數係基於傳入的DSA圖案之測量加以調整。所選擇的操作變數可包含下列一者以上：偏壓功率、上射頻、下射頻、源功率、壓力、溫度及用於移除或蝕刻製程之每一者的處理時間、及第一蝕刻劑氣體混合物之每一氣體的流率、第二蝕刻劑氣體混合物之每一氣體的流率、第三蝕刻劑氣體混合物之每一氣體的流率。
傳入的DSA圖案之測量可使用感測器或計量裝置加以執行，該計量裝置包含光學計量裝置，例如：寬帶或基於雷射的計量工具或光學發射光譜儀(OES)。寬帶計量工具可包含反射計、橢圓偏光計及光譜儀。基於雷射的計量工具可處理折射及/或反射的光束以決定DSA圖案的輪廓。基於DSA圖案的測量，操作變數的範圍可加以調整，其中可接受的範圍可加以變窄或變寬。例如：含硫氣體對總含氧及含硫氣體的百分比可基於DSA圖案之測量的輪廓加以調整。或者，例如：第一嵌段共聚物相對於第二嵌段共聚物之可接受的蝕刻選擇性基於DSA圖案的測量可從4.0增加至6.0或從3.5增加至6.5。
在操作1362中，共聚物及中性層移除製程係使用第一蝕刻劑氣體混合物加以執行，產生第一圖案。所使用的第一蝕刻劑氣體混合物可包括含氧氣體、含硫氣體及稀釋劑氣體。該含氧氣體可包含O2、CO、CO2等。該含硫氣體可為SO2或COS。該稀釋劑氣體可為氬或稀有氣體的其中一者。如關於圖10及圖11所討論，相對於含氧氣體及含硫氣體之總量的含硫氣體之百分比在PMMA/PS蝕刻選擇性中係非常重要的因素。相對於含氧氣體及含硫氣體之總量 的含硫氣體之百分比在由於在基板上的蝕刻處理序列而獲得的LER和LWR中亦係關鍵的因素。
在操作1366中，選擇的操作變數之範圍係基於第一圖案的測量加以調整。相同的製程可用以測量第一圖案，如同用以測量DSA圖案的製程。如同在操作1358中使用的程序之類似的程序亦可用以基於第一圖案的測量調整所選擇的操作變數。
在操作1370中，矽抗反射塗層(SiARC)蝕刻製程係使用第二蝕刻劑氣體混合物加以執行，該第二蝕刻劑氣體混合物可包括含氟氣體、含鹵素氣體及稀釋劑。例如：該含氟氣體可包含CF4、CHF3、SF6、C4F8等或其兩種以上的任何組合。該含氧氣體可包含O、O2、O3、CO、CO2、NO、N2O、NO2等，且該稀釋劑可為稀有氣體，諸如Ar或He或Xe。該含鹵素氣體可包含選自由Cl2、Br2、HBr、HCl及BCl3組成之群組的一種以上氣體。
在操作1374中，選擇的操作變數之範圍係基於第二圖案的測量加以調整。在操作1378中，碳硬遮罩(CHM)蝕刻製程係使用第三蝕刻劑氣體混合物加以執行，產生第三圖案。相同的製程可用以測量第三圖案，如同用以測量DSA圖案的製程。如同在操作1358中使用的程序之類似的程序亦可用以基於第三圖案的測量調整所選擇的操作變數。
在操作1382中，選擇的操作變數係在共聚物和中性層移除製程、SiARC蝕刻製程及CHM蝕刻製程期間同時控制，以達成整合目標。標的整合目標包含第一嵌段共聚物相對於第二嵌段共聚物的目標蝕刻選擇性，在基板上之第一、第二及第三圖案的目標LER及目標LWR，目標基板生產率及/或擁有者的目標成本(COO)。
在一實施例中，目標LER可在從1.30至3.30nm的範圍內，目標LWR可在從1.70至4.20nm的範圍內，第一嵌段共聚物相對於第二嵌段共聚物的 目標蝕刻選擇性可在從1.8至4.0或從2.0至3.8的範圍內，且SO2對SO2及O2之總量的比例可在從1：1.0至1：0.25的範圍內。在另一實施例中，目標LER可在從1.20至2.50nm的範圍內，及/或目標LWR可在從1.60至3.00nm的範圍內。在上電極和下電極之間的距離可在從30至150mm的範圍內或在從60至110mm的範圍內。
處理腔室溫度可在從20至50℃的範圍內，處理腔室壓力可在從20mT至50mT的範圍內，60MHz源的源功率可從100至500W，且在13MHz或40MHz下的偏壓功率可為30至100W。SiARC蝕刻製程的蝕刻劑氣體流率可包含在20至30sccm的HBr，在60至90sccm的CF4。CHM蝕刻製程的蝕刻劑混合物可包含在250至350sccm的H2及在250至350sccm的N2。
圖14係本發明實施例中之一示例性系統的圖，該系統包含使用DSA圖案化製程之整合系統的控制器。配置成執行上述確定之製程條件的處理系統1400係在圖14中加以描繪，該處理系統1400包含：處理腔室1410；基板支架1420，待處理的基板1425係固定於其上；及真空泵系統1450。基板1425可為半導體基板、晶圓、平板顯示器、或液晶顯示器。處理腔室1410可建構成在基板1425的表面附近促進蝕刻處理區域1445。可離子化的氣體或處理氣體混合物係經由氣體分配系統1440加以導入。針對特定處理氣體的流量，製程壓力係使用真空泵系統1450加以調整。該處理可協助自基板1425的曝露表面移除材料。處理系統1400可配置成處理任何期望尺寸的基板，諸如：200mm的基板、300mm的基板、或更大者。
基板1425可藉由諸如機械夾持系統或電夾持系統(例如靜電夾持系統)的夾持系統1428固定於基板支架1420。此外，基板支架1420可包含加熱系統(未顯示)或冷卻系統(未顯示)，其係配置成調整及/或控制基板支架1420及基板1425的溫度。該加熱系統或冷卻系統可包含熱傳送流體的再循環流動，其在冷卻時自基板支架1420接收熱並將熱傳送至熱交換器系統(未顯示)，或 在加熱時將來自熱交換器系統的熱傳送至基板支架1420。在其他實施例中，加熱/冷卻元件(諸如電阻加熱元件或熱電加熱器/冷卻器)可包含於基板支架1420、及處理腔室1410的腔室壁、以及在處理系統1400之內的任何其他構件中。
此外，熱傳送氣體可經由背側氣體供應系統1426遞送至基板1425的背側，以增進在基板1425和基板支架1420之間的氣體間隙熱傳導。此類系統可當需要在升高或降低的溫度下控制基板的溫度時加以使用。例如：背側氣體供應系統可包含二區氣體分配系統，其中氦氣體間隙壓力可在基板1425的中心及邊緣之間獨立改變。
在顯示於圖14的實施例中，基板支架1420可包含上電極1470及下電極1422，RF功率係經由該上電極1470及下電極1422耦合至處理區域1445。例如：可藉由將來自RF產生器1430的RF功率經由一選用性阻抗匹配網路1432傳送至基板支架1420，而以一RF電壓電偏壓基板支架1420。該RF電偏壓可用以加熱電子以形成及維持電漿。在此配置中，系統可運作為反應性離子蝕刻(RIE)反應器，其中腔室及上部氣體注射電極作為接地表面。典型的RF偏壓頻率可在約0.1MHz至約80MHz的範圍。用於電漿處理的RF系統係為精於本項技術之人士所熟知。
此外，在一RF電壓下之下電極1422的電偏壓可使用脈衝偏壓訊號控制器1431脈衝輸送。例如：來自RF產生器1430的RF功率輸出可在關閉狀態及開啟狀態之間脈衝輸送。或者，RF功率係以多個頻率施加於基板支架電極。此外，阻抗匹配網路1432可藉由減少反射的功率而增進RF功率對電漿處理腔室1410中之電漿的傳送。匹配網路拓樸(例如：L型、π型、T型等)及自動控制方法係為精於本項技術之人士所熟知。
氣體分配系統1440可包含用於導入處理氣體混合物的噴淋頭設計。或者，氣體分配系統1440可包含多區噴淋頭設計，該多區噴淋頭設計用於 導入處理氣體混合物及調整在基板1425上方之處理氣體混合物的分布。例如：多區噴淋頭設計可配置成相對於流向基板1425上方之實質中心區域的處理氣體流或組成物的量，而調整流向基板1425上方之實質周圍區域的處理氣體流或組成物，或***成中心流及邊緣流。
真空泵系統1450可包含每秒能高達約8000公升(或更大)泵速度的渦輪分子真空泵(TMP)及用於調節腔室壓力的閘閥。在用於乾電漿蝕刻的習知電漿處理裝置中，可使用每秒800至3000公升的TMP。對於一般小於約50mTorr的低壓處理而言，TMP係有用的。對於高壓處理(即：大於約80mTorr)而言，可使用機械升壓泵及乾粗抽泵。此外，用於監控腔室壓力的裝置(未顯示)可耦接至電漿處理腔室1410。
如上所述，控制器1455可包含微處理器、記憶體、及數位I/O埠，其能夠產生控制電壓，此控制電壓足以傳輸及啟動傳至處理系統1400的輸入，以及監控來自處理系統1400的輸出。此外，控制器1455可耦接至RF產生器1430、脈衝偏壓訊號控制器1431、阻抗匹配網路1432、氣體分配系統1440、真空泵系統1450、以及基板加熱/冷卻系統(未顯示)、背側氣體供應系統1426、及/或靜電夾持系統1428，且可與以上元件交換資訊。例如：儲存於記憶體中的程式可根據一製程配方用以啟動傳至處理系統1400之前述元件的輸入，以在基板1425上執行一電漿輔助製程，諸如電漿蝕刻製程或PHT製程。
此外，處理系統1400可進一步包含上電極1470，RF功率可從RF產生器1472經由選用性阻抗匹配網路1474耦合至該上電極1470。用於施加於上電極之RF功率的頻率範圍可從約0.1MHz至約200MHz。此外，用於施加於下電極之功率的頻率範圍可從約0.1MHz至約80MHz。此外，控制器1455係耦接至RF產生器1472及阻抗匹配網路1474，以控制對上電極1470之RF功率的施加。上電極的設計及實施係為精於本項技術之人士所熟知。上電極1470及氣體分配系 統1440可如圖所示設計成在相同的腔室組件之內。或者，上電極1470可包含多區電極設計，該多區電極設計用於調整耦合至在基板1425之上的電漿之RF功率分布。例如：上電極1470可分割為中心電極及邊緣電極。
DC電源1490可包含可變DC電源。此外，DC電源1490可包含雙極DC電源。DC電源1490可進一步包含一系統，該系統用以執行下列其中至少一者：監控、調整、或控制DC電源1490之極性、電流、電壓、或開啟/關閉狀態。一旦形成電漿，DC電源1490促進彈道電子束的形成。電過濾器(未顯示)可加以使用以將RF功率與DC電源1490去耦合。
根據應用，諸如感測器或計量裝置的額外裝置可耦接至處理腔室1410及控制器1455，以收集即時資料及使用此即時資料以在二或更多個步驟中同時控制二或更多個選擇的整合操作變數，該二或更多個步驟包含整合架構的沉積製程、RIE製程、拉除製程、輪廓重整製程、加熱處理製程、及/或圖案轉移製程。此外，相同的資料可用以確保達成整合目標，該等整合目標包含完成：後熱處理(PHT)、圖案化均勻性(均勻性)、結構的拉除(拉除)、結構的細窄化(細窄化)、結構的深寬比(深寬比)、蝕刻選擇性、線邊緣粗糙度(LER)、線寬粗糙度(LWR)、基板生產率、擁有者的成本等。
該處理系統1400可類似於圖14的實施例，且可進一步包含感應線圈(未顯示)，RF功率係藉由RF產生器透過選用性阻抗匹配網路(未顯示)耦合至該感應線圈。RF功率係從感應線圈經由介電窗(未顯示)感應耦合至電漿處理區域。用於施加於感應線圈之RF功率的頻率範圍可從約10MHz至約100MHz。
該處理系統1400可進一步包含感應線圈窗(未顯示)，其係從上方連通電漿處理區域的「螺旋型」線圈或「盤餅形」線圈，如在變壓器耦合電 漿(TCP)反應器中。感應耦合電漿(ICP)源(未顯示)或變壓器耦合電漿(TCP)源(未顯示)的設計及實施係為精於本項技術之人士所熟知。
該處理系統1400可進一步包含表面波電漿(SWP)源(未顯示)。該SWP源可包含槽孔天線(諸如輻射線槽孔天線(RLSA))(未顯示)，微波功率係藉由功率耦合系統(未顯示)耦合至該槽孔天線。其他電漿處理系統可加以使用，此等系統的描述可在於2016年9月13日授證之美國專利第9,443,731號中找到，該美國專利的標題為“Material processing to achieve sub-10nm patterning”，其全部內容於此藉由參照納入本案揭示內容。
雖然以上僅詳述本發明的某些實施例，但精於本項技術之人士將容易理解在本質上不脫離本發明之新穎教示及優點的情況下，在實施例中許多修改係可能的。儘管DSA實施例係用以解釋上述本發明的原理、特徵及益處，本發明可用於具有可包含兩種以上材料之其他結構圖案層的基板。因此，所有此等修改係意圖被包含在本發明的範圍之內。

Claims (23)

  1. 一種使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，該方法包含：設置一基板，該基板具有一結構圖案層、一中性層及一底層，該結構圖案層包含第一材料及第二材料，且該底層包含矽抗反射(SiARC)層、旋塗碳硬遮罩(CHM)層、氧化物層及目標層；使用第一蝕刻劑氣體混合物執行第一蝕刻製程以選擇性地移除該第一材料及該中性層，且同時保留該第二材料，以在該基板上形成第一圖案；以及同時控制整合架構之選擇的兩個以上操作變數以達成標的整合目標；其中，該第一蝕刻劑氣體混合物包括一含氧氣體、SO2氣體及一稀釋劑氣體；及其中，該等標的整合目標包含該第一材料相對於該第二材料的目標蝕刻選擇性、在該基板上之該第一圖案的目標線邊緣粗糙度(LER)及目標線寬粗糙度(LWR)、及/或目標基板生產率。
  2. 如申請專利範圍第1項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，進一步包含：使用第二蝕刻劑氣體混合物執行第二蝕刻製程以選擇性地移除該SiARC層，以在該基板上形成第二圖案；以及使用第三蝕刻劑氣體混合物執行第三蝕刻製程以選擇性地移除該CHM層，以在該基板上形成第三圖案。
  3. 如申請專利範圍第2項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，該第一材料係第一嵌段共聚物及該第二材料係第二嵌段共聚物。
  4. 如申請專利範圍第3項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該第一嵌段共聚物係聚(甲基丙烯酸甲酯)，及該第二嵌段共聚物係聚苯乙烯。
  5. 如申請專利範圍第4項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該含氧氣體係氧，且該稀釋劑氣體係氬。
  6. 如申請專利範圍第5項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該目標LER係在從1.30至3.30nm的範圍內，且該目標LWR係在從1.70至4.20nm的範圍內。
  7. 如申請專利範圍第6項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該第一材料相對於該第二材料的該目標蝕刻選擇性係在從1.8至4.0的範圍內。
  8. 如申請專利範圍第7項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，SO2對SO2及O2之總量以百分比的比例係在從30至75%的範圍內。
  9. 如申請專利範圍第8項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該兩個以上操作變數包含下列二者以上：偏壓功率、上射頻、下射頻、源功率、壓力、溫度、該第一蝕刻劑氣體混合物之每一者的流率、該第三蝕刻劑氣體混合物之每一者的流率、處理時間、及/或在該基板中心遞送的蝕刻劑氣體混合物相對於在該基板邊緣遞送的蝕刻劑氣體混合物之比例。
  10. 如申請專利範圍第9項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該目標LER係在從1.20至2.50nm的範圍內，及/或該目標LWR係在從1.60至3.00nm的範圍內。
  11. 如申請專利範圍第10項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，在一處理腔室中之上電極和下電極之間的距離係基於在被處理之該基板的該底層中使用的膜之類型而加以控制。
  12. 如申請專利範圍第11項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，在上電極和下電極之間的距離係在從30至150mm的範圍內。
  13. 如申請專利範圍第11項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，在上電極和下電極之間的距離係使用經驗數據針對一特定應用而決定的一最佳距離。
  14. 如申請專利範圍第11項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，至中心上電極的和邊緣上電極的輸入射頻(RF)功率係藉由使用一可變電容器改變電容而加以控制。
  15. 如申請專利範圍第11項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該處理腔室包含一氣體分配系統及一分流器，以將該蝕刻劑氣體混合物分成在該基板中心的蝕刻劑氣體混合物遞送及在該基板邊緣的另一蝕刻劑氣體混合物遞送。
  16. 如申請專利範圍第15項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，該氣體分配系統藉由調整在該基板中心之氣體遞送及在該基板邊緣之氣體遞送的流量比例而控制該蝕刻劑氣體混合物之蝕刻劑自由基的分布。
  17. 如申請專利範圍第16項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，包含一頂偏壓功率及一底偏壓功率的一電漿源功率係加以去耦合，以允許該第一或第二蝕刻劑氣體混合物之離子及/或自由基的獨立控制。
  18. 如申請專利範圍第17項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中，一主動溫度控制夾盤至少具有自該基板中心0mm至130mm的一第一區及自該基板中心131至148mm的一第二區。
  19. 如申請專利範圍第18項之使用一或多種蝕刻劑氣體混合物在基板上電漿蝕刻以達到整合目標的方法，其中該電漿處理系統包含一控制器，該控制器係配置電腦碼及/或物理電路以控制該第一蝕刻製程、該第二蝕刻製程及/或該第三蝕刻製程選擇的操作變數以達到該等標的整合目標。
  20. 一種使用定向自組裝(DSA)整合架構在基板上電漿蝕刻的方法，該方法包含：在一電漿蝕刻系統的一處理腔室中設置具有一定向自組裝嵌段共聚物層的一基板，該定向自組裝嵌段共聚物層及一中性層係在一底層之上，該定向自組裝嵌段共聚物層具有一DSA圖案，該定向自組裝嵌段共聚物層包含第一嵌段共聚物及第二嵌段共聚物，該底層包含矽抗反射(SiARC)層、旋塗碳硬遮罩(CHM)層、氧化物層及目標層；基於該DSA圖案的測量調整選擇的操作變數之範圍；使用第一蝕刻劑氣體混合物執行第一蝕刻製程以選擇性地移除該中性層及該第一嵌段共聚物，且同時保留該第二嵌段共聚物，以在該基板上形成第一圖案；基於該第一圖案的測量調整選擇的操作變數之範圍；使用第二蝕刻劑氣體混合物執行第二蝕刻製程以選擇性地移除該SiARC層以在該基板上形成第二圖案；基於該第二圖案的測量調整選擇的操作變數之範圍；使用第三蝕刻劑氣體混合物執行第三蝕刻製程以選擇性地移除該CHM層以在該基板上形成第三圖案；以及控制該整合架構的兩個以上操作變數以達成標的整合目標；其中，該第一蝕刻劑氣體混合物包括一含氧氣體、SO2氣體及一稀釋劑氣體；及其中，該等標的整合目標包含該第一嵌段共聚物相對於該第二嵌段共聚物的目標蝕刻選擇性，在該基板上之該第一圖案、該第二圖案及/或該第三圖案的目標線邊緣粗糙度(LER)及目標線寬粗糙度(LWR)，及/或目標基板生產率。
  21. 如申請專利範圍第20項之使用定向自組裝(DSA)整合架構在基板上電漿蝕刻的方法，其中，該第一嵌段共聚物係聚(甲基丙烯酸甲酯)，該第二嵌段共聚物係聚苯乙烯，該含氧氣體係氧，及該稀釋劑氣體係氬。
  22. 如申請專利範圍第21項之使用定向自組裝(DSA)整合架構在基板上電漿蝕刻的方法，其中，該第一嵌段共聚物相對於該第二嵌段共聚物的該目標蝕刻選擇性係在從1.8至4.0或從2.0至3.8的範圍內，該目標LER係在從1.30至3.30nm的範圍內，及該目標LWR係在從1.70至4.20nm的範圍內。
  23. 一種使用圖案化系統在基板上圖案化一結構層的系統，該系統包含：一電漿蝕刻系統，配置成蝕刻具有一結構圖案層、一中性層及一底層的一基板，該結構圖案層包含第一材料及第二材料，且該底層包含矽抗反射(SiARC)層、旋塗碳硬遮罩(CHM)層、氧化物層及目標層；該電漿蝕刻系統包含：一處理腔室，配置成使用第一蝕刻劑氣體混合物、第二蝕刻劑氣體混合物、第三蝕刻劑氣體混合物處理該基板；一電漿源，耦接至該處理腔室且配置成使用一自由基分配控制裝置將電漿離子及自由基遞送進中心流及邊緣流；一頂電極及一底電極，耦接至該處理腔室且配置成調整該頂電極至該底電極的空隙；及一主動溫度控制夾盤，耦接至該處理腔室且配置一雙區溫度控制部；以及一控制器，耦接至該電漿蝕刻系統，該控制器配置成控制操作變數以達成整合目標；其中，該第一蝕刻劑氣體混合物包括一含氧氣體、SO2氣體及一稀釋劑氣體；及其中，該等整合目標包含該第一材料相對於該第二材料的目標蝕刻選擇性、目標線邊緣粗糙度(LER)、目標線寬粗糙度(LWR)、及SO2對SO2及O2之總量的目標比例。
TW105137367A 2015-11-16 2016-11-16 具有第一材料與第二材料之結構圖案層的蝕刻方法 TWI627673B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562255770P 2015-11-16 2015-11-16
US62/255,770 2015-11-16
US201662364149P 2016-07-19 2016-07-19
US62/364,149 2016-07-19

Publications (2)

Publication Number Publication Date
TW201735155A TW201735155A (zh) 2017-10-01
TWI627673B true TWI627673B (zh) 2018-06-21

Family

ID=58690277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137367A TWI627673B (zh) 2015-11-16 2016-11-16 具有第一材料與第二材料之結構圖案層的蝕刻方法

Country Status (4)

Country Link
US (1) US9697990B2 (zh)
KR (1) KR20180071394A (zh)
TW (1) TWI627673B (zh)
WO (1) WO2017087410A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827992B (zh) * 2020-12-24 2024-01-01 大陸商中微半導體設備（上海）股份有限公司 電感耦合等離子處理裝置及其蝕刻方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373804B2 (en) * 2017-02-03 2019-08-06 Applied Materials, Inc. System for tunable workpiece biasing in a plasma reactor
US10157773B1 (en) * 2017-11-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having layer with re-entrant profile and method of forming the same
TWI690996B (zh) * 2019-10-07 2020-04-11 聯華電子股份有限公司 圖案化的方法
US11043387B2 (en) * 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
WO2022220576A1 (ko) * 2021-04-16 2022-10-20 고려대학교 세종산학협력단 유도 결합 플라즈마 식각 장치 및 이를 이용한 유도 결합 플라즈마 식각 방법
US20230260799A1 (en) * 2022-02-11 2023-08-17 Nanya Technology Corporation Method for preparing semiconductor device structure with energy removable spacers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140099583A1 (en) * 2012-10-04 2014-04-10 International Business Machines Corporation Simultaneous photoresist development and neutral polymer layer formation
US20140357083A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Directed block copolymer self-assembly patterns for advanced photolithography applications
US20140370717A1 (en) * 2013-06-14 2014-12-18 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
US20150262794A1 (en) * 2012-11-05 2015-09-17 Tokyo Electron Limited Plasma processing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579278B2 (en) 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
EP2733533B1 (en) * 2012-11-14 2018-02-28 IMEC vzw Etching method using block-copolymers
US8980538B2 (en) 2013-03-14 2015-03-17 Tokyo Electron Limited Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140099583A1 (en) * 2012-10-04 2014-04-10 International Business Machines Corporation Simultaneous photoresist development and neutral polymer layer formation
US20150262794A1 (en) * 2012-11-05 2015-09-17 Tokyo Electron Limited Plasma processing method
US20140357083A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Directed block copolymer self-assembly patterns for advanced photolithography applications
US20140370717A1 (en) * 2013-06-14 2014-12-18 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827992B (zh) * 2020-12-24 2024-01-01 大陸商中微半導體設備（上海）股份有限公司 電感耦合等離子處理裝置及其蝕刻方法

Also Published As

Publication number Publication date
WO2017087410A3 (en) 2017-08-17
US20170140899A1 (en) 2017-05-18
WO2017087410A2 (en) 2017-05-26
US9697990B2 (en) 2017-07-04
TW201735155A (zh) 2017-10-01
KR20180071394A (ko) 2018-06-27

Similar Documents

Publication Publication Date Title
TWI627673B (zh) 具有第一材料與第二材料之結構圖案層的蝕刻方法
US9666447B2 (en) Method for selectivity enhancement during dry plasma etching
US9153457B2 (en) Etch process for reducing directed self assembly pattern defectivity using direct current positioning
TWI621155B (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
US8945408B2 (en) Etch process for reducing directed self assembly pattern defectivity
US6399507B1 (en) Stable plasma process for etching of films
KR101821056B1 (ko) 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템
KR20140140020A (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
TWI636489B (zh) 滿足線邊緣粗糙度與其他整合目標之電漿處理方法
US9947597B2 (en) Defectivity metrology during DSA patterning
CN108885977B (zh) 在集成方案的各个阶段期间进行图案化的修整方法
KR101787299B1 (ko) 직류 중첩을 사용해서 유도 자기조립 패턴 결함률을 감소시키기 위한 에칭 프로세스