TWI626869B - 電路板及其製造方法 - Google Patents
電路板及其製造方法 Download PDFInfo
- Publication number
- TWI626869B TWI626869B TW105139309A TW105139309A TWI626869B TW I626869 B TWI626869 B TW I626869B TW 105139309 A TW105139309 A TW 105139309A TW 105139309 A TW105139309 A TW 105139309A TW I626869 B TWI626869 B TW I626869B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- magnetic
- dielectric layer
- dielectric
- Prior art date
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
一種電路板,包含基材、黏著層、第一介電層、磁性結構、第二介電層和電感線圈。基材具有頂面和底面。黏著層配置於基材的頂面上。第一介電層配置於黏著層上。磁性結構配置於第一介電層上。第二介電層覆蓋磁性結構以及基材的頂面。電感線圈包含第一導線、第二導線和多個導電柱。第一導線配置於第二介電層上。第二導線配置於基材的底面上。導電柱連接第一導線以及第二導線,第一導線、第二導線和導電柱形成環繞磁性結構的螺旋結構。
Description
本發明係有關一種電路板及其製造方法,特別是關於一種具有電感元件的電路板。
近年來,隨著科技產業日益發達,電子產品例如筆記型電腦、平板電腦與智慧型手機已頻繁地出現在日常生活中。電子產品的型態與使用功能越來越多元,因此應用於電子產品中的電路板也成為相關技術中的重要角色。此外,為了增加電路板的應用,電路板也可依據需求設計成多層電路板,以增加其內部用來線路佈局的空間,而許多不同種類的電子元件,例如連接器、晶片或光電元件,可依據需求配置在多層電路板上,增加其使用功能。
在電源控制晶片或無線通訊的晶片封裝中常需要使用到電感元件,傳統作法是在電路板完成後利用表面貼焊(surface mount technology,SMT)的方式,將電感元件組裝於電路板的表面,但隨著技術的進步,電子產品要求輕薄短小,使得微縮這些
外加元件變得極具挑戰,而使用焊接的方式也使其可靠度倍受考驗。
根據本發明之多個實施方式,係提供一種製造電路板的方法,可達到封裝尺寸輕薄短小的需求,同時減少不必要的材料損耗。此製造方法包含:提供基材,基材具有頂面和底面;提供至少一磁性元件,磁性元件包含:第一介電層、黏著層和至少一磁性複合層,黏著層和磁性複合層分別配置於第一介電層的相對兩表面上;將磁性元件貼合於基材的頂面上,且黏著層與頂面接觸;形成第二介電層覆蓋磁性元件和基材的頂面;形成多個孔洞,孔洞貫穿基材和第二介電層;形成金屬層覆蓋第二介電層及基材的底面,且填充孔洞,其中填充在孔洞中的金屬層的部分形成多個導電柱;以及圖案化金屬層以分別在第二介電層和基材的底面上形成第一導線圖案和第二導線圖案,其中第一導線圖案、第二導線圖案和多個導電柱形成環繞磁性結構的螺旋結構。
在某些實施方式中,形成金屬層的方法為電鍍、電漿輔助原子層沉積、有機金屬化學氣相沉積、化學氣相沉積、物理氣相沉積、濺鍍或脈衝雷射蒸鍍。
在某些實施方式中,提供磁性元件的方法包含:提供黏著材料層;形成第一介電材料層於黏著材料層上:形成磁性複合層於第一介電材料層上,黏著材料層、第一介電材料層和磁
性複合層形成磁性元件材料;以及切割磁性元件材料而形成各磁性元件。
在某些實施方式中,在將磁性元件貼合於基板的頂面上後,更包含使用圖案化製程使磁性複合層的面積小於第一介電層。
在某些實施方式中,製造電路板的方法更包含形成第一保護層覆蓋第一導線圖案和第二介電層;以及形成第二保護層覆蓋第二導線圖案和基材的底面。
在某些實施方式中,磁性複合層包含:一介電薄膜和一磁性材料,磁性材料配置於介電薄膜上。
根據本發明之多個實施方式,係提供一種電路板,此電路板包含基材、黏著層、第一介電層、磁性結構、第二介電層和電感線圈。基材具有頂面和底面。黏著層配置於基材的頂面上。第一介電層配置於黏著層上。磁性結構配置於第一介電層上。第二介電層覆蓋磁性結構以及基材的頂面。電感線圈包含:第一導線、第二導線和多個導電柱。第一導線配置於第二介電層上。第二導線配置於基材的底面上。多個導電柱連接第一導線以及第二導線,第一導線、第二導線以及導電柱形成環繞磁性結構的螺旋結構。
在某些實施方式中,磁性結構包含至少一磁性複合層,磁性複合層包含:一介電薄膜和至少一磁性材料,磁性材料配置於介電薄膜上。
在某些實施方式中,電路板更包含一第一保護層覆蓋第一導線和第二介電層,以及一第二保護層覆蓋第二導線和基材的底面。
在某些實施方式中,基材包含基板及第三介電層,基板具有頂面和底面,其中第三介電層配置於基板的底面上。
為使本發明之上述及其他目的、特徵和優點更明顯易懂,下文特舉出較佳實施例,並配合所附圖示詳細說明如下。
10‧‧‧方法
110‧‧‧基材
120‧‧‧磁性結構材料層
121‧‧‧磁性元件
122‧‧‧介電薄膜材料層
124‧‧‧磁性材料層
125‧‧‧磁性複合層
126‧‧‧介電層
128‧‧‧黏著層
131‧‧‧磁性元件
132‧‧‧介電薄膜材料層
134‧‧‧磁性材料層
135‧‧‧磁性複合層
136‧‧‧介電層
138‧‧‧黏著層
140‧‧‧介電層
150‧‧‧介電層
160‧‧‧金屬層
161‧‧‧孔洞
162‧‧‧第一導線圖案
163‧‧‧金屬
164‧‧‧導電柱
166‧‧‧第二導線圖案
168‧‧‧填充物
170‧‧‧保護層
180‧‧‧保護層
190‧‧‧凸塊
210‧‧‧電感線圈
D1‧‧‧距離
D2‧‧‧距離
S11、S12、S13、S14、S15、S16‧‧‧步驟
第1圖為根據各種實施方式之電路板的製造方法的流程圖。
第2圖係繪示根據本發明某些實施方式之基材的剖面示意圖。
第3A-3B圖係繪示根據本發明某些實施方式之形成磁性元件流程的剖面示意圖。
第4A-4C圖係繪示磁性元件貼合於基材表面的剖面示意圖。
第5A-5C圖係繪示根據本發明某些實施方式之形成介電層覆蓋磁性元件之剖面示意圖。
第6A-6C圖係繪示根據本發明某些實施方式之形成多個孔洞的剖面示意圖。
第7A-7C圖係繪示根據本發明某些實施方式形成金屬層後的剖面示意圖。
第8A-8B圖係繪示根據本發明某些實施方式之形成第一導線圖案、導電柱和第二導線圖案後之俯視示意圖。
第8C-8E圖係繪示根據本發明某些實施方式之沿第7A圖之A-A’截線之剖面示意圖。
第9A-9C圖係繪示根據本發明某些實施方式形成保護層後的剖面示意圖。
第10A-10C圖係繪示根據本發明某些實施方式之電路板之剖面示意圖。
以下將詳細討論本實施例的製造與使用,然而,應瞭解到,本發明提供實務的創新概念,其中可以用廣泛的各種特定內容呈現。下文敘述的實施方式或實施例僅為說明,並不能限制本發明的範圍。
此外,在本文中,為了易於描述圖式所繪的某個元件或特徵和其他元件或特徵的關係,可能會使用空間相對術語,例如「在...下方」、「在...下」、「低於」、「在...上方」、「高於」和類似用語。這些空間相對術語意欲涵蓋元件使用或操作時的所有不同方向,不只限於圖式所繪的方向而已。裝置可以其他方式定向(旋轉90度或定於另一方向),而本文使用的空間相對描述語則可相應地進行解讀。
以下提供各種關於電路板及其製作方法的實施例,
其中詳細說明此電路板的結構和性質以及此電路板的製備步驟或操作。
一般電感元件整合於封裝基板時大多使用表面貼焊(surface mount technology,SMT)的方式,將電感元件直接透過回焊的方式連接至封裝基板上,由於元件與封裝基板於表面進行連接,故無法有效減少整體封裝的厚度或體積。另一方面,傳統製程在形成電感元件中的磁性結構時,常將其組成材料全面性地覆蓋於基板或其他目標層上,再利用圖案化製程形成所欲之大小或形狀,若圖案化製程中移除的材料過多則形同增加材料損耗。
為達到封裝尺寸輕薄短小的需求,同時減少不必要的材料損耗,本發明提供一種電路板結構和其製造方法,直接將線圈形成於電路板中,並且利用磁性結構增強其電感效應,其中磁性結構係預先製作成所欲之大小再利用取件置件(Pick and Place)的方式放置到預定的區域。
第1圖為根據各種實施方式之電路板的製造方法10的流程圖。如第1圖所示,方法10包含步驟S11、步驟S12、步驟S13、步驟S14、步驟S15以及步驟S16。
在步驟S11中,提供基材,基材具有頂面和底面。第2圖繪示根據本發明某些實施方式之基材110的剖面示意圖。在各種實施方式中,基材110具有頂面111和底面113。基材110可例如為高分子基板、複合式基板或其他習知使用於電路板的基板。在一實施方式中,基材110為高分子纖維複合材料基板。在另一實施
方式中,基材110包含高分子(例如環氧樹脂)和增強材料(例如玻璃纖維、碳纖維、凱夫拉(Kevlar)纖維、硼纖維、碳化矽纖維、或/及其組合)。在又一實施方式中,基材110可包含上述其中一種基板以及至少一介電層(第2圖中未繪示)。
在步驟S12中,提供磁性元件,將磁性元件貼合於基材的頂面上。請參照第3A-3B,第3A-3B圖係繪示根據本發明某些實施方式之形成磁性元件之子步驟的剖面示意圖。在第3A圖中,提供磁性結構材料層120。磁性結構材料層120包含至少一磁性複合層125、介電層126和黏著層128。磁性複合層125和黏著層128分別配置於介電層126的相對兩表面。在某些實施方式中,磁性複合層125包含一介電薄膜材料層122和一磁性材料層124,磁性材料層124配置於介電薄膜材料層122上。在一實施方式中,磁性結構材料層120可包含多個磁性複合層125,且磁性複合層125的數量可依實際需求設置,而數量越多時,之後形成的電感元件所具有的電磁感應會越強。在此領域中具有通常知識者應當理解,雖然第3A圖僅例式性地繪示一磁性複合層125,實際上可依需求形成多組的磁性複合層125。
在某些實施方式中,介電薄膜材料層122可例如為矽氧化物、氮化矽、金屬氧化物或金屬氮化物等非導電薄膜。在某些實施方式中,磁性材料層124包含磁性材料,此磁性材料可例如為一元、二元或多元金屬之合金,例如鐵、鈷、鎳、銣或其合金。介電層126可例如為矽氧化物、其他絕緣樹脂或金屬氧化物材料。
黏著層128可例如為具有黏性之高分子材料或樹脂材料。形成介電薄膜材料層122、磁性材料層124、介電層126和黏著層128的方法包含(但不限於)電漿輔助原子層沉積製程、有機金屬化學氣相沉積製程、化學氣相沉積製程、物理氣相沉積製程、濺鍍製程、旋轉塗佈製程或脈衝雷射蒸鍍製程。
在第3B圖中,在完成磁性結構材料層120後,將磁性結構材料層120分割成多個磁性元件121,磁性元件121的尺寸比磁性結構120小。將磁性結構材料層120分成多個磁性元件121的方法可例如為機械式切割、水刀切割、雷射切割、超音波切割、或其他習知之方式。在某些實施方式中,磁性元件121和磁性結構材料層120的組成元件類似,都包含介電薄膜材料層122、磁性材料層124、介電層126和黏著層128,差別只在於大小和形狀。磁性元件121的大小和形狀取決電感元件的設計需求。
請參照第4A-4C圖,第4A-4C圖係繪示根據本發明某些實施方式之將磁性元件貼合於基材表面的剖面示意圖。在第4A圖的實施方式中,將磁性元件121置於基材110的頂面111上,黏著層128接觸基材110的頂面111,因黏著層128具有黏性,故可固定磁性元件121於基材110上。放置磁性元件121的方法可使用例如打件機(Pick and Place machine),拿取磁性元件121並放置至預定之位置。
在第4B圖繪示的實施方式中,磁性元件121和磁性元件131分別配置於基材110的相對兩表面上。磁性元件131包含
磁性複合層135、介電層136和黏著層138,其中磁性複合層135包含介電薄膜材料層132和磁性材料層134。磁性元件131的形成方法可和前文所述關於形成磁性元件121的實施方式或實施例相同,故不再贅述。在某些實施方式中,磁性元件121和磁性元件131可各具有不同的形狀、大小和磁性複合層數目。
在第4C圖繪示的實施方式中,在將磁性元件121置於基材110的頂面111上之後,再使用圖案化製程使磁性元件121中的磁性複合層125尺寸縮小或形成更細緻的圖案。例示性的圖案化製程包含形成光阻層覆蓋磁性元件121,將光阻曝光而形成圖案,執行曝光後烘烤製程,將光阻顯影而形成包含光阻的遮罩元件。在另一實施例中,也可使用硬遮罩層,例如氮化矽,作為遮罩元件。之後使用反應式離子蝕刻(reactive ion etching,RIE)、電漿乾式蝕刻、濕式蝕刻或/及其他合適的製程蝕刻沒有被遮罩元件保護的區域。乾式蝕刻的蝕刻氣體可例如使用六氟化硫、四氯化矽、八氟環丁烷、甲烷、氫氣、氬或其他已知蝕刻氣體或其組合。在一實施例中,介電層126和黏著層128在圖案化製程後仍維持相同的尺寸。在另一實施例中,介電層126和黏著層128在圖案化製程後尺寸也縮小。
請回到第1圖,步驟S12之後,進行步驟S13,形成介電層覆蓋磁性元件。第5A-5C圖係繪示根據本發明某些實施方式之形成介電層覆蓋磁性元件之剖面示意圖,其中第5A圖係接續第4A圖的實施方式,第5B圖係接續第4B圖,第5C圖係接續第4C
圖。在第5A圖繪示的實施方式中,形成介電層140覆蓋磁性元件121和基材110之頂面,以及形成介電層150覆蓋基材110之底面。在一實施例中,可使用壓合或貼合製程同時形成介電層140和介電層150。介電層140和150可例如為高分子與玻璃纖維材料、適當的高分子材料或高分子與玻璃陶瓷的複合材料。在另一實施例中,先前步驟S11提供之基材110包含前文所述之其中一種基板和介電層150,且介電層150配置於基板之底面,因此只需要形成介電層140覆蓋磁性元件121和此基材110之頂面。
在第5B圖繪示的實施方式中,磁性元件121和磁性元件131分別形成於基材110的相對兩表面。在此實施方式中,形成介電層140和介電層150分別覆蓋磁性元件121和磁性元件131。介電層140和介電層150的材料及形成方式可如前文所述,故在此不再重複。
在第5C圖繪示的實施方式中,形成介電層140和介電層150分別覆蓋磁性元件121和基材110的底面。介電層140和介電層150的材料及形成方式可如前文所述,故在此不再重複。
接著進行步驟S14,形成多個孔洞,孔洞貫穿基材及介電層。第6A-6C圖係繪示根據本發明某些實施方式之形成多個孔洞的剖面示意圖,其中第6A圖係接續第5A圖的實施方式,第6B圖係接續第5B圖,第6C圖係接續第5C圖。在第6A和6B圖繪示的實施方式中,形成多個孔洞161貫穿基材110、介電層140和介電層150。在一實施例中,形成孔洞161的方法包含雷射鑽孔或機
械式鑽孔。在另一實施例中,形成孔洞後可選擇性地使用除膠渣(desmear)製程。由於形成孔洞時的高溫使基材內含之高分子超過玻璃轉換溫度(Tg),而形成融熔狀並產生膠渣。因此可使用除膠渣製程避免後續形成之導電柱發生導電不良之問題。在第6C圖繪示的實施方式中,形成多個孔洞161貫穿基材110、介電層140、介電層150、介電層126和黏著層128。
之後進行步驟S15,形成金屬層覆蓋介電層及基材底面,且填充孔洞,其中填充在孔洞中的金屬層的部分形成多個導電柱。第7A-7C圖係繪示根據本發明某些實施方式形成金屬層後的剖面示意圖,其中第7A圖係接續第6A圖的實施方式,第7B圖係接續第6B圖,第7C圖係接續第6C圖。在多個實施例中,使用金屬化(metalization)製程形成金屬層160覆蓋介電層140和150並填充孔洞161,填充在孔洞161內的金屬層160的部分形成多個導電柱164。形成金屬層的方法包含但不限於電鍍製程、電漿輔助原子層沉積製程、有機金屬化學氣相沉積製程、化學氣相沉積製程、物理氣相沉積製程、濺鍍製程或脈衝雷射蒸鍍製程。在多個實施例中,金屬層的組成包含銅、銀、金或其他導電材料。
步驟S15之後進行步驟S16,圖案化金屬層,以分別在介電層及基材的底面上形成第一導線圖案及第二導線圖案,其中第一導線圖案、第二導線圖案以及導電柱形成環繞磁性元件的螺旋結構。第8A-8B圖係繪示根據本發明某些實施方式之形成第一導線圖案162、導電柱164和第二導線圖案166後之俯視示意
圖。在第8A圖繪示的實施方式中,將覆蓋介電層140和介電層150的金屬層160圖案化後,分別形成第一導線圖案162和第二導線圖案166(以虛線表示),導電柱164連接第一導線圖案162和第二導線圖案166。多個導電柱164配置於磁性元件121的相對兩側,第一導線圖案162配置於磁性元件121的上方,第二導線圖案166配置於磁性元件121的下方。導電柱164連接第一導線圖案162和第二導線圖案166而形成單螺旋結構的電感線圈210。第8B圖和第8A圖中的電感線圈210結構類似,兩者皆包含電感線圈210和磁性元件121。電感線圈210包含第一導線圖案162、第二導線圖案166和多個導電柱164。第8B圖與第8A圖不同之處在於,第8B圖的電感線圈210為雙螺旋結構,能夠提供密度更高之電感線圈210。電感線圈210的圈數可為整數,也可視其電路佈局需求不為整數。
第8C-8E圖係繪示根據本發明某些實施方式之沿第8A圖之A-A’線段之剖面示意圖。在第8C圖繪示的實施方式中,孔洞161在金屬化製程中被填滿,形成導電柱164。在一實施例中,磁性元件121的頂面和第一導線圖案162的底面的距離為D1,磁性元件121的介電薄膜材料層122的底面和第二導線圖案166所配置的表面的距離為D2。為了製程方便的需求,D1和D2不同。在另一實施例中,視其電路設計上的需要,D1也可以等於D2。在第8D圖繪示的實施方式中,孔洞161在金屬化製程中被填滿,形成導電柱164,且導電柱164的中間部分比導電柱164的兩端細。在第8E圖繪示的實施方式中,導電柱164包含柱狀填充物168以及
環繞填充物168之金屬163。填充物168可例如為樹脂材料、高分子與玻璃陶瓷的複合材料或其他適當的非導電材料。
在步驟S16之後,可以選擇性地進行其他的製程或步驟,例如形成保護層。第9A-9C圖係繪示根據本發明某些實施方式之形成保護層後的剖面示意圖。如第9A-9C圖所示,形成保護層170或/及保護層180。保護層170覆蓋第一導線圖案162和介電層140。保護層180覆蓋第二導線圖案166和介電層150。保護層170和保護層180可例如為高分子與玻璃纖維材料、適當的高分子材料或高分子與玻璃陶瓷的複合材料。
本發明的另一態樣是提供一種電路板。第10A-10C圖係繪示根據本發明多個實施方式之電路板之剖面示意圖。在第10A圖繪示的實施方式中,電路板包含基材110、磁性元件121、介電層140、介電層150和電感線圈210。基材110配置於介電層150上。磁性元件121配置於基材110的頂面上,磁性元件121包含黏著層128、介電層126、磁性複合層125。磁性複合層125包含介電薄膜材料層122和磁性材料層124。介電層126配置於黏著層128上。磁性複合層125配置於介電層126上。介電層140覆蓋磁性元件121以及基材110的頂面,介電層150覆蓋基材110的底面。電感線圈210包含第一導線圖案162、第二導線圖案166和多個導電柱164。在一實施例中,第一導線圖案162配置於介電層140中。在另一實施例中,第一導線圖案162可配置於介電層140上(第10A圖未繪示)。在一實施例中,第二導線圖案166配置於介電層150中。
在另一實施例中,第二導線圖案166可配置於介電層150表面上(第10A圖未繪示)。多個導電柱164連接第一導線圖案162以及第二導線圖案166,第一導線圖案162、第二導線圖案166以及導電柱164形成環繞磁性元件121的螺旋結構的電感線圈210。螺旋結構可為單螺旋或雙螺旋結構。電路板可包含其他元件,例如盲孔、埋孔、其他電路分佈、凸塊(bumping)190或主動/被動元件。在一實施例中,可選擇性地將至少一線路層配置於介電層140和保護層170之間,或/及將至少一線路層配置於介電層150和保護層180之間。在另一實施例中,至少一線路層配置於保護層170或/及保護層180上,在此實施方式中,凸塊190改為配置於新增之線路層上。
在第10B圖繪示的實施方式中,電感線圈210至少由第一導線圖案162、第二導線圖案166和多個導電柱164所組成且形成於電路板中。磁性元件121和磁性元件131配置於基材110的相對兩側且被電感線圈210環繞。電路板可包含其他元件,例如盲孔、埋孔、其他電路分佈、凸塊(bumping)190或主動/被動元件。
在第10C圖繪示的實施方式中,電感線圈210至少由第一導線圖案162、第二導線圖案166和多個導電柱164所組成且形成於電路板中。磁性元件121配置於電感線圈210內。第10C圖與第10A圖不同之處在於,第10C圖繪示的導電柱164貫穿介電層126、黏著層128及基材110。
綜上所述,本發明之實施方式提供一種電路板及其製造方法,電路板中具有至少一磁性元件以及環繞磁性元件的電
感線圈。本發明之實施方式能夠減少封裝尺寸,同時還能維持或促進電感元件的效能,以及減少材料的損耗率。
上文概述若干實施方式或實施例之特徵結構,使得熟習此項技術者可更好地理解本發明之態樣。熟習此項技術者應瞭解,可輕易使用本發明作為設計或修改其他製程及結構的基礎,以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到,此類等效結構並未脫離本發明之精神及範疇,且可在不脫離本發明之精神及範疇的情況下做出對本發明的各種變化、替代及更改。
Claims (10)
- 一種製造電路板的方法,包含:提供一基材,該基材具有一頂面和一底面;將一磁性元件貼合於該基材的該頂面上,該磁性元件包含:一第一介電層;以及一黏著層和至少一磁性複合層,分別配置於該第一介電層的相對兩表面上,且該黏著層與該頂面接觸;形成一第二介電層覆蓋該磁性元件;形成多個孔洞,該些孔洞貫穿該基材和該第二介電層;形成一金屬層覆蓋該第二介電層及該底面,且填充該些孔洞,其中填充在該些孔洞中的該金屬層的部分形成多個導電柱;以及圖案化該金屬層以分別在該第二介電層和該基材的該底面上形成一第一導線圖案及一第二導線圖案,其中該第一導線圖案、該第二導線圖案以及該些導電柱形成環繞該磁性元件的一螺旋結構。
- 如請求項1所述之方法,其中形成該金屬層的步驟為電鍍、電漿輔助原子層沉積、有機金屬化學氣相沉積、化學氣相沉積、物理氣相沉積、濺鍍或脈衝雷射蒸鍍。
- 如請求項1所述之方法,其中將該磁性元件貼合於該基材的該頂面上的步驟包含: 提供該黏著材料層;形成該第一介電材料層於該黏著材料層上:形成該至少一磁性複合層於該第一介電材料層上,該黏著材料層、該第一介電材料層和該磁性複合層形成一磁性元件材料層;以及切割該磁性元件材料層而形成該磁性元件。
- 如請求項1所述之方法,在將該磁性元件貼合於該基板的該頂面上後,更包含使用一圖案化製程使該磁性複合層的一面積小於該第一介電層。
- 如請求項1所述之方法,更包含形成一第一保護層覆蓋該第一導線圖案和該第二介電層;以及形成一第二保護層覆蓋該第二導線圖案和該基材的該底面。
- 如請求項1所述之方法,其中該磁性複合層包含:一介電薄膜;以及至少一磁性材料,配置於該介電薄膜上。
- 一種電路板,包含:一基材,該基材具有一頂面和一底面;一黏著層,配置於該頂面上;一第一介電層,配置於該黏著層上;一磁性結構,配置於該第一介電層上; 一第二介電層,覆蓋該磁性結構以及該基材的該頂面;以及一電感線圈,該電感線圈包含:一第一導線,配置於該第二介電層上;一第二導線,配置於該基材的該底面上;以及多個導電柱,各該導電柱貫穿該基材及該第一介電層,且該些導電柱連接該第一導線以及該第二導線,該第一導線、該第二導線以及該些導電柱形成環繞該磁性結構的一螺旋結構。
- 如請求項7所述之電路板,其中該磁性結構包含至少一磁性複合層,該磁性複合層包含:一介電薄膜;以及一磁性材料,配置於該介電薄膜上。
- 如請求項7所述之電路板,更包含一第一保護層覆蓋該第一導線和該第二介電層,以及一第二保護層覆蓋該第二導線和該基材的該底面。
- 如請求項7所述之電路板,其中該基材包含:一基板,該基板具有一頂面和一底面;以及一第三介電層,其中該第三介電層配置於該基板的該底面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105139309A TWI626869B (zh) | 2016-11-29 | 2016-11-29 | 電路板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105139309A TWI626869B (zh) | 2016-11-29 | 2016-11-29 | 電路板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201820950A TW201820950A (zh) | 2018-06-01 |
TWI626869B true TWI626869B (zh) | 2018-06-11 |
Family
ID=63256067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105139309A TWI626869B (zh) | 2016-11-29 | 2016-11-29 | 電路板及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI626869B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW535496B (en) * | 2002-03-09 | 2003-06-01 | Samsung Electro Mech | Weak-magnetic field sensor using printed circuit board manufacturing technique and method of manufacturing the same |
TW200614883A (en) * | 2004-07-28 | 2006-05-01 | Endicott Interconnect Tech Inc | Circuitized substrate with internal organic memory device, method of making same, electrical assembly utilizing same and information handling system utilizing same |
TW201603066A (zh) * | 2014-07-09 | 2016-01-16 | 格羅方德半導體公司 | 多層電路元件之製造 |
-
2016
- 2016-11-29 TW TW105139309A patent/TWI626869B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW535496B (en) * | 2002-03-09 | 2003-06-01 | Samsung Electro Mech | Weak-magnetic field sensor using printed circuit board manufacturing technique and method of manufacturing the same |
TW200614883A (en) * | 2004-07-28 | 2006-05-01 | Endicott Interconnect Tech Inc | Circuitized substrate with internal organic memory device, method of making same, electrical assembly utilizing same and information handling system utilizing same |
TW201603066A (zh) * | 2014-07-09 | 2016-01-16 | 格羅方德半導體公司 | 多層電路元件之製造 |
Also Published As
Publication number | Publication date |
---|---|
TW201820950A (zh) | 2018-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9536864B2 (en) | Package structure and its fabrication method | |
US9867296B2 (en) | Printed circuit board and package substrate | |
JP6668723B2 (ja) | インダクタ部品 | |
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
JP2009064966A (ja) | 多層配線基板及びその製造方法ならびに半導体装置 | |
US10650958B2 (en) | Coil electronic component | |
CN104134643A (zh) | 具有超细间距倒装芯片凸点的基板 | |
CN108154991B (zh) | 线圈组件及制造线圈组件的方法 | |
US10902994B2 (en) | Coil electronic component | |
CN111385970B (zh) | 电路板结构及其制造方法 | |
JP2018186241A (ja) | 電子部品およびその製造方法 | |
TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
US10062649B2 (en) | Package substrate | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
TWI619414B (zh) | 電路板及其製造方法 | |
TWI569368B (zh) | 封裝基板、包含該封裝基板的封裝結構及其製作方法 | |
TWI626869B (zh) | 電路板及其製造方法 | |
US20190198216A1 (en) | Inductor and method of manufacturing the same | |
CN105990307B (zh) | 封装基板及包含该封装基板的封装结构及其制作方法 | |
CN110349737B (zh) | 线圈组件和制造线圈组件的方法 | |
US20200253044A1 (en) | Wiring board | |
TWI582902B (zh) | 基板結構及其製作方法 | |
TWI842203B (zh) | 電感器結構及其製法 | |
TWI802135B (zh) | 電路板結構及其製造方法 |