TWI625622B - 在多核心處理器系統與運作多核心處理器系統的電腦實施方法 - Google Patents

在多核心處理器系統與運作多核心處理器系統的電腦實施方法 Download PDF

Info

Publication number
TWI625622B
TWI625622B TW102139645A TW102139645A TWI625622B TW I625622 B TWI625622 B TW I625622B TW 102139645 A TW102139645 A TW 102139645A TW 102139645 A TW102139645 A TW 102139645A TW I625622 B TWI625622 B TW I625622B
Authority
TW
Taiwan
Prior art keywords
operating system
core
resource
computer
operating
Prior art date
Application number
TW102139645A
Other languages
English (en)
Other versions
TW201516669A (zh
Inventor
陳俊衛
謝裕偉
陳柏嘉
謝裕信
Original Assignee
聯想企業解決方案（新加坡）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯想企業解決方案（新加坡）有限公司 filed Critical 聯想企業解決方案（新加坡）有限公司
Priority to TW102139645A priority Critical patent/TWI625622B/zh
Priority to US14/527,107 priority patent/US9684517B2/en
Publication of TW201516669A publication Critical patent/TW201516669A/zh
Application granted granted Critical
Publication of TWI625622B publication Critical patent/TWI625622B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Computing Systems (AREA)
  • Stored Programmes (AREA)
  • Mathematical Physics (AREA)

Abstract

揭露一種多核心處理器系統，包含第一資源、第一核心、第二資源、與第二核心。第一核心用以執行第一作業系統，而第一作業系統係被分配有第一資源；第二核心用以執行第二作業系統，而第二作業系統係被分配有專屬的第二資源。第一作業系統與第二作業系統係同時執行，而第二作業系統用以進行針對第一資源、第一核心、或第一作業系統的狀態之一監控或一偵錯。

Description

在多核心處理器系統與運作多核心處理器系統的電腦實施方法
本發明大體而言係關於多核心處理器系統，特別是關於非異質多核心處理器系統。更特別地，係關於在多核心處理器系統中進行系統監控與偵錯。
在例如IBM公司的System X、Blade Center或eServer等現有伺服器中，一般係由基板管理控制器(baseboard management controller、BMC)來進行系統監控與偵錯的工作。基板管理控制器係與系統中多個感測器(sensor)通訊，藉此收集多個系統參數，例如溫度、電源模式(power mode)、風扇轉速、有限的作業系統狀態(OS status、例如開機(boot)、關機(shutdown)、偵錯(bug check))。BMC可具有非揮發性記憶體(例如快閃記憶體)，可用於儲存系統事件日誌(system event log)。
對此可參考Intel公司所發佈的Server Boards and Server Platform Server Management Guide以及System Event Log Troubleshooting Guide for Intel® S5500/S3420 Series Server Boards。
另外在IBM公司的System X或Blade Center中，亦可安裝Dynamic System Analysis(DSA)軟體工具來進行系統偵錯，但須注意的是，DSA軟體工具需在作業系統底下執行，而因為不能妨礙作業系統的正常運行，因此其所能監控與偵錯的範圍受到大幅度的限制。另外，當作業系統因故停止運作時，此類DSA軟體工具也無法發揮作用。
其他現有的系統監控與偵錯工具，亦可參考ASSET InterTech公司的產品。
本發明首先體認到，在現有技術中，使用基板管理控制器來進行系統監控與偵錯的作法相當普及，但此作法有許多缺失，特別是基板管理控制器並非可主動地或即時地(real-time)監控作業系統的狀態(特別是運行時間(runtime)狀態)，此外，基板管理控制器也僅能偵測到相當有限的硬體裝置的物理錯誤(physical errors)。
此外，現有的BMC係被動地接收作業系統所提供的資訊，而BMC是嵌入式系統的形式，其儲存空間相當有限，僅能存放數目有限的系統事件日誌，且當作業系統當機時，可能會來不及通知BMC加以記錄，而將系統重新開機的動作會讓可供分析當機原因的系統資料遺失，例如作業系統存放在揮發性記憶體中的日誌檔(log file)會隨著電源關閉而滅失，而再也無法取得，而增加了偵錯的難度。本發明另外也體認到，現有技術中軟體形式的監控與偵錯工具，需在作業系統底下執行，而受到侷限。特別是當作業系統因故停止運作時，此類軟體工具也無用。
有鑑上述現有技術中的不足，且考量在不變更現有多核心處理器系統的硬體架構下，本發明一方面提出在多核心處理器系統中，在主作業系統(main OS)運行的同時，另外分配一專用(dedicated)核心以及對應的專屬資源(例如記憶體或快取)以執行一單純簡易的迷你作業系統(mini OS)，用以監控與偵錯主作業系統以及其硬體資源。由於此迷你作業系統係運行在系統的處理器(即專用核心)，因此相較於BMC，此迷你作業系統可更容易地且更廣泛地掌握到系統的狀況。
本發明另一方面在於前述主作業系統與迷你作業系統可同時且獨立運作。特別是主作業系統不會再去使用/存取被分配給迷你作業系統的專用核心以及對應的專屬資源，因此迷你作業系統與主作業系統的運作不會互相干擾而產生衝突。在此架構下，迷你作業系統可即時地監控主作業系統包含運行時間在內的許多狀態，而一旦主作業系統發生問 題，迷你作業系統係不受影響而仍可繼續運作，並可根據此時主作業系統以及其硬體資源的狀態而產生出後續可供分析與除錯的傾印檔(dump file)，而解決了現有技術中採用BMC而無法完整地取得主作業系統當機時的系統狀態的缺點，也解決了現有技術中軟體形式的監控與偵錯工具無法在主作業系統當機時運作的問題。
另一方面，本發明也提出在多核心處理器系統中(特別是 非異質多核心處理器系統中)，以不同的核心同時並獨立地執行不同的作業系統。特別是，系統韌體(例如基本輸入/輸出系統)或是主作業系統分配一專用核心來執行另一作業系統，但系統韌體或主作業系統亦可視實際的需求而決定不執行另一作業系統。另一作業系統的功能除了可用來監控主作業系統之外，亦可設計用來執行其他功能，本發明並不欲加以限制。
本說明書中所提及的特色、優點、或類似表達方式並不表 示，可以本發明實現的所有特色及優點應在本發明之任何單一的具體實施例內。而是應明白，有關特色及優點的表達方式是指結合具體實施例所述的特定特色、優點、或特性係包括在本發明的至少一具體實施例內。因此，本說明書中對於特色及優點、及類似表達方式的論述與相同具體實施例有關，但亦非必要。
參考以下說明及隨附申請專利範圍或利用如下文所提之本發明的實施方式，即可更加明瞭本發明的這些特色及優點。
100‧‧‧電腦系統
102‧‧‧基本輸入/輸出系統(BIOS)
104‧‧‧處理器
106‧‧‧主記憶體模組
108‧‧‧南橋晶片組
110‧‧‧基板管理控制器(BMC)
112‧‧‧大量儲存裝置
114‧‧‧網路通訊模組
C1-Cn‧‧‧核心
OS1、OS2‧‧‧作業系統
為了立即瞭解本發明的優點，請參考如附圖所示的特定具體實施例，詳細說明上文簡短敘述的本發明。在瞭解這些圖示僅描繪本發明的典型具體實施例並因此不將其視為限制本發明範疇的情況下，參考附圖以額外的明確性及細節來說明本發明，圖式中：圖1係依據本發明一具體實施例之電腦系統；以及圖2係依據本發明一具體實施例之方法流程圖。
本說明書中「一具體實施例」或類似表達方式的引用是指結合該具體實施例所述的特定特色、結構、或特性係包括在本發明的至少一具體實施例中。因此，在本說明書中，「在一具體實施例中」及類似表達方式之用語的出現未必指相同的具體實施例。
熟此技藝者當知，本發明可實施為電腦系統/裝置、方法或作為電腦程式產品之電腦可讀媒體。因此，本發明可以實施為各種形式，例如完全的硬體實施例、完全的軟體實施例(包含韌體、常駐軟體、微程式碼等)，或者亦可實施為軟體與硬體的實施形式，在以下會被稱為「電路」、「模組」或「系統」。此外，本發明亦可以任何有形的媒體形式實施為電腦程式產品，其具有電腦可使用程式碼儲存於其上。
一個或更多個電腦可使用或可讀取媒體的組合都可以利用。舉例來說，電腦可使用或可讀取媒體可以是(但並不限於)電子的、磁的、光學的、電磁的、紅外線的或半導體的系統、裝置、設備或傳播媒體。更具體的電腦可讀取媒體實施例可以包括下列所示(非限定的例示)：由一個或多個連接線所組成的電氣連接、可攜式的電腦磁片、硬碟機、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可抹除程式化唯讀記憶體(EPROM或快閃記憶體)、光纖、可攜式光碟片(CD-ROM)、光學儲存裝置、傳輸媒體(例如網際網路(Internet)或內部網路(intranet)之基礎連接)、或磁儲存裝置。需注意的是，電腦可使用或可讀取媒體更可以為紙張或任何可用於將程式列印於其上而使得該程式可以再度被電子化之適當媒體，例如藉由光學掃描該紙張或其他媒體，然後再編譯、解譯或其他合適的必要處理方式，然後可再度被儲存於電腦記憶體中。在本文中，電腦可使用或可讀取媒體可以是任何用於保持、儲存、傳送、傳播或傳輸程式碼的媒體，以供與其相連接的指令執行系統、裝置或設備來處理。電腦可使用媒體可包括其中儲存有電腦可使用程式碼的傳播資料訊號，不論是以基頻(baseband)或是部分載波的型態。電腦可使用程式碼之傳輸可以使用任何適體的媒體，包括(但並不限於)無線、有線、光纖纜線、射頻(RF)等。
用於執行本發明操作的電腦程式碼可以使用一種或多種程 式語言的組合來撰寫，包括物件導向程式語言(例如Java、Smalltalk、C++或其他類似者)以及傳統程序程式語言(例如C程式語言或其他類似的程式語言)。程式碼可以獨立軟體套件的形式完整的於使用者的電腦上執行或部分於使用者的電腦上執行，部分於使用者電腦而部分於遠端電腦，或完整的於遠端電腦。
於以下本發明的相關敘述會參照依據本發明具體實施例之電腦裝置、方法及電腦程式產品之流程圖及/或方塊圖來進行說明。當可理解每一個流程圖及/或方塊圖中的每一個方塊，以及流程圖及/或方塊圖中方塊的任何組合，可以使用電腦程式指令來實施。這些電腦程式指令可供通用型電腦或特殊電腦的處理器或其他可程式化資料處理裝置所組成的機器來執行，而指令經由電腦或其他可程式化資料處理裝置處理以便實施流程圖及/或方塊圖中所說明之功能或操作。
這些電腦程式指令亦可被儲存在電腦可讀取媒體上，以便指示電腦或其他可程式化資料處理裝置來進行特定的功能，而這些儲存在電腦可讀取媒體上的指令構成一製成品，其內包括之指令可實施流程圖及/或方塊圖中所說明之功能或操作。
電腦程式指令亦可被載入到電腦上或其他可程式化資料處理裝置，以便於電腦或其他可程式化裝置上進行一系統操作步驟，而於該電腦或其他可程式化裝置上執行該指令時產生電腦實施程序以達成流程圖及/或方塊圖中所說明之功能或操作。
其次，請參照圖1至圖2，在圖式中顯示依據本發明各種實施例的裝置、方法及電腦程式產品可實施的架構、功能及操作之流程圖及方塊圖。因此，流程圖或方塊圖中的每個方塊可表示一模組、區段、或部分的程式碼，其包含一個或多個可執行指令，以實施分配的邏輯功能。另當注意者，某些其他的實施例中，方塊所述的功能可以不依圖中所示之順序進行。舉例來說，兩個圖示相連接的方塊事實上亦可以皆執行，或依所牽涉到的功能在某些情況下亦可以依圖示相反的順序執行。此外亦需注意者，每個方塊圖及/或流程圖的方塊，以及方塊圖及/或流程圖中方塊之組合，可藉由基於特殊目的硬體的系統來實施，或者藉由特殊目的硬體與 電腦指令的組合，來執行特定的功能或操作。
<系統架構>
圖1顯示一實施例中之電腦系統100之硬體架構。電腦系統100包含基本輸入/輸出系統(BIOS)102、一或多個中央處理器104、主記憶體模組106(例如DIMM(dual in-line memory module)模組)、南橋晶片組108、BMC 110、大量儲存裝置(mass storage)112、與網路通訊模組114。電腦系統100的其他基本架構與元件可參見一般的個人電腦或伺服器，例如IBM公司的System X、Blade Center或eServer。與本發明無關的細節將省略不予描述。
較佳地，每一處理器104具有多個核心C1-Cn。特別地，電腦系統100可參考IBM公司的System HS23，處理器104可為具有4個核心的Intel Xeon E5 2609；亦或電腦系統100可參考IBM公司的System x3650 M4，處理器104可為具有6個核心的Intel Xeon E 2620；亦或電腦系統100可參考IBM公司的System x3300 M4，處理器104可為具有4個核心的Intel Xeon E5 2403。但應知，在本發明之電腦系統中所包含的處理器數量不限，而總核心數目亦可隨著處理器的數目倍增。
另外需說明的是，在一較佳實施例中，電腦系統100上的所有核心為非異質(Homogeneous)核心，也就是每一核心所具有的效能及物理特性並無差異，且係利用相同的半導體製程所製造而成，因此對於電腦系統100而言，核心彼此可互換(interchangeable)，也就是說，核心可被任意指定而不影響電腦系統100的功能(function)。另一方面，在此實施例中，電腦系統100上的所有核心可適用於供單一作業系統進行對稱多核心處理(symmetric multi-core processing)，但此部份並非本發明。
<方法流程>
以下配合圖2之流程圖說明本發明實施例方法流程。
●步驟200：電腦系統100進行開機，並由基本輸入/輸出系統102載入主作業系統OS1。特別的是，基本輸入/輸出系統102會根據預先設定，在電腦系統100中可使用的核心與硬體資源中替 另一作業系統OS2(以下稱為迷你作業系統)保留至少一核心Cm以及專屬提供給該核心的硬體資源，例如將一或多個特定的中斷(Interrupts、未圖示)、記憶體模組106的特定區段、大量儲存裝置112中的特定區段、以及處理器104中一或多個特定的輸入輸出埠(I/O ports)保留給核心Cm與迷你作業系統OS2使用。而被保留的核心以及硬體資源，將不再提供給主作業系統OS1，而主作業系統OS1僅能使用其餘未被保留的核心與硬體資源。
特別需說明的是，主作業系統OS1也許仍能夠存取記憶體模組106與大量儲存裝置112，但將無法存取記憶體模組106與大量儲存裝置112中保留給迷你作業系統OS2的特定區段。
另一方面，在電腦系統100上的所有核心為非異質核心的實施例中，任一核心都可被選擇而作為保留給迷你作業系統OS2的專用核心。此外關於保留核心的數量，在較佳實施例中，僅保留一核心給迷你作業系統OS2，而主作業系統OS1可使用所有其他剩餘的核心進行多核心處理作業，由於僅減少一核心，此作法將不至於大幅地影響到主作業系統OS1的表現，但在其他實施例中，亦可保留兩個以上的核心給迷你作業系統OS2。
在另一實施例中，基本輸入/輸出系統102可不先替迷你作業系統OS2保留核心與硬體資源，反之，在基本輸入/輸出系統102載入主作業系統OS1至主記憶體模組106後，主作業系統OS1先利用一核心(例如核心C1，一般係由基本輸入/輸出系統102所分配)上運行以進行開機程序，再由主作業系統OS1根據預先設定為迷你作業系統OS2保留另一核心(例如核心Cm)與迷 你作業系統OS2所需的硬體資源。
●步驟202：根據上述不同實施例，可由基本輸入/輸出系統102或是由主作業系統OS1載入作業系統OS2至主記憶體模組106中為作業系統OS2保留的區段，並由保留的核心Cm存取以執行作業系統OS2。作業系統OS2的影像檔(image)可預先存在電腦系統100中的大量儲存裝置112中以供基本輸入/輸出系統102或是由主作業系統OS1存取，而較佳地，為了安全性的考慮，作業系統OS2的影像檔可預先加密，而基本輸入/輸出系統102或是由主作業系統OS1需解密才能順利地載入作業系統OS2，而藉由加密/解密的過程，可確保作業系統OS2的完整性(integrity)。其他習知技術中可確保檔案資料完整性(即沒有被竄改過)的作法，亦可應用於此，本發明並不欲加以限制。
●步驟204：在主作業系統OS1運行的同時，迷你作業系統OS2開始獨立於主作業系統OS1執行，以監控主作業系統OS1的狀態，除此之外，作業系統OS2也可同時監控執行主作業系統OS1的核心C1以及主作業系統OS1所使用到的硬體資源(例如主記憶體模組106)的狀態。特別地，作業系統OS2可以針對核心C1(或其他作業系統OS1所使用的核心)中的暫存器以及主記憶體模組106(被作業系統OS1所使用的部份)產生傾印檔，以供後續分析與除錯。
特別需說明的是，在此步驟204中，作業系統OS2對作業系統OS1與其相關的核心與硬體資源的監控可為主動式或被動式，本發明並不欲加以限制。較佳地，為了達成即時地監控的目的，作業系統OS2可根據預設週期而主動地進行監控，而監控的週期可根 據過往記錄而動態調整，例如近期有發生當機，則可能需要更頻繁地主動進行監控，而對於長時間皆穩定運作的系統，則監控的週期可相對地較長。
另一方面，在被動式的監控方面，作業系統OS2可因應電腦系統100中特定的硬體訊號(例如系統溫度)或是軟體事件(例如作業系統OS1中安裝了新的應用程式或是有軟體更新)，才進行監控；或是作業系統OS2可根據基本輸入/輸出系統102的訊號(例如基本輸入/輸出系統102偵測到電腦系統100的硬體變更)而進行監控；或是作業系統OS2可根據具有權限的使用者所提供的指令而進行監控。
●步驟206：在此步驟中，為了後續的分析與除錯，作業系統OS2可將步驟204中所進行監控而所收集到的資訊或是所產生的傾印檔存放或輸出到所需的位置，例如主記憶體模組106中專屬於作業系統OS2的區段。在一實施例中，執行作業系統OS2的核心Cm可透過處理器104的GPIO連接南橋晶片組108，因此作業系統OS2可透過南橋晶片組108將傾印檔輸出給BMC 110或大量儲存裝置112，又或是經由網路通訊模組114傳送到電腦裝置110以外的網路裝置(未圖示)。
在另一實施例中，若不經由南橋晶片組108，處理器104的GPIO亦可由作業系統OS2仿真(emulate)為SPI、I2C、UART、PCIe等通訊匯流排，因此作業系統OS2亦可直接與BMC 110或電腦系統100中其他PCIe裝置或可用的輸入輸出裝置(皆未圖示)等進行通訊，而將傾印檔輸出。BMC 110更可透過其延伸埠(extended port、未圖示)或是網路通訊模組114，進一步將傾印檔輸出到其他外部或遠端裝 置(皆未圖示)。
在不脫離本發明精神或必要特性的情況下，可以其他特定形式來體現本發明。應將所述具體實施例各方面僅視為解說性而非限制性。因此，本發明的範疇如隨附申請專利範圍所示而非如前述說明所示。所有落在申請專利範圍之等效意義及範圍內的變更應視為落在申請專利範圍的範疇內。

Claims (16)

  1. 一種多核心處理器(multi-core processor)系統，包含：一第一資源；一第一核心，用以執行一第一作業系統，該第一作業系統係被分配有該第一資源；一第二資源；一第二核心，係與該第一核心電性連結，並用以執行一第二作業系統，該第二作業系統係被分配有該第二資源，該第二資源係專屬於該第二作業系統，而該第一作業系統無法存取該第二資源；其中該第一作業系統與該第二作業系統係同時執行，而該第二作業系統用以進行針對該第一資源、該第一核心、或該第一作業系統的狀態之一監控。
  2. 如請求項1之系統，其中該第二作業系統更用以進行針對該第一資源、該第一核心、或該第一作業系統的狀態之一偵錯。
  3. 如請求項1之系統，其中該第一核心與該第二核心為非異質(Homogeneous)而可互換(interchangeable)。
  4. 如請求項1之系統，其中該第一核心與該第二核心係設置於一相同的處理器。
  5. 如請求項1之系統，其中該第二作業系統產生該第一資源、該第一核心、或該第一作業系統之一傾印檔(dump file)。
  6. 如請求項5之系統，其中該第二作業系統將該傾印檔傳送至該 系統之外部。
  7. 一種運作如請求項1所述之系統的電腦實施方法，包含：(a)分配該第二資源與該第二核心給該第二作業系統；(b)以該第二核心執行該第二作業系統；以及(c)該第二作業系統進行針對該第一資源、該第一核心、或該第一作業系統的狀態之一監控。
  8. 如請求項7之方法，其中步驟(c)更包含：該第二作業系統進行針對該第一資源、該第一核心、或該第一作業系統的狀態之一偵錯。
  9. 如請求項7之方法，其中步驟(a)更包含：由該第一作業系統分配該第二資源與該第二核心，並載入該第二作業系統。
  10. 如請求項7之方法，其中該系統更包含一基本輸入/輸出系統，而其中步驟(a)更包含：由該基本輸入/輸出系統分配該第二資源與該第二核心，並載入該第二作業系統。
  11. 如請求項7-10中任一項之方法，其中該第一核心與該第二核心為非異質而可互換。
  12. 一種運作一多核心處理器系統的電腦實施方法，該系統包含一第一核心與一第二核心，該方法包含： (a)以該第一核心執行一第一作業系統；(b)分配該第二核心給一第二作業系統；以及(c)以該第二核心執行該第二作業系統，藉此該第一作業系統與該第二作業系統係同時執行。
  13. 如請求項12之方法，其中步驟(b)係由該第一作業系統執行，且步驟(b)更包含：載入該第二作業系統。
  14. 如請求項12之方法，其中該系統更包含一基本輸入/輸出系統，而其中步驟(b)係由該基本輸入/輸出系統執行，且步驟(b)更包含：載入該第二作業系統。
  15. 如請求項12-14中任一項之方法，其中該第一核心與該第二核心為非異質而可互換。
  16. 如請求項12-14中任一項之方法，其中步驟(b)更包含：為該第二作業系統在該多核心處理器系統中分配一專屬資源，而該第一作業系統無法存取該專屬資源。
TW102139645A 2013-10-31 2013-10-31 在多核心處理器系統與運作多核心處理器系統的電腦實施方法 TWI625622B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102139645A TWI625622B (zh) 2013-10-31 2013-10-31 在多核心處理器系統與運作多核心處理器系統的電腦實施方法
US14/527,107 US9684517B2 (en) 2013-10-31 2014-10-29 System monitoring and debugging in a multi-core processor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102139645A TWI625622B (zh) 2013-10-31 2013-10-31 在多核心處理器系統與運作多核心處理器系統的電腦實施方法

Publications (2)

Publication Number Publication Date
TW201516669A TW201516669A (zh) 2015-05-01
TWI625622B true TWI625622B (zh) 2018-06-01

Family

ID=52996868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139645A TWI625622B (zh) 2013-10-31 2013-10-31 在多核心處理器系統與運作多核心處理器系統的電腦實施方法

Country Status (2)

Country Link
US (1) US9684517B2 (zh)
TW (1) TWI625622B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157115B2 (en) * 2015-09-23 2018-12-18 Cloud Network Technology Singapore Pte. Ltd. Detection system and method for baseboard management controller
TWI632453B (zh) * 2015-10-02 2018-08-11 緯穎科技服務股份有限公司 監測伺服器的方法、監測裝置及監測系統
US20180336086A1 (en) * 2016-01-29 2018-11-22 Hewlett Packard Enterprise Development Lp System state information monitoring
US10216562B2 (en) * 2016-02-23 2019-02-26 International Business Machines Corporation Generating diagnostic data
TWI598745B (zh) * 2016-03-08 2017-09-11 神雲科技股份有限公司 資料傳輸方法及伺服器
KR20180091364A (ko) 2017-02-06 2018-08-16 삼성전자주식회사 디버그 호스트로서 동작하는 cpu를 포함하는 시스템 온 칩 및 이의 동작 방법
KR20190037666A (ko) * 2017-09-29 2019-04-08 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN108804927B (zh) * 2018-06-15 2021-08-10 郑州信大壹密科技有限公司 基于国产自主双***架构的可信计算机平台
CN109032908A (zh) * 2018-07-20 2018-12-18 郑州云海信息技术有限公司 批量实现bmc时间和os时间一致性的测试方法及***
CN111488216B (zh) * 2019-01-28 2024-04-30 北京灵汐科技有限公司 一种数据处理的方法、装置及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320487A1 (en) * 2007-06-25 2008-12-25 Fontenot Nathan D Scheduling tasks across multiple processor units of differing capacity
TW201108118A (en) * 2009-08-26 2011-03-01 Dell Products Lp System and method of enabling resources within an information handling system
TW201112118A (en) * 2009-07-27 2011-04-01 Advanced Micro Devices Inc Mapping processing logic having data-parallel threads across processors
US20120317568A1 (en) * 2011-06-08 2012-12-13 Microsoft Corporation Operating system decoupled heterogeneous computing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US9038070B2 (en) 2004-09-14 2015-05-19 Synopsys, Inc. Debug in a multicore architecture
US7546487B2 (en) 2005-09-15 2009-06-09 Intel Corporation OS and firmware coordinated error handling using transparent firmware intercept and firmware services
US7624250B2 (en) 2005-12-05 2009-11-24 Intel Corporation Heterogeneous multi-core processor having dedicated connections between processor cores
US7594077B2 (en) * 2006-09-08 2009-09-22 Intel Corporation System, method and apparatus to accelerate raid operations
US20080186194A1 (en) 2006-09-29 2008-08-07 Rockwell Automation Technologies, Inc. Dynamic condition monitoring system employing a multi-core processor
US8412981B2 (en) 2006-12-29 2013-04-02 Intel Corporation Core sparing on multi-core platforms
US7685474B2 (en) * 2007-03-16 2010-03-23 Symantec Corporation Failsafe computer support assistant using a support virtual machine
JP4433006B2 (ja) 2007-07-04 2010-03-17 株式会社デンソー マルチコアの異常監視装置
US7984122B2 (en) 2009-06-04 2011-07-19 Microsoft Corporation Dedicated processor core request
US8533317B2 (en) 2009-06-22 2013-09-10 Citrix Systems, Inc. Systems and methods for monitor distribution in a multi-core system
US8352759B2 (en) 2010-01-11 2013-01-08 Qualcomm Incorporated System and method of monitoring a central processing unit in real time
JP5470177B2 (ja) 2010-07-06 2014-04-16 株式会社日立製作所 トレースシステム
CN102971715B (zh) * 2010-07-06 2015-07-08 三菱电机株式会社 处理器装置以及程序
EP2626786B1 (en) * 2010-10-05 2016-04-20 Fujitsu Limited Multicore processor system, method of monitoring control, and monitoring control program
US8706937B2 (en) 2011-03-02 2014-04-22 Texas Instruments Incorporated Method and system of debugging multicore bus transaction problems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320487A1 (en) * 2007-06-25 2008-12-25 Fontenot Nathan D Scheduling tasks across multiple processor units of differing capacity
TW201112118A (en) * 2009-07-27 2011-04-01 Advanced Micro Devices Inc Mapping processing logic having data-parallel threads across processors
TW201108118A (en) * 2009-08-26 2011-03-01 Dell Products Lp System and method of enabling resources within an information handling system
US20120317568A1 (en) * 2011-06-08 2012-12-13 Microsoft Corporation Operating system decoupled heterogeneous computing

Also Published As

Publication number Publication date
TW201516669A (zh) 2015-05-01
US9684517B2 (en) 2017-06-20
US20150121152A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
TWI625622B (zh) 在多核心處理器系統與運作多核心處理器系統的電腦實施方法
US9298524B2 (en) Virtual baseboard management controller
US8090819B1 (en) Communicating with an in-band management application through an out-of band communications channel
JP6845264B2 (ja) オポチュニスティックハイパーバイザを用いたパフォーマンスの変動の低減
US9098302B2 (en) System and apparatus to improve boot speed in serial peripheral interface system using a baseboard management controller
TWI556130B (zh) 用於可信賴運算之多節點集線器
TWI588751B (zh) 透過基板管理控制器管理虛擬機器的電腦主機與方法
US9501408B2 (en) Efficient validation of coherency between processor cores and accelerators in computer systems
TW201617911A (zh) 複數協定系統管理方法與系統以及電腦可讀媒體
US20080005551A1 (en) Management of option rom
US9721104B2 (en) CPU-based measured boot
US11243795B2 (en) CPU overcommit with guest idle polling
US20220067165A1 (en) Security measurement method and security measurement device for startup of server system, and server
TW201351133A (zh) 系統事件讀取方法及系統
US10649832B2 (en) Technologies for headless server manageability and autonomous logging
US20120191946A1 (en) Fast remote communication and computation between processors
US10996942B1 (en) System and method for graphics processing unit firmware updates
CN111310192B (zh) 数据处理方法、装置、存储介质和处理器
TW201535106A (zh) 偵測對未配置或未初始化記憶體的讀取存取
TWI662419B (zh) 具有儲存實體資源的本地磁碟的網路系統
US20130173958A1 (en) Extending Cache In A Multi-Processor Computer
US9678851B2 (en) Continuous monitoring and analysis of software events
JP7047906B2 (ja) 入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラム
US20240012651A1 (en) Enhanced service operating system capabilities through embedded controller system health state tracking
US10209888B2 (en) Computer and optimization method