TWI624154B - 使用ｎ個電容器之４ｎ＋１層電容數位至類比轉換器（ｄａｃ） - Google Patents

使用ｎ個電容器之４ｎ＋１層電容數位至類比轉換器（ｄａｃ） Download PDF

Info

Publication number
TWI624154B
TWI624154B TW103108566A TW103108566A TWI624154B TW I624154 B TWI624154 B TW I624154B TW 103108566 A TW103108566 A TW 103108566A TW 103108566 A TW103108566 A TW 103108566A TW I624154 B TWI624154 B TW I624154B
Authority
TW
Taiwan
Prior art keywords
switching
reference voltage
capacitor
input
analog converter
Prior art date
Application number
TW103108566A
Other languages
English (en)
Other versions
TW201503605A (zh
Inventor
文森 貴葵安普娃克斯
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201503605A publication Critical patent/TW201503605A/zh
Application granted granted Critical
Publication of TWI624154B publication Critical patent/TWI624154B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明揭示一種供在一Σ△調變器中使用之電荷轉移類型之數位至類比轉換器(DAC)，該數位至類比轉換器包含可操作以產生4n+1個輸出位準之一電容器開關單元，該電容器開關單元包括：複數個第二切換單元，其用於耦合複數個參考電容器對之第一端子與一正或一負參考信號；其中該複數個參考電容器對之第二端子分別並聯耦合；其中針對偶數轉移提供一單個切換組合以達成線性且其中針對奇數轉移提供不同切換組合之一平均數以達成線性；其中在該DAC之一輸入係偶數時進行一偶數轉移，且在至該DAC之一輸入係奇數時進行一奇數轉移。

Description

使用N個電容器之4N+1層電容數位至類比轉換器(DAC) 相關申請案交叉參考
本申請案主張2013年3月11日申請之第61/776,596號共同擁有之美國臨時專利申請案之優先權；該美國臨時專利申請案出於所有目的特此以引用方式併入本文中。
本發明係關於數位至類比轉換器(DAC)，特定而言Σ△調變器中之此DAC之使用。
當今，在用於消費型應用、工業應用等之電子器件中廣泛使用類比至數位轉換器。通常，類比至數位轉換器包含用於接收一類比輸入信號並輸出與該類比輸入信號成比例之一數位值的電路。此數位輸出值通常呈一並列字組或一串列數位位元串之形式。存在諸多類型之類比至數位轉換方案，諸如電壓至頻率轉換、電荷再分佈、△調變以及其他方案。通常，此等轉換方案中之每一者均具有其優點及缺點。已經歷日益增加之使用之一種類型之類比至數位轉換器係切換式電容器Σ-△轉換器。
作為諸多類比至數位轉換器，切換式電容器Σ-△轉換器在如圖1中所展示之一回饋環路中使用一數位至類比轉換器DAC且不能比數位至類比轉換器更線性。一輸入信號U饋送至一環路濾波器。環路濾波器之輸出信號Y轉發至提供輸出位元串流V之一量化器。此位元串流V 往回饋送至DAC，DAC之輸出往回饋送至環路濾波器。因此，需要一非常線性數位至類比轉換器以便達成一完美線性類比至數位轉換。然而，對於用於一Σ-△轉換器之回饋環路中之數位至類比轉換器而言不需要一高解析度：數位至類比解析度可與過取樣比率互換，代價為一較長轉換時間。
一個兩層數位至類比轉換器固有地係線性的且因此並非一Σ-△轉換器之精確度之限制性因素。因此在一Σ-△類比至數位轉換器中其係標準方法。舉例而言，此A/D轉換器揭示於以下文章中：Mark A.Alexander、Hessam Mohajeri及Justin O.Prayogo的「A 192ks/s Sigma-Delta ADC with integrated DecimationFilters Providing -97..4dB THD」，在IEEE國際固態電路會議37(1994)(二月，美國紐約)中；及R.W.Adams、P.F.Ferguson、A.Ganesan、S.Vincelette、A.Volpe及R.Libert的「Theory and Practical Implementation of a fifth-Order Sigma-Delta A/D Converter」，在音響工程協會39(1991)之AES期刊(七月/八月，第7/8.號，美國紐約)中。亦自指派給申請人之美國專利US7,102,558知曉一個五層回饋數位至類比轉換器，該美國專利據此以引用方式併入。
在Σ△轉換器中，若調變器由切換式電容器構成則電容電荷轉移DAC通常用來實現調變器之回饋。多位元架構具有很好優點，包含較少量化雜訊、更多穩定性、對閒置頻調(idle tone)之較不靈敏性以及較佳失真行為。由於DAC輸出駐留在調變器之輸入處，因此DAC之不精確性直接傳輸至信號且難以補償。因此，能夠實現具有儘可能多之層之線性DAC係關鍵的(製成一多層快閃ADC係較容易的，此乃因在一Σ△調變器中其在站在信號鏈之末端處時不需要與DAC差不多之精確度)。具有多於5層之多層DAC需要多個電容器及動態元件匹配以能夠在兩個相中轉移信號(基於切換式電容器之Σ△調變器中之大多數調 變器具有兩個相，一個相用於取樣信號，一個相用於將信號轉移至下一級)。此等多層DAC通常實現為電荷轉移DAC。在此等類型之DAC中，藉由轉移至DAC之輸出之一不同電荷量界定每一輸出位準。因此，一電荷轉移DAC轉移電荷且因此以不同於一電壓或電流DAC之方式操作。
然而，具有五個以上層之多層DAC需要多個電容器及動態元件匹配以能夠在兩個相中轉移信號(基於切換式電容器之Σ△調變器中之大多數調變器具有兩個相：一個相用於取樣信號且一個相用於將信號轉移至下一級)。
根據實施例之一種供在一Σ△調變器中使用之電荷轉移類型之數位至類比轉換器(DAC)包含可操作以產生4n+1個輸出位準之一電容器開關單元，該電容器開關單元包括：複數個第二切換單元，其用於耦合複數個參考電容器對之第一端子與一正或一負參考信號；其中該複數個參考電容器對之第二端子分別並聯耦合；其中針對偶數轉移提供一單個切換組合以達成線性且其中針對奇數轉移提供不同切換組合之一平均數以達成線性；其中在該DAC之一輸入係偶數時進行一偶數轉移，且在至該DAC之一輸入係奇數時進行一奇數轉移。在某些實施例中，該複數個第二切換單元中之每一者之開關係獨立控制的。
根據實施例之一種Σ△調變器包含：電荷轉移類型之一DAC，其包含可操作以產生4n+1個輸出位準之一電容器開關單元及用於耦合複數個參考電容器對之第一端子與一正或一負參考信號的複數個第二切換單元；其中該複數個參考電容器對之第二端子分別並聯耦合；及一第一切換單元，其用於耦合一輸入電容器對之第一端子與一正或一負輸入信號，其中該等輸入電容器對及該複數個參考電容器對之該等 第二端子分別並聯耦合；其中針對偶數轉移提供一單個切換組態以達成線性且其中針對奇數轉移提供不同切換組合之一平均數以達成線性；其中在該DAC之一輸入係偶數時進行一奇數轉移，且在至該DAC之一輸入係奇數時進行一奇數轉移。在某些實施例中，該調變器包含耦合該等輸入及參考電容器之該等第二端子與一差動放大器之一切換網路。
根據實施例之一種電荷轉移類型之數位至類比轉換器(DAC)包含：一參考電壓切換配置，其包括並聯之n個個別五層參考電壓切換配置；一切換式電容器級，其用於產生4n+1個輸出電壓位準；及一切換控制器，該切換控制器經組態以控制切換組態；其中針對偶數轉移提供一單個切換組態以達成線性且其中針對奇數轉移提供不同切換組合之一平均數以達成線性；其中在該DAC之一輸入係偶數時進行一偶數轉移，且在至該DAC之一輸入係奇數時進行一奇數轉移。在某些實施例中，該切換控制器經組態以非週期性地選擇奇數轉移之一轉移次序。
根據實施例之一種電荷轉移類型之數位至類比轉換器(DAC)包含：一切換式電容器級，其用於產生複數個輸出電壓；一參考電壓切換配置，其包括並聯之n個個別五層參考電壓切換配置；及一切換控制器，其可操作以控制該切換式電容器級及該參考電壓切換配置以產生針對該複數個輸出電壓中之每一者之切換型樣，其中每一型樣包括一充電相及一轉移相；其中針對偶數轉移提供一單個切換組態以達成線性且其中針對奇數轉移提供不同切換組合之一平均數以達成線性；其中在該DAC之一輸入係偶數時進行一偶數轉移，且在至該DAC之一輸入係奇數時進行一奇數轉移。
在某些實施例中，該切換式電容器級經組態以產生4n+1個輸出位準。在某些實施例中，該切換控制器經組態以針對VREF及-VREF 在該n個個別五層參考電壓切換配置中之每一者上控制相同數目個轉移，其中VREF及-VREF係至該n個個別五層參考電壓切換配置之參考電壓輸入。在某些實施例中，針對奇數轉移影響該等轉移之一序列次序之一隨機化。
根據實施例之一種用於產生電荷轉移類型之一數位至類比轉換器(DAC)之方法包含：提供用於產生複數個輸出電壓之一切換式電容器級；提供包括並聯之n個個別五層參考電壓切換配置之一參考電壓切換配置；及提供可操作以控制該切換式電容器級及該參考電壓切換配置以產生針對該複數個輸出電壓中之每一者之切換型樣的一切換控制器，其中每一型樣包括一充電相及一轉移相；其中針對偶數轉移提供一單個切換組態以達成線性且其中針對奇數轉移提供不同切換組合之一平均數以達成線性；其中在該DAC之一輸入係偶數時進行一偶數轉移，且在至該DAC之一輸入係奇數時進行一奇數轉移。
在某些實施例中，該切換式電容器級經組態以產生4n+1個輸出位準。在某些實施例中，該切換控制器經組態以針對VREF及-VREF在該n個個別五層參考電壓切換配置中之每一者上控制相同數目個轉移，其中VREF及-VREF係至該n個個別五層參考電壓切換配置之參考電壓輸入。在某些實施例中，針對奇數轉移影響該等轉移之一序列次序之一隨機化。
根據實施例之一種用於操作電荷轉移類型之一數位至類比轉換器(DAC)之方法包含：憑藉一切換式電容器級產生複數個輸出電壓；使用包括並聯之n個個別五層參考電壓切換配置之一參考電壓切換配置來產生參考電壓；及控制該切換式電容器級及該參考電壓切換配置以產生針對該複數個輸出電壓中之每一者之切換型樣，其中每一型樣包括一充電相及一轉移相；其中針對偶數轉移實施一單個切換組態以達成線性且其中針對奇數轉移實施不同切換組合之一平均數以達成線 性；其中在該DAC之一輸入係偶數時進行一偶數轉移，且在至該DAC之一輸入係奇數時進行一奇數轉移。
在某些實施例中，該切換式電容器級經組態以產生4n+1個輸出位準。在某些實施例中，該方法包含針對VREF及-VREF在該n個個別五層參考電壓切換配置中之每一者上控制相同數目個轉移，其中VREF及-VREF係至該n個個別五層參考電壓切換配置之參考電壓輸入。在某些實施例中，該方法包含針對奇數轉移隨機化該等轉移之一序列次序。
當結合以下說明及隨附圖式考量時，將更佳地瞭解及理解本發明之此等及其他態樣。然而，應理解，儘管指示本發明之各種實施例及其眾多特定細節，但以下說明係以圖解說明方式而非限制方式給出。可在不背離本發明之精神之情況下在本發明之範疇內做出諸多替換、修改、添加及/或重新配置，且本發明包含所有此等替換、修改、添加及/或重新配置。
100‧‧‧Σ-△類比至數位轉換器
108‧‧‧數位整數倍降低取樣濾波器/數位濾波器
110‧‧‧匯流排
112‧‧‧過取樣數位位元串流/數位位元串流/輸出位元串流
114‧‧‧多位元數位至類比轉換器/輸入/數位至類比轉換器
116‧‧‧環路濾波器
118‧‧‧輸入電壓求和節點
120‧‧‧多位元量化器/量化器
200‧‧‧多層級回饋數位至類比轉換器/數位至類比轉換器/電路
201‧‧‧處理電路
202a‧‧‧參考電壓充電電路/參考電壓充電單元
202b‧‧‧參考電壓充電電路
202c‧‧‧參考電壓充電電路
202n‧‧‧參考電壓充電電路
204‧‧‧開關
206‧‧‧開關
208‧‧‧開關
208a‧‧‧開關
208b‧‧‧開關
208c‧‧‧開關
210‧‧‧開關
212‧‧‧開關
214‧‧‧開關
216‧‧‧開關
230a‧‧‧電壓輸入電容器/輸入取樣電容器
230b‧‧‧電壓輸入電容器/輸入取樣電容器
232a‧‧‧轉移參考電容器/參考轉移電容器/參考電容器
232b‧‧‧轉移參考電容器/參考轉移電容器/參考電容器
234a‧‧‧回饋取樣電容器/回饋電容器
234b‧‧‧回饋取樣電容器/回饋電容器
250‧‧‧差動運算放大器
260‧‧‧切換控制單元
E‧‧‧量化誤差
P1‧‧‧相/充電相
P2‧‧‧相/轉移相
Vin‧‧‧輸入電壓
VINP‧‧‧電壓
VINM‧‧‧電壓
VREFP‧‧‧電壓
VREFM‧‧‧電壓
包含隨附且形成本說明書之部分之圖式以繪示本發明之某些態樣。應注意，圖式中所圖解說明之特徵未必按比例繪製。藉由參考連同附圖一起進行之以下說明可獲取對本發明及其優點之一更完整理解，在附圖中相似參考編號指示相似特徵，且其中：圖1係示意性地圖解說明一例示性Σ-△類比至數位轉換器之一圖式；圖2係示意性地圖解說明根據實施例之一例示性Σ-△類比至數位轉換器之一圖式；圖3A至圖3E展示一個五層數位至類比轉換器之產生輸出電壓之不同型樣；圖4圖解說明根據實施例之例示性參考電壓充電電路； 圖5圖解說明一n=2 DAC之例示性4n+1層；圖6圖解說明一例示性n=2 DAC之偶數轉移；圖7圖解說明一n=2 DAC之例示性奇數轉移；圖8圖解說明序列次序之例示性隨機排列(shuffling)。
參考在隨附圖式中圖解說明且在以下說明中詳述之例示性(且因此非限制性)實施例更全面地闡釋本發明及其各種特徵及有利細節。然而，應理解，儘管指示較佳實施例，但詳細說明及特定實例僅以圖解說明方式而非以限制方式給出。可省略對已知程式化技術、電腦軟體、硬體、操作平台及協定之說明以便不在細節上不必要地使本發明模糊不清。熟習此項技術者將自本發明明瞭在基本發明概念之精神及/或範疇內之各種替換、修改、添加及/或重新配置。
再次參考圖1，其繪示一多位元或多層(nlev層，nlev>2，M位元，M=Floor(log2(nlev))，M>1)單環路、Σ-△類比至數位轉換器(ADC)之一示意性方塊圖。通常由編號100表示，具有一量化器之一多層(nlev)(亦可稱為多位元，此乃因層之編碼需要一個以上位元，M>1)Σ-△ADC可包含一輸入電壓求和節點118、一環路濾波器116、一多位元量化器120、一多位元數位至類比轉換器(DAC)114及一數位整數倍降低取樣濾波器108。量化器120可係一固定或可變解析度量化器。
數位濾波器108接收一過取樣數位位元串流112且整數倍降低取樣數位位元串流112，以便產生(舉例而言但不限於)表示輸入114處之所量測類比輸入信號之一P位元資料字組(在匯流排110上)。此整數倍降低取樣程序亦移除來自量化程序且由Σ-△ADC 100貫穿其類比環路濾波器116經雜訊塑形之高頻率雜訊中之大多數雜訊。自E(由量化器引入之量化雜訊)至輸出位元串流之轉移功能係一高通濾波器。
來自多位元量化器120之輸出位元串流112具有nlev個相異層且可 編碼成最少M個位元，其中M=Floor(log2(nlev))且M大於1。「E」示意性地表示由固定多位元量化器120引入之量化誤差。
根據各種實施例，DAC 114可實施為電荷轉移類型之一多位元電容DAC，其具有4n+1層、使用僅n個電容器及最小動態元件匹配及經減少數目個開關。更一般而言，根據各種實施例，Σ△轉換器可具備具有最小數目個經匹配單元電容器及相對簡單動態元件匹配技術之多層DAC。此將導致使用與現有裝置大致相同之大小及相同之電力之更精確Σ△裝置。
現在轉向圖2，展示圖解說明電荷轉移類型之一例示性DAC之一視圖。繪示一多層回饋數位至類比轉換器(DAC)之電容器切換陣列及一差動放大器之一示意性電路圖。
多層回饋DAC 200包含一處理電路201及複數個參考電壓充電電路202a至202n。在所圖解說明之實施例中，DAC 200因此包括n個並聯DAC，n個DAC中之每一者包含其自身之參考電壓充電電路。每一參考電壓充電電路及對應DAC實施一個五層DAC。
電路200首先將被闡釋為憑藉一單個參考電壓充電電路202a實施之一個五層DAC。此一個五層DAC闡述於標題為「Five-Level Feed-Back Digital-to-Analog Converter for a Switched Capacitor Sigma-Delta Analog-to-Digital Converter」之第7,102,558號共同受讓之美國專利中，該美國專利出於所有目的以引用方式併入本文中。
在特定實例中，可使用在一差動電荷轉移之兩個相(諸如一充電或預充電相及一轉移相)期間產生五個等間隔之電荷量之切換型樣來操作電荷轉移類型之一個五層回饋DAC。因此，根據一實施例藉由兩個相界定一型樣。然而，可使用具有更多相之其他型樣。總之，一型樣應被理解為產生DAC之一輸出電壓。在以下說明中，可使用係指在由DAC產生之時域中之一輸出電壓序列的一型樣序列。
每一電壓係藉由(舉例而言)可由一切換控制單元260產生之一切換型樣而產生。切換控制單元260接收用來解碼或判定哪一型樣施加至開關之DAC數位輸入字組或多層輸入資訊。圖2僅展示參考電壓切換電路中之開關之控制線。然而，如由點線所指示，切換控制單元260可產生用於圖2中所展示之電路之剩餘開關之所有必需開關控制信號。如圖2中進一步指示，切換控制單元260亦可接收且產生進一步控制信號，諸如時脈信號、轉換開始信號、轉換結束信號等。此外，在實施例中，切換控制單元260可提供用於所有n個電壓參考模組202之開關控制信號。
包含一單個參考電壓充電單元202a之一個五層回饋DAC實施在一差動電荷轉移之兩個相(預充電+轉移)期間產生五個等間隔之電荷量之一切換序列。因此，五個均等分佈之電荷位準可係C*VREF、C*VREF/2、0、-C*VREF/2及-C*VREF。參考電壓(VREF=VREFP-VREFM)充電電路202a包括轉移參考電容器232a及232b以及開關212、214及216。特定例示性實施例之剩餘部分包括電壓輸入電容器230a及230b、開關204、206、208及210以及具有回饋取樣電容器234a及234b之差動運算放大器250。開關208a及208b可與共模操作有關，且開關208c可與差動信號操作有關。
VREFP及VREFM表示在差動參考輸入端子處之電壓。參考電壓VREF=VREFP-VREFM。VINP及VINM表示在差動輸入信號端子處之電壓。輸入信號電壓VIN=VINP-VINM。轉移參考電容器232a及232b可(舉例而言)等於C/2。輸入取樣電容器230a及230b可等於A*C/2。回饋電容器234a及234b可等於C以針對具有一個DAC級之參考信號得到1之一增益級，但在其他實施例中此可取決於所要參考路徑增益而不同。輸入電壓係：VIN=VINP-VINM，且輸出電壓係：VOUT=VOUTP-VOUTM。所展示之電路之增益係A。(若存在用以做 成一4n+1 DAC的多組並聯(n次)之C/2電容器，則增益等於n，且回饋電容器將係C/n以仍得到1之一增益。然而，應注意在其他實施例中，增益可不同於1)。
當與一輸入電壓VIN求和時，五層回饋DAC產生五個均等分佈之輸出電壓：A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2及A*VIN-VREF，其中A係增益，VIN係輸入電壓，且VREF係參考電壓。更特定而言參考圖3圖解說明此。
參考圖3a至圖3e，其繪示用來獲得圖2中所圖解說明之特定例示性實施例之五個均等分佈之電荷位準C*VREF、C*VREF/2、0、-C*VREF/2及-C*VREF的開關204至216之習用切換型樣之時序圖。一「1」邏輯位準繪示處於閉合位置中之各別開關且一「0」邏輯位準繪示處於斷開位置中之各別開關。如所展示，P1表示參考轉移電容器232a、232b之一充電相，且P2表示參考電容器232a、232b上之電荷之一轉移相。
圖3a至圖3e進一步圖解說明開關104至116之間的非重疊延遲以便防止輸入之間的一短路且確保連接至求和節點之開關總是首先斷開。開關204至216在時間302與時間304之間全部係斷開(關斷一邏輯0)。時間302表明參考電容器232及輸入信號電容器230兩者之充電相之結束。時間304表明自參考電容器232及輸入信號電容器230兩者至回饋電容器234之轉移相之開始。
參考圖3a，其繪示轉移一加(正)電荷C*VREF之時序圖。參考電容器232a及232b在預充電相期間(在時間202a之前)分別連接至VREFP及VREFM，且在轉移相期間(在時間204a之後)分別切換至VREFM及VREFP。經轉移之電荷等於C/2*(VREFP-VREFM)-C/2*(VREFM-VREFP)=C*VREF。當在差動運算放大器250之輸入之求和節點處與電壓輸入樣本電荷 A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)=A*C*VIN求和時，經轉移電壓在差動運算放大器250之輸出處係A*VIN+VREF。
參考圖3e，其繪示轉移一減(負)電荷C*(-VREF)之時序圖。執行與圖3a中所展示之型樣相反之型樣以達成至求和節點之一-C*VREF電荷。當在差動運算放大器250之輸入之求和節點處與電壓輸入樣本電荷A*C/2*(VINP-VINM)-A/2*C*(VINM-VINP)=A*C*VIN求和時，經轉移電壓在差動運算放大器250之輸出處係A*VIN-VREF。圖3a及圖3e之充電型樣及轉移型樣表示一Σ-△調變器之一基本兩層回饋DAC。
將三個以上電荷位準添加至前述兩層回饋DAC之基本操作以便達成一個五層DAC。此三個額外電荷位準係C*VREF/2、0及-C*VREF/2。
參考圖3b，為了達成一C*VREF/2電荷轉移，參考電容器232a及232b在預充電相期間(在時間402b之前)分別連接至VREFP及VREFM，且在轉移相期間(在時間404b之後)使其輸入極板短路。經轉移之電荷則等於C/2*(VREFP-VREFM)-0=C*VREF/2。當在差動運算放大器250之輸入之求和節點處與電壓輸入樣本電荷A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)=A*C*VIN求和時，經轉移電壓在差動運算放大器250之輸出處係A*VIN+VREF/2。
參考圖3c，為了達成一零電荷轉移，參考電容器232a及232b之輸入極板在預充電相(在時間402c之前)及轉移相(在時間204c之後)兩者期間短路。當在差動運算放大器150之輸入之求和節點處與電壓輸入樣本電荷A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)=A*C*VIN求和時，經轉移電壓在差動運算放大器150之輸出處係A*VIN+0。
參考圖3d，為了達成一-C*VREF電荷轉移，參考電容器232a及232b在預充電相期間(在時間202d之前)分別連接至VREFM及VREFP， 且在轉移相期間(在時間204d之後)使其輸入極板短路。經轉移之電荷則等於C*(VREFM-VREFP)-0=-C*VREF。當在差動運算放大器250之輸入之求和節點處與電壓輸入樣本電荷A*C*(VINP-VINM)-A*C*(VINM-VINP)=2A*C*VIN求和時，經轉移電壓在差動運算放大器250之輸出處係A*VIN-VREF/2。
如上所述，根據各種實施例，可藉由擁有具有n個電壓參考電路202(並聯n次)之一電路而並聯使用此等DAC中之多個DAC以便超過一5層解析度。具有並聯之多個5層DAC之一困難係電容器之間的匹配。
舉例而言，考量具有n個電壓參考電路之電荷轉移類型之一DAC，其中所有電容器係單元電容器但其由於實體處理約束而具有不匹配。如上所述，每一DAC具有一不同獨立輸入且每一輸入可係+2/+1/0/-1/-2中之任一者。此等值中之每一者表示DAC電荷轉移中之一C*Vref倍數(若忽視每一電容器對中之不匹配且若Vref=VREF+-VREF-)。由於僅差動電荷經進一步整合而不考量差動結構中之電容器對(例如，232a、232b)中之不匹配，因此，即使該等電容器在差動結構之+及-側上不完美匹配，其針對純差動轉移亦相當於具有與電容器之平均數之一完美匹配。因此，系統可經簡化且可考量到在差動結構之每一側上之電容器係同樣的。
更一般而言，根據實施例，可並聯使用n個DAC，其中此等DAC中之每一者具有一Cref(k)電容器且轉移in(k)*Cref(k)*Vref，其中in(k)係由於所有DAC係並聯而可電荷轉移之一整數。若所有電容器完美地等於Cref，且若存在並聯之n個DAC，則包括在2n*Cref*Vref與-2n*Cref*Vref之間具有1*Cref*Vref之一粒度之電荷轉移。此導致4n+1層總數。因此在具有n個5層DAC之情況下，若該等電容器係相同單元電容器則達成具有4n+1層之解析度之一電路。若該等電容器係完美匹配的則維持線性。
舉例而言，圖4中展示更特定而言展示n個電壓參考區塊之一組態。如下文將更詳細地論述，可使用切換控制單元260(圖2)來控制對應開關之切換以達成所要輸出位準。
圖5係展示針對一n=2組態(亦即，具有兩個單元電容器232a1、232b1、232a2、232b2)之電荷轉移之一實例之一圖表。在此情形中，DAC輸入呈現(4n+1)=9層，且特定而言，4、3、2、1、0、-1、-2、-3及-4。展示在相P1及P2期間在C1及C2(即，個別DAC)上轉移之電荷及經轉移之所有電荷之總和。最後一行表示一正規化總和。亦可憑藉在P1上之一C*VREF/4轉移及在P2上之一-C*VREF/2轉移獲得0。
圖5之實例假設完美匹配。可能出現困難，此乃因很可能電容器將不匹配但仍期望維持DAC之線性。最終目標係使經轉移之總電荷總是與所有Cref(k)電容器之總和成比例。若藉由DAC處理一電荷轉移序列則此係可能的。在經處理之每一輸入處，不可保證DAC線性，但在特定數目個轉移之後，若考量經轉移之總電荷則可維持線性。
在一Σ-△ADC中，DAC通常用於調變器之回饋環路中且DAC之輸出在一轉換期間不斷地經整合。因此只要維持DAC之線性，即使其繼數個整合之後，其亦將不影響Σ-△ADC之線性(條件係調變器環路穩定性在定序期間不降級)。換言之，可應用一動態元件匹配或動態加權平均化技術以維持DAC線性。由於最大電荷轉移總是等於2*Cref(k)*Vref，總轉移(若所有DAC使其輸入分別等於+2)係Sum(Cref(k))*2*Vref，因此為了維持DAC線性，所有其他轉移需要與Sum(Cref(k))成比例。然而，由於該等電容器不匹配，因此此僅關於每一輸入之經選擇序列係可能的以使得按平均值經轉移之電荷與Sum(Cref(k))成比例。
在DAC之4n+1層當中，五層不需要定序(對應於C*VREF、C*VREF/2、0、-C*VREF/2及-C*VREF)。此等層係當並聯之所有5層 DAC共用相同輸入時獲得之層。此將相當於擁有具有Sum(Cref(k))之等值之僅一個Cref。「序列」在此處係1個樣本長。因此，每一層需要具有平均等於+/-2*Sum(Cref(k))*Vref*m/n之經轉移之一電荷，其中m係一整數以便維持DAC線性。此給出被DAC允許之4n+1層。因此在輸入處，DAC之輸入可由2n與-2n之間的一整數m表示。
針對一2n-1輸入，並聯之所有DAC可具有一2Cref(k)Vref電荷轉移，除僅需要一1*Cref(j)*Vref電荷轉移之DAC之外。編號為j之此DAC具有不同於所有其他DAC之一電荷轉移。藉由改變一序列中之j以使得其可採取自1至n之所有值，在n個樣本之後，經轉移之總電荷將係用於維持DAC線性之電荷值之Sum(2*Sum(Cref(k)Vref))，k不同於j+Cref(j)Vref，其中j為自1至n=n*(2n-1)Sum(Cref(k))Vref。因此可發現具有n個樣本以平均化DAC輸入(2n-1)之不匹配誤差之一簡單序列。可展示，此等序列可被發現為任何m且其等可總是等於或短於n。因此針對每一輸入，發現具有將平均化DAC電荷轉移以使得維持線性之至多n個樣本的一序列。可隨機化此序列以避免輸出頻譜中之頻調(j之選擇可係隨機的，只要在已憑藉輸入碼2n-1處理DAC n次之後採取自1至n之所有整數)。
甚至可經由多個輸入碼平均化此等序列。如下文參考圖7之實例將更詳細地論述，可展示一序列，其中在所有其他DAC具有一雙重電荷轉移之情況下一個DAC曾具有一簡單電荷轉移，且然後旋轉/改變曾具有一單個轉移之該DAC導致平均化且維持DAC之線性，但此預先假定DAC輸入係恆定的。因此在此情形中需要每DAC輸入之一序列，其可係大的此乃因存在4n+1-5個序列來維持。可實現其他更複雜序列，其中平均化將慮及多個輸入碼，但其目標始終係將DAC轉移平均化為與Sum(Cref(k))Vref成比例。此處需要暫存之內容(以DAC電路之邏輯形式)係與一實際Sum(Cref(k))Vref轉移之差。
舉例而言，在一2n-1輸入轉移中，該等DAC中之一者具有一單個轉移，該轉移並非2n-1*Sum(Cref(k))Vref/n而是2Sum(Cref(k))Vref，k不同於j+Cref(j)Vref。在此情形中，與整數數目個Sum(Cref(k))*Vref轉移之差係-Cref(j)*Vref。該序列可暫存此差(在第j個電容器上之-1)且可嘗試以另一DAC輸入補償其。舉例而言若DAC輸入係+1，補償此差之最快捷方式係在第j個電容器上進行一簡單轉移：Cref(j)Vref。這樣，在2個樣本(一個在2n-1處且一個在1處)之後，DAC電荷轉移與Sum(Cref(k))Vref成比例且維持DAC線性。針對一給定m，對一2n(2n-m)之互補可遵循互補序列以取消DAC非線性。在此等電荷轉移中，可使用一斬波器調變之Vref且使並聯之每一DAC中之電荷轉移遵循如(舉例而言)共同受讓之美國專利7,994,958中所展示之序列以便取消每一DAC中之偏移。
針對此，可界定在每一DAC之輸入處之一奇數轉移及一偶數轉移。在DAC之一輸入係偶數(+/-2或0)時進行一偶數轉移，且在輸入係奇數(+/-1、+/-3)時進行一奇數轉移。該等偶數轉移根據US 7,994,958之教示取消Vref之偏移。該等奇數轉移需要2個樣本之一序列來完全地取消偏移。需要在每一DAC上個別地執行此等序列以完全地取消在DAC之輸出處之偏移。此處再次，可實現根據DAC之2個樣本之此等序列之一隨機化以進一步打破輸出頻譜中之輸出頻調。
舉例而言，關於一個兩電容器(C1及C2，對應於一個兩DAC，例如，202a、202b)設計之目標係確信針對+VREF及-VREF使用C1及C2而具有相同數目個轉移。針對偶數(即，4/2/0/-2/-4之輸入)轉移已係此情形，且針對此等轉移，不存在匹配問題。參考圖6展示此。如可瞭解，結果係具有完美線性之5層。然而，針對其他轉移(即，奇數轉移)，C1轉移及C2轉移必須係不同的，但多個組合係可能的。亦即，藉由使該等組合以一預界定序列隨時間而變化及平均化，可使C1轉 移及C2轉移之數目相同。
針對奇數轉移，可獲得與C1+C2成比例之組合之一平均數。因此，按平均值，DAC將係線性的。在此一情形中，得出平均數以與C1+C2成比例之序列可僅係2個樣本長(若使用n個電容器則n個樣本最小值)。
因此，舉例而言，圖7圖解說明將平均化獨立奇數轉移之每一序列且與C1+C2成比例的序列。在某些實施例中，若VREF在P1與P2之間經斬波則序列亦可取消VREF之偏移。
由於奇數轉移誘發一不同轉移序列，因此若一再地重複相同奇數轉移，則將出現可誘發頻調之一週期性型樣。型樣可藉由在序列之每一開始處隨機選擇第一轉移而被打破或抖動。(亦即，序列之次序係不重要的)。隨機排列序列之次序可使型樣抖動且衰減頻調行為而不放大取消奇數轉移之不匹配所需之樣本之數目。
此在圖8中藉由實例之方式經展示。更特定而言，圖8中展示C1及C2上之轉移之一圖表。四個樣本1至4具有以隨機選擇之C1或C2開始的轉移序列以避免一週期性型樣。
並聯之大數目個DAC在Σ△ADC中需要大的過取樣比率，其中實施DAC以使得可在DAC之所有可能層上完成對n個樣本之平均化且使得可在該若干個樣本上忽略非線性誤差之任何剩餘者。為了最小化序列長度及因此在轉換之結束處具有大量剩餘者之可能性，應用更複雜序列，其中在每一樣本處定序器將嘗試在所有DAC中達成DAC電荷轉移以使得總DAC電荷轉移更靠近於Sum(Cref(k))*Vref之一整數值。定序器可維持在每一DAC上整合之總電荷之一計數且嘗試使在每一樣本處之此總和相等或至少更靠近於使此總和在n個DAC上相等。
雖然本發明已關於其特定實施例經闡述，但此等實施例僅係說明性的，且不限制本發明。包含發明摘要及發明內容中之說明的本文 中對本發明之所圖解說明之實施例之說明不意欲為詳盡的或將本發明限於本文中所揭示之精確形式(且特定而言，包含發明摘要或發明內容內之任何特定實施例、特徵或功能不意欲將本發明之範疇限於此類實施例、特徵或功能)。而是，該說明意欲闡述說明性實施例、特徵及功能以便向熟習此項技術者提供用以理解本發明之上下文而不將本發明限於任何特別闡述之實施例、特徵或功能，包含發明摘要或發明內容中所闡述之任何此類實施例、特徵或功能。
儘管僅出於說明性目的而在本文中闡述本發明之特定實施例及實例，但如熟習此項技術者將認識到且瞭解，可在本發明之精神及範疇內做出各種等效修改。如所指示，可鑒於對本發明之所圖解說明之實施例之前述說明而對本發明做出此等修改且此等修改應包含在本發明之精神及範疇內。因此，雖然本發明已在本文中參考其特定實施例經闡述，但前述揭示內容中意欲涵蓋大量修改、各種改變及替換，且將瞭解，在某些例項中，在不背離如所闡明之本發明之範疇及精神之情況下，將採用本發明之實施例之某些特徵而不具有其他特徵之一對應使用。因此，可做出諸多修改以使一特定情況或材料適應本發明之基本範疇及精神。
貫穿此說明書對「一項實施例」、「一實施例」或「一特定實施例」或類似術語之提及意指與實施例一起闡述之一特定特徵、結構或特性包含於至少一項實施例中且可未必呈現在所有實施例中。因此，在本說明書通篇中之各處之片語之各別出現「在一項實施例中」或「在一實施例中」未必全部係指同一實施例。此外，任何特定實施例之特定特徵、結構或特性可以任何適合方式與一或多個其他實施例組合。應理解，本文中所闡述及圖解說明之實施例之其他變化及修改鑒於本文中之教示而係可能的且應被視為本發明之精神及範疇之部分。
在本文中之說明中，提供眾多特定細節(諸如組件及/或方法之實 例)以提供對本發明之實施例之一透徹理解。然而，熟習此項技術者將認識到，可能夠在不具有特定細節中之一或多者之情況下或憑藉其他設備、系統、總成、方法、組件、材料、部件及/或諸如此類來實踐一實施例。在其他例項中，未具體展示或詳細闡述眾所周知之結構、組件、系統、材料或操作以避免模糊本發明之實施例之態樣。雖然可藉由使用一特定實施例圖解說明本發明，但此並非且不將本發明限於任何特定實施例且熟習此項技術者將認識到額外實施例係可容易理解的且係本發明之一部分。
如本文中所使用，術語「包括(comprises、comprising)」、「包含(includes、including)」、「具有(has、having)」或其任一其他變化形式意欲涵蓋一非排他性包含。舉例而言，包括一系列要素之一程序、產品、物件或設備未必僅限於彼等要素，而是可包含未明確列出之或此程序、產品、物件或設備所固有之其他要素。
此外，如本文中所使用之術語「或」通常意欲意指「及/或」，除非另有指示。舉例而言，一條件A或B可藉由以下各項中之任一者來滿足：A係真(或存在)且B係假(或不存在)、A係假(或不存在)且B係真(或存在)，以及A與B兩者皆係真(或存在)。如包含以下申請專利範圍之本文中所使用，前面為「一(a、an)」(及當前提基礎係「一(a、an)」時之「該」)之一術語包含此術語之單數及複數兩者，除非在申請專利範圍內另有清楚指示(即，提及「一(a、an)」清楚指示僅單數或僅複數)。同樣，除非上下文另外清楚指出，否則如本文中之說明及以下整個申請專利範圍中所使用，「在......中」之意義包含「在......中」及「在......上」。
將瞭解，圖式/圖中所繪示之元件中之一或多者亦可以一較分離或整合方式或者甚至在某些情形中移除或使成為不可操作地實施，如根據一特定應用使用。另外，圖式/圖中之任何信號箭頭應僅被視為 例示性而非限制性，除非另有具體註解。

Claims (16)

  1. 一種適用於在一積分三角(sigma delta)調變器中使用之電荷轉移類型之數位至類比轉換器，其包括：一電容器切換(switch)單元，其可操作以產生4n+1個輸出位準，其中n係一整數且n>=2，該電容器切換單元包括：n個切換單元，其並聯耦合使得n個參考電容器對之第一端子可與一正或一負參考信號耦合；其中該n個參考電容器對之第二端子分別並聯耦合；其中針對偶數電荷轉移提供一單個切換組合使得所有電荷轉移之總和與該n個切換單元之該等電容器對之電容值之一總和成比例(proportional to)，且其中針對奇數電荷轉移提供不同切換組合之一平均數，其中該等不同切換組合之所有電荷轉移之總和與該n個切換單元之該等電容器對之電容值之一總和成比例；其中在該數位至類比轉換器之一輸入係偶數時進行一偶數電荷轉移，且在至該數位至類比轉換器之一輸入係奇數時進行一奇數電荷轉移。
  2. 如請求項1之數位至類比轉換器，其中該n個切換單元中之每一者之切換係獨立控制的。
  3. 如請求項1之數位至類比轉換器，其中電荷轉移係在每一切換組合之一第一相位及一第二相位之期間被執行。
  4. 如請求項1之數位至類比轉換器，其中兩個切換組合被使用於每一奇數數位至類比轉換器輸入。
  5. 如請求項4之數位至類比轉換器，其中針對具有相同值的兩個連續(subsequent)奇數數位至類比轉換器輸入之一序列(sequence)，該第一切換組合或該第二切換組合之一者被隨機選擇以被用於該第一奇數數位至類比轉換器輸入，其中相應之另一切換序列被用於該第二奇數數位至類比轉換器輸入。
  6. 如請求項1之數位至類比轉換器，其中n=2且正規化(normalized)數位輸入值係由0、±1、±2、±3及±4組成，其中對於為4之一正規化值，一相關切換組合在每一相位之期間於每一切換單元中轉移一電容單元*一正參考電壓；其中對於為3之一值，一第一切換組合在每一相位之期間於該第一切換單元中轉移一電容單元*一正參考電壓，並僅在該等相位中之一者之期間於該第二切換單元中轉移一電容單元*一正參考電壓；且一第二切換組合在每一相位之期間於該第二切換單元中轉移一電容單元*一正參考電壓，並僅在該等相位中之一者之期間於該第一切換單元中轉移一電容單元*一正參考電壓；其中對於為2之一值，一相關切換組合在每一切換單元中該等相位之一者之期間轉移一電容單元*一正參考電壓；其中對於為1之一值，一第一切換組合僅在該等相位中之一者之期間於該第一切換單元中轉移一電容單元*一正參考電壓且於該第二切換單元中無電荷被轉移；且一第二切換組合僅在該等相位中之一者之期間於該第二切換單元中轉移一電容單元*一正參考電壓且於該第一切換單元中無電荷被轉移；其中對於為0之一值，無電荷轉移發生；其中負數值使用一負參考電壓轉移各自電荷；及其中*為乘法(multiplication)之符號。
  7. 如請求項6之數位至類比轉換器，其中一電容單元係一串聯耦合電容對之有效電容值。
  8. 一種積分三角調變器，其包括：如請求項1至7之任一者之一數位至類比轉換器，一第二切換單元，其用於耦合一輸入電容器對之第一端子至一正輸入信號或一負輸入信號，其中該等輸入電容器對及該n個參考電容器對之該等第二端子分別並聯耦合。
  9. 如請求項8之積分三角調變器，其進一步包括耦合該等輸入及參考電容器之該等第二端子與一差動放大器之一切換網路。
  10. 一種用於操作電荷轉移類型之一數位至類比轉換器之方法，其包括：憑藉一切換式電容器級(switched capacitor stage)產生4n+1個輸出電壓，其中n係一整數且n>=2，包括n個個別參考電壓切換配置，該n個個別參考電壓切換配置之每一者包括具有並聯耦合之輸出之一電容器對；及控制每一參考電壓切換配置以產生針對該4n+1個輸出電壓中之每一者之切換型樣(switching patterns)，其中每一型樣包括一充電相及一轉移相；其中針對偶數電荷轉移實施一單個切換組態使得所有電荷轉移之總和與該n個參考電壓切換配置之該等電容器對之電容值之一總和成比例(proportional to)且其中針對奇數電荷轉移實施不同切換組合之一平均數，其中該等不同切換組合之所有電荷轉移之總和與該n個參考電壓切換配置之該等電容器對之電容值之一總和成比例；其中在該數位至類比轉換器之一輸入係偶數時進行一偶數轉移且在至該數位至類比轉換器之一輸入係奇數時進行一奇數轉移。
  11. 如請求項10之方法，其中用於該n個切換單元之每一者之切換係被獨立地控制。
  12. 如請求項10之方法，其中兩個切換組合被使用於每一奇數數位至類比轉換器輸入。
  13. 如請求項12之方法，其中針對具有相同值的兩個連續奇數數位至類比轉換器輸入之一序列，該第一切換組合或該第二切換組合之一者被隨機選擇以被用於該第一奇數數位至類比轉換器輸入，其中相應之另一切換序列被用於該第二奇數數位至類比轉換器輸入。
  14. 如請求項10之方法，其中n=2且正規化數位輸入值係由0、±1、±2、±3及±4組成，其中對於為4之一正規化值，一相關切換組合在每一相位之期間於每一參考電壓切換配置中轉移一電容單元*一正參考電壓；其中對於為3之一值，一第一切換組合在每一相位之期間於該第一參考電壓切換配置中轉移一電容單元*一正參考電壓並僅在該等相位中之一者之期間於該第二參考電壓切換配置中轉移一電容單元*一正參考電壓；且一第二切換組合在每一相位之期間於該第二參考電壓切換配置中轉移一電容單元*一正參考電壓並僅在該等相位中之一者之期間於該第一參考電壓切換配置中轉移一電容單元*一正參考電壓；其中對於為2之一值，一相關切換組合於每一參考電壓切換配置中僅在該等相位之一者之期間轉移一電容單元*一正參考電壓；其中對於為1之一值，一第一切換組合僅在該等相位中之一者之期間於該第一參考電壓切換配置中轉移一電容單元*一正參考電壓且於該第二參考電壓切換配置中無電荷被轉移；且一第二切換組合僅在該等相位中之一者之期間於該第二參考電壓切換配置中轉移一電容單元*一正參考電壓且於該第一參考電壓切換配置中無電荷被轉移；其中對於為0之一值，無電荷轉移發生；其中負數值使用一負參考電壓轉移各自電荷；及其中*為乘法之符號。
  15. 如請求項14之方法，其中一電容單元係一串聯耦合電容對之有效電容值。
  16. 如請求項10之方法，其中由該數位至類比轉換器產生之該等輸出電壓之每一者被結合至包括一輸入電容器對之一輸入信號切換單元，該輸入電容器對可被耦合至一正輸入信號或一負輸入信號，其中該等輸入電容器對之該等第二端子與該n個參考電容器對分別並聯耦合。
TW103108566A 2013-03-11 2014-03-11 使用ｎ個電容器之４ｎ＋１層電容數位至類比轉換器（ｄａｃ） TWI624154B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361776596P 2013-03-11 2013-03-11
US61/776,596 2013-03-11
US14/202,823 2014-03-10
US14/202,823 US8970416B2 (en) 2013-03-11 2014-03-10 4N+1 level capacitive DAC using N capacitors

Publications (2)

Publication Number Publication Date
TW201503605A TW201503605A (zh) 2015-01-16
TWI624154B true TWI624154B (zh) 2018-05-11

Family

ID=50625063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108566A TWI624154B (zh) 2013-03-11 2014-03-11 使用ｎ個電容器之４ｎ＋１層電容數位至類比轉換器（ｄａｃ）

Country Status (6)

Country Link
US (1) US8970416B2 (zh)
EP (1) EP2974032B1 (zh)
KR (1) KR20150126606A (zh)
CN (1) CN105075124B (zh)
TW (1) TWI624154B (zh)
WO (1) WO2014164511A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911332B (zh) * 2017-02-28 2020-03-31 中国电子科技集团公司第五十八研究所 应用于adc的参考电压产生电路
EP3407498A1 (en) 2017-05-24 2018-11-28 ams AG A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
EP3407499A1 (en) 2017-05-24 2018-11-28 ams AG Integrator circuit for use in a sigma-delta modulator
US10566991B2 (en) * 2018-04-02 2020-02-18 Texas Instruments Incorporated Suppressing idle tones in a delta-sigma modulator
US10615821B2 (en) 2018-04-30 2020-04-07 Microchip Technology Incorporated Charge-based digital to analog converter with second order dynamic weighted algorithm
US10651811B2 (en) * 2018-05-18 2020-05-12 Nxp Usa, Inc. Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
US10735016B2 (en) 2018-10-04 2020-08-04 Denso Corporation D/A conversion circuit, quantization circuit, and A/D conversion circuit
WO2020181485A1 (zh) * 2019-03-12 2020-09-17 深圳市汇顶科技股份有限公司 模数转换器以及相关芯片
US11431348B2 (en) 2020-02-21 2022-08-30 Semiconductor Components Industries, Llc Two-capacitor digital-to-analog converter
CN111786659A (zh) * 2020-06-22 2020-10-16 西安交通大学 一种宽范围高精度电荷脉冲生成电路及工作方法
KR102329906B1 (ko) * 2020-06-25 2021-11-23 고려대학교 산학협력단 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818377A (en) * 1997-04-15 1998-10-06 National Semiconductor Corporation Bipolar element averaging, digital-to-analog converter
TW200629745A (en) * 2004-08-20 2006-08-16 Microchip Tech Inc Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7301492B2 (en) * 2005-09-28 2007-11-27 Sigmatel, Inc. Controlled sampling module and method for use therewith
TW200810369A (en) * 2006-08-03 2008-02-16 Mediatek Inc Digital to analog converter and conversion method
US7388533B2 (en) * 2005-12-06 2008-06-17 Electronics And Telecommunications Research Institute Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
US7994958B2 (en) * 2008-10-23 2011-08-09 Microchip Technology Incorporated Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US8009077B1 (en) * 2009-06-08 2011-08-30 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011501A (en) * 1998-12-31 2000-01-04 Cirrus Logic, Inc. Circuits, systems and methods for processing data in a one-bit format
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC
CN100592636C (zh) * 2004-08-20 2010-02-24 密克罗奇普技术公司 用于开关电容器∑-△模拟-数字转换器的五电平反馈数字-模拟转换器
GB2425416B (en) * 2005-04-19 2009-10-14 Wolfson Microelectronics Plc Improved switched capacitor DAC
US7167119B1 (en) * 2005-12-20 2007-01-23 Cirrus Logic, Inc. Delta-sigma modulators with double sampling input networks and systems using the same
US7961125B2 (en) 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
EP2339754A1 (en) * 2009-12-23 2011-06-29 Nxp B.V. A converter
SG194165A1 (en) * 2011-04-11 2013-12-30 Agency Science Tech & Res Analog-to-digital converter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818377A (en) * 1997-04-15 1998-10-06 National Semiconductor Corporation Bipolar element averaging, digital-to-analog converter
TW200629745A (en) * 2004-08-20 2006-08-16 Microchip Tech Inc Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7102558B2 (en) * 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7301492B2 (en) * 2005-09-28 2007-11-27 Sigmatel, Inc. Controlled sampling module and method for use therewith
US7388533B2 (en) * 2005-12-06 2008-06-17 Electronics And Telecommunications Research Institute Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
TW200810369A (en) * 2006-08-03 2008-02-16 Mediatek Inc Digital to analog converter and conversion method
US7994958B2 (en) * 2008-10-23 2011-08-09 Microchip Technology Incorporated Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US8009077B1 (en) * 2009-06-08 2011-08-30 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference

Also Published As

Publication number Publication date
EP2974032A1 (en) 2016-01-20
KR20150126606A (ko) 2015-11-12
CN105075124A (zh) 2015-11-18
US8970416B2 (en) 2015-03-03
WO2014164511A1 (en) 2014-10-09
CN105075124B (zh) 2018-11-06
US20140253355A1 (en) 2014-09-11
TW201503605A (zh) 2015-01-16
EP2974032B1 (en) 2020-04-29

Similar Documents

Publication Publication Date Title
TWI624154B (zh) 使用ｎ個電容器之４ｎ＋１層電容數位至類比轉換器（ｄａｃ）
EP2351227B1 (en) Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US6642873B1 (en) Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
EP3252953B1 (en) Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation
US9118341B2 (en) Delta-sigma A/D converter
US10790851B2 (en) Δ-Σ modulator, Δ-Σ A/D converter, and incremental Δ-Σ A/D converter
CN101427471B (zh) 使用模拟-数字δ-∑调制器的信号处理***及方法
CN105027448B (zh) 多电平电容性dac
EP3008825B1 (en) Quantization noise coupling delta sigma adc with a delay in the main dac feedback
TWI535221B (zh) 用於切換式電容器積分三角調變器之二階段增益校正及其方法
US7952506B2 (en) ΔΣ-type A/D converter
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
TWI649976B (zh) 三角積分類比至數位轉換器
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
KR100766073B1 (ko) 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기
TWI437826B (zh) 共享之交換電容式積分器及三角積分調變器及其運作方法