TWI623759B - 用於測量電流對電壓特性之裝置 - Google Patents

用於測量電流對電壓特性之裝置 Download PDF

Info

Publication number
TWI623759B
TWI623759B TW103130649A TW103130649A TWI623759B TW I623759 B TWI623759 B TW I623759B TW 103130649 A TW103130649 A TW 103130649A TW 103130649 A TW103130649 A TW 103130649A TW I623759 B TWI623759 B TW I623759B
Authority
TW
Taiwan
Prior art keywords
probe
voltage
current
junction
layer
Prior art date
Application number
TW103130649A
Other languages
English (en)
Other versions
TW201518745A (zh
Inventor
摩根 伊安 西瑞 賈布瑞 凱利
維拉迪米爾Ｎ 飛佛爾
詹姆斯Ａ 瑞爾
比倫 薩蘭卡
勞夫 尼弗納吉爾
Original Assignee
克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 克萊譚克公司 filed Critical 克萊譚克公司
Publication of TW201518745A publication Critical patent/TW201518745A/zh
Application granted granted Critical
Publication of TWI623759B publication Critical patent/TWI623759B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0095—Semiconductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本發明揭示用於提供p-n接面之測量並考量橫向電流以改良精確度之方法及裝置。可控制該橫向電流，從而容許電流散佈減小或實質上消除。替代地或此外，可測量該橫向電流，從而容許藉由補償經測量散佈計算一更加精確的法向電流。此外，亦可聯合實施用於控制該橫向電流之技術及用於測量該橫向電流之技術。

Description

用於測量電流對電壓特性之裝置 相關申請案之交叉參考
本申請案根據35 U.S.C.§ 119(e)主張2013年9月4日申請之美國臨時申請案第61/873,545號之權利。該美國臨時申請案第61/873,545號之全文以引用的方式併入本文中。
本發明大體上係關於電流對電壓特性之測量，且特定言之係關於如半導體製造期間緊隨作用層形成之後存在於一晶圓上之大面積橫向p-n接面之電流對電壓特性之測量。
薄拋光板(諸如矽晶圓等等)係現代技術之一極為重要部分。例如，一晶圓可能係指用於製造積體電路及其他器件(諸如發光二極體、太陽能電池或離散二極體及電晶體)中之半導體材料之一薄圓塊。
一p-n接面係指一半導體內部之兩種類型的半導體材料(p型及n型)之間之一邊界或介面。半導體技術的發展增加p-n接面之各種特性之測量精確度之需求。良率追蹤及預測要求縮短判定所製造之器件之真實電特性的資訊之時間。此等特性可包含電流對電壓特性(I-V曲線)、薄層電阻及導電率測量、逆向偏壓下的洩漏電流測量及順向偏壓下的順向電壓等等。例如，在10uA及100uA下測量之順向電壓以 及在-5V下測量之逆向電流係GaInN發光二極體(LED)製造商之重要的製造度量。
目前，4點探針(4PP)技術(諸如美國專利第7,714,596號中揭示之技術)可藉由在具有p-n接面之晶圓之頂側與底側之間施加偏壓而用於薄層電阻及導電率測量。然而，現有的4PP技術不能用於介電基板(諸如藍寶石)上之GaInN LED結構中之洩漏電流之測量。現有的4PP技術之另一缺點係：其等係基於極低逆向偏壓(<26mV，亦稱作線性區，其中V<kT/q)下p-n接面導電率之測量，該逆向偏壓未高至足以在廣泛的逆向電壓(例如，所施加偏壓範圍0V至-30V)中監控GaInN LED結構中之洩漏電流。
用於洩漏測量之其他技術(諸如美國專利申請案第2013/0046496號、美國專利申請案第2013/0043875號及美國專利第7,679,381號中揭示之技術)使用彈簧負載探針以提供電流對電壓特性(I-V曲線)之測量。此等技術之主要缺點之一者與缺少考慮大幅取決於p-n接面層之薄層電阻之橫向電流之任何途徑有關。此係重要的，因為橫向電流導致尤其在逆向偏壓下電流密度的降低。在未知電流散佈的情況下，電流密度係未知的。此等技術之其他缺點包含歸因於接觸電阻之嚴重測量假影以及難以接觸生長在介電基板(諸如藍寶石)上之p-n接面之底層。
其中存在對用於在p-n接面之逆向以及順向偏壓條件下精確測量及映射電流對電壓特性而無前述提及之缺陷之系統及方法之需要。
本發明係關於一種裝置。該裝置包含一第一探針，其經組態用於與一p-n接面之一第一層之一表面建立一電連接。由該第一探針建立之電連接覆蓋經最佳化以最小化橫向電流之該p-n接面之該第一層之該表面之一區域。該裝置亦包含：一第二探針，其經組態用於接觸 該p-n接面；及一測量單元，其電連接至該第一探針及該第二探針。 該測量單元經組態用於測量以下至少一者：當激勵該第一探針及該第二探針時介於該第一探針與該第二探針之間之一電壓及介於該第一探針與該第二探針之間之一電流。
本發明之一進一步實施例係關於一種裝置。該裝置包含：一第一探針，其經組態用於與一p-n接面之一第一層之一表面建立一電連接；及一第二探針，其經組態用於接觸該p-n接面。該裝置亦包含：複數個電壓測量探針，其等經組態用於測量一表面電壓降；及一防護迴路，其經組態用於防止來自於該第一探針之橫向電流，其中可基於該經測量表面電壓降調整以下至少一者：施加於該防護迴路之一電壓及一電流。該裝置進一步包含一測量單元，其電連接至該第一探針及該第二探針，該測量單元經組態用於測量以下至少一者：當激勵該第一探針及該第二探針時介於該第一探針與該第二探針之間之一電壓及介於該第一探針與該第二探針之間之一電流。
本發明之一額外實施例係關於一種裝置。該裝置包含：一第一探針，其經組態用於與一p-n接面之一第一層之一表面建立一電連接；及一第二探針，其經組態用於接觸該p-n接面。該裝置亦包含複數個電壓測量探針，其等經組態用於在激勵該第一探針及該第二探針時測量與該第一探針相距不同距離處之表面電壓。該裝置進一步包含：至少一額外探針，其經組態用於促進該p-n接面之該第一層之薄層電阻之測量；及一測量單元，其經組態用於基於與該第一探針相距不同距離處之該等經測量表面電壓及該經測量薄層電阻計算該第一探針附近之一橫向電流。
本發明之一額外實施例係關於一種方法。該方法包含：激勵連接至一p-n接面之一第一探針與第二探針之間之一電流；當激勵該第一探針及該第二探針時測量與該第一探針相距不同距離處之表面電 壓；測量該p-n接面之一第一層之薄層電阻；及基於與該第一探針相距不同距離處之該等經測量表面電壓及該經測量薄層電阻計算該第一探針附近之一橫向電流。
本發明之一額外實施例係關於一種方法。此方法包含：激勵連接至一p-n接面之一第一探針與一第二探針之間之一電流J；使用定位為與該第一探針相距一第一距離之一第一電壓測量探針測量表面電壓V 1，該第一電壓測量探針具有一半徑R probe1；使用定位為與該第一探針相距一第二距離之一第二電壓測量探針測量表面電壓V 2，該第二電壓測量探針具有一半徑R probe2；及基於該電流J、該表面電壓V 1、該表面電壓V 2、該半徑R probe1及該半徑R probe2計算該p-n接面之薄層電阻。
應瞭解，前述一般描述及以下詳細描述兩者皆僅係例示性及說明性，且不一定限制本發明。併入本說明書中且構成本說明書之一部分之附圖繪示本發明之標的物。該等描述及圖式一起用以解釋本發明之原理。
1‧‧‧裝置
2‧‧‧晶圓
3‧‧‧晶圓夾盤
4‧‧‧探針
5‧‧‧探針
6‧‧‧測量單元
7‧‧‧探針
8‧‧‧探針
9‧‧‧探針
10‧‧‧電壓計
11‧‧‧薄層電阻測量探針
12‧‧‧薄層電阻探針控制單元
13‧‧‧p層
14‧‧‧p-n接面層
15‧‧‧n層
16‧‧‧藍寶石基板
17‧‧‧有效電阻器
18‧‧‧有效電阻器
19‧‧‧有效電阻器
20‧‧‧有效電阻器
21‧‧‧背對背二極體
22‧‧‧背對背二極體
23‧‧‧電阻器
24‧‧‧電流
25‧‧‧曲線
28‧‧‧探針
29‧‧‧電多工器
30‧‧‧非接觸式襯墊
35‧‧‧電腦
36‧‧‧電流源
37‧‧‧處理器
1000‧‧‧方法
1002‧‧‧步驟
1004‧‧‧步驟
1006‧‧‧步驟
1400‧‧‧方法
1402‧‧‧步驟
1404‧‧‧步驟
1406‧‧‧步驟
1408‧‧‧步驟
1700‧‧‧方法
1702‧‧‧步驟
1704‧‧‧步驟
1706‧‧‧步驟
1708‧‧‧步驟
1800‧‧‧方法
1802‧‧‧步驟
1804‧‧‧步驟
1806‧‧‧步驟
2000‧‧‧方法
2002‧‧‧步驟
2004‧‧‧步驟
2006‧‧‧步驟
2008‧‧‧步驟
2010‧‧‧步驟
2012‧‧‧步驟
2400‧‧‧方法
2402‧‧‧步驟
2404‧‧‧步驟
2406‧‧‧步驟
2408‧‧‧步驟
2410‧‧‧步驟
2412‧‧‧步驟
3300‧‧‧方法
3302‧‧‧步驟
3304‧‧‧步驟
3306‧‧‧步驟
3308‧‧‧步驟
3310‧‧‧步驟
熟習此項技術者可參考附圖更好地瞭解本發明之諸多優點，其中：圖1係描繪一p-n接面中之橫向電流散佈之一示意圖；圖2係描繪根據本發明之一實施例之用於控制橫向電流之一技術之一示意圖；圖3係描繪洩漏電流之分佈密度與探針半徑之間的關係之一示意圖；圖4係描繪一測量裝置之一方塊圖；圖5係描繪一大面積探針之一俯視圖之一示意圖；圖6係描繪施加於圖5中所示之大面積探針之電壓/電流之一示意 圖；圖7係描繪包圍大面積探針之一防護迴路之一示意圖；圖8係描繪施加於如圖7中所示之大面積探針及防護迴路之電壓/電流之一示意圖；圖9係描繪實施防護迴路的情況下洩漏電流之分佈密度與探針半徑之間的關係之一示意圖；圖10係描繪用於獲得p-n接面之I-V曲線之一方法之一流程圖；圖11係描繪表面電壓差之測量之一示意圖；圖12係位於一主探針與一防護迴路之間之電壓測量探針之一俯視圖；圖13係位於一主探針與一防護迴路之間之不同類型的電壓測量探針之一俯視圖；圖14係描繪用於在考量表面電壓差的情況下獲得p-n接面之I-V曲線之一方法之一流程圖；圖15係描繪位於主探針內之一電壓測量探針之一示意圖；圖16係描繪電壓測量探針及主探針之一俯視圖之一示意圖；圖17係描繪用於在考量主探針內測量之表面電壓的情況下獲得p-n接面之I-V曲線之一方法之一流程圖；圖18係描繪用於在考量主探針內測量之表面電壓的情況下獲得p-n接面之I-V曲線之另一方法之一流程圖；圖19係描繪定位於主探針內之一非接觸式電壓測量探針之一示意圖；圖20係描繪用於獲得p-n接面之I-V曲線之一方法之一流程圖，其中電流源係一AC源；圖21係描繪定位於主探針內之一電壓測量探針與一防護迴路之一組合之一示意圖； 圖22係描繪定位於主探針內之一電壓測量探針、一防護迴路及位於主探針與防護迴路之間之複數個電壓測量探針之一組合之一示意圖；圖23係描繪定位於主探針內之一電壓測量探針、一防護迴路及位於主探針與防護迴路之間之一額外電壓測量探針之一組合之一示意圖；圖24係描繪用於獲得p-n接面之I-V曲線之一方法之一流程圖，其中橫向電流被消除；圖25係描繪能夠測量橫向電流之一測量裝置之一方塊圖；圖26係描繪通過p-n接面之電流及逆向偏壓下之洩漏電流之一示意圖；圖27係圖26中所示之電流之一簡化等效電路；圖28係描繪圖26中所示之電流之一示意圖；圖29係描繪圖25中所示之測量裝置之一變體之一示意圖；圖30係描繪測量裝置之另一變體之一示意圖，其中四點探針技術用於薄層電阻測量；圖31係描繪測量裝置之另一變體之一示意圖；圖32係描繪測量裝置之又另一變體之一示意圖；及圖33係描繪用於獲得p-n接面之I-V曲線之一方法之一流程，其中計算並考慮橫向電流。
現在將詳細地參考所揭示之標的物，其繪示於附圖中。
圖1係描繪當使用一典型的測量工具進行測量時可能發生在一晶圓2中之橫向電流移動(散佈)之一示意圖。更具體言之，一典型的測量工具可將一單個接觸件提供給晶圓2以建立至p層之一連接且將另一接觸件提供給晶圓邊緣以建立至n層之一連接。此技術之問題係：大 部分電流橫向移動通過p層(J lateral >J norm )。應注意J lateral (即，稱作橫向電流之電流)可在相距主要法向電流(即，J norm )之某個距離處法向流至該表面(或流過接面)。然而，此距離未知，意謂在任何給定點處流過接面之電流的密度未知。此外，電流密度(電子/時間/面積)及在接觸電極與晶圓表面之間之接觸電阻係未知的。此等因素皆可促成測量不精確。
本發明係針對用於提供p-n接面中之測量及考量橫向電流以改良精確度之方法及系統。在一些實施例中，可控制該橫向電流，從而容許減小或實質上消除電流散佈。在一些其他實施例中，可測量該橫向電流，從而容許藉由補償經測量散佈計算一更加精確的法向電流。此外，亦可聯合實施用於控制該橫向電流之技術及用於測量該橫向電流之技術。
現在參考圖2，展示根據本發明之一實施例之用於控制橫向電流之一技術。更具體言之，一探針4(主電流供應探針)可利用用於激勵通過p-n接面之一區域以提供電流之法向部分J norm 之一電流J之一大面積電極。利用具有大面積之一探針4容許J norm 遠高於橫向散佈的電流J lateral ，其中J lateral =J-J norm 。此等條件可由直徑針對特定薄層電阻及分流電阻最佳化以獲得J norm ≫J lateral 之一圓盤狀類型探針達成。 此最佳化可藉由在將洩漏電流(正規化於區域)之經計算密度最小化時增大探針直徑並尋找最佳值而達成。
圖3係相對於探針內部之洩漏電流J norm 依據探針半徑描繪洩漏電流9之分佈密度之一示意圖。應注意，表觀電流密度隨著探針大小增加而降低。即，可判定最佳探針直徑以降低探針外部之電流J lateral 。 以數學觀點而言，將經過p-n接面之總洩漏電流標示為J=J norm +J lateral ，其中J norm 係探針4之接觸區域內部之電流且J lateral 係探針4之接觸區域 外部之電流。已判定比率隨著接觸面積增大而增大。關於圖2及 圖3中所示之組態，探針4之半徑R EL 可經組態為足夠大來提供條件J norm ≫J lateral ，且可使用以下公式判定逆向偏壓電壓V(例如，對於GaInN LED結構，V=-5v)下之洩漏電流之密度j：
應注意，根據實驗及模擬結果，在一些實施例中若R EL >5mm，則可達成條件J norm ≫J lateral 。亦應注意，亦可在探針4直徑等於晶圓2之直徑(橫向電流=0)的情況下來執行測量。在此情況下，所施加逆向電壓(例如-5V)下之平均洩漏電流等於經測量電流/晶圓2面積。然而，將探針4直徑設定為等於晶圓2之直徑並非總是所希望的或實際的，且在一些實施方式中，探針4之大小可經最佳化以界定提供最大映射能力且滿足某些測量精確度需求之一最小的大小。
在一些實施例中，為最佳化探針4之直徑以提供所需測量精確度及空間解析度，可測試具有不同直徑之一組電極且當使用上述公式計算之洩漏電流之密度在一誤差臨限值內達到飽和時可識別一最佳直徑。此條件亦可用於藉由施加低的順向電流(例如，j=10μA/mm2)測量順向電壓V flow 。然而，應瞭解，在不脫離本發明之精神及範疇之情況下，可改變探針4之特定實施方式及尺寸。
圖4至圖6係描繪實施圖2中繪示之技術之一裝置1之示意圖。如圖4中所示，含有一p-n接面之一晶圓2放置在裝置1之一晶圓夾盤3上。裝置1包含接觸晶圓2之頂面之一探針4及接觸底部p-n接面層之一或多個探針5(電極)。探針4及探針5(電極)兩者皆連接至一電流/電壓源及測量單元6，從而形成一電路徑。電流/電壓源及測量單元6可電連接至一處理器37(例如，一電腦或一控制器)。
如圖5及圖6中所示，探針4可被實施為一大面積電極以使用一所 施加電壓v 1,applied 激勵頂部接觸件與底部接觸件之間之電流J 1。大面積探針4可被實施為順應晶圓表面之一導電彈性聚合物(亦可稱作導電彈性體)電極。大面積探針4亦可安裝至一機械致動器(例如，用常平架安裝)以得到均勻壓力分佈且完全順應晶圓表面之角度偏差。替代地/此外，大面積探針4亦可安裝至一機械固定件，其容許探針4在被可旋轉地固定時順應晶圓表面。預期可改變大面積探針4之特定實施方式，前提係由大面積探針4覆蓋之面積足夠大以降低大面積探針4外部之電流使得電流之法向部分J norm 遠高於如先前提及之橫向散佈的電流J lateral 。
雖然使用一大面積探針4以獲得J norm ≫J lateral 有效地改良測量精確度，但是一進一步改良可容許實質上或完全消除電流散佈。此技術在圖7及圖8中加以繪示。更具體言之，除利用主探針4以激勵電流以外，亦可利用電連接至一第二電流源之一探針28(外部防護電極)(描繪為圖7及圖8中之一外部防護環)以有助於防止來自主電極4(可稱作主要電極)之橫向電流散佈。藉由在探針28(防護電極)上提供類似於探針4(主電極)上之一電壓，可顯著地減小橫向電場及因此橫向電流J lateral 。此外，預期可在某些晶圓表面位置處測量表面電壓(其細節將在隨後加以描述)且由第二源提供至探針28(防護電路)之電流可根據表面電壓而調整以均衡經測量電壓，從而容許橫向電場及橫向電流J lateral 完全被消除。
圖9中展示之一例示性模擬結果中描繪使用探針28(防護電極)之有效性。應注意，施加電壓至探針28(防護電極)導致橫向電流之降低，從而促進定位於探針4(主電極)之接觸區域內之均勻洩漏電流(使用曲線25繪示)。亦應注意，使用探針28(防護電極)可有效地放寬 J norm ≫J lateral 之條件，此係因為比率可能不再為一擔憂。因 此，使用探針28(防護電極)可容許利用一較小電極作為探針4(主電極)，從而提供尤其當可用表面空間受限時可感知之一較高空間解析度。
應瞭解，用於如上所述即，1)使用一大面積探針及/或2)使用一防護電極控制橫向電流之技術可獨立或聯合實施以在不脫離本發明之精神及範疇之情況下控制橫向電流。亦應瞭解，上述大體上圓盤狀及環狀電極僅係例示性的。預期探針4(主電極)可組態為橢圓形、矩形、多邊形或經組態以具有各種其他幾何形狀。類似地，預期探針28(防護電極)可形成任何連接迴路(不一定係一環狀迴路)，前提係探針28(防護電極)能夠將洩漏電流定位在探針28(防護電極)經組態以防護之電極(例如，上文呈現之實例中之探針4(主電極))之接觸區域內。 預期以此方式組態之一探針28(防護電極)可大體上稱作一防護迴路。 亦可使用間隔足夠緊靠在一起的許多接觸件引腳形成防護迴路以在晶圓表面上之引腳之間提供最小電壓衰減。
亦預期上述探針4(主電極)及探針28(防護電極)不僅提供控制(減小或消除)橫向電流之能力，而且亦可提供對所關注之各種電流及/或電壓特性進行更精確測量之能力。例如，可聯合使用探針4(主電極)及探針28(防護電極)以激勵晶圓表面並獲得p-n接面之電流對電壓特性(I-V曲線)。
如圖10中所示，可利用一方法1000以獲得p-n接面之I-V曲線。更具體言之，在步驟1002中，保持在電位v 1,applied 及v 2,applied (其中v 1,applied =v 2,applied )之探針4(主電極)及探針28(防護電極)兩者皆可用以同時激勵晶圓表面。可在步驟1004中測量對應電流J 1及J 2。可對複數個不同電壓重複此程序以在步驟1006中在順向偏壓以及逆向偏壓條件下獲得I-V曲線。
應注意，經測量電流J 1應表示流過接面之法向電流，且經測量電 流J 2應包含橫向電流。然而，歸因於該兩個探針4與28(電極)之間之接觸電阻之差，表面上可存在一小的電壓差，從而容許小的橫向電流流自探針4(主電極)，這可負面地影響所獲得之I-V曲線之精確度。為考量表面上之此小的電壓差，如圖11中繪示，可在探針4(主電極)與探針28(防護電極)之間的空間中建立兩個或更多個探針7及8(電接觸件)以測量探針4(主電極)與探針28(防護電極)之間之區域中之表面電壓差v 2,diff 。
應瞭解，可利用各種類型的電極建立探針7及8(電接觸件)。例如，如圖12中所示，可使用兩個環狀電極，其被利用以與晶圓表面建立電連接，以建立探針7及8(電接觸件)。替代地，如圖13中所示，可使用小的圓盤狀電極建立探針7及8(電接觸件)但不形成圖12中描繪之環。應瞭解，在不脫離本發明之精神及範疇之情況下，可以各種方式建立探針7及8(電接觸件)。
圖14展示用於獲得p-n接面之I-V曲線並同時考量探針4(主電極)與探針28(防護電極)之間之表面電壓差v 2,diff 之一方法1400。更具體言之，在步驟1402中，可利用一預定電壓v 1,applied 或一預定電流J 1以激勵探針4(主電極)處之接面。在步驟1404中可基於探針7及8(電接觸件)處之表面電壓差v 2,diff 測量探針4(主電極)與探針28(防護電極)之間之表面電壓降。隨後，在步驟1406中，可調整施加於探針28(防護電極)之電壓v 2,applied (或電流J 2)直至v 2,diff 達到零。藉由消除橫向電壓差，橫向電流被抑制(quench)。預期可使用一回饋控制迴路(例如，具有負回饋之一高阻抗差放大器)執行調整步驟1406。一旦v 2,diff 達到零，可測量對應電流J 1及J 2，且在步驟1408中可對複數個不同電壓v 1,applied 重複此程序以獲得I-V曲線。
除提供獲得I-V曲線之能力以外，根據本發明之實施例之探針4、28及探針7、8(電接觸件)亦可經組態以支援p-n接面之各種其他類型的 測量。圖15及圖16係支援晶圓2之表面上之實際電位v 1,surface (即，表面電壓)之測量之一例示性探針組態之示意圖。
更具體言之，應注意無需探針4(大面積探針)以與晶圓表面形成一固體圓盤狀接觸件。換言之，可在探針4(大面積探針)內界定一開口，並同時仍與晶圓表面維持一足夠大的接觸面積以使用一施加電壓v 1,applied 激勵頂部接觸件與底部接觸件之間之電流J 1。界定在探針4(大面積探針)內之開口可因此容許一襯墊30(例如，獨立於探針4之另一電接觸件)與晶圓表面建立一連接。此襯墊30可連接至一電壓計(例如，一高阻抗電壓計)，其可用以測量實際表面電壓v 1,surface 。例如，可在襯墊30與建立在晶圓2之n層上之底部接觸件(例如，探針5)之間或襯墊30與不同但類似於晶圓2之n層之一接觸件之間進行v 1,surface 測量以消除歸因於任何電壓降(其歸因於接觸電阻)之不精確。
應注意，將襯墊30放置於探針4內以測量實際表面電壓v 1,surface 可能係有利的，此係因為模擬及測量結果兩者皆展示探針4內部測量之電壓與自探針4之邊緣或外部進行之測量相比具有最小橫向衰減。逆向偏壓下之此橫向衰減可低於順向偏壓下之橫向衰減。例如，為在約10μA/mm2之順向電流之密度下在順向電壓之GaInN LED晶圓中提供精確測量，襯墊30之直徑必須小於2mm。此外，在順向偏壓條件下，橫向衰減亦隨著電流增大而增大。為監控橫向衰減，預期可利用兩個或更多個電極並將其等定位於由探針4界定之開口內以監控表面上之橫向差。此橫向差可用作判定經測量表面電壓v 1,surface 何時不再精確之一指標。
亦應注意，具有測量實際表面電壓v 1,surface 之能力提供若干優 勢。例如，已知實際表面電壓容許基於公式計算接觸 電極與晶圓表面之間之接觸電阻。此外，已知實際表面電壓除提供上述方法以外亦提供用於獲得I-V曲線之一些替代方法。例如，圖17及圖18中展示用於判定I-V曲線之一些例示性方法1700及1800。
如圖17中所示，可在步驟1702中建立電流測量之一電壓設定點。步驟1704可測量實際表面電壓v 1,surface 且步驟1706可調整電流J 1及施加電壓v 1,applied 直至v 1,surface 等於設定點。預期可利用一回饋控制迴路執行步驟1706。隨後，在步驟1708中可對複數個不同電壓重複步驟1704及1706以獲得I-V曲線。替代地，如圖18中所示，可在步驟1802中利用一預定電流J 1以激勵晶圓2。步驟1804可測量實際表面電壓v 1,surface ，且可在步驟1806中對複數個不同預定電流重複此程序以獲得I-V曲線。
應瞭解，用於計算如上所述之接觸電阻及/或I-V曲線之公式及方法僅係例示性的。在不脫離本發明之精神及範疇之情況下，除計算接觸電阻及/或I-V曲線以外，預期經測量表面電壓v 1,surface 亦可用於各種其他目的。
亦預期可在無需在襯墊30與晶圓表面之間建立一實體接觸之情況下完成表面電壓v 1,surface 之測量。例如，襯墊30可被實施為如圖19中描繪之一非接觸式襯墊30。應注意，在不脫離本發明之精神及範疇之情況下，各種非接觸式測量技術(諸如標題為「METHOD AND APPARATUS FOR NON-CONTACT MEASUREMENT OF FORWARD VOLTAGE,SATURATION CURRENT DENSITY,IDEALITY FACTOR AND I-V CURVES IN P-N JUNCTIONS」之美國專利申請案第14/475,025號(其揭示內容係以引用的方式併入本文)中揭示之測量技術)可用以提供測量。此外/替代地，非接觸式襯墊30亦可組態為一凱爾文探針且可在DC電流源下完成v 1,surface 之測量。凱爾文探針的直徑可能較小(例如，<2mm)且可尤其在順向偏壓條件下降低測量之系統 誤差。此外，預期非接觸式襯墊30可經組態以改變其相距表面之距離，藉此歸因於邊緣電場之位置的變動改變非接觸式探針30偵測之有效面積。藉由改變有效面積，可特徵化探針4之開口內之電壓分佈。
此外，如圖19中描繪，用於測量表面電壓之電流源不限於一直流(DC)源；在不脫離本發明之精神及範疇之情況下，一交流(AC)源亦可用於測量表面電壓v 1,surface 。例如，圖20中繪示之一方法2000可用以在使用一AC源時獲得晶圓之電流對電壓特性。
更具體言之，在步驟2002中可將一脈衝提供給具有一預定電壓v cal 之夾盤且可在步驟2004中實質上同時測量AC脈衝高度v 1,surface_cal 。在步驟2006中，可將一預定電流J 1之一脈衝提供給p-n接面，且可在步驟2008中實質上同時測量AC脈衝高度v 1,surface 。接著可在步驟2010中將晶圓表面上之實際電壓v actual (獨立於任何放大器增 益)計算為。接著可在步驟2012中對複數 個不同預定電流重複步驟2006至2010以獲得I-V曲線。
應注意，如圖21中繪示，亦可結合探針28(防護電極)利用襯墊30。此外，如圖22中繪示，亦可在探針4(主電極)與探針28(防護電極)之間的空間中建立兩個或更多個電接觸件(例如，探針7及8)以測量表面電壓差v 2,diff 。預期先前描述之各種測量方法仍可適用。
應進一步注意，因為襯墊30已提供測量一位置處之表面電壓之能力，所以無需具有用於測量表面電壓差之目的之兩個額外探針7及8(電接觸件)。在如圖23中所示之一些實施例中，測量不同於襯墊30之位置之一位置處之表面電壓僅需要一額外探針(在此實例中標記為7)。類似於圖14中描述之消除程序，可利用該兩個經測量表面電壓v 1,surface 及v 2,surface 以調整電流J 2以消除橫向電壓差。
圖24展示用於獲得p-n接面之I-V曲線並同時考量該兩個經測量表 面電壓v 1,surface 及v 2,surface 之一方法2400。更具體言之，在步驟2402中，可利用一預定電流J 1以激勵探針4(主電極)處之接面。接著在步驟2404中可使用襯墊30測量表面電壓v 1,surface 。視情況，若已建立一電壓設定點，則可調整電流J 1直至v 1,surface 等於設定點。步驟2406可使用電流J 2激勵探針28(防護電極)處之接面且在步驟2408中可測量表面電壓v 2,surface 。隨後，在步驟2410中，可調整電流J 2直至v 2,surface 等於v 1,surface ，從而有效地迫使橫向電流散佈至零。預期可使用一回饋控制迴路執行調整步驟2410，且一旦v 2,surface 等於v 1,surface ，可記錄對應電流J1及v 1,surface 且在步驟2412中在順向偏壓以及逆向偏壓條件下可對複數個不同電流J 1重複此程序以獲得I-V曲線。
為了重申，應注意上述探針(電接觸件)之各種組態提供包含實際表面電壓v 1,surface 、接觸電極與晶圓表面之間之接觸電阻之測量之各種測量能力以及獲得I-V曲線之能力。預期根據本發明之實施例之某些電極組態可進一步支援p層薄層電阻R sp 之測量。
例如，在存在探針4、7、8及28之上述各種實施例中，此等探針可用以促進薄層電阻R sp 之判定。更具體言之，可在探針4與28之間施加電流J且可測量探針7與8之間之電壓V。接著可將薄層電阻R sp 計算為：
其中R 7及R 8分別表示探針7及8之半徑。
應注意，已知薄層電阻亦有助於測量可能發生之橫向電流。此可容許藉由補償經測量橫向電流而計算一更加精確的法向電流。
為有效地測量橫向電流，可在電流供應電極外部放置兩個或更多個電接觸件，從而容許測量晶圓2之表面上之橫向電壓降。該兩個或更多個電接觸件可以類似於先前描述之探針7及8(電接觸件)之方式 組態。即，在不脫離本發明之精神及範疇之情況下，放置在電流供應電極(例如，上述實例中之探針4(主電極))外部之該兩個或更多個探針7及8(電接觸件)可組態為環狀電極、小的圓盤狀電極或各種其他類型的電極。
現在參考圖25，展示描繪能夠測量來自探針4(電流供應電極)之橫向電流散佈之裝置1之一方塊圖。如先前描述，探針4(電流供應電極)可被實施為經最佳化以獲得J norm ≫J lateral 之一大面積電極。然而，此一實施方式並非一定需要。
如圖25中所示，在一晶圓夾盤3上放置含有一p-n接面之晶圓2。 探針4及5(電極)用以建立連接至晶圓2之頂面及一電流源36。裝置1亦可包含連接至晶圓2之頂面及一電壓計10之探針7、8及9(電極)。一薄層電阻測量探針11亦可用以提供探針4(電極)附近之薄層電阻之測量。薄層電阻測量探針11可電連接至一薄層電阻探針控制單元12。預期薄層電阻測量探針11可被實施為如美國臨時專利申請案第61/718,138號(其揭示內容係以引用的方式併入本文中)中揭示且特別設計用於GaInN LED結構中之頂部p層之薄層電阻之測量之四點探針(4PP)或一非接觸式接面光電壓探針。
裝置1可進一步包含一電腦(一處理器)35。電流源36、電壓計10及薄層電阻探針控制單元12可通信地連接至電腦35。探針4、5、7、8及9可為彈簧負載探針(諸如伸縮接針)、經修改之四點探針單元，或可包括順應輻射式尖端、平頭尖端、大面積保形導電彈性體尖端等等。
為繪示性目的，圖26展示通過p-n接面之電流及逆向偏壓下之洩漏電流。更具體言之，p層13、n層15及p-n接面層14可位於一藍寶石基板16上。電流J可透過p層13、p-n接面層14及n層15自探針5流至探針4。圖27中展示電流之一簡化等效電路。
圖27描繪分別形成於探針4與7、7與8、8與9、9與5之間之p層13之有效電阻器17、18、19、20。圖27中亦展示模擬兩個探針4及5(電流探針)下方之兩個p-n接面之背對背二極體21及22。電阻器23表示探針4與5之間之n層15之有效電阻。電流J=J n +J p ，其中J p 表示通過p層13之電流且J n 表示通過n層15之電流。
圖28中展示探針4、5、7、8及9之位置以及探針4與5之間通過p層13、p-n接面層14及n層15之電流24。探針7、8、9及5相距探針4之距離分別標示為r 1、r 2、r 3及r 4。應注意，因為在探針4處施加逆向偏壓於p-n接面層14二極體21上，所以通過探針4周圍之p層13之電流分佈在具有半徑r j 之p-n結構之一區域中。
利用上文定義之數學符號，可基於探針4之邊緣處之橫向電場及p層13薄層電阻R sp 計算橫向電流J L (r)。更具體言之，可使用以下公式判定橫向電流：
p層13中跨以探針4為中心且具有半徑r<r 1之一圓形邊界之橫向電流可判定為：
此外，平行於法向橫穿由上文提及之包圍探針4且具有半徑r<r 1之圓形邊界界定之一區域之表面之電流J norm 及洩漏電流密度j可判定為：J norm =J-J L
應瞭解，由圖25中所示之裝置1利用之各種探針僅係例示性的。預期在不脫離本發明之精神及範疇之情況下可改變各種探針之放置。
例如，參考圖29，展示裝置1之一變體。可在晶圓2之側以及邊 緣及頂面處將探針5及9之直接接觸提供至n層15，而非連接至p層13。 圖30中展示裝置1之另一變體。應注意，一額外探針28及一電多工器29用以連同探針4、7及8一起形成四點探針。如先前描述，探針4、7、8及28可用於薄層電阻R sp 之測量，從而消除對一專用薄層電阻測量探針之需要。此外，施加電流於探針4與5之間且測量探針7與9之間及探針8與9之間之電位差可容許獲得經逆向偏壓之I-V曲線。
參考圖31，展示裝置1之另一變體。探針5及9之直接接觸係以類似於圖29中描繪之方式之一方式組態。此外，類似於圖30中描繪之探針28，探針28被用於與探針4、7及8結合以測量薄層電阻R sp 。
圖32展示裝置之又另一變體。應注意，可存在無介電(藍寶石)基板16之p-n接面層14。對於此等晶圓2，探針5及9可自晶圓2之背側直接接觸p-n接面層14之底部。裝置1之此變體(諸如影像感測器等等)可用於洩漏測量以監控各種製程之程序控制中使用之晶圓2。
圖33係描繪用於利用上述裝置進行測量之一方法3300之一流程圖。更具體言之，在步驟3302中激勵探針4與5之間之一電流J。在步驟3304中使用探針7、8及9進行由電流J激勵之電位V 1及V 2之測量。此外，在步驟3306中進行p-n接面層14之頂層之薄層電阻R sp 之測量。如先前提及，可使用一專用薄層電阻探針11或使用探針4、7、8及28測量薄層電阻R sp 。基於V 1、V 2及R sp 之測量值，在步驟3308中可利用上述等式計算p-n接面層14之探針4附近之一區域中之電壓及電流。
預期可在步驟3310中在逆向偏壓及順向偏壓條件下對複數個不同電流J重複此程序以獲得I-V曲線。亦預期方法3300可適用於順向及/或逆向偏壓條件下，從而容許在任何一種或兩種條件下判定p-n接面層14之電流對電壓特性。
預期由根據本發明之實施例之方法及系統提供之優勢包含控制(或最小化)橫向電流之能力以及考量橫向電流以更加精確地測量洩漏 電流、I-V曲線以及使用AC而非DC電流源或除DC電流源以外亦使用AC電流源進行需要已知電流密度之其他測量(諸如電容測量)之能力。 應注意，根據本發明之實施例之方法及系統亦可用於包含生長在藍寶石上之GaInN LED結構之晶圓，這可僅容許接觸至晶圓2之頂面及側。
根據本發明之實施例之方法及系統亦可有用於監控CCD或CMOS成像器之植入物層中之洩漏電流。例如，在有機金屬化學氣相沈積(MOCVD)及退火程序之後，根據本發明之實施例之方法及系統可尤其有用於GaInN LED結構中之洩漏電流之測量。在此等結構中，逆向偏壓V<=-5V下之洩漏電流可取決於亦可為GaInN LED之劣化負責之位錯濃度。低電流(例如，約j=1μA/mm2至10μA/mm2)順向電壓亦可為GaInN LED可靠性之一指標，且早期階段精確測量可實現MOCVD程序控制。
應注意，給定為本發明中之實例之p-n接面專用於GaInN LED結構，其中p層係在頂部上且n層係在底部上。然而，此等描繪係例示性的，且在不脫離本發明之精神及範疇之情況下，p-n接面可以各種其他方式結構化。例如，一n層可形成於一p型聚矽氧基板之頂部上，在該情況下可顛倒電子器件之極性以適當地偏壓。此外，亦應瞭解，在不脫離本發明之精神及範疇之情況下，根據本發明之實施例之方法及系統可適用於其他類型的接面。此等接面可包含p-i-n結構及異質接面，其等包含多量子井結構，諸如LED及雷射二極體。
應瞭解，本發明可以一軟體/韌體/硬體封裝之形式實施。此一封裝可為一電腦程式產品，其採用包含用以程式化一電腦以執行本發明之所揭示功能及程序之經儲存電腦程式碼之一電腦可讀儲存媒體/器件。電腦可讀媒體可包含(但不限於)任何類型之習知軟碟、光碟、CD-ROM、磁碟、硬碟機、磁光碟、ROM、RAM、EPROM、 EEPROM、磁卡或光學卡或用於儲存電子指令之任何其他合適的媒體。
所揭示之方法可透過一單個生產器件及/或透過多個生產器件實施為指令集。進一步言之，應瞭解所揭示之方法中之特定順序或步驟等級係例示性途徑之實例。基於設計偏好，應瞭解方法中之步驟之特定順序或階層可重新配置同時保持在本發明之範疇及精神內。隨附方法申請專利範圍以一樣本順序呈現各個步驟之要素，且不一定意謂限於所呈現之特定順序或階層。
據信，藉由先前描述將理解本發明之系統及方法及其諸多隨附優點，且應明白在不脫離所揭示之標的物或不犧牲所有其之材料優點之情況下，可對組件之形式、構造及配置做出各種改變。所描述之形式僅係說明性。

Claims (27)

  1. 一種用於測量電流對電壓特性之裝置，其包括：一第一探針，其經組態用於與一p-n接面之一第一層之一表面建立一電連接，該經建立電連接覆蓋經最佳化以最小化一橫向電流之該p-n接面之該第一層之該表面之一區域；一第二探針，其經組態用於電接觸形成該p-n接面之該第一層及一第二層兩者；一測量單元，其電連接至該第一探針及該第二探針，該測量單元經組態用於測量以下至少一者：當激勵(stimulate)該第一探針及該第二探針時介於該第一探針與該第二探針之間之一電壓及介於該第一探針與該第二探針之間之一電流；一防護迴路，其經組態用於防止來自該第一探針之該橫向電流；及其中基於介於該第一探針與該防護迴路之間之一經測量表面電壓差而可調整以下至少一者：施加於該防護迴路之一電壓及一電流。
  2. 如請求項1之裝置，其中該第一探針係一圓盤狀探針，其具有一足夠大的直徑以降低該圓盤狀探針外部之橫向電流。
  3. 如請求項1之裝置，其中由該第一探針覆蓋之該區域在精確度及空間映射解析度上經最佳化使得在該第一探針下該橫向電流對一法向電流之一比率係在密度洩漏電流測量之一所需精確度內。
  4. 如請求項1之裝置，其中該第一探針係由一導電彈性聚合物製成。
  5. 如請求項1之裝置，其中該第一探針安裝至一機械致動器以提供對該p-n接面之該第一層之該表面之角度偏差之完全順應。
  6. 如請求項1之裝置，其進一步包括：至少一電壓測量探針，其經組態用於測量由該第一探針覆蓋之該表面之該區域內之一位置處之一表面電壓。
  7. 如請求項6之裝置，其中該至少一電壓測量探針係一圓盤狀探針，其在由該第一探針界定之一開口內部提供與該p-n接面之該第一層之該表面之接觸。
  8. 如請求項6之裝置，其中該至少一電壓測量探針係一非接觸式探針，其放置在由該第一探針界定之一開口內部之該p-n接面之該第一層之該表面附近。
  9. 如請求項6之裝置，其中該第一探針係一環狀探針，其具有一足夠大的直徑以降低該環狀探針外部之橫向電流，且其中該至少一電壓測量探針經組態用於測量該環狀探針之一中心處界定之一開口處之該表面電壓。
  10. 如請求項1之裝置，其進一步包括：建立在該第一探針與該防護迴路之間之複數個電接觸件，該複數個電接觸件經組態用於測量該第一探針與該防護迴路之間之一表面電壓降。
  11. 如請求項1之裝置，其中該表面電壓差係使用至少一非接觸式探針而測量。
  12. 一種用於測量電流對電壓特性之裝置，其包括：一第一探針，其經組態用於與一p-n接面之一第一層之一表面建立一電連接；一第二探針，其經組態用於接觸該p-n接面；複數個電壓測量探針，其等經組態用於測量一表面電壓降；一防護迴路，其經組態用於防止來自該第一探針之一橫向電流，其中基於該經測量表面電壓降而可調整以下至少一者：施加於該防護迴路之一電壓及一電流；及一測量單元，其電連接至該第一探針及該第二探針，該測量單元經組態用於測量以下至少一者：當激勵該第一探針及該第二探針時介於該第一探針與該第二探針之間之一電壓及介於該第一探針與該第二探針之間之一電流。
  13. 如請求項12之裝置，其中由該第一探針建立之該電連接覆蓋經最佳化以最小化該橫向電流之該p-n接面之該第一層之該表面之一區域。
  14. 如請求項13之裝置，其中該第一探針係一圓盤狀探針，其具有一足夠大的直徑以降低該圓盤狀探針外部之橫向電流。
  15. 如請求項14之裝置，其中該圓盤狀探針係由一導電彈性聚合物製成。
  16. 如請求項15之裝置，其中該圓盤狀探針安裝至一機械致動器及總成以提供對該p-n接面之該第一層之該表面之角度偏差之完全順應。
  17. 如請求項12之裝置，其中該複數個電壓測量探針之一者經組態用於測量由該第一探針覆蓋之該表面之該區域內之一位置處之一表面電壓。
  18. 如請求項17之裝置，其中該第一探針係一環狀探針，其具有一足夠大的直徑以降低該環狀探針外部之橫向電流，且其中該複數個電壓測量探針之該者經組態用於測量界定在該環狀探針之一中心處之一開口處之該表面電壓。
  19. 如請求項12之裝置，其中該複數個電壓測量探針之至少一者經組態用於測量該第一探針與該防護迴路之間之一位置處之一表面電壓。
  20. 如請求項12之裝置，其中該複數個電壓測量探針之至少一者係一振動非接觸式探針。
  21. 一種用於測量電流對電壓特性之裝置，其包括：一第一探針，其經組態用於與一p-n接面之一第一層之一表面建立一電連接；一第二探針，其經組態用於接觸該p-n接面；複數個電壓測量探針，其等經組態用於在激勵該第一探針及該第二探針時測量與該第一探針相距不同距離處之多個表面電壓；至少一額外探針，其經組態用於促進該p-n接面之該第一層之一薄層電阻之測量；及一測量單元，其經組態用於基於與該第一探針相距不同距離處之該等經測量表面電壓及該經測量薄層電阻以計算該第一探針附近之一橫向電流。
  22. 如請求項21之裝置，其中該第一探針、該複數個電壓測量探針及該至少一額外探針聯合形成用於測量該p-n接面之該第一層之該薄層電阻之一四點探針(4PP)。
  23. 如請求項21之裝置，其中該至少一額外探針包含用於測量該p-n接面之該第一層之該薄層電阻之一非接觸式接面光電壓探針。
  24. 如請求項21之裝置，其中該第二探針連接至該p-n接面之一第二層。
  25. 如請求項21之裝置，其中該第一探針附近之該橫向電流係基於以下項判定：一電流J，其用以激勵該第一探針及該第二探針；至少兩個經測量表面電壓V 1及V 2，其等測量於與該第一探針相距距離r 1及r 2處，r 1<r 2；及該經測量薄層電阻R sp 。
  26. 如請求項25之裝置，其中該第一探針附近之一洩漏電流密度j被判定為：
  27. 如請求項25之裝置，其中該第一探針附近之一電壓V被判定為V=V 1。
TW103130649A 2013-09-04 2014-09-04 用於測量電流對電壓特性之裝置 TWI623759B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361873545P 2013-09-04 2013-09-04
US61/873,545 2013-09-04
US14/475,330 2014-09-02
US14/475,330 US9746514B2 (en) 2013-09-04 2014-09-02 Apparatus and method for accurate measurement and mapping of forward and reverse-bias current-voltage characteristics of large area lateral p-n junctions

Publications (2)

Publication Number Publication Date
TW201518745A TW201518745A (zh) 2015-05-16
TWI623759B true TWI623759B (zh) 2018-05-11

Family

ID=52582330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130649A TWI623759B (zh) 2013-09-04 2014-09-04 用於測量電流對電壓特性之裝置

Country Status (4)

Country Link
US (1) US9746514B2 (zh)
CN (1) CN105612427B (zh)
TW (1) TWI623759B (zh)
WO (1) WO2015034936A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921261B2 (en) * 2013-10-17 2018-03-20 Kla-Tencor Corporation Method and apparatus for non-contact measurement of sheet resistance and shunt resistance of p-n junctions
US10302677B2 (en) * 2015-04-29 2019-05-28 Kla-Tencor Corporation Multiple pin probes with support for performing parallel measurements
US10969370B2 (en) * 2015-06-05 2021-04-06 Semilab Semiconductor Physics Laboratory Co., Ltd. Measuring semiconductor doping using constant surface potential corona charging
US11215652B2 (en) * 2015-12-25 2022-01-04 Institute of Microelectronics, Chinese Academy of Sciences Method for obtaining a contact resistance of a planar device
US10429420B1 (en) * 2018-05-18 2019-10-01 James Chen System for measuring and mapping the sheet resistivity of the film on flat-panel
US11442090B2 (en) * 2019-07-02 2022-09-13 Utica Leaseco, Llc Systems and methods for measuring electrical characteristics of a material using a non-destructive multi-point probe
DE102021108756A1 (de) 2021-04-08 2022-10-13 Osram Opto Semiconductors Gmbh Verfahren zum testen eines wafers und wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170933A1 (en) * 2006-01-23 2007-07-26 Maxmile Technologies, Llc Method and Apparatus for Nondestructively Evaluating Light-Emitting Materials
TWI318300B (en) * 2002-06-28 2009-12-11 Celadon Systems Inc Shielded probe apparatus for probing semiconductor wafer
US20110298485A1 (en) * 2010-06-04 2011-12-08 Mitsubishi Electric Corporation Semiconductor device test method and apparatus, and semiconductor device
CN102955050A (zh) * 2011-08-26 2013-03-06 和硕联合科技股份有限公司 探针装置
CN102128985B (zh) * 2010-12-30 2013-04-24 中国航天科技集团公司第五研究院第五一○研究所 一种介质材料电导率的测试方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812756A (en) 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
US5216362A (en) 1991-10-08 1993-06-01 International Business Machines Corporation Contactless technique for measuring epitaxial dopant concentration profiles in semiconductor wafers
JPH0763788A (ja) 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
US5663657A (en) 1994-09-26 1997-09-02 University Of South Florida Determining long minority carrier diffusion lengths
US5891744A (en) * 1996-01-29 1999-04-06 Micron Technology, Inc. Method of monitoring a process of manufacturing a semiconductor wafer including hemispherical grain polysilicon
US6972582B2 (en) * 2003-02-10 2005-12-06 Solid State Measurements, Inc. Apparatus and method for measuring semiconductor wafer electrical properties
US7362088B1 (en) * 2003-10-15 2008-04-22 Ahbee 1, L.P. Non contact method and apparatus for measurement of sheet resistance of P-N junctions
US20070170934A1 (en) 2006-01-23 2007-07-26 Maxmile Technologies, Llc Method and Apparatus for Nondestructive Evaluation of Semiconductor Wafers
US7714596B2 (en) 2006-12-15 2010-05-11 Four Dimensions Inc. System and methods of measuring semiconductor sheet resistivity and junction leakage current
US7642770B2 (en) * 2007-03-16 2010-01-05 Mediatek Inc. Light-driving system capable of providing signal-measured calibration and a method for performing the same
WO2011021076A1 (en) 2009-08-18 2011-02-24 Freescale Semiconductor, Inc. Transistor power switch device and method of measuring its characteristics
US9057757B2 (en) 2011-08-21 2015-06-16 Bruker Nano, Inc. Testing of electroluminescent semiconductor wafers
US20140303916A1 (en) * 2013-04-04 2014-10-09 Brigham Young University Four-line electrical impedance probe

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI318300B (en) * 2002-06-28 2009-12-11 Celadon Systems Inc Shielded probe apparatus for probing semiconductor wafer
US20070170933A1 (en) * 2006-01-23 2007-07-26 Maxmile Technologies, Llc Method and Apparatus for Nondestructively Evaluating Light-Emitting Materials
US20110298485A1 (en) * 2010-06-04 2011-12-08 Mitsubishi Electric Corporation Semiconductor device test method and apparatus, and semiconductor device
CN102128985B (zh) * 2010-12-30 2013-04-24 中国航天科技集团公司第五研究院第五一○研究所 一种介质材料电导率的测试方法
CN102955050A (zh) * 2011-08-26 2013-03-06 和硕联合科技股份有限公司 探针装置

Also Published As

Publication number Publication date
CN105612427B (zh) 2020-01-03
TW201518745A (zh) 2015-05-16
WO2015034936A1 (en) 2015-03-12
US20150061714A1 (en) 2015-03-05
CN105612427A (zh) 2016-05-25
US9746514B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI623759B (zh) 用於測量電流對電壓特性之裝置
TWI629733B (zh) 用於非接觸式量測ｐ－ｎ接面之順向電壓、飽和電流密度、理想因子及電流－電壓曲線之方法及裝置
US20080143354A1 (en) System and methods of measuring semiconductor sheet resistivity and junction leakage current
CN109444551B (zh) 半导体方块电阻的测试方法及测试电路
US20210255239A1 (en) Semiconductor device test method
US20160356750A1 (en) Measuring semiconductor doping using constant surface potential corona charging
CN108196110B (zh) 一种金属半导体界面复合电流密度的测试方法及装置
TWI646338B (zh) 用於非接觸式量測ｐ－ｎ接面薄片電阻及分流電阻之方法及裝置
JP2011138878A (ja) 走査電子顕微鏡
US8022718B2 (en) Method for inspecting electrostatic chucks with Kelvin probe analysis
TWI620939B (zh) Probe device
Bolla et al. Sensor development for the CMS pixel detector
US9472584B2 (en) Phototransistor and semiconductor device
JP6272741B2 (ja) メタライズ半導体表面での再結合特性の抽出方法
Korsós et al. Accurate contact and contactless methods for emitter sheet resistance testing of PV wafers
US20200341048A1 (en) Inspection apparatus of semiconductor device and method for inspecting semiconductor device
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
US20210003628A1 (en) Systems and methods for measuring electrical characteristics of a material using a non-destructive multi-point probe
US20230069188A1 (en) Testing method and manufacturing method
Oasa et al. On-Resistance Measurements of Low Voltage MOSFET at wafer level
US9972705B2 (en) Method for manufacturing semiconductor device
Johnson et al. EBIRCH localization for low-current soft fails
KR20060073973A (ko) 반도체-공정 단계와 연관된 에치 바이어스를 결정하기 위한테스팅 장치 및 방법
CN111954926A (zh) 半导体装置、半导体晶片及半导体装置的制造方法
JP2010153611A (ja) 半導体評価装置