TWI622759B - MEMS pressure sensor and method of forming same - Google Patents

MEMS pressure sensor and method of forming same Download PDF

Info

Publication number
TWI622759B
TWI622759B TW105103525A TW105103525A TWI622759B TW I622759 B TWI622759 B TW I622759B TW 105103525 A TW105103525 A TW 105103525A TW 105103525 A TW105103525 A TW 105103525A TW I622759 B TWI622759 B TW I622759B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
pressure sensor
bonding layer
conductive
Prior art date
Application number
TW105103525A
Other languages
English (en)
Other versions
TW201631301A (zh
Original Assignee
Memsen Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsen Electronics Inc filed Critical Memsen Electronics Inc
Publication of TW201631301A publication Critical patent/TW201631301A/zh
Application granted granted Critical
Publication of TWI622759B publication Critical patent/TWI622759B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
    • G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
    • G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/99—Microstructural systems or auxiliary parts thereof not provided for in B81B2207/01 - B81B2207/115

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)

Abstract

一種MEMS壓力感測器及其形成方法，形成方法包括：提供包括相對的第一表面和第二表面的第一襯底，包括至少一層導電層，導電層位於第一襯底的第一表面一側；提供包括相對的第三表面和第四表面的第二襯底，包括第二基底和壓敏電阻元件，第二襯底包括壓力傳感區，壓敏電阻元件位於壓力傳感區內，壓敏電阻元件位於第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在第一襯底與第二襯底的壓力傳感區之間形成空腔；去除第二基底，形成與第二襯底的第三表面相對的第五表面；自第二襯底的第五表面一側形成貫穿至至少一層導電層表面的第一導電插塞；MEMS壓力感測器的性能和可靠性提高、尺寸縮小、工藝成本降低。

Description

MEMS壓力感測器及其形成方法
本發明涉及半導體製造技術領域，尤其涉及一種MEMS壓力感測器及其形成方法。
微機電系統(Micro-Electro Mechanical System，簡稱MEMS)是一種獲取資訊、處理資訊和執行操作的集成器件。微機電系統中的感測器能夠接收壓力、位置、速度、加速度、磁場、溫度或濕度等外部資訊，並將所獲得的外部資訊轉換成電信號，以便於在微機電系統中進行處理。常見的微機電系統包括溫度感測器、壓力感測器和濕度感測器等。
對於MEMS壓力感測器來說，其尺寸更微小、且工藝精度，而且其製作工藝能夠與積體電路晶片的製造工藝相容，因而使性價比大幅提高。目前的MEMS壓力感測器包括壓阻式壓力感測器和電容式壓力感測器。壓阻式壓力感測器利用矽電阻在應(壓)力作用下，電阻能夠發生變化的原理，採用高精密矽電阻應變片組成惠斯頓電阻橋作為力電變換測量電路，具有較高的測量精度、較低的功耗。
MEMS壓阻式壓力感測器的傳統製作方法是先利用離子注入或擴散工藝在矽襯底中形成多個電阻或惠斯頓電阻橋，然後將電阻所在的矽襯底區域用濕法或幹法刻蝕工藝形成感應薄膜，最後通過密封工藝在感應薄膜的背後形成壓力參照腔，封裝後形成壓力感測器晶片。所述感應 薄膜在外界壓力下產生形變及應力，於是電阻或電阻橋的阻值隨之產生變化，在電壓偏置下，上述阻值變化被轉換成電信號並被信號處理電路放大後作為輸出信號。
而所述壓力感測器晶片還需要與信號處理電路實現電信號的傳輸，以便對壓力感測器晶片輸出的電信號進行處理，因此，需要對將所述壓力感測器晶片與信號處理電路晶片進行系統封裝以形成MEMS壓阻式壓力感測器。
在現有的MEMS壓力感測器製作方法中，集成壓力感測器晶片和信號處理電路的工藝採用的工藝區別較大，實現單片集成的難度較大。同時，在單一襯底同時製作積體電路和壓力感測器時，壓力感測器的存在對積體電路的發展起到了阻礙的作用，在同一襯底上積體電路的存在也給小尺寸壓力感測器的製作造成了困難。因此，用單一襯底作積體電路和壓力感測器的制程較為複雜，所形成的器件尺寸較大，造成製造成本的提高。
在單一襯底上製作集成的壓力感測器和電路時，如果先製作壓力感測器的部件，後製作電路，壓力感測器的工藝往往對襯底造成影響，導致積體電路製作的困難的成品率的降低。如果先製作積體電路，後製作壓力感測器，積體電路的存在對壓力感測器材料的選擇以及加工工藝的溫度有很大的限制，從而嚴重降低壓力感測器的性能。
因此，急需一種可以有效集成壓力感測器和積體電路的方法和結構。
本發明解決的問題是提供一種MEMS壓力感測器及其形成方法，所述MEMS壓力感測器製作方法中，製作工藝相互獨立，材料選擇自由，成品率高，後續集成方法簡單，從而形成的集成壓力感測器性能和可靠性提高、尺寸縮小、工藝成本降低。
為解決上述問題，本發明提供一種MEMS壓力感測器的形成方法，包括：供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上的壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內，所述壓敏電阻元件位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在所述第一襯底與第二襯底的壓力傳感區之間形成空腔；去除所述第二基底，形成與所述第二襯底的第三表面相對的第五表面；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與壓敏電阻元件形成電連接。
優選的，所述第一襯底還包括電路。
優選的，所述第二襯底的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；在所述半導體層內形成壓敏電阻元件，所述基底為第二基底。
優選的，所述第二襯底還包括位於所述第三表面一側的第二 結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
優選的，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
優選的，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。
優選的，所述空腔的形成步驟包括：在將第一襯底的第一表面與第二襯底的第三表面相互固定之前，形成第一開口，所述第一開口位於所述第二襯底的第三表面一側或第一襯底的第一表面一側，或者所述第一襯底的第一表面一側和第二襯底第三表面一側均具有第一開口，所述第一開口的位置與所述壓力傳感區的位置對應。
優選的，所述第一襯底還包括自測電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述壓力傳感區的位置對應。
優選的，所述第二襯底還包括參考單元區；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，還在所述第一襯底與第二襯底的參考單元區之間形成空腔，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
優選的，形成貫通所述第一襯底的第二開口，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
優選的，還包括：形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
相應的，本發明還提供一種MEMS壓力感測器的形成方法，包括：提供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上或內部的壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內，所述壓敏電阻元件位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在所述第一襯底與第二襯底的壓力傳感區之間形成空腔；對所述第二襯底的第四表面進行減薄，去除部分厚度的第二基底，形成與所述第二襯底的第三表面相對的第五表面；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與壓敏電阻元件形成電連接。
優選的，所述第一襯底還包括電路。
優選的，在對所述第二襯底的第四表面進行減薄之後，在所述第二襯底內形成第三開口，且所述第三開口的位置與壓力傳感區的位置對應。
優選的，所述第二襯底的形成步驟包括：提供絕緣體上半導 體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；在所述半導體層內形成壓敏電阻元件，所述基底為第二基底。
優選的，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
優選的，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
優選的，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。
優選的，所述空腔的形成步驟包括：在將第一襯底的第一表面與第二襯底的第三表面相互固定之前，形成第一開口，所述第一開口位於所述第二襯底的第三表面一側或第一襯底的第一表面一側，或者所述第一襯底的第一表面一側和第二襯底第三表面一側均具有第一開口，所述第一開口的位置與所述壓力傳感區的位置對應。
優選的，所述第一襯底還包括自測電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述壓力傳感區的位置對應。
優選的，所述第二襯底還包括參考單元區；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，還在所述第一襯底與第二襯底的參考單元區之間形成空腔，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
優選的，形成貫通所述第一襯底的第二開口，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
優選的，還包括：在所述第二襯底的第五表面一側形成至少一個貫穿第二基底的第五通孔，所述第五通孔的位置與壓力傳感區的位置對應。
優選的，還包括：形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
相應的，本發明還提供一種MEMS壓力感測器，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內；所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的壓力傳感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與壓敏電阻元件電連接。
優選的，所述第一襯底還包括電路。
優選的，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
優選的，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
優選的，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。
優選的，所述第一襯底還包括自測電極，所述自測電極的位置與所述第二襯底的壓力傳感區的位置對應。
優選的，所述第二襯底還包括參考單元區；所述第一襯底與第二襯底的參考單元區之間也具有空，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
優選的，還包括：貫通所述第一襯底的第二開口，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
優選的，還包括：自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
相應的，本發明還提供一種MEMS壓力感測器，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括 至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括第二基底以及位於第二基底上或內部的壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內；所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的壓力傳感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與壓敏電阻元件電連接。
優選的，所述第一襯底還包括電路。
優選的，所述第二襯底內具有第三開口，且所述第三開口的位置與壓力傳感區的位置對應。
優選的，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
優選的，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
優選的，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。
優選的，所述第一襯底還包括自測電極，所述自測電極的位 置與所述第二襯底的壓力傳感區的位置對應。
優選的，所述第二襯底還包括參考單元區；所述第一襯底與第二襯底的參考單元區之間也具有空腔，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
優選的，形成貫通所述第一襯底的第二開口，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
優選的，還包括：至少一個位於所述第二襯底的第五表面一側並貫穿第二基底的第五通孔，所述第五通孔的位置與壓力傳感區的位置對應。
優選的，還包括：自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
與現有技術相比，本發明的技術方案具有以下優點：本發明的一種形成方法中，提供包括導電層的第一襯底、以及包括壓敏電阻元件的第二襯底；而所述導電層位於第一襯底的第一表面一側，所述壓敏電阻元件位於第二襯底的第三表面一側；通過將所述第一襯底的第一表面與第二襯底的第三表面相互固定，能夠形成第一襯底與第二襯底的疊層結構。所述導電層能夠用於對所述壓敏電阻元件輸出的電信號進行傳輸，而為了使所述導電層與壓敏電阻元件之間能夠實現電連接，需要在去除第二基底並形成於第三表面相對的第五表面之後，形成第二襯底的第五表面貫穿至導電層的第一導電插塞；由於所述第二襯底的第五表面暴露出所述第一導電插塞，因此後續易於形成於所述第一導電插塞頂部 以及壓敏電阻元件電連接的第一導電結構，從而實現所述壓敏電阻元件與導電層之間的電連接。
由於所述導電層形成於第一襯底內，所述壓敏電阻元件形成於第二襯底內，並通過使第一襯底的第一表面與第二襯底的第三表面相互固定，以形成第一襯底與第二襯底重疊，從而避免了在同一基底上方逐層形成導電層、與導電層重疊的壓敏電阻元件、以及與所述壓敏電阻元件與基底之間的空腔的步驟，能夠降低工藝難度，尤其是形成空腔的工藝難度。而且，能夠避免形成第一襯底的工藝溫度限制影響第二襯底的製造工藝，所述第二襯底以及內部的壓敏電阻元件的材料以及工藝選擇更廣泛，所形成的壓敏電阻元件的性能也更為優化。
由於所述第一襯底的第一表面與第二襯底的第三表面直接接觸，則所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底之間的相互支撐強度更高，所述第一襯底和第二襯底不易發生彎折、斷裂或形變，使得所形成的壓力感測器的結構更為穩定，耐用性得到提高。
其次，上述方法導致由第二襯底的第四表面至第一襯底的第二表面之間的距離較小，有利於使所形成的壓力感測器的尺寸減小，而且能夠使製造成本降低。
而且，由於通過形成自第二襯底的第五表面貫穿至導電層的第一導電插塞來實現導電層與壓敏電阻元件之間的電連接，則無需在第一襯底第一表面與第二襯底第三表面之間設置額外的導電層，能夠避免所述額外的導電層在第一表面和第三表面之間產生應力，進而影響壓敏電阻元件和導電層的性能。而且，所述第一襯底第一表面的材料、以及第二襯底 第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的壓力感測器件性能更穩定；而且，形成第一襯底和第二襯底的工藝靈活度更高，則所述壓力感測器的製造工藝應用更廣泛，更有利於與其他集成導電層制程相相容，而且製造成本降低。
進一步，所述第一襯底包括電路，由於第一襯底與第二襯底重疊，因此，所述電路能夠對所述第二襯底內的壓敏電阻元件輸出的電信號進行處理。
進一步，以提供絕緣體上半導體襯底形成所述第二襯底。其中，通過對所述絕緣體上半導體襯底中的半導體層進行離子摻雜，能夠形成壓敏電阻元件，所述壓敏電阻元件在受到壓力作用下能夠發生形變，以引起電阻變化，從而輸出與所受壓力有關的電信號。由於所述絕緣體上半導體襯底中的半導體層為單晶半導體材料，通過在所述單晶半導體材料中摻雜離子所形成的壓敏電阻元件具有良好的壓力敏感特性，能夠使所形成的壓敏電阻元件的靈敏度及耐久度提高。
進一步，在所述第二襯底的第三表面、第一襯底的第一表面、或者第一表面和第三表面同時形成第一開口，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，由所述第一開口和第一襯底第一表面構成位於壓敏電阻元件和導電層之間的空腔。由於除第一開口的位置之外，第一表面和第三表面大面積接觸，因此固定後的第一襯底和第二襯底總厚度較小，且第一襯底和第二襯底的機械強度較高，所形成的壓力感測器的性能更強。
進一步，所述第一襯底還包括自測電極，在將第一襯底的第 一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述壓敏電阻元件的位置對應。所述自測電極能夠對所述壓敏電阻元件產生靜電引力，以此檢測所述壓敏電阻元件是否能因形變而產生電阻變化，從而檢測所述壓敏電阻元件是否能夠正常工作。
進一步，所述第二襯底包括敏感探測單元區和參考單元區，所述空腔分別形成於所述敏感探測單元區和參考單元區內；例如在所述參考單元區的第二襯底第五表面可以形成覆蓋層，因此，在所述參考單元區，能夠避免或減小外部壓力對壓敏電阻元件產生電阻變化，而使所述參考單元區的壓敏電阻元件能夠隨壓力以外的因素而產生電阻變化。將所述敏感探測區的壓敏電阻元件輸出的電信號去除所述參考單元區的壓敏電阻元件輸出的電信號，則能夠獲得僅受外部壓力影響而產生的電信號。因此，所形成的壓力感測器的精確度提高。
進一步，形成貫通所述第一襯底的第二開口，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口的位置與所述壓力傳感區的位置對應。由於所述第二開口與外部環境連通，使得所述壓敏電阻元件的兩側均能夠獲取外部環境的壓力，則所述壓敏電阻元件能夠獲取兩側的壓力差信號，因此，能夠使所形成的壓力感測器為壓差感測器。
本發明的另一種形成方法中，提供包括導電層的第一襯底、以及包括壓敏電阻元件的第二襯底，通過直接將所述第一襯底的第一表面與第二襯底的第三表面相互固定，能夠形成第一襯底與第二襯底的疊層結構。所述導電層能夠用於對所述壓敏電阻元件輸出的電信號進行傳輸，而 為了使所述導電層與壓敏電阻元件之間能夠實現電連接，需要在減薄部分厚度的第二基底並形成第五表面之後，形成第二襯底的第五表面貫穿至導電層的第一導電插塞；由於所述第二襯底的第五表面暴露出所述第一導電插塞，因此後續易於形成與所述第一導電插塞頂部以及壓敏電阻元件電連接的第一導電結構，從而實現所述壓敏電阻元件與導電層之間的電連接。由於所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底的機械強度更高，所形成的壓力感測器的結構更為穩定，耐用性得到提高。其次，由第二襯底的第五表面至第一襯底的第二表面之間的距離較小，所形成的壓力感測器的尺寸較小。而且，由於第一表面和第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的壓力感測器件性能更穩定。
進一步，所述第二襯底內具有第三開口，且所述第三開口的位置與壓力傳感區的位置對應。由於除壓力傳感區以外的區域具有第二基底覆蓋，從而能夠在所述壓敏電阻元件獲取外部壓力的同時，增加了所述壓敏電阻元件到外部環境的距離，從而使所述壓敏電阻元件受到保護，避免壓敏電阻元件及表面的保護層受到磨損或其他損傷。
本發明的一種結構中，具有包括導電層的第一襯底、以及包括壓敏電阻元件的第二襯底；而所述導電層位於第一襯底的第一表面一側。所述第一襯底的第一表面與第二襯底的第三表面相互固定，因此，所述第一襯底與第二襯底重疊設置，而所述導電層用於對所述壓敏電阻元件輸出的電信號進行傳輸。所述第一導電插塞由所述第二襯底第五表面貫穿至導電層，能夠通過所述第一導電插塞與第一導電結構實現所述壓敏電阻 元件與導電層之間的電連接。由於所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底的機械強度更高，所形成的壓力感測器的結構更為穩定，耐用性得到提高。其次，由第二襯底的第五表面至第一襯底的第二表面之間的距離較小，所形成的壓力感測器的尺寸較小。而且，由於第一表面和第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的壓力感測器件性能更穩定。
本發明的另一種結構中，具有包括導電層的第一襯底，還具有包括第二基底以及位於第二基底上的壓敏電阻元件的第二襯底；所述導電層位於第一襯底的第一表面一側，而所述壓敏電阻元件位於所述第二襯底的第三表面一側。由於所述第一襯底的第一表面與第二襯底的第三表面相互固定，因此，所述第一襯底與第二襯底重疊設置，而所述導電層用於對所述壓敏電阻元件輸出的電信號進行傳輸。由於第二基底位於所述第二襯底的第五表面一側，所述第二基底能夠對所述壓敏元件進行保護。而所述第一導電插塞由所述第二襯底第五表面貫穿至導電層，能夠通過所述第一導電插塞與第一導電結構實現所述壓敏電阻元件與導電層之間的電連接。由於所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底的機械強度更高，所形成的壓力感測器的結構更為穩定，耐用性得到提高。其次，所述第一襯底第一表面與第二襯底的第三表面之間不存在過多的間隙，由第二襯底的第五表面至第一襯底的第二表面之間的距離較小，所形成的壓力感測器的尺寸較小。而且，由於第一表面和第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係 數過大，能夠使所形成的壓力感測器件性能更穩定。
100‧‧‧第一襯底
101‧‧‧第一表面
102‧‧‧第二表面
103‧‧‧導電層
104‧‧‧第一基底
105‧‧‧第一介質層
106‧‧‧第一結合層
110‧‧‧第二基底
111‧‧‧保護層
112‧‧‧第一電極層
113‧‧‧敏感電極
114‧‧‧第二襯底
115‧‧‧第二導電結構
116‧‧‧第二介質層
117‧‧‧第二結合層
118‧‧‧第三表面
119‧‧‧第四表面
120‧‧‧第一開口
121‧‧‧空腔
122‧‧‧第五表面
123‧‧‧第一導電插塞
124‧‧‧第三導電插塞
125‧‧‧第一導電層
180‧‧‧敏感區
200‧‧‧第一襯底
201‧‧‧第一表面
202‧‧‧第二表面
203‧‧‧導電層
204‧‧‧第一基底
205‧‧‧第一介質層
206‧‧‧第一結合層
211‧‧‧保護層
212‧‧‧第一電極層
213‧‧‧敏感電極
214‧‧‧第二襯底
215‧‧‧第二導電結構
218‧‧‧第三表面
221‧‧‧空腔
222‧‧‧第五表面
223‧‧‧第一導電插塞
224‧‧‧第三導電插塞
225‧‧‧第一導電層
230‧‧‧自測電極
280‧‧‧敏感區
300‧‧‧第一襯底
301‧‧‧第一表面
302‧‧‧第二表面
303‧‧‧導電層
304‧‧‧第一基底
310‧‧‧第二基底
312‧‧‧第一電極層
313‧‧‧敏感電極
314‧‧‧第二襯底
317‧‧‧第二結合層
318‧‧‧第三表面
319‧‧‧第四表面
320‧‧‧第一開口
321‧‧‧空腔
322‧‧‧第五表面
323‧‧‧第一導電插塞
324‧‧‧第三導電插塞
325‧‧‧第一導電層
331‧‧‧參考單元區
380‧‧‧敏感區
400‧‧‧第一襯底
401‧‧‧第一表面
402‧‧‧第二表面
403‧‧‧導電層
404‧‧‧第一基底
411‧‧‧保護層
412‧‧‧第一電極層
413‧‧‧敏感電極
414‧‧‧第二襯底
418‧‧‧第三表面
421‧‧‧空腔
422‧‧‧第五表面
423‧‧‧第一導電插塞
424‧‧‧第三導電插塞
425‧‧‧第一導電層
440‧‧‧固定電極
480‧‧‧敏感區
500‧‧‧第一襯底
501‧‧‧第一表面
502‧‧‧第二表面
503‧‧‧導電層
504‧‧‧第一基底
505‧‧‧第一介質層
506‧‧‧第一結合層
510‧‧‧第二基底
511‧‧‧保護層
512‧‧‧第一電極層
513‧‧‧敏感電極
514‧‧‧第二襯底
515‧‧‧第二導電結構
516‧‧‧第二介質層
517‧‧‧第二結合層
518‧‧‧第三表面
519‧‧‧第四表面
521‧‧‧空腔
522‧‧‧第五表面
523‧‧‧第一導電插塞
524‧‧‧第三導電插塞
525‧‧‧第一導電層
580‧‧‧敏感區
600‧‧‧第一襯底
601‧‧‧第一表面
602‧‧‧第二表面
603‧‧‧導電層
604‧‧‧第一基底
610‧‧‧第二基底
612‧‧‧第一電極層
613‧‧‧敏感電極
614‧‧‧第二襯底
617‧‧‧第二結合層
618‧‧‧第三表面
621‧‧‧空腔
622‧‧‧第五表面
623‧‧‧第一導電插塞
624‧‧‧第三導電插塞
625‧‧‧第一導電層
660‧‧‧第三開口
680‧‧‧敏感區
700‧‧‧第一襯底
701‧‧‧第一表面
702‧‧‧第二表面
703‧‧‧導電層
704‧‧‧第一基底
705‧‧‧第一介質層
706‧‧‧第一結合層
710‧‧‧第二基底
713‧‧‧敏感電極
714‧‧‧第二襯底
715‧‧‧第二導電結構
716‧‧‧第二介質層
717‧‧‧第二結合層
718‧‧‧第三表面
719‧‧‧第四表面
720‧‧‧第一開口
721‧‧‧空腔
722‧‧‧第五表面
723‧‧‧第一導電插塞
724‧‧‧第三導電插塞
725‧‧‧第一導電層
780‧‧‧敏感區
800‧‧‧第四導電插塞
801‧‧‧第四介質層
802‧‧‧第四導電層
803‧‧‧焊球
圖1至圖9是本發明一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖；圖10至圖11是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖；圖12至圖15是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖；圖16至圖17是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖；圖18至圖20是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖圖21至圖23是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖；圖24至圖26是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖；圖27是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
如背景技術所述，在現有的MEMS壓力感測器製作方法中，集成壓力感測器晶片和信號處理電路的工藝制程較為複雜，而且所形成的器件尺寸較大。
在一種製造MEMS壓力感測器的實施例中，分別製造完成壓力感測器晶片和信號處理電路晶片；將所述壓力感測器晶片和信號處理電 路晶片放置到具有空腔的封裝襯底上，並用壓焊引線將感測器晶片和信號處理電路晶片相連接；在將感測器晶片和信號處理電路晶片相連接之後，塗覆保護膠，以包圍所述將感測器晶片和信號處理電路晶片；在塗覆保護膠之後，在所述保護膠外設置塑膠蓋或金屬蓋以進行密封。在另一實施例中，還能夠將壓力感測器晶片和信號處理電路晶片放置到平面封裝襯底上，用壓焊引線將兩晶片連接，之後再塗覆保護軟膠並採用金屬殼覆蓋。
然而，上述MEMS壓力感測器製作過程中，所述壓力感測器晶片和信號處理電路晶片是分立、且平行于封裝襯底表面排布，導致所形成的MEMS壓力感測器的尺寸較大，無法滿足對MEMS壓力感測器的集成化與微型化需求。而且，由於在在封裝襯底上放置壓力感測器晶片和信號處理電路晶片之後，還需要以保護膠進行固定，之後還需要以塑膠蓋或金屬蓋進行保護，導致工藝制程複雜，且不利於與更廣泛的積體電路製造工藝形成的設備進行集成相容。
為了解決上述問題，本發明提供一種MEMS壓力感測器及其形成方法。在所述形成方法中，提供包括導電層的第一襯底、以及包括壓敏電阻元件的第二襯底；而所述導電層位於第一襯底的第一表面一側，所述壓敏電阻元件位於第二襯底的第三表面一側；通過直接將所述第一襯底的第一表面與第二襯底的第三表面相互固定，能夠形成第一襯底與第二襯底的疊層結構。所述導電層能夠用於對所述壓敏電阻元件輸出的電信號進行傳輸，而為了使所述導電層與壓敏電阻元件之間能夠實現電連接，需要在去除或減薄第二基底、並形成於第三表面相對的第五表面之後，形成第二襯底的第五表面貫穿至導電層的第一導電插塞；由於所述第二襯底的第 五表面暴露出所述第一導電插塞，因此後續易於形成於所述第一導電插塞頂部以及壓敏電阻元件電連接的第一導電結構，從而實現所述壓敏電阻元件與導電層之間的電連接。
由於所述導電層形成於第一襯底內，所述壓敏電阻元件形成於第二襯底內，並通過使第一襯底的第一表面與第二襯底的第三表面相互固定，以形成第一襯底和第二襯底的重疊結構，從而避免了在同一基底上方逐層形成導電層、與導電層重疊的壓敏電阻元件、以及與所述壓敏電阻元件與基底之間的空腔的步驟，能夠降低工藝難度，尤其使形成空腔的工藝難度。而且，能夠避免形成第一襯底的工藝溫度限制影響第二襯底的製造工藝，所述第二襯底以及內部的壓敏電阻元件的材料以及工藝選擇更廣泛，所形成的壓敏電阻元件的性能也更為優化。
由於所述第一襯底的第一表面與第二襯底的第三表面直接接觸，則所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底之間的相互支撐強度更高，所述第一襯底和第二襯底不易發生彎折、斷裂或形變，使得所形成的壓力感測器的結構更為穩定，耐用性得到提高。
其次，除了形成於導電層和壓敏電阻元件之間的空腔，所述第一襯底第一表面與第二襯底的第三表面之間不存在過多的間隙，則由第二襯底的第五表面至第一襯底的第二表面之間的距離較小，有利於使所形成的壓力感測器的尺寸減小，而且能夠使製造成本降低。
而且，由於通過形成自第二襯底的第五表面貫穿至導電層的第一導電插塞來實現導電層與壓敏電阻元件之間的電連接，則無需在第一襯底第一表面與第二襯底第三表面之間設置額外的導電層，能夠避免所述 額外的導電層在第一表面和第三表面之間產生應力，進而影響壓敏電阻元件和導電層的性能。而且，所述第一襯底第一表面的材料、以及第二襯底第三表面的材料不受限制，從而使得第一襯底和第二襯底的工藝靈活度更高，則所述壓力感測器的製造工藝應用更廣泛，更有利於與其他積體電路制程相相容，而且製造成本降低。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
實施例一
圖1至圖9是本發明一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
請參考圖1，提供第一襯底100，所述第一襯底100包括相對的第一表面101和第二表面102，所述第一襯底100包括至少一層導電層103，所述導電層103位於所述第一襯底100的第一表面101一側。
所述第一襯底100用於形成導電層103，所述導電層103用於對第二襯底上的壓敏電阻元件輸出的電信號進行傳輸。在本實施例中，所述第一襯底100還包括電路，所述導電層103可以是電路的導電層的一部分，也可以是在電路上附加的導電層。導電層103可以包括導體或者半導體。所述電路用於對壓敏電阻元件輸出的電信號進行傳輸。
本實施例中，所述第一襯底100包括第一基底104、位於第一基底104表面的第一介質層105、位於第一介質層105表面的導電層103；所述第一襯底100還包括位於第一表面101一側的第一結合層106。在本實施例中，所述導電層103為單層結構。在其他實施例中，所述導電層能夠為多層 結構，則後續形成的第一導電插塞至少與一層導電層連接。
所述第一基底104包括矽襯底、矽鍺襯底、碳化矽襯底、玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。
所述第一介質層105用於電隔離所述導電層103和第一基底104；所述第一介質層105的材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料(介電常數為2.5~3.9的材料)或超低k介質材料(介電常數小於2.5的材料)；所述第一介質層105的形成工藝包括氧化工藝、化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。
所述導電層103的材料包括導電材料，所述導電材料包括金屬、金屬化合物或摻雜離子的半導體材料；所述導電層103的形成步驟包括：在所述第一介質層105表面沉積導電材料層；在所述導電材料層表面形成圖形化層，所述圖形化層暴露出部分導電材料層表面；以所述圖形化層為掩膜刻蝕所述導電材料層直至暴露出第一介質層105表面為止。所述導電材料層的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述圖形化層經過光刻的光刻膠層；所述刻蝕導電材料層的工藝包括幹法刻蝕工藝。
所述第一結合層106用於保護所述導電層103，並且所述第一結合層106後續需要與第二襯底表面的第二結合層相互固定，以使第一襯底100和第二襯底相互固定。所述第一結合層106的表面平坦，即所述第一襯底100的第一表面101平坦，後續提供的第二襯底的第三表面也平坦，從而在第一襯底100的第一表面101與第二襯底的第三表面固定之後，第一表面101與第三表面的接觸面積較大，則所述第一表面101與第二襯底的疊層結 構強度更高、結合更穩定。
所述第一結合層106的材料包括絕緣材料、金屬材料、金屬化合物材料和半導體材料中的一種或多種組合；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料；所述金屬材料包括銅、鎢、鋁、銀、鈦、鉭中的一種或多種；所述金屬化合物材料包括氮化鈦、氮化鉭中的一種或兩種；所述半導體材料包括摻雜離子的多晶矽、無定形矽、多晶鍺、無定型鍺、矽鍺、碳化矽中的一種或多種，所摻雜的離子包括p型離子、n型離子、碳離子、氮離子、氟離子、氫離子中的一種或多種。
在一實施例中，所述第一結合層106的材料包括氧化矽；所述第一結合層的形成步驟包括：在所述第一介質層105和導電層103表面沉積第一結合膜；採用化學機械拋光工藝平坦化所述第一結合膜，形成第一結合層106。
在另一實施例中，所述第一襯底100內還能夠不具有第一結合層，而後續提供的第二襯底內還能夠具有第二結合層。
此外，所述第一襯底100還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層103可以是電路的導電層的一部分，也可以是在電路上附加的導電層。導電層103可以包括導體或者半導體。
在本實施例中，還需要提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上的壓敏電阻元件，所述壓敏電阻元件位於所述第二襯底的第三表面一側。以下將對第二襯底的形成過程進行說明。
請參考圖2，提供第二基底110、位於第二基底110表面的保護層111以及位於保護層111表面的壓敏電阻元件層112。
在一實施例中，所述第二基底110、保護層111和電阻元件層112由絕緣體上半導體襯底形成，具體包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；所述基底為第二基底110，所述絕緣層為保護層111。
所述絕緣體上半導體襯底包括絕緣體上矽襯底；所述保護層的材料包括氧化矽，即埋層氧化層(BOX)；所述壓敏電阻元件層112的材料包括單晶矽或單晶鍺。由於所述壓敏電阻元件層112的材料包括單晶半導體材料，後續通過對部分壓敏電阻元件層112摻雜離子，能夠使所形成的壓敏電阻元件的隨形變產生的電阻變化更大，即能夠使所形成的壓敏電阻元件的靈敏度更高。而且，直接採用絕緣體上半導體襯底的半導體層作為壓敏電阻元件層112、以絕緣層作為保護層111，則無需採用額外的沉積工藝形成所述壓敏電阻元件層112和保護層111，能夠使工藝制程簡化。
在另一實施例中，所述第二基底110為體基底；體基底包括矽襯底、矽鍺襯底、碳化矽襯底、玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。
所述保護層111和壓敏電阻元件層112採用沉積工藝形成，所述沉積工藝包括物理氣相沉積工藝、化學氣相沉積工藝或原子層沉積工藝；所述保護層111的材料包括絕緣材料；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料；所述壓敏電阻元件層112的材料包括半導體材料，包括多晶矽、無定形矽、多晶鍺、無定型鍺、碳化 矽、砷化鎵或矽鍺。
由於所述第二基體110為體基底，而所述保護層111和壓敏電阻元件層112採用沉積工藝形成，因此，所述第二基體110、保護層111和壓敏電阻元件層112的材料選擇更廣泛，能夠適應更多工藝制程需求。
請參考圖3，對部分所述壓敏電阻元件層112進行離子注入，在所述壓敏電阻元件層112內形成壓敏電阻元件113。
本實施例中，第二襯底包括所述第二基底110和所述壓敏電阻元件層112，且所述第二襯底包括壓力傳感區180，而所述壓敏電阻元件113位於所述壓力傳感區180內。此外，在所述壓敏電阻元件層112內還形成有摻雜互連層，摻雜互連層用於與壓敏電阻元件113電互連。所述第二襯底的壓力傳感區180形成壓力傳感膜。
形成所述壓敏電阻元件113的步驟包括：在所述電阻元件層112表面形成第一圖形化層，所述第一圖形化層暴露出部分電阻元件層112表面；以所述第一圖形化層為掩膜，對所述壓敏電阻元件層112進行離子注入，在所述壓敏電阻元件層112內形成壓敏電阻元件113；在所述離子注入之後，去除所述第一圖形化層。
所述第一圖形化層為採用光刻工藝形成的圖形化光刻膠層；此外，所述第一圖形化層也能夠為採用多重圖形掩膜工藝形成的掩膜，例如自對準雙重圖形(Self-Aligned Double Patterning，簡稱SADP)掩膜。去除所述第一圖形化層的工藝包括幹法刻蝕工藝或濕法刻蝕工藝。
所述離子注入注入工藝所注入的離子包括p型離子、n型離子、碳離子、氮離子、氟離子、氫離子；所述p型離子包括硼離子或銦離子； 所述n型離子包括磷離子或砷離子；通過調節摻雜離子的濃度，能夠調節壓敏電阻元件113的電阻以及針對壓力的靈敏度。
通過在所述壓敏電阻元件層112內摻雜離子，能夠使所摻雜的區域形成壓敏電阻，即壓敏電阻元件113，由於所摻雜的區域在受到壓力或應力的情況下能夠發生形變，而所述形變則能夠引起摻雜區域的電阻變化，從而使所形成的壓敏電阻元件113能夠輸出隨外界壓力變化而變化的電信號，從而能夠使第二襯底形成MEMS壓力傳感晶片。
請參考圖4，形成與在所述壓敏電阻元件113電連接的第二導電結構115。
在本實施例中，所述壓敏電阻元件層112內還形成有摻雜互連層，所述摻雜互連層與壓敏電阻元件113電連接，所述第二導電結構115與所述摻雜互連層電連接。
本實施例中，所述壓敏電阻元件層112表面第二介質層116；所述第二導電結構115位於第二介質層內和表面；所述第二導電結構115和第二介質層116表面還具有第二結合層117。第二襯底114包括所述第二基底110、保護層111、壓敏電阻元件層112、第二介質層116、第二導電結構115和第二結合層117；所述第二襯底114具有第三表面118和第四表面119，所述第三表面118為所述第二結合層117表面，所述第四表面119為所述第二基底110表面。且所述第二襯底114包括壓力傳感區180，所述壓敏電阻元件113位於所述壓力傳感區180內。
在後續固定第一襯底100和第二襯底114之後，需要通過後續形成的第一導電結構、以及自所述第二襯底114的第五表面貫穿至導電層 103的第一導電插塞123實現導電層103與壓敏電阻元件113之間的電連接。
所述第二導電結構115包括：位於所述壓敏電阻元件層112表面的第二導電插塞、以及位於第二導電插塞表面的第二導電層。所述第二導電插塞形成於第二介質層116內；所述第二導電層形成於第二介質層116表面。本實施例中，所述第二導電插塞形成于摻雜互連層上。
所述第二介質層116形成於所述壓敏電阻元件層112表面；所述第二介質層116的形成步驟包括：在所述壓敏電阻元件層112表面沉積第二介質膜；刻蝕所述第二介質膜以形成第二介質層116，所述第二介質層116內具有第二通孔。所述第二介質層116的材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料；所述第二介質膜的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；刻蝕第二介質膜的工藝包括各向異性的幹法刻蝕工藝；所述第二通孔用於形成第二導電插塞。
所述第二導電插塞的材料包括銅、鎢、鋁、銀或金；所述第二導電插塞的形成步驟包括：在第二介質層116表面和第二通孔內形成填充滿所述第二通孔的導電膜；平坦化所述導電膜以形成第二導電插塞。此外，所述第二導電插塞與第二介質層116之間還能夠形成第二阻擋層，所述第二阻擋層的材料包括鈦、鉭、氮化鉭和氮化鈦中的一種或多種。
所述第二導電層的材料包括金屬或金屬化合物，包括：銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種；所述第二導電層的形成步驟包括：在所述第二介質層116表面沉積導電材料層；在所述導電材料層表面形成圖形化層，所述圖形化層暴露出部分導電材料層表面；以所述圖形化層為掩膜刻蝕所述導電材料層直至暴露出第二介質層116表面 為止。所述導電材料層的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述圖形化層經過光刻的光刻膠層；所述刻蝕導電材料層的工藝包括各向異性的幹法刻蝕工藝。
所述第二襯底114還包括位於所述第三表面118一側的第二結合層117。本實施例中，所述第二結合層117位於所述第二介質層116和第二導電結構115表面。所述第二結合層117用於保護所述第二導電結構115，並且所述第二結合層117後續需要與第一結合層106(如圖1所示)相互固定，以使第一襯底100(如圖1所示)和第二襯底114相互固定。所述第二結合層117的表面平坦，即所述第二襯底114的第三表面118平坦。在其他實施例中，還能夠僅第一襯底100具有以結合層，或僅第二襯底114具有第二結合層117。
所述第二結合層117的材料包括絕緣材料、金屬材料、金屬化合物材料和半導體材料中的一種或多種組合；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料；所述金屬材料包括銅、鎢、鋁、銀、鈦、鉭中的一種或多種；所述金屬化合物材料包括氮化鈦、氮化鉭中的一種或兩種；所述半導體材料包括摻雜離子的多晶矽、無定形矽、多晶鍺、無定型鍺、矽鍺、碳化矽中的一種或多種，所摻雜的離子包括p型離子、n型離子、碳離子、氮離子、氟離子、氫離子。
在一實施例中，所述第二結合層117的材料包括氧化矽；所述第二結合層117的形成步驟包括：在所述第二介質層116和第二導電結構115表面沉積第二結合膜；採用化學機械拋光工藝平坦化所述第二結合膜，形成第二結合層117。
在所述第一結合層106和第二結合層117中，至少一者的材料包括絕緣材料，或者能夠兩者表面的材料均為絕緣材料。由於在本實施例中，在後續將第一襯底100和第二襯底114相互固定之後，形成自所述第二襯底114的第五表面貫穿至導電層103表面的第一導電插塞，通過所述第一導電插塞和後續形成的第一導電結構能夠實現導電層103和壓敏電阻元件113之間的電連接，因此，所述第一結合層106和第二結合層117相接觸的表面之間無需額外形成導電結構，且所述第一結合層106和第二結合層117的表面材料也無需具有導電材料，因此，所述第一結合層106和第二結合層117的材料選擇更多樣，適應更廣泛的工藝制程需求。
在另一實施例中，所述第二襯底內還能夠不具有第二結合層，而所述第一襯底100內具有第一結合層。
請參考圖5，在所述第二襯底114的第三表面118形成第一開口120，所述第一開口120的位置與所述壓力傳感區180的位置對應。
所述第一開口120形成于壓力傳感區180內，在後續固定第一襯底100和第二襯底114之後，所述第一開口120能夠與第一襯底100的第一表面101形成空腔，所述空腔內的氣壓能夠為真空、一個大氣壓、或其他預設的氣壓值，所述空腔能夠作為MEMS壓力感測器的壓力參考腔。當後續固定第一襯底100和第二襯底114並去除第二基底110之後，能夠獲取施加於保護層111表面的壓力相對於所述壓力參考腔內氣壓的差值，以此獲取外部環境施加於保護層111的壓力。
所述第一開口120的形成步驟包括：在所述第二結合層117表面形成圖形化層；以所述圖形化層為掩膜，刻蝕所述第二結合層117，在 第二結合層117內形成第一開口120。所述圖形化層能夠為經過光刻工藝的光刻膠層；所述刻蝕工藝能夠為幹法刻蝕工藝、濕法刻蝕工藝或幹法刻蝕工藝和濕法刻蝕工藝的組合；此外，所述刻蝕工藝還能夠刻蝕部分第二介質層116，所形成的第一開口120底部伸入所述第二介質層116內。
在本實施例中，所述第一開口120底部不暴露出所述壓敏電阻元件層112表面，位於第一開口120底部的第二介質層116能夠保護所述壓敏電阻元件層112表面。在其他實施例中，所述第一開口120底部還能夠暴露出所述壓敏電阻元件層112表面。
在另一實施例中，所述第一開口還能夠形成於第一襯底的第一表面一側，且所述第一開口的位置與第二襯底的壓力傳感區的位置對應。在其他實施例中，還能夠在所述第一襯底的第一表面一側和第二襯底第三表面一側均形成第一開口，且所述第一開口的位置與所述壓力傳感區的位置對應。
請參考圖6，將第一襯底100的第一表面101與第二襯底114的第三表面118相互固定，並在所述第一襯底100與第二襯底114的壓力傳感區180之間形成空腔121。
在本實施例中，由於所述第二襯底114的第三表面118形成有第一開口120(如圖5所示)，在將第一襯底100的第一表面101與第二襯底114的第三表面118相互固定之後，所述第一開口120與第一襯底100的第一表面101構成空腔121。
在另一實施例中，還能夠在第一襯底100的第一表面101刻蝕形成第一開口，所述第一開口的位置與第二襯底114內的壓力傳感區180相 對應，在將第一襯底100的第一表面101與第二襯底114的第三表面118相互固定之後，所述第一開口與第二襯底114的第三表面118構成空腔121。
在一實施例中，將第一襯底100和第二襯底114相互固定的工藝為鍵合工藝。所述鍵合工藝包括：熔融鍵合(Fusion Bonding)、靜電鍵合(Anodic Bonding)、共晶鍵合(Eutectic Bonding)或熱壓鍵合(Thermal Compression Bonding)等。在另一實施例中，第一襯底100和第二襯底114相互固定的工藝為粘結工藝。通過粘結層將第一襯底100和第二襯底114相互固定；所述粘結層的材料包括絕緣材料，半導體材料、金屬材料或有機材料；而所述第一結合層或第二結合層即所述粘結層。
在本實施例中，所述第一結合層106的表面平坦，所述第二結合層117的表面平坦，而所述第一結合層106的表面即第一襯底100的第一表面，第二結合層117的表面即第二襯底114的第三表面；通過將所述第一結合層106的表面與第二結合層117的表面直接接觸並固定，能夠使第一襯底100與第二襯底114重疊設置並相互固定。
在將第一襯底100和第二襯底114固定之後，形成於第一襯底100和第二襯底114的壓力傳感區180之間的空腔121作為壓力參考腔。通過調控固定第一襯底100和第二襯底114時的氣壓，能夠控制所形成的空腔121內的氣壓。當後續去除第二基底110之後，施加於保護層111表面的壓力能夠與空腔121內的氣壓存在壓差，所述壓差導致第二襯底114的壓力傳感區180發生形變，所述形變導致壓敏電阻元件113的電阻變化，從而使壓敏電阻元件113輸出的電壓發生變化，因此，輸出的電信號隨外部壓力相對於空腔121內氣壓的壓差變化而變化，由此能夠獲取外部壓力信號。
由於所述第一襯底100的第一表面101與第二襯底114的第三表面118直接接觸，而且所述第一表面101和第三表面118平坦，則所述第一表面101與第三表面118的接觸面積較大，使得第一襯底100和第二襯底114之間的相互支撐強度更高，所述第一襯底100和第二襯底114的疊層結構不易發生彎折、斷裂或形變，使得所形成的壓力感測器的結構更為穩定，耐用性得到提高。
而且，除了所形成的空腔121之外，所述第一襯底100第一表面101與第二襯底114的第三表面118大部分直接接觸，且不存在多餘間隙，則由第二襯底114的第四表面119至第一襯底100的第二表面102之間的距離較小，有利於縮小所形成的MEMS壓力感測器的厚度和尺寸，有利於提高器件集成度。
此外，由於後續通過形成自第二襯底114的第五表面貫穿至導電層103的第一導電插塞來實現導電層103與壓敏電阻元件113之間的電連接，則無需在第一襯底100第一表面101與第二襯底114第三表面118之間設置額外的導電層，能夠避免所述額外的導電層在第一表面101和第三表面118之間因熱膨脹係數差異而產生額外的應力，從而保證了壓敏電阻元件113輸出的電信號精確。
所述第一襯底100第一表面101的材料、以及第二襯底114第三表面118的材料不受限制，能夠使第一表面101和第三表面118選用熱膨脹係數差異較小的材料，從而避免第一表面101的材料與第三表面118之間的材料因熱膨脹係數差異過大而產生不良應力，能夠使所形成的MEMS壓力感測器的結合更穩定，且可靠性和精確度提高；而且，形成第一襯底100和 第二襯底114的工藝靈活度更高，則所形成的MEMS壓力感測器的製造工藝應用更廣泛，更有利於與其他集成導電層制程相相容，而且製造成本降低。
請參考圖7，去除所述第二基底110(如圖6所示)，形成與所述第二襯底114的第三表面118相對的第五表面122。
在本實施例中，由於第二基底110和壓敏電阻元件層112之間具有保護層111，去除所述第二基底110之後，暴露出所述保護層111表面；所述保護層111的材料包括絕緣材料，所述保護層111能夠保護並定隔離所述壓敏電阻元件層112。而當所述保護層111受到壓力作用時，能夠引起所述壓力壓敏電阻元件113因形變而引起的電阻變化。
去除所述第二基底110的工藝包括化學機械拋光工藝或刻蝕工藝；所述刻蝕工藝能夠為幹法刻蝕工藝、濕法刻蝕工藝或幹法刻蝕和濕法刻蝕組合使用。由於去除所述第二基底110的工藝沿所述第二襯底114的第四表面119進行，因此在去除第二基底之後，在所述第二襯底114與第三表面118相對于一側形成第五表面122，即所述保護層111表面。
請參考圖8，自所述第二襯底114的第五表面122一側形成貫穿至至少一層導電層103的第一導電插塞123，所述第一導電插塞123用於將所述導電層103與壓敏電阻元件113形成電連接。
由於所述第一襯底100的第一表面101和第二襯底114的第三表面118直接接觸，因此所述第一表面101和第三表面118的接觸介面處能夠不具有電連接，則需要形成所述第一導電插塞123；由於所述第一導電插塞123的一端與導電層103電連接，而所述第一導電插塞123的另一端由出第二襯底114的第五表面122暴露，則後續能夠直接於第五表面122和第二襯底 114內形成第一導電結構，使所述第一導電結構與所述第一導電插塞123以及壓敏電阻元件113電連接，以此實現導電層103與壓敏電阻元件113之間的電連接。
由於所述第一表面101與第三表面118之間無需形成額外的電連接層，因此能夠使第一表面101與第三表面118除空腔121區域之外大部分相接觸，所述第一表面101與第三表面118的接觸面積較大，因此第一襯底100與第二襯底114固定之後的機械強度更高，所述第一襯底100與第二襯底114的疊層結構難以發生彎折或碎裂。而且，由於所述第一表面101與第三表面118之間無需形成額外的電連接層，則第一表面101和第三表面118的材料能夠選用熱膨脹係數相近的材料，以此避免在第一襯底100和第二襯底114相接觸之後，第一襯底100和第二襯底114因熱膨脹係數差異而產生應力或分層，因此，所述第一襯底100和第二襯底114的疊層結構結合穩定、尺寸縮小、而且工藝制程的適應性更高。
所述第一導電插塞123的形成步驟包括：在第二襯底114的第五表面122形成圖形化層，所述圖形化層暴露出需要形成第一導電插塞123的對應區域；以所述圖形化層為掩膜，刻蝕所述保護層111、壓敏電阻元件層112、第二介質層116、第二結合層117和第一結合層106，直至暴露出導電層103表面，在所述保護層111、壓敏電阻元件層112、第二介質層116、第二結合層117和第一結合層106內形成第一通孔；在所述第五表面122和第一通孔內形成填充滿所述第一通孔的導電膜；去除第五表面122上不必要的導電膜直至暴露出所述第五表面122為止。在一實施例中，能夠完全去除第五表面上的導電膜。在另一實施例中，能夠在第五表面122上保留部分導電 膜。
所述第一導電插塞123的一端能夠相對於第二襯底114的第五表面122突出、凹陷或齊平。
在本實施例中，由於所述第一導電插塞123貫穿所述壓敏電阻元件層112，而所述壓敏電阻元件層112的材料包括半導體材料，為了使所述第一導電插塞123與所述壓敏電阻元件層112之間電隔離，在形成所述導電膜之前，在所述第一通孔的側壁表面形成絕緣層，在形成絕緣層之後形成填充滿第一通孔的導電膜。
所述第一導電插塞123的材料包括銅、鎢、鋁、銀或金；所述導電膜的形成工藝包括物理氣相沉積工藝、化學氣相沉積工藝、原子層沉積工藝、電鍍工藝或化學鍍工藝；所述平坦化導電膜的工藝包括化學機械拋光工藝。此外，所述第一通孔的側壁表面還能夠形成第一阻擋層，所述導電膜形成於第一阻擋層表面，所述第一阻擋層的材料包括鈦、鉭、氮化鉭和氮化鈦中的一種或多種。
在本實施例中，在形成第一導電插塞123的同時，形成由第二襯底114的第五表面122貫穿至第二導電層的第三導電插塞124，所述第三導電插塞124與後續形成的第一導電層125構成第一導電結構，所述第一導電結構用於使第一導電插塞123與壓敏電阻元件113電連接，以此實現壓敏電阻元件113與導電層103的電連接。
本實施例中，在形成第一通孔的同時，形成貫穿保護層111、壓敏電阻元件層112和第二介質層116的第三通孔，所述第三通孔底部暴露出第二導電層的表面；在第一通孔內形成導電膜的同時，所述導電膜還填 充滿所述第三通孔；在第三通孔內形成第三導電插塞124。
由於所述第三導電插塞124貫穿所述壓敏電阻元件層112，為了使所述第三導電插塞124與所述壓敏電阻元件層112之間電隔離，在形成所述導電膜之前，在所述第三通孔的側壁表面形成絕緣層，在形成絕緣層之後形成填充滿第三通孔的導電膜。
在其他實施例中，還能夠在形成第一導電插塞123之前或之後形成所述第三導電插塞124。
請參考圖9，形成與所述第一導電插塞123以及壓敏電阻元件113電連接的第一導電結構。
本實施例中，所述第一導電結構包括所述第三導電插塞124和所述第一導電層125，所述第一導電層125位於第二襯底114第五表面122，所述第一導電層125還位於第一導電插塞123和第三導電插塞124的頂部表面。所述第三導電插塞124通過第二導電結構115與摻雜互連層電連接，而第一導電插塞123與導電層103電連接，所述第一導電層125與第一導電插塞123和第三導電插塞124電連接，從而能夠實現壓敏電阻元件113和導電層103之間的電連接。
所述第一導電層125的材料包括金屬或金屬化合物，包括：銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種；所述第一導電層125的形成步驟包括：在所述第二襯底114的第五表面122表面沉積導電材料層；在所述導電材料層表面形成圖形化層，所述圖形化層暴露出部分導電材料層表面；以所述圖形化層為掩膜刻蝕所述導電材料層直至暴露出第五表面122表面為止。所述導電材料層的形成工藝包括化學氣相沉積工 藝、物理氣相沉積工藝或原子層沉積工藝；所述圖形化層經過光刻的光刻膠層；所述刻蝕導電材料層的工藝包括各向異性的幹法刻蝕工藝。
本實施例的MEMS壓力感測器的製作方法能夠適應多種封裝，包括晶片級封裝(CSP)、無引線四方扁平封裝(QFN)、雙側無引腳扁平封裝(DFN)或小外形集成導電層封裝(SOIC)。
相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS壓力感測器，請繼續參考圖9，包括：第一襯底100，所述第一襯底100包括相對的第一表面101和第二表面102，所述第一襯底100包括至少一層導電層103，所述導電層103位於所述第一襯底100的第一表面101一側；第二襯底114，所述第二襯底114包括相對的第三表面118和第五表面122，所述第二襯底114包括壓敏電阻元件113，所述第二襯底114包括壓力傳感區180，所述壓敏電阻元件113位於所述壓力傳感區180內；所述第一襯底100的第一表面101與第二襯底114的第三表面118相互固定，且所述第一襯底100與第二襯底114的壓力傳感區180之間具有空腔121；自所述第二襯底114的第五表面122一側形成貫穿至至少一層導電層103的第一導電插塞123，所述第一導電插塞123用於使所述導電層103與壓敏電阻元件113電連接。
以下將對上述結構進行詳細說明。
所述第二襯底114還包括位於所述壓敏電阻元件層112表面的保護層111，所述保護層111表面為所述第五表面122。所述保護層111的材料包括絕緣材料；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。
所述壓敏電阻元層112的材料包括半導體材料，包括單晶 矽，單晶鍺、III-V化合物、II-VI化合物、多晶矽、無定形矽、多晶鍺、無定型鍺、碳化矽或矽鍺。
所述第一襯底100還包括電路。所述第二襯底114還包括與所述壓敏電阻元件113電連接的第二導電結構115；所述第一導電結構與第二導電結構115電連接。所述第二導電結構115包括：位於所述壓敏電阻元件層112表面的第二導電插塞、以及位於第二導電插塞頂部表面的第二導電層。所述壓敏電阻元件層112表面第二介質層116；所述第二導電插塞位於第二介質層116內。
所述第一導電結構包括：由第二襯底114的第五表面122貫穿至第二導電層的第三導電插塞124、以及位於第二襯底114第五表面122的第一導電層125，所述第一導電層還位於第一導電插塞123和第三導電插塞124的頂部表面。
所述第二襯底114還包括位於所述第三表面118一側的第二結合層117；或者，所述第一襯底100包括位於所述第一表面101一側的第一結合層106；或者，所述第二襯底114還包括位於所述第三表面118一側的第二結合層117，且所述第一襯底100包括位於第一表面101一側的第一結合層106。所述第一結合層106或第二結合層117的材料包括絕緣材料、金屬材料、金屬化合物材料和半導體材料中的一種或多種組合。在一種實施例中，在所述第一結合層106和第二結合層117中，至少一者的材料包括絕緣材料。
在一實施例中，所述第一結合層106或第二結合層117為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。在另一實施例中，所述第一結合層106為鍵合層；或者，所述第二結合層117為鍵合層； 或者，所述第一結合層106和第二結合層117為鍵合層。
實施例二
圖10至圖11是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
請參考圖10，提供第一襯底200，所述第一襯底200包括相對的第一表面201和第二表面202，所述第一襯底200包括至少一層導電層203，所述導電層203位於所述第一襯底200的第一表面201一側，所述第一襯底200還包括自測電極230。
此外，所述第一襯底200還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層203可以是電路的導電層的一部分，也可以是在電路上附加的導電層。導電層可以包括導體或者半導體。
本實施例中，所述導電層203形成於第一基底204上；所述導電層203與第一基底204之間還具有第一介質層。所述第一襯底200能夠包括位於所述第一表面201一側的第一結合層206。所述第一基底204、第一介質層、導電層203和第一結合層206與前一實施例的圖1及相關說明相同，在此不做贅述。
所述自測電極230的位置與第二襯底的壓力傳感區的位置對應。所述自測電極230形成於第一介質層表面。所述自測電極230的位置與第二襯底內的壓力傳感區對應，即在第一襯底200與第二襯底相互固定之後，所述自測電極230與壓力傳感區對應設置。在本實施例中，所述自測電極230位於導電層203同一層。在其他實施例中，所述自測電極230還能夠高於或低於所述導電層203。
在將第一襯底200與第二襯底固定之後，當對所述自測電極230施加偏壓時，所述自測電極230能夠對第二襯底的壓力傳感區產生靜電引力，所述靜電引力能夠使所述第二襯底的壓力傳感區產生形變；通過檢測所述靜電引力是否引起壓敏電阻元件的電阻值變化，以此檢測所述壓敏電阻元件是否能夠正常工作。
所述自測電極230的材料包括金屬、金屬化合物或摻雜離子的半導體材料；所述自測電極230的形成步驟包括：在所述第一介質層205表面沉積電極材料層；在所述電極材料層表面形成圖形化層，所述圖形化層暴露出部分電極材料層表面；以所述圖形化層為掩膜刻蝕所述電極材料層直至暴露出第一介質層205表面為止。所述電極材料層的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述圖形化層經過光刻的光刻膠層；所述刻蝕電極材料層的工藝包括各向異性的幹法刻蝕工藝。本實施例中，所述自測電極230與導電層203同時形成。在其他實施例中，所述自測電極還能夠在形成導電層203之前或之後形成。
請參考圖11，提供第二襯底214，所述第二襯底214包括相對的第三表面218和第四表面，所述第二襯底214包括第二基底以及位於第二基底上的壓敏電阻元件213，所述第二襯底214包括壓力傳感區280，所述壓敏電阻元件213位於所述壓力傳感區280內，所述壓敏電阻元件213位於所述第二襯底214的第三表面218一側；將第一襯底200的第一表面201與第二襯底214的第三表面218相互固定，並在所述第一襯底200與第二襯底214的壓力傳感區280之間形成空腔221；去除所述第二基底，形成與所述第二襯底214的第三表面218相對的第五表面222；自所述第二襯底214的第五表面222 一側形成貫穿至至少一層導電層203的第一導電插塞223，所述第一導電插塞223用於將所述導電層203與壓敏電阻元件213形成電連接。
本實施例中，在將第一襯底200的第一表面201與第二襯底214的第三表面218相互固定之後，所述自測電極230的位置與所述壓力傳感區280的位置對應，使得所述自測電極230能夠對壓敏電阻元件213施加靜電引力，以此檢測所述壓敏電阻元件是否能夠正常工作。
在本實施例中，所述第二襯底214還包括：保護層211、第二導電結構215和第一導電結構；所述第一導電結構包括：第三導電插塞224和第一導電層225。
提供所述第二襯底214、將第一襯底200和第二襯底214相互固定的步驟、去除第二基底的步驟、形成第一導電插塞223的步驟、以及形成第一導電結構的步驟與前述實施例的圖2至圖9以及相關說明相同在此不做贅述。
相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS壓力感測器，請繼續參考圖11，包括：第一襯底200，所述第一襯底200包括相對的第一表面201和第二表面202，所述第一襯底200包括至少一層導電層，所述導電層203位於所述第一襯底200的第一表面201一側；所述第一襯底200還包括自測電極230；第二襯底214，所述第二襯底214包括相對的第三表面218和第五表面222，所述第二襯底214包括壓敏電阻元件213，所述第二襯底214包括壓力傳感區280，所述壓敏電阻元件213位於所述壓力傳感區280內；所述第一襯底200的第一表面201與第二襯底214的第三表面218相互固定，且所述第一襯底200與第二襯底214的壓力傳感區280 之間具有空腔221；所述自測電極230的位置與所述第二襯底214的壓力傳感區280的位置對應；自所述第二襯底214的第五表面222貫穿至至少一層導電層203的第一導電插塞223，所述第一導電插塞223用於將所述導電層203與壓敏電阻元件213形成電連接。
所述第一襯底200、第二襯底214、壓敏電阻元件213、第一導電插塞223和第一導電結構與前述實施例相同，在此不做贅述。
所述自測電極230的材料包括金屬、金屬化合物或摻雜離子的半導體材料；所述金屬材料包括銅、鎢、鋁、銀、鈦、鉭中的一種或多種；所述金屬化合物材料包括氮化鈦、氮化鉭中的一種或兩種；所述半導體材料包括摻雜離子的多晶矽、無定形矽、多晶鍺、無定型鍺、矽鍺、碳化矽中的一種多多種，所摻雜的離子包括p型離子、n型離子、碳離子、氮離子、氟離子、氫離子。
當對所述自測電極230施加偏壓時，所述自測電極230能夠對壓敏電阻元件213產生靜電引力，所述靜電引力能夠使壓力傳感膜產生形變；通過檢測所述靜電引力是否引起壓敏電阻元件213的電阻值變化，以此檢測所述壓敏電阻元件213是否能夠正常工作。
實施例三
圖12至圖15是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
請參考圖12，提供第二襯底314，所述第二襯底314包括相對的第三表面318和第四表面319，所述第二襯底314包括第二基底310以及位於第二基底310上的壓敏電阻元件313，所述第二襯底314包括壓力傳感區 380，所述壓敏電阻元件313位於所述壓力傳感區380內，所述壓敏電阻元件313位於所述第二襯底314的第三表面318一側，所述第二襯底314還包括參考單元區331，壓敏電阻元件313還位於所述參考單元區331內。
在本實施例中，所述第二襯底314還包括：位於第二襯底314第三表面318一側的第二結合層317，所述第二結合層317內具有第一開口320。而且所述第一開口320分別形成于壓力傳感區380和參考單元區331；所述第一開口320用於在後續固定第一襯底和第二襯底314之後，分別在壓力傳感區380和參考單元區331內形成空腔。
所述第二襯底314和壓敏電阻元件313與前述實施例的圖2至圖5及相關說明相同，在此不做贅述。
請參考圖13，提供第一襯底300，所述第一襯底300包括相對的第一表面301和第二表面302，所述第一襯底300包括至少一層導電層303，所述導電層303位於所述第一襯底300的第一表面301一側；將第一襯底300的第一表面301與第二襯底314的第三表面318相互固定，並在所述第一襯底300與第二襯底314的壓力傳感區380之間形成空腔321，還在所述第一襯底300與第二襯底314的參考單元區331之間形成空腔321，在受到相同外部壓力的情況下，所述參考單元區331對應的第二襯底314比壓力傳感區380對應的第二襯底314具有更小的形變。
第一基底304與前述實施例的圖1及相關說明相同，在此不做贅述。將第一襯底300的第一表面301與第二襯底314的第三表面318相互固定的步驟與前述實施例的圖6及相關說明相同，在此不做贅述。
由於所述第二襯底314壓力傳感區380和參考單元區331的第 二結合層317內分別具有第一開口，在將第一襯底300第一表面301與第二襯底314的第三表面318固定之後，所述第一開口與第一襯底300的第一表面301能夠分別在壓力傳感區380和參考單元區內形成空腔321。
由於後續需要所述參考單元區331的第二襯底314第五表面形成覆蓋層，因此，在所述參考單元區331內，能夠避免外部壓力使壓敏電阻元件313產生電阻變化，而所述參考單元區331的壓敏電阻元件313能夠隨壓力以外的因素而產生電阻變化。將所述壓力傳感區380的壓敏電阻元件313輸出的電信號去除所述參考單元區331的壓敏電阻元件313輸出的電信號，則能夠獲得僅受外部壓力影響而產生的電信號。因此，所形成的MEMS壓力感測器的精確度提高。
請參考圖14，去除所述第二基底310(如圖13所示)，形成與所述第二襯底314的第三表面318相對的第五表面322；自所述第二襯底314的第五表面122一側形成貫穿至至少導電層303的第一導電插塞323，所述第一導電插塞323用於將所述導電層303與壓敏電阻元件313形成電連接。
本實施例中，第一導電結構包括：第三導電插塞324和第一導電層325。
去除所述第二基底310的步驟與前述實施例的圖7及相關說明相同，在此不做贅述。形成第一導電插塞323和第一導電結構的步驟與前述實施例的圖8和圖9相關說明相同，在此不做贅述。
請參考圖15，在去除所述第二基底310(如圖13所示)之後，在所述參考單元區331的第二襯底314第五表面322形成覆蓋層332。
所述覆蓋層332的材料包括絕緣材料，且所述覆蓋層332的硬 度較高，能夠保護所述參考單元區331的壓敏電阻元件313免受外部壓力影響。
所述覆蓋層332的形成步驟包括：在所述第五表面322和第一導電結構表面沉積覆蓋膜；在覆蓋膜表面形成圖形化層；以圖形化層為掩膜，刻蝕所述覆蓋膜直至位於壓力傳感區380的第五表面322。所述覆蓋層332的材料包括氧化矽、氮化矽、氮氧化矽、無定形碳、多晶矽、無定形矽、多晶鍺或無定型鍺中的一種或多種；所述覆蓋膜的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；刻蝕覆蓋膜的工藝包括各向異性的幹法刻蝕工藝。
由於所述參考單元區331的第二襯底314的第五表面322形成覆蓋層332，因此，在所述參考單元區331內的壓敏電阻元件313難以應外部壓力而產生電阻變化，而所述參考單元區331的壓敏電阻元件313能夠隨壓力以外的因素而產生電阻變化。將所述壓力傳感區380與參考單元區331的壓敏電阻元件313輸出的電信號相減，則能夠獲得僅受外部壓力影響而產生的電信號。
相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS壓力感測器，請繼續參考圖15，包括：第一襯底300，所述第一襯底300包括相對的第一表面301和第二表面302，所述第一襯底300包括至少一層導電層303，所述導電層303位於所述第一襯底300的第一表面301一側；第二襯底314，所述第二襯底314包括相對的第三表面318和第五表面322，所述第二襯底314包括壓敏電阻元件313，所述第二襯底314包括壓力傳感區380和參考單元區331，所述壓敏電阻元件313位於所述壓力傳感區380和參 考單元區331內；所述第一襯底300的第一表面301與第二襯底314的第三表面318相互固定，且所述第一襯底300與第二襯底314的壓力傳感區380和參考單元區331之間具有空腔321；自所述第二襯底314的第五表面322一側貫穿至至少一層導電層303的第一導電插塞323；與所述第一導電插塞323以及壓敏電阻元件313電連接的第一導電結構，所述第一導電插塞323用於使所述導電層303與壓敏電阻元件313電連接。
所述覆蓋層332的材料包括氧化矽、氮化矽、氮氧化矽、無定形碳、多晶矽、無定形矽、多晶鍺或無定型鍺中的一種或多種。
所述第一襯底300、第二襯底314、壓敏電阻元件313、導電層303、第一導電插塞323和第一導電結構與前述實施例的圖9及相關說明相同，在此不作贅述。
第四實施例
圖16至圖17是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
請參考圖16，提供第一襯底400，所述第一襯底400包括相對的第一表面401和第二表面402，所述第一襯底400包括第一基底404和至少一層導電層403，所述導電層403位於所述第一襯底400的第一表面401一側；形成貫通所述第一襯底400的第二開口440。
所述第二開口440的形成步驟包括：在第一襯底400的第二表面402形成圖形化層，所述圖形化層暴露出需要形成第二開口的對應位置；以所述圖形化層為掩膜，刻蝕所述第一襯底400，直至貫通所述第一襯底400，形成第二開口440。所述圖形化層為圖形化的光刻膠層；所述刻蝕工 藝包括各向異性的幹法刻蝕工藝。
所述第一襯底400、以及第一襯底400內的第一基底404和導電層403與前述實施例的圖1及對應說明所述相同，在此不做贅述。
請參考圖17，提供第二襯底414，所述第二襯底414包括相對的第三表面418和第四表面，所述第二襯底414包括第二基底以及位於第二基底上的壓敏電阻元件413，所述第二襯底414包括壓力傳感區480，所述壓敏電阻元件413位於所述壓力傳感區480內，所述壓敏電阻元件413位於所述第二襯底414的第三表面418一側；將第一襯底400的第一表面401與第二襯底414的第三表面418相互固定，並在所述第一襯底400與第二襯底414的壓力傳感區480之間形成空腔421；去除所述第二基底，形成與所述第二襯底414的第三表面418相對的第五表面422；自所述第二襯底414的第五表面422一側形成貫穿至至少一層導電層403的第一導電插塞423，所述第一導電插塞423用於將所述導電層403與壓敏電阻元件413形成電連接。
本實施例中，形成與所述第一導電插塞423以及壓敏電阻元件413電連接的第一導電結構，第一導電結構包括：第三導電插塞424和第一導電層425。
所述第二襯底414的材料、結構及形成步驟和工藝與前述實施例的圖2至圖5及相關說明相同，將第一襯底400和第二襯底414相互固定的步驟與前述實施例的圖6及相關說明相同，去除第二基底的步驟與前述實施例的圖7及相關說明相同，形成第一導電插塞423和第一導電結構的步驟與前述實施例的圖8和圖9及相關說明相同，在此不做贅述。
在將第一襯底400的第一表面401與第二襯底414的第三表面 418相互固定之後，由於所述第二開口440的位置與所述第二襯底的壓力傳感480的位置對應，因此能夠使所述第二開口440與所述空腔421相互貫通，則壓力傳感膜的兩側均與外部環境連通。
由於所述第二開口440與外部環境連通，使得所述壓力傳感膜的兩側均能夠獲取外部環境的壓力；當所述壓力傳感膜的兩側表面受到的壓力存在壓力差時，能夠引起所述壓力傳感膜形變，從而造成所述壓敏電阻元件413的電阻值發生變化。因此，本實施例的壓敏電阻元件413能夠獲取兩側表面的壓力差信號，以此能夠使所形成的MEMS壓力感測器為壓差感測器。
相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS壓力感測器，請繼續參考圖17，包括：第一襯底400，所述第一襯底400包括相對的第一表面401和第二表面402，所述第一襯底400包括至少一層導電層403，所述導電層403位於所述第一襯底400的第一表面401一側；第二襯底414，所述第二襯底414包括相對的第三表面418和第五表面422，所述第二襯底414包括壓敏電阻元件413，所述第二襯底414包括壓力傳感區480，所述壓敏電阻元件413位於所述壓力傳感區480內；所述第一襯底400的第一表面401與第二襯底414的第三表面418相互固定，且所述第一襯底400與第二襯底414的壓力傳感區480之間具有空腔421；自所述第二襯底414的第五表面422一側貫穿至至少一層導電層403表面的第一導電插塞423，所述第一導電插塞423用於將所述導電層403與壓敏電阻元件413形成電連接。
本實施例還包括與所述第一導電插塞423以及壓敏電阻元件413電連接的第一導電結構；貫通所述第一襯底400的第二開口440，所述第 二開口440的位置與所述第二襯底414的壓力傳感區480的位置對應。
實施例五
圖18至圖20是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
請參考圖18，提供第一襯底500，所述第一襯底500包括相對的第一表面501和第二表面502，所述第一襯底501包括至少一層導電層503，所述導電層503位於所述第一襯底500的第一表面501一側；提供第二襯底514，所述第二襯底514包括相對的第三表面518和第四表面519，所述第二襯底514包括第二基底510以及位於第二基底510上的壓敏電阻元件513，所述第二襯底514包括壓力傳感區580，所述壓敏電阻元件513位於所述壓力傳感區580內，所述壓敏電阻元件513位於所述第二襯底514的第三表面518一側；將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定，並在所述第一襯底500與第二襯底514的壓力傳感區580之間形成空腔521。
本實施例中，所述第一襯底500、第二襯底514、以及將第一襯底500與第二襯底514固定的步驟與前述實施例的圖1至圖6及相關說明相同，在此不作贅述。
本實施例中，所述第一襯底500包括位於所述第一表面501一側的第一結合層506。
在一實施例中，所述第一襯底500還包括自測電極，在將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定之後，所述自測電極的位置與所述第二襯底514的壓力傳感區580的位置對應。
所述第二襯底514還包括位於所述第二基底510和壓敏電阻元件層513之間的保護層511。在一實施例中，所述第二襯底514的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；在所述半導體層表面形成第一圖形化層，所述第一圖形化層暴露出部分半導體層表面；以所述第一圖形化層為掩膜，對所述半導體層進行離子注入，在所述半導體層內形成壓敏電阻元件513，所述基底為第二基底510，所述絕緣層為保護層511；在所述離子注入之後，去除所述第一圖形化層。在另一實施例中，所述第二基底510為體基底。
所述第二襯底514還包括與所述壓敏電阻元件513電連接的第二導電結構515。所述第二導電結構515包括：與壓敏元件層內的摻雜互連層連接的第二導電插塞、以及位於第二導電插塞頂部表面的第二導電層。
所述第二襯底514還包括位於所述第三表面518一側的第二結合層517。在一實施例中，在所述第一結合層506和第二結合層517中，至少一者的材料包括絕緣材料。
在一實施例中，所述第二襯底514還包括敏感探測單元區和參考單元區；所述空腔521分別形成於所述敏感探測單元區和參考單元區內。
在一實施例中，所述空腔521的形成步驟包括：在將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定之前，在所述第二襯底514的第三表面518形成第一開口，所述第一開口的位置與所述第二襯底514的壓力傳感區580的位置對應；在將第一襯底500的第一表面501 與第二襯底514的第三表面518相互固定之後，所述第一開口與第一襯底500的第一表面501構成空腔521。
在一實施例中，還包括形成貫通所述第一襯底500的第二開口，在將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定之後，所述第二開口的位置與所述第二襯底514的壓力傳感區580的位置對應。
在一實施例中，將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定工藝包括鍵合工藝。在另一實施例中，將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定工藝為粘結工藝；所述第一結合層506或第二結合層517為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
請參考圖19，對所述第二襯底514的第四表面519(如圖18所示)進行減薄，去除部分厚度的第二基底510，形成與所述第二襯底514的第三表面518相對的第五表面522。
所述減薄第四表面519的工藝包括化學機械拋光工藝。在本實施例中，所述第二襯底514的第四表面519為第二基底510的表面，因此所述化學機械拋光工藝減薄所述第二基底。在減薄所述第二基底510之後，位於保護層511表面的未被減薄的第二基底510用於對壓敏電阻元件513以及保護層511進行保護。
在一實施例中，所述第二襯底514還包括敏感探測單元區和參考單元區，且所述空腔521分別形成於所述敏感探測單元區和參考單元區內時，在減薄所述第二基底510之後，在所述參考單元區的第二襯底514第 五表面522形成覆蓋層。
請參考圖20，自所述第二襯底514的第五表面522一側形成貫穿至至少一層導電層503的第一導電插塞523，所述第一導電插塞523用於將所述導電層503與壓敏電阻元件513形成電連接。
所述第一導電插塞523通過第一導電結構將所述導電層503與壓敏電阻元件513形成電連接，所述第一導電結構包括：由第二襯底514的第五表面522貫穿至第二導電層的第三導電插塞、以及位於第二襯底第五表面522的第一導電層525，所述第一導電層525還位於第一導電插塞523和第三導電插塞524的頂部表面。本實施例中，所述第一導電結構與第一襯底500內的第二導電結構515電連接，因此實現與壓敏電阻元件513的電連接。所述第一導電層525與第二基底510之間還能夠形成絕緣層。
所述第一導電結構和第一導電插塞523的材料、結構和形成步驟與前述實施例的圖8和圖9及相關說明相同，在此不做贅述。
相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS壓力感測器，請繼續參考圖20，包括：第一襯底500，所述第一襯底500包括相對的第一表面501和第二表面502，所述第一襯底500包括至少一層導電層503，所述導電層503靠近所述第一襯底500的第一表面501；第二襯底514，所述第二襯底514包括相對的第三表面518和第五表面522，所述第二襯底514包括第二基底510以及位於第二基底510上的壓敏電阻元件513，所述第二襯底514包括壓力傳感區580，所述壓敏電阻元件513位於所述壓力傳感區580內，所述壓敏電阻元件513位於所述第二襯底514的第三表面518一側；所述第一襯底500的第一表面501與第二襯底514的第三表面518 相互固定，且所述第一襯底500與第二襯底514的壓力傳感區580之間具有空腔521；自所述第二襯底514的第五表面522一側形成貫穿至至少一層導電層503的第一導電插塞523，所述第一導電插塞523用於將所述導電層503與壓敏電阻元件513形成電連接。
以下將對上述結構進行詳細說明。
所述第二襯底514還包括位於壓敏電阻元件層512表面的保護層511，所述保護層511表面為所述第五表面522。所述第二襯底514還包括與所述壓敏電阻元件513電連接的第二導電結構515；所述第一導電結構與第二導電結構515電連接。所述第二導電結構515包括：位於所述壓敏電阻元件層512表面的第二導電插塞、以及位於第二導電插塞頂部表面的第二導電層。
所述第一導電結構包括：由第二襯底514的第五表面522貫穿至第二導電層的第三導電插塞524、以及位於第二襯底514第五表面522的第一導電層525，所述第一導電層還位於第一導電插塞523和第三導電插塞524的頂部表面。
所述第二襯底514還包括位於所述第三表面518一側的第二結合層517；或者，所述第一襯底500包括位於所述第一表面501一側的第一結合層506；或者，所述第二襯底514還包括位於所述第三表面518一側的第二結合層517，且所述第一襯底500包括位於第一表面501一側的第一結合層506。
在一實施例中，在所述第一結合層506和第二結合層517中，至少一者的材料包括絕緣材料。
在一實施例中，所述第一襯底500還包括電路。
在一實施例中，將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定工藝為粘結工藝；所述第一結合層506或第二結合層517為粘結層，所述粘結層的材料包括絕緣材料，半導體材料、金屬材料或有機材料。
實施例六
圖21至圖23是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
請參考圖21，提供第一襯底600，所述第一襯底600包括相對的第一表面601和第二表面602，所述第一襯底600包括第一基底604和至少一層導電層603，所述導電層603位於所述第一襯底600的第一表面601一側；提供第二襯底614，所述第二襯底614包括相對的第三表面618和第四表面，所述第二襯底614包括第二基底610、以及位於第二基底610上的壓敏電阻元件613，所述第二襯底614包括壓力傳感區680，所述壓敏電阻元件613位於所述壓力傳感區680內，所述壓敏電阻元件613位於所述第二襯底614的第三表面618一側；將第一襯底600的第一表面601與第二襯底614的第三表面618相互固定，並在所述第一襯底600與第二襯底614的壓力傳感區680之間形成空腔621；對所述第二襯底614的第四表面進行減薄，去除部分厚度的第二基底610，形成與所述第二襯底614的第三表面618相對的第五表面622。
所述第二襯底614還包括位於所述第三表面618一側的第二結合層617。所述第一襯底600、第二襯底614、將第一襯底600的第一表面 601與第二襯底614的第三表面618相互固定的步驟、以及對所述第二襯底614的第四表面進行減薄的步驟與前述實施例的圖18和圖19及相關說明相同，在此不作贅述。
請參考圖22，在對所述第二襯底614的第四表面進行減薄之後，在所述第二襯底614內形成第三開口660，且所述第三開口660的位置與第二襯底614的壓力傳感區680對應。
所述第三開口660能夠貫穿所述第二基底610，或者還能夠不貫穿所述第二基底610。
在一實施例中，在第二基底內形成的第三開口不貫穿所述第二基底，或者不在所述第二基底內形成第三開口時，在所述第二襯底的第五表面一側形成至少一個貫穿第二基底的第五通孔，所述第五通孔的位置與壓力傳感區的位置對應。
首先，所述具有第五通孔的第二基底能夠用於過濾空氣中的塵埃；其次，所述具有第五通孔的第二基底還能夠用於電遮罩；此外，位於壓力傳感區的第二基底還能夠作為自測電極，當對於所述第二基底施加偏壓時，第二基底能夠對壓敏電阻元件產生靜電引力，以此檢測壓敏電極是否能夠正常工作。
所述第三開口660的形成步驟包括：在第二襯底614的第五表面622形成圖形化層，所述圖形化層暴露出需要形成第三開口660的對應位置；以所述圖形化層為掩膜，對所述第二襯底614的第五表面622進行刻蝕，形成第三開口660。所述圖形化層為圖形化的光刻膠層；所述刻蝕工藝包括各向異性的幹法刻蝕工藝。在本實施例中，所述第三開口660暴露出所述保 護層611。
由於除壓力傳感區680以外的區域均具有第二基底610覆蓋，從而能夠在不影響所述壓敏電阻元件613精確獲取外部壓力的同時，增加所述壓敏電阻元件613到外部環境的距離，從而使所述壓敏電阻元件613受到保護，避免壓力傳感膜及表面的保護層611受到磨損或其他損傷。
在一實施例中，所述第二襯底614還包括敏感探測單元區和參考單元區，且所述空腔621分別形成於所述敏感探測單元區和參考單元區內，則所述第三開口660能夠僅暴露出敏感探測單元區的保護層611表面，而所述參考單元區的保護層611表面依舊具有第二基底610覆蓋，則無需在所述第二基底610表面形成額外的覆蓋層，能夠以所述第二基底610形成位於參考單元區的壓力傳感層612表面的覆蓋層。
請參考圖23，形成自所述第二襯底614的第五表面622一側貫穿至至少一層導電層603表面的第一導電插塞623，所述第一導電插塞623用於將所述導電層603與壓敏電阻元件613形成電連接。
所述第一導電結構和第一導電插塞623的材料、結構和形成步驟與前述實施例的圖8和圖9及相關說明相同，在此不做贅述。
相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS壓力感測器，請繼續參考圖23，包括：第一襯底600，所述第一襯底600包括相對的第一表面601和第二表面602，所述第一襯底600包括至少一層導電層603，所述導電層603靠近所述第一襯底600的第一表面601；第二襯底614，所述第二襯底614包括相對的第三表面618和第五表面622，所述第二襯底614包括第二基底610以及位於第二基底610上的壓敏電阻元件 613，所述第二襯底614包括壓力傳感區680，所述壓敏電阻元件613位於所述壓力傳感區680內，所述壓敏電阻元件613位於所述第二襯底614的第三表面618一側；所述第二襯底614內具有第三開口660，且所述第三開口660的位置與第二襯底614的壓力傳感區680對應；所述第一襯底600的第一表面601與第二襯底614的第三表面618相互固定，且所述第一襯底600與第二襯底614的壓力傳感區680之間具有空腔621；自所述第二襯底614的第五表面622一側形成貫穿至至少一層導電層603的第一導電插塞623，所述第一導電插塞623用於將所述導電層603與壓敏電阻元件613形成電連接。
實施例七
圖24至圖26是本發明另一實施例的MEMS壓力感測器的形成過程的剖面結構示意圖。
請參考圖24，提供第二襯底714，所述第二襯底714包括相對的第三表面718和第四表面719，所述第二襯底714包括第二基底710以及位於第二基底710內部的壓敏電阻元件713，所述第二襯底714包括壓力傳感區780，所述壓敏電阻元件713位於所述壓力傳感區780內，所述壓敏電阻元件713位於所述第二襯底717的第三表面718一側。
在本實施例中，所述第二基底710為體基底；在所述體基底表面形成第一圖形化層，所述第一圖形化層暴露出部分體基底表面；以所述第一圖形化層為掩膜，對所述體基底進行離子注入，在所述體基底內形成壓敏電阻元件713；在所述離子注入之後，去除所述第一圖形化層。此外，在第二基底710內，還形成有摻雜互連層，所述摻雜互連層與所述壓敏電阻元件713電連接。
所述第二襯底714還包括與所述壓敏電阻元件713電連接的第二導電結構715。所述第二導電結構715包括：與壓敏元件層內的摻雜互連層連接的第二導電插塞、以及位於第二導電插塞頂部表面的第二導電層。
所述第二襯底714還包括位於所述第三表面718一側的第二結合層717。本實施例中，所述第二結合層717內具有第一開口720，所述第一開口720用於與第一襯底形成空腔。
在一實施例中，所述第二襯底714還包括敏感探測單元區和參考單元區；所述空腔分別形成於所述敏感探測單元區和參考單元區內。
請參考圖25，提供第一襯底700，所述第一襯底700包括相對的第一表面701和第二表面702，所述第一襯底701包括至少一層導電層703，所述導電層703位於所述第一襯底700的第一表面701一側；將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定，並在所述第一襯底700與第二襯底714的壓力傳感區780之間形成空腔721。
本實施例中，所述第一襯底700、第二襯底714、以及將第一襯底700與第二襯底714固定的步驟與前述實施例的圖1至圖6及相關說明相同，在此不作贅述。
本實施例中，所述第一襯底700包括位於所述第一表面701一側的第一結合層706。在一實施例中，在所述第一結合層706和第二結合層717中，至少一者的材料包括絕緣材料。
在一實施例中，所述第一襯底700還包括自測電極，在將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定之後，所述自測電極的位置與所述第二襯底714的壓力傳感區780的位置對應。
在一實施例中，所述空腔721的形成步驟包括：在將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定之前，在所述第二襯底714的第三表面718形成第一開口，所述第一開口的位置與所述第二襯底714的壓力傳感區780的位置對應；在將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定之後，所述第一開口與第一襯底701的第一表面701構成空腔721。
在一實施例中，還包括形成貫通所述第一襯底700的第二開口，在將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定之後，所述第二開口的位置與所述第二襯底714的壓力傳感區780的位置對應。
在一實施例中，將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定工藝包括鍵合工藝。在另一實施例中，將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定工藝為粘結工藝；所述第一結合層706或第二結合層717為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
請參考圖26，對所述第二襯底714的第四表面719進行減薄，去除部分厚度的第二基底710，形成與所述第二襯底714的第三表面718相對的第五表面722；自所述第二襯底714的第五表面722一側形成貫穿至至少一層導電層703的第一導電插塞723，所述第一導電插塞723用於將所述導電層703與壓敏電阻元件713形成電連接。
所述減薄第四表面719的工藝包括化學機械拋光工藝。在本實施例中，所述第二襯底714的第四表面719為第二基底710的表面，因此所 述化學機械拋光工藝減薄所述第二基底。
在一實施例中，所述第二襯底714還包括敏感探測單元區和參考單元區，且所述空腔721分別形成於所述敏感探測單元區和參考單元區內時，在減薄所述第二基底710之後，在所述參考單元區的第二襯底714第五表面722形成覆蓋層。
所述第一導電結構包括：由第二襯底714的第五表面722貫穿至第二導電層的第三導電插塞、以及位於第二襯底第五表面722的第一導電層725，所述第一導電層725還位於第一導電插塞723和第三導電插塞724的頂部表面。本實施例中，所述第一導電結構與第一襯底700內的第二導電結構715電連接，因此實現與壓敏電阻以及713的電連接。所述第一導電層725與第二基底710之間還能夠形成絕緣層。
所述第一導電結構和第一導電插塞723的材料、結構和形成步驟與前述實施例的圖8和圖9及相關說明相同，在此不做贅述。
實施例八
在圖9的基礎上，請參考圖27，圖27是本發明另一實施例的MEMS應力感測器的形成過程的剖面結構示意圖。
請參考圖27，形成自所述第一襯底100的第二表面102一側貫穿至至少一層所述導電層103的第四導電插塞800。與所述第四導電插塞800連接的導電層103、以及與第一導電插塞123連接的導電層103能夠位於同一層或不同層。
本實施例中，在形成所述第四導電插塞800之前，還包括：在所述第一襯底100的第二表面形成第四介質層801，所述第四介質層801暴 露出部分第一襯底100的第二表面102；以所述第四介質層為掩膜，刻蝕所述第一襯底100直至暴露出至少一層導電層103，在第一襯底100內形成第四通孔；在所述第四通孔內形成第四導電插塞800。
在本實施例中，在形成第四介質層801之前，還能夠自所述第一襯底100的第二表面102一側進行減薄，使得形成第四通孔的刻蝕工藝難度降低、刻蝕深度減小。
在本實施例中，在形成第四導電插塞800之後，還包括：在所述第四介質層表面形成第四導電層802，所述第四導電層802還位於所述第四導電插塞800的頂部。此外，所述第四導電層802表面還能夠形成焊球803，所述焊球803用於使所形成的MEMS壓力感測器能夠與基板佈線電連接。
所述第四介質層801用於電隔離所述第四導電層802與第一基底104；所述第四介質層801的材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。所述第四導電層802的材料包括導電材料，所述導電材料包括金屬、金屬化合物或摻雜離子的半導體材料。所述刻蝕形成第四通孔的工藝為各向異性的幹法刻蝕工藝。自所述第一襯底100的第二表面102一側進行減薄的工藝為化學機械拋光工藝。
所述第四導電插塞800的形成步驟包括：在所述第二表面102和第四通孔內形成填充滿所述第四通孔的導電膜；去除第二表面102上不必要的導電膜，形成所述第四導電插塞800。在一實施例中，能夠完全去除第二表面102上的導電膜。在另一實施例中，能夠在第二表面102上保留部分導電膜。
所述第四導電插塞800的一端能夠相對於第二表面102突出、凹陷或齊平。
在一實施例中，在形成所述導電膜之前，在所述第四通孔的側壁表面形成絕緣層，在形成絕緣層之後形成填充滿第四通孔的導電膜；所述絕緣層用於電隔離所述導電膜和第一基底104。
所述第四導電插塞800的材料包括銅、鎢、鋁、銀或金；所述導電膜的形成工藝包括物理氣相沉積工藝、化學氣相沉積工藝、原子層沉積工藝、電鍍工藝或化學鍍工藝；去除第二表面102上的導電膜的工藝包括化學機械拋光工藝。此外，所述第四通孔的側壁表面還能夠形成第一阻擋層，所述導電膜形成於第一阻擋層表面，所述第一阻擋層的材料包括鈦、鉭、氮化鉭和氮化鈦中的一種或多種。
在另一實施例中，在將第一襯底和第二襯底相互固定之前，從第一襯底100的第一表面101一側形成第四導電插塞，所述第四導電插塞能夠貫穿或不貫穿所述第一襯底100；當所述第四導電插塞不貫穿所述第一襯底100時，在形成所述第四導電插塞之後，自所述第一襯底100的第二表面102一側進行減薄，直至暴露出所述第四導電插塞為止。在該實施例中，所形成的第四導電插塞自第一襯底100的第二表面102貫穿至第一表面101一側的至少一層導電層103。所述第四導電插塞的形成步驟包括：在所述第一襯底100的第一表面101一側形成第四通孔，所述第四通孔的底部伸入第一基底104；在所述第一表面101一側和第四通孔內形成填充滿所述第四通孔的導電膜；去除第一表面101一側不必要的導電膜，形成所述第四導電插塞。在一實施例中，在形成所述導電膜之前，在所述第四通孔的側壁表面 形成絕緣層，在形成絕緣層之後形成填充滿第四通孔的導電膜；所述絕緣層用於電隔離所述導電膜和第一基底104。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為准。

Claims (48)

  1. 一種MEMS壓力感測器的形成方法，包括：提供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上的壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內，所述壓敏電阻元件位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在所述第一襯底與第二襯底的壓力傳感區之間形成空腔；去除所述第二基底，形成與所述第二襯底的第三表面相對的第五表面；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與壓敏電阻元件形成電連接。
  2. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，所述第一襯底還包括電路。
  3. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，所述第二襯底的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；在所述半導體層內形成壓敏電阻元件，所述基底為第二基底。
  4. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
  5. 如申請專利範圍第4項所述的MEMS壓力感測器的形成方法，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
  6. 如申請專利範圍第4項所述的MEMS壓力感測器的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
  7. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。
  8. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，所述空腔的形成步驟包括：在將第一襯底的第一表面與第二襯底的第三表面相互固定之前，形成第一開口，所述第一開口位於所述第二襯底的第三表面一側或第一襯底的第一表面一側，或者所述第一襯底的第一表面一側和第二襯底第三表面一側均具有第一開口，所述第一開口的位置與所述壓力傳感區的位置對應。
  9. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，所述第一襯底還包括自測電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述壓力傳感區的位置對應。
  10. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，所述第二襯底還包括參考單元區；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，還在所述第一襯底與第二襯底的參考單元區之間形成空腔，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
  11. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，形成貫通所述第一襯底的第二開口，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
  12. 如申請專利範圍第1項所述的MEMS壓力感測器的形成方法，其中，還包括：形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
  13. 一種MEMS壓力感測器的形成方法，包括： 提供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上或內部的壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內，所述壓敏電阻元件位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在所述第一襯底與第二襯底的壓力傳感區之間形成空腔；對所述第二襯底的第四表面進行減薄，去除部分厚度的第二基底，形成與所述第二襯底的第三表面相對的第五表面；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與壓敏電阻元件形成電連接。
  14. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，所述第一襯底還包括電路。
  15. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，在對所述第二襯底的第四表面進行減薄之後，在所述第二襯底內形成第三開口，且所述第三開口的位置與壓力傳感區的位置對應。
  16. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，所述第二襯底的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；在所述半導體層內形成壓敏電阻元件，所述基底為第二基底。
  17. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位 於第一表面一側的第一結合層。
  18. 如申請專利範圍第17項所述的MEMS壓力感測器的形成方法，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
  19. 如申請專利範圍第17項所述的MEMS壓力感測器的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
  20. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。
  21. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，所述空腔的形成步驟包括：在將第一襯底的第一表面與第二襯底的第三表面相互固定之前，形成第一開口，所述第一開口位於所述第二襯底的第三表面一側或第一襯底的第一表面一側，或者所述第一襯底的第一表面一側和第二襯底第三表面一側均具有第一開口，所述第一開口的位置與所述壓力傳感區的位置對應。
  22. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，所述第一襯底還包括自測電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述壓力傳感區的位置對應。
  23. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，所述第二襯底還包括參考單元區；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，還在所述第一襯底與第二襯底的參考單元區之間形成空腔，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
  24. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，形成貫通所述第一襯底的第二開口，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
  25. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，還包括：在所述第二襯底的第五表面一側形成至少一個貫穿第二基底的第五通孔，所述第五通孔的位置與壓力傳感區的位置對應。
  26. 如申請專利範圍第13項所述的MEMS壓力感測器的形成方法，其中，還包括：形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
  27. 一種MEMS壓力感測器，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內；所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的壓力傳感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與壓敏電阻元件電連接。
  28. 如申請專利範圍第27項所述的MEMS壓力感測器，其中，所述第一襯底還包括電路。
  29. 如申請專利範圍第27項所述的MEMS壓力感測器，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
  30. 如申請專利範圍第29項所述的MEMS壓力感測器，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
  31. 如申請專利範圍第29項所述的MEMS壓力感測器，其中，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材 料或有機材料。
  32. 如申請專利範圍第29項所述的MEMS壓力感測器，其中，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。
  33. 如申請專利範圍第27項所述的MEMS壓力感測器，其中，所述第一襯底還包括自測電極，所述自測電極的位置與所述第二襯底的壓力傳感區的位置對應。
  34. 如申請專利範圍第27項所述的MEMS壓力感測器，其中，所述第二襯底還包括參考單元區；所述第一襯底與第二襯底的參考單元區之間也具有空腔，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
  35. 如申請專利範圍第27項所述的MEMS壓力感測器，其中，還包括：貫通所述第一襯底的第二開口，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
  36. 如申請專利範圍第27項所述的MEMS壓力感測器，其中，還包括：自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
  37. 一種MEMS壓力感測器，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括第二基底以及位於第二基底上或內部的壓敏電阻元件，所述第二襯底包括壓力傳感區，所述壓敏電阻元件位於所述壓力傳感區內；所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的壓力傳感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與壓敏電阻元件電連接。
  38. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，所述第一襯底還包括電路。
  39. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，所述第二襯底內具有第三開口，且所述第三開口的位置與壓力傳感區的位置對應。
  40. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
  41. 如申請專利範圍第40項所述的MEMS壓力感測器，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
  42. 如申請專利範圍第40項所述的MEMS壓力感測器，其中，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
  43. 如申請專利範圍第40項所述的MEMS壓力感測器，其中，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。
  44. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，所述第一襯底還包括自測電極，所述自測電極的位置與所述第二襯底的壓力傳感區的位置對應。
  45. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，所述第二襯底還包括參考單元區；所述第一襯底與第二襯底的參考單元區之間也具有空腔，在受到相同外部壓力的情況下，所述參考單元區對應的第二襯底比壓力傳感區對應的第二襯底具有更小的形變。
  46. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，形成貫通所述第一襯底的第二開口，所述第二開口的位置與所述第二襯底的壓力傳感區的位置對應。
  47. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，還包括：至 少一個位於所述第二襯底的第五表面一側並貫穿第二基底的第五通孔，所述第五通孔的位置與壓力傳感區的位置對應。
  48. 如申請專利範圍第37項所述的MEMS壓力感測器，其中，還包括：自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
TW105103525A 2015-02-16 2016-02-03 MEMS pressure sensor and method of forming same TWI622759B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510084563.8A CN104634487B (zh) 2015-02-16 2015-02-16 Mems压力传感器及其形成方法

Publications (2)

Publication Number Publication Date
TW201631301A TW201631301A (zh) 2016-09-01
TWI622759B true TWI622759B (zh) 2018-05-01

Family

ID=53213488

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103525A TWI622759B (zh) 2015-02-16 2016-02-03 MEMS pressure sensor and method of forming same

Country Status (3)

Country Link
US (1) US9738513B2 (zh)
CN (1) CN104634487B (zh)
TW (1) TWI622759B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104655334B (zh) * 2015-02-16 2017-05-03 迈尔森电子（天津）有限公司 Mems压力传感器及其形成方法
JP2016224045A (ja) * 2015-05-29 2016-12-28 セイコーエプソン株式会社 抵抗素子の製造方法、圧力センサー素子の製造方法、圧力センサー素子、圧力センサー、高度計、電子機器および移動体
US10032936B2 (en) * 2015-05-29 2018-07-24 Seiko Epson Corporation Method for manufacturing resistive element, method for manufacturing pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and moving object
US10336606B2 (en) * 2016-02-25 2019-07-02 Nxp Usa, Inc. Integrated capacitive humidity sensor
CN107560766A (zh) * 2016-07-01 2018-01-09 南昌欧菲光科技有限公司 压阻传感器和用于压阻传感器的压敏元件
CN108217581B (zh) 2017-01-20 2021-03-16 迈尔森电子（天津）有限公司 一种mems压电传感器及其制作方法
US10988376B2 (en) * 2017-12-13 2021-04-27 Vanguard International Semiconductor Singapore Pte. Ltd. Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same
IT201800002367A1 (it) * 2018-02-02 2019-08-02 St Microelectronics Srl Sensore di pressione mems a sensibilita' multipla e dimensioni ridotte
CN108362408B (zh) * 2018-03-08 2021-07-02 苏州敏芯微电子技术股份有限公司 压力传感器及其制造方法
US10622321B2 (en) * 2018-05-30 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same
CN108666412A (zh) * 2018-05-31 2018-10-16 歌尔股份有限公司 一种mems麦克风和气压传感器集成结构及其制作方法
CN108896216A (zh) * 2018-06-01 2018-11-27 中国石油大学(华东) 一种三维mems传感器及其制作方法
CN112115755A (zh) * 2019-10-23 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 指纹识别模组及其制造方法、电子设备
CN113551815B (zh) * 2021-06-21 2023-02-24 杭州电子科技大学 一种压力传感器芯片和耐高压压力传感器及其制造方法
CN115885585A (zh) * 2021-06-21 2023-03-31 鹏鼎控股(深圳)股份有限公司 感压电路板及感压电路板的制作方法
CN114136503B (zh) * 2021-10-27 2023-07-18 贵州航天智慧农业有限公司 一种集成压力传感器和湿度传感器的方法
CN114199306A (zh) * 2021-12-06 2022-03-18 西安交通大学 测量热流密度以及压力的复合式薄膜传感器及制备方法
KR102664299B1 (ko) * 2022-06-03 2024-05-14 주식회사 에이치앤이루자 정전척의 척킹력 측정 센서 및 이를 이용한 척킹력 측정 방법
CN115165172A (zh) * 2022-08-04 2022-10-11 上海摩仑工业技术有限公司 一种介质隔离的应变片式绝压压力传感器
CN116222838B (zh) * 2023-05-09 2023-07-14 苏州亿波达光电子科技有限公司 感测元件及压力传感器
CN117246972B (zh) * 2023-11-17 2024-01-30 苏州敏芯微电子技术股份有限公司 微机电压力传感器及其制备方法
CN117263139B (zh) * 2023-11-17 2024-02-02 苏州敏芯微电子技术股份有限公司 压阻式压力传感器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158787A (zh) * 2011-03-15 2011-08-17 迈尔森电子（天津）有限公司 Mems麦克风与压力集成传感器及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928879B2 (en) 2003-02-26 2005-08-16 Robert Bosch Gmbh Episeal pressure sensor and method for making an episeal pressure sensor
US8316718B2 (en) * 2010-08-23 2012-11-27 Freescale Semiconductor, Inc. MEMS pressure sensor device and method of fabricating same
US20120211805A1 (en) 2011-02-22 2012-08-23 Bernhard Winkler Cavity structures for mems devices
CN102183335B (zh) 2011-03-15 2015-10-21 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
CN102226999B (zh) 2011-05-11 2014-04-23 迈尔森电子（天津）有限公司 衬底结构及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158787A (zh) * 2011-03-15 2011-08-17 迈尔森电子（天津）有限公司 Mems麦克风与压力集成传感器及其制作方法

Also Published As

Publication number Publication date
US9738513B2 (en) 2017-08-22
CN104634487A (zh) 2015-05-20
TW201631301A (zh) 2016-09-01
CN104634487B (zh) 2017-05-31
US20160236932A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI622759B (zh) MEMS pressure sensor and method of forming same
TWI629460B (zh) MEMS pressure sensor and method of forming same
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
TWI592030B (zh) MEMS microphone and its formation method
US8710599B2 (en) Micromachined devices and fabricating the same
US9334157B2 (en) MEMS device and formation method thereof
US20140048922A1 (en) Semiconductor device and method of manufacturing the same
CN109553065B (zh) 微机电***装置与微机电***的封装方法
US20110304057A1 (en) Semiconductor device and manufacturing method of the device
US8749019B2 (en) Region-divided substrate, semiconductor device having region-divided substrate, and method for manufacturing the same
TW201505144A (zh) 晶片封裝體及其製造方法
CN107265397B (zh) 一种适合表面贴装工艺的压阻式加速度传感器及其制造方法
JP5721742B2 (ja) ウェハ構造の電気的結合
CN104900616A (zh) 晶片封装体及其制造方法
US11279615B2 (en) Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
JP2850558B2 (ja) 半導体圧力センサおよびその製造方法
US7572660B2 (en) Electrical through-plating of semiconductor chips
US9790082B1 (en) CMOS and pressure sensor integrated on a chip and fabrication method
US20220348454A1 (en) Inter-poly connection for parasitic capacitor and die size improvement
US20220348453A1 (en) Sensor system with a microelectromechanical sensor element and method for producing a sensor system
CN116281835A (zh) 一种mems器件及其制备方法、电子装置
US20100101324A1 (en) Mems sensor
CN111435700A (zh) 半导体传感器结构