TWI622644B - Surface treatment method for semiconductor substrate, method for manufacturing semiconductor package, and water-soluble preflux for use in such methods - Google Patents
Surface treatment method for semiconductor substrate, method for manufacturing semiconductor package, and water-soluble preflux for use in such methods Download PDFInfo
- Publication number
- TWI622644B TWI622644B TW103128483A TW103128483A TWI622644B TW I622644 B TWI622644 B TW I622644B TW 103128483 A TW103128483 A TW 103128483A TW 103128483 A TW103128483 A TW 103128483A TW I622644 B TWI622644 B TW I622644B
- Authority
- TW
- Taiwan
- Prior art keywords
- group
- substrate
- water
- halogen atom
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Detergent Compositions (AREA)
- Chemical Treatment Of Metals (AREA)
- Wire Bonding (AREA)
Abstract
本發明之半導體用基板之表面處理方法之特徵在於包括:水溶性預焊劑處理步驟,其係使用含有下述通式(1)所表示之化合物之水溶性預焊劑,而於半導體用基板之電極墊上形成保護覆膜;及焊劑清洗步驟,其係利用焊劑清洗劑清洗上述基板。
(通式(1)中,X及Y分別可相同亦可不同,表示碳數1~7之直鏈或支鏈烷基、鹵素原子等,n表示0~4之整數,m表示0~10之整數,p表示0~4之整數,且X及Y中之至少1個為鹵素原子,該鹵素原子為氯原子、溴原子或碘原子)
Description
本發明係關於一種半導體用基板之表面處理方法、半導體封裝之製造方法、及用於該等方法之水溶性預焊劑。
於半導體封裝用途之***式基板(根據情況,亦稱作半導體用基板)之電極墊,通常為防止電極墊之表面之氧化,而對電極墊之表面實施鍍金處理。然而,存在由於鍍金處理中使用貴金屬,故成本變高之問題。因此,於通常之印刷配線基板中,代替鍍金處理,採用藉由水溶性預焊劑於配線之表面形成保護覆膜之方法(例如文獻1:日本專利特開平6-322551號公報)。
於***式基板中,於如文獻1所記載之藉由水溶性預焊劑於電極墊之表面形成保護覆膜代替鍍金處理之情形時,存在如下所述之問題。即,於製作半導體封裝之情形時,將晶片接著於***式基板,然後進行密封。於此情形時,於***式基板之一面形成焊料凸塊,藉由該焊料凸塊而接著晶片。於接著晶片後,藉由焊劑清洗劑去除形成焊料凸塊時所產生之焊劑殘渣。此時,形成於***式基板之另一面(欲抑制電極墊之表面之氧化之面)之保護覆膜亦因焊劑清洗劑而被去除。其結果存在如下問題:即便藉由水溶性預焊劑於電極墊之表面形成保護覆膜,亦無法充分地抑制***式基板之電極墊之表面之氧化,電極墊之焊料潤濕性及接合強度降低。
因此,本發明之目的在於提供一種即便於形成保護覆膜後藉由焊劑清洗劑清洗半導體用基板之情形時,亦可充分地抑制電極墊之表面之氧化的半導體用基板之表面處理方法、半導體封裝之製造方法、及用於該等方法之水溶性預焊劑。
本發明者等人為達成上述目的而反覆努力研究,結果發現如下見解。即,發現:作為水溶性預焊劑之構成成分之咪唑系化合物眾多,但於如此多之咪唑系化合物中,使用含有具有特定之化學結構且具有鹵素原子之咪唑系化合物的水溶性預焊劑之情形時,令人驚訝的是,即便於形成保護覆膜後藉由焊劑清洗劑清洗半導體用基板之情形時,亦可充分地抑制電極墊之表面之氧化,從而完成本發明。
即,本發明之半導體用基板之表面處理方法之特徵在於包括:水溶性預焊劑處理步驟,其係使用含有下述通式(1)所表示之化合物之水溶性預焊劑,而於半導體用基板之電極墊上形成保護覆膜;及焊劑清洗步驟,其係利用焊劑清洗劑清洗上述基板。
(通式(1)中,X及Y分別可相同亦可不同,表示選自由碳數1~7之直鏈或支鏈烷基、鹵素原子、胺基、二低級烷胺基、羥基、低級烷氧基、氰基、乙醯基、苯甲醯基、胺甲醯基、甲醯基、羧基、低級烷氧基羰基及硝基所組成之群中之至少一種,n表示0~4之整數,m表示0~10之整數,p表示0~4之整數,且X及Y中之至少1個為鹵素原子,
該鹵素原子為氯原子、溴原子或碘原子)
於本發明之半導體用基板之表面處理方法中,較佳為上述通式(1)中之X及Y中之1個或2個為鹵素原子。
於本發明之半導體用基板之表面處理方法中,較佳為上述通式(1)中之Y中之至少1個為鹵素原子。
於本發明之半導體用基板之表面處理方法中,較佳為上述通式(1)中之X及Y之鹵素原子為氯原子。
本發明之半導體封裝之製造方法之特徵在於包括:水溶性預焊劑處理步驟,其係使用含有上述通式(1)所表示之化合物之水溶性預焊劑,而於半導體用基板之電極墊上形成保護覆膜;焊料凸塊形成步驟,其係將焊膏塗佈於上述基板之一面之電極墊上,進行回焊處理而形成焊料凸塊;晶片接著步驟,其係於焊料凸塊上配置晶片,進行回焊處理而將上述晶片接著於上述基板;及焊劑清洗步驟,其係利用焊劑清洗劑清洗上述基板。
本發明之水溶性預焊劑之特徵在於:其係用於半導體用基板之表面處理方法或半導體封裝之製造方法者,且含有上述通式(1)所表示之化合物。
根據本發明,可提供一種即便於形成保護覆膜後藉由焊劑清洗劑清洗半導體用基板之情形時,亦可充分地抑制電極墊之表面之氧化的半導體用基板之表面處理方法、半導體封裝之製造方法、及用於該等方法之水溶性預焊劑。
1‧‧‧半導體用基板
2‧‧‧焊料凸塊
3‧‧‧晶片
4‧‧‧底膠填充劑
5‧‧‧模塑劑
6‧‧‧焊料球
11A‧‧‧電極墊
11B‧‧‧電極墊
圖1A係用於說明本發明之半導體封裝之製造方法之說明圖。
圖1B係用於說明本發明之半導體封裝之製造方法之說明圖。
圖1C係用於說明本發明之半導體封裝之製造方法之說明圖。
圖1D係用於說明本發明之半導體封裝之製造方法之說明圖。
圖1E係用於說明本發明之半導體封裝之製造方法之說明圖。
圖1F係用於說明本發明之半導體封裝之製造方法之說明圖。
本發明之半導體用基板之表面處理方法為如下方法:其包括:水溶性預焊劑處理步驟,其係使用以下說明之水溶性預焊劑,而於半導體用基板之電極墊上形成保護覆膜;及焊劑清洗步驟,其係利用焊劑清洗劑清洗上述基板。
又,本發明之半導體封裝之製造方法為如下方法:其包括:水溶性預焊劑處理步驟,其係使用以下說明之水溶性預焊劑,而於半導體用基板之電極墊上形成保護覆膜;焊料凸塊形成步驟,其係將焊膏塗佈於上述基板之一面之電極墊上,進行回焊處理而形成焊料凸塊;晶片接著步驟,其係於焊料凸塊上配置晶片,進行回焊處理而將上述晶片接著於上述基板;及焊劑清洗步驟,其係利用焊劑清洗劑清洗上述基板。
首先,對用於本發明之半導體用基板之表面處理方法或半導體封裝之製造方法的本發明之水溶性預焊劑進行說明。
本發明之水溶性預焊劑係含有下述通式(1)所表示之化合物者。
於上述通式(1)中,X及Y分別可相同亦可不同,表示選自由碳數1~7之直鏈或支鏈烷基、鹵素原子、胺基、二低級烷胺基、羥基、低級烷氧基、氰基、乙醯基、苯甲醯基、胺甲醯基、甲醯基、羧基、低級烷氧基羰基及硝基所組成之群中之至少一種。又,n表示0~4之整
數,m表示0~10之整數,p表示0~4之整數。
並且,於本發明中,必須X及Y中之至少1個為鹵素原子,且該鹵素原子為氯原子、溴原子或碘原子。於X及Y中不存在該等鹵素原子之情形時,保護覆膜對焊劑清洗液之耐性不充分,無法抑制電極墊之表面之氧化。又,就電極墊之焊料潤濕性之觀點而言,鹵素原子更佳為氯原子。
於上述通式(1)中,較佳為X及Y中之1個或2個為鹵素原子。於X及Y中之3個以上為鹵素原子之情形時,有化合物之溶解性降低之傾向,且有水溶性預焊劑之穩定性降低之傾向。
又,於上述通式(1)中,較佳為Y中之至少1個為鹵素原子。於上述通式(1)中之Y中存在鹵素原子之情況下,有電極墊之焊料潤濕性提昇之傾向。
作為上述通式(1)所表示之化合物,可列舉2-(3-氯苄基)苯并咪唑、2-(3,4-二氯苄基)苯并咪唑、4-氯-2-(3-苯基丙基)苯并咪唑、6-氯-2-{(2-硝基苯基)乙基}苯并咪唑及6-乙氧羰基-2-(3-溴苄基)苯并咪唑等。就抑制電極墊之表面之氧化之觀點而言,於該等中,更佳為2-(3-氯苄基)苯并咪唑、2-(3,4-二氯苄基)苯并咪唑、4-氯-2-(3-苯基丙基)苯并咪唑。
相對於上述水溶性預焊劑100質量%,上述通式(1)所表示之化合物之含量較佳為0.01質量%以上且10質量%以下,更佳為0.05質量%以上且5質量%以下。藉由使含量為上述下限以上,而易於形成防銹膜等塗膜。又,若含量超過上述上限,則有不溶成分容易變多之傾向,經濟上亦不佳。
於上述水溶性預焊劑中,由於上述通式(1)所表示之化合物對中性之水為難溶性,故較佳為使用有機酸或水溶性有機溶劑而使之水溶化。上述有機酸及上述有機溶劑可分別單獨使用,亦可併用。再者,
於上述水溶性預焊劑中,上述通式(1)所表示之化合物或以下說明之其他成分以外之剩餘部分為水。
作為上述有機酸,可列舉甲酸、乙酸、丙酸、丁酸、乙醇酸、酒石酸、乳酸、氯乙酸、二氯乙酸、三氯乙酸、溴乙酸及甲氧基乙酸等。於該等中,較佳為使用甲酸、乙酸。又,該等有機酸可單獨使用1種,亦可混合2種以上而使用。
相對於上述水溶性預焊劑100質量%,上述有機酸之含量較佳為1質量%以上且40質量%以下。
作為上述有機溶劑,可列舉甲醇、乙醇及丙酮等。該等有機溶劑可單獨使用1種,亦可混合2種以上而使用。
相對於上述水溶性預焊劑100質量%,上述有機溶劑之含量較佳為1質量%以上且40質量%以下。
上述水溶性預焊劑亦可進而含有與銅之錯合物覆膜形成助劑。但是,由於若添加與銅之錯合物覆膜形成助劑,則根據條件不同而有於基板之鍍金上亦形成覆膜而產生鍍金之變色之情況,故需要注意。
作為上述錯合物覆膜形成助劑,可列舉甲酸銅、氯化亞銅、氯化銅、草酸銅、乙酸銅、氫氧化銅、碳酸銅、磷酸銅、硫酸銅、甲酸錳、氯化錳、草酸錳、硫酸錳、乙酸鋅、乙酸鉛、乙酸鎳、乙酸鋇、氫化鋅、氯化亞鐵、氯化鐵、氧化亞鐵、氧化鐵、碘化銅、溴化亞銅及溴化銅等金屬化合物。該等錯合物覆膜形成助劑可單獨使用1種,亦可混合2種以上而使用。
相對於上述水溶性預焊劑100質量%,上述錯合物覆膜形成助劑之含量較佳為0.01質量%以上且10質量%以下,更佳為0.05質量%以上且5質量%以下。
於上述水溶性預焊劑中,亦可進而併用含有對於自上述金屬化合物分離之金屬離子之鹼的緩衝液。
作為上述緩衝液中之鹼,可列舉氨、二乙胺、三乙胺、二乙醇胺、三乙醇胺、單乙醇胺、二甲基乙醇胺、二乙基乙醇胺、異丙基乙醇胺、氫氧化鈉及氫氧化鉀等。
就提昇焊接特性之觀點而言,上述水溶性預焊劑亦可進而含有鹵素化合物。
作為上述鹵素化合物,可列舉碘化鉀、溴化鉀、碘化鋅、溴化鋅、溴丙酸及碘丙酸等。該等鹵素化合物可單獨使用1種,亦可混合2種以上而使用。
相對於上述水溶性預焊劑100質量%,上述鹵素化合物之含量較佳為0.01質量%以上且10質量%以下,更佳為0.05質量%以上且5質量%以下。
其次,對本發明之半導體用基板之表面處理方法及半導體封裝之製造方法進行說明。
本發明之半導體用基板之表面處理方法係包括水溶性預焊劑處理步驟及焊劑清洗步驟之方法。
本發明之半導體封裝之製造方法係包括水溶性預焊劑處理步驟、焊料凸塊形成步驟、晶片接著步驟及焊劑清洗步驟之方法。
再者,於此處舉出本發明之半導體封裝之製造方法之一實施形態為例,並基於圖式進行說明。圖1A~圖1F係用於說明本發明之半導體封裝之製造方法之圖。再者,以下說明者為半導體封裝之製造方法之一實施形態,本發明之半導體用基板之表面處理方法或本發明之半導體封裝之製造方法並不限定於此。
上述實施形態係依序進行(i)水溶性預焊劑處理步驟、(ii)焊料凸塊形成步驟、(iii)第一焊劑清洗步驟、(iv)晶片接著步驟、(v)第二焊劑清洗步驟、(vi)底膠填充步驟、(vii)模塑步驟及(viii)焊料球形成步
驟之方法。
於上述(i)水溶性預焊劑處理步驟中,如圖1A所示,於半導體用基板1之電極墊11A、11B上形成保護覆膜。
作為保護覆膜之形成方法,例如可採用如下方法:於實施對處理對象之半導體用基板1之電極墊11A、11B之表面進行脫脂、化學研磨(軟蝕刻)、酸洗、水洗的預處理步驟之後,於10~60℃下將半導體用基板1浸漬於上述水溶性預焊劑1秒鐘~100分鐘(較佳為於20~50℃下浸漬5秒鐘~60分鐘,更佳為於20~50℃下浸漬10秒鐘~10分鐘)。如此,上述通式(1)所表示之化合物附著於電極墊之表面,但越提高處理溫度、越延長處理時間,其附著量越多。此時,若使用超音波則更佳。再者,亦可利用其他塗佈方法、例如噴霧法、毛刷塗裝、輥塗等形成保護覆膜。藉由如此所得之保護覆膜,可抑制電極墊之表面經高溫加熱而劣化。因此,即便電極墊之表面暴露於高溫,亦可維持充分之焊料潤濕性。
於上述(ii)焊料凸塊形成步驟中,如圖1B所示,將焊膏塗佈於形成保護覆膜後之基板1之一面之電極墊11A上,進行回焊處理而形成焊料凸塊2。
作為焊膏之塗佈方法,可適當採用使用有金屬掩模印刷機之方法等公知之方法。
作為回焊處理之條件,可根據焊料凸塊2之焊料合金組成而適當設定。例如於使用含有錫、銀及銅之無鉛焊料合金(SAC(Sn-Ag-Cu)系)之焊膏之情形時,將150~180℃之預熱溫度設為90秒鐘,將波峰溫度設為240℃,並將200℃以上之保持時間設為60秒鐘即可,但並無特別限定。
於上述(iii)第一焊劑清洗步驟中,利用焊劑清洗劑清洗半導體用基板1。半導體用基板1必須藉由焊劑清洗劑去除形成焊料凸塊2時所
產生之焊劑殘渣。為此,需要該第一焊劑清洗步驟。
作為焊劑清洗劑,可使用公知之焊劑清洗劑(較佳為水系焊劑清洗劑)。作為該焊劑清洗劑,可列舉花王公司製造之CLEANTHROUGH 750HS、CLEANTHROUGH 750K及荒川化學工業公司製造之PINEALPHA ST-100S等。
清洗半導體用基板時之清洗條件並無特別限定。例如,於清洗劑溫度30~50℃下,將半導體用基板清洗1~5分鐘(較佳為於40℃下清洗3分鐘)即可。
於上述(iv)晶片接著步驟中,如圖1C所示,於形成焊料凸塊2後之基板1之焊料凸塊2上配置晶片3,進行回焊處理而將晶片3接著於基板1。
作為回焊處理之條件,可根據焊料凸塊2之焊料合金組成而適當設定。
於上述(v)第二焊劑清洗步驟中,利用焊劑清洗劑再次清洗接著晶片3後之基板1。
作為焊劑清洗劑或清洗條件,可採用與上述第一焊劑清洗劑相同者或相同之清洗條件。
於上述(vi)底膠填充步驟中,如圖1D所示,於清洗焊劑後之基板1上之基板1與晶片3之間隙填充底膠填充劑4。
作為底膠填充劑4,可適當使用公知之底膠填充劑材料。
作為底膠填充劑4之硬化條件,可根據底膠填充劑材料之種類而適當設定。例如,以溫度120~180℃加熱1~3小時即可。
再者,於填充底膠填充劑4之前,較佳為以溫度100~150℃實施1~3小時之預加熱處理。
於上述(vii)模塑步驟中,如圖1E所示,利用模塑劑5密封填充底膠填充劑4後之基板1上之晶片3。
作為模塑劑5,可適當使用公知之模塑劑材料。
作為模塑劑5之硬化條件,可根據模塑劑材料之種類而適當設定。例如,以溫度150~200℃加熱2~6小時(較佳為以170~180℃加熱3~5小時)即可。
於上述(viii)焊料球形成步驟中,如圖1F所示,於利用模塑劑5密封後之基板1之電極墊11B上配置焊料球,進行回焊處理而形成焊料球6。
作為焊料球之配置方法,可適當採用公知之焊料球之搭載方法。又,亦可使用焊膏形成焊料球。於此情形時,作為焊膏之塗佈方法,可適當採用使用有金屬掩模印刷機之方法等公知之方法。
作為回焊處理之條件,可根據焊料球6之焊料合金組成而適當設定。
於本發明之半導體封裝之製造方法中,如上所述,由於在上述水溶性預焊劑處理步驟之後,進行上述第一及第二焊劑清洗步驟,故基板1之電極墊11B上之保護覆膜會被焊劑清洗劑清洗。又,由於自上述焊劑清洗步驟起至上述焊料球形成步驟之前進行上述模塑步驟等之加熱,故電極墊11B之表面長時間暴露於高溫。即便於如上所述電極墊11B之表面易於劣化之情況下,根據本發明,亦可充分地抑制電極墊之表面之氧化。
其次,藉由實施例及比較例進而詳細地說明本發明,但本發明並不受該等例子任何限定。再者,將實施例及比較例中使用之材料示於以下。
咪唑系化合物A:2-(3-氯苄基)苯并咪唑
咪唑系化合物B:2-(3,4-二氯苄基)苯并咪唑
咪唑系化合物C:4-氯-2-(3-苯基丙基)苯并咪唑
咪唑系化合物D:6-氯-2-{(2-硝基苯基)乙基}苯并咪唑
咪唑系化合物E:6-乙氧羰基-2-(3-溴苄基)苯并咪唑
咪唑系化合物F:4-甲基-2-十一烷基咪唑
咪唑系化合物G:4,5-二乙基-2-己基苯并咪唑
咪唑系化合物H:2-辛基苯并咪唑
有機酸A:乙酸
有機酸B:酒石酸
有機酸C:甲酸
有機溶劑:乙醇
錯合物覆膜形成助劑A:氯化鋅
錯合物覆膜形成助劑B:乙酸鋅
錯合物覆膜形成助劑C:乙酸鎳
錯合物覆膜形成助劑D:乙酸鋇
錯合物覆膜形成助劑E:甲酸錳
水:純水
使0.1質量%之咪唑系化合物A、0.1質量%之有機酸A及0.5質量%之錯合物覆膜形成助劑A溶解於99.3質量%之水,而獲得水溶性預焊劑。再者,所得之水溶性預焊劑係以作為緩衝液之25質量%氨水進行pH值調整,而製成可形成覆膜之處理液。
除按照表1所示之組成而調配各材料以外,與實施例1同樣地獲得水溶性預焊劑。
除按照表2所示之組成而調配各材料以外,與實施例1同樣地獲得水溶性預焊劑。
除按照表3所示之組成而調配各材料以外,與實施例1同樣地獲得水溶性預焊劑。
<利用水溶性預焊劑形成之保護覆膜之評價>
利用如下所述之方法對利用水溶性預焊劑形成之保護覆膜之性能(清洗後之覆膜殘留率、焊料球之接合強度、焊料潤濕時間、焊料擴散率)進行評價或測定。將所得之結果示於表1~表3。
(1)清洗後之覆膜殘留率
對雙面覆銅積層板(大小:50mm×50mm、厚度:1.6mm、FR-4基材)進行脫脂、軟蝕刻、水洗而清潔表面。然後,於40℃下浸漬於所得之水溶性預焊劑2分鐘,於銅箔表面形成覆膜,並進行水洗、溫風乾燥而獲得試驗基板。
於下述回焊條件下對所得之試驗基板進行2次回焊處理,然後,使用焊劑清洗劑(花王公司製造之「CLEANTHROUGH 750HS」)於下述焊劑清洗條件下進行清洗處理,獲得清洗處理後之試驗基板。
關於清洗處理前後之試驗基板,將表面積25cm2之試驗基板上之覆膜萃取於0.5%鹽酸50mL中後,測定由萃取液中之覆膜有效成分產生之極大吸光度。並且,算出清洗處理後之試驗基板之吸光度(A1)相對於清洗處理前之試驗基板之吸光度(A0)的比率(A1/A0×100),作為清洗後之覆膜殘留率(單位:%)。
(回焊條件)
氧濃度:2000ppm以下
預熱:以150~180℃進行80秒鐘
波峰溫度:240℃(200℃以上之時間為60秒鐘)
(焊劑清洗條件)
清洗液溫度:40℃
清洗時間:3分鐘
其他:有浸漬搖動及超音波
(2)焊料球之接合強度
除使用雙面覆銅積層板(大小:30mm×30mm、厚度:1.6mm、FR-4基材)以外,與(1)清洗後之覆膜殘留率之試驗基板同樣地獲得清洗處理後之試驗基板。以170℃對所得之清洗處理後之試驗基板進行5小時之加熱處理,而獲得加熱處理後之試驗基板。
於所得之加熱處理後之試驗基板塗佈後焊劑(含有WW松香25質量%)後,搭載焊料球(大小:650μm 、合金組成:Sn/3.0Ag/0.5Cu)。然後,利用空氣回焊使焊料球熔融,並接合試驗基板與焊料球,獲得接合焊料球後之試驗基板。
關於接合焊料球後之試驗基板,使用拉脫強度試驗機(Dage公司製造之「Dage4000」)測定拉脫強度(接合強度,單位:mN)。
(3)焊料潤濕時間
除使用銅板(大小:30mm×7.5mm、厚度:0.3mm)以外,與(1)清洗後之覆膜殘留率之試驗基板同樣地獲得清洗處理後之試驗基板。使用空氣循環式烘箱,以200℃對所得之清洗處理後之試驗基板進行20分鐘之加熱處理,而獲得加熱處理後之試驗基板。
於所得之加熱處理後之試驗基板塗佈後焊劑(含有WW松香25質量%)後,依據JIS Z 3197之焊料潤濕試驗方法(彎面(meniscograph)法)之記載而測定焊料潤濕時間(單位:秒)。
(4)焊料擴散率
除使用銅板(大小:50mm×50mm、厚度:0.5mm)以外,與(1)清洗後之覆膜殘留率之試驗基板同樣地獲得清洗處理後之試驗基板。使用空氣循環式烘箱,以200℃對所得之清洗處理後之試驗基板進行20分鐘之加熱處理,而獲得加熱處理後之試驗基板。
依據JIS Z 3197之焊料擴散試驗之記載而測定焊料擴散率(單位:%)。
由表1~表3所示之結果亦可知,於使用本發明之水溶性預焊劑於半導體用基板形成保護覆膜之情形(實施例1~16)時,清洗後之覆膜殘留率、焊料球之接合強度、焊料潤濕時間及焊料擴散率均獲得充分之結果。因此,確認:根據本發明,即便於形成保護覆膜後藉由焊劑清洗劑清洗半導體用基板之情形時,亦可充分地抑制電極墊之表面之氧化。
另一方面,可知:於利用使用有上述通式(1)所表示之化合物以外之咪唑系化合物之水溶性預焊劑而於半導體用基板形成保護覆膜的情形(比較例1~6)時,特別是覆膜殘留率變低,而無法充分地抑制電極墊之表面之氧化。
Claims (7)
- 一種半導體用基板之表面處理方法,其係半導體封裝之製造方法中的半導體用基板之表面處理方法,其特徵在於包括:水溶性預焊劑處理步驟,其係使用水溶性預焊劑,而於半導體用基板之電極墊上形成保護覆膜;焊料凸塊形成步驟,其係將焊膏塗佈於上述基板之一面之電極墊上,進行回焊處理而形成焊料凸塊;晶片接著步驟,其係於上述焊料凸塊上配置晶片,進行回焊處理而將上述晶片接著於上述基板;及焊劑清洗步驟,其係利用焊劑清洗劑清洗上述基板;上述水溶性預焊劑處理步驟中,使用含有0.01質量%以上且10質量%以下之下述通式(1)所表示之化合物之水溶性預焊劑,且於上述基板之另一面實施上述水溶性預焊劑處理步驟及上述焊劑清洗步驟之兩者,
- 如請求項1之半導體用基板之表面處理方法,其中上述通式(1)中之X及Y中之1個或2個為鹵素原子。
- 如請求項1之半導體用基板之表面處理方法,其中上述通式(1)中之Y中之至少1個為鹵素原子。
- 如請求項2之半導體用基板之表面處理方法,其中上述通式(1)中之Y中之至少1個為鹵素原子。
- 如請求項1至4中任一項之半導體用基板之表面處理方法,其中上述通式(1)中之X及Y之鹵素原子為氯原子。
- 一種半導體封裝之製造方法,其特徵在於包括:水溶性預焊劑處理步驟,其係使用含有水溶性預焊劑,而於半導體用基板之電極墊上形成保護覆膜;焊料凸塊形成步驟,其係將焊膏塗佈於上述基板之一面之電極墊上,進行回焊處理而形成焊料凸塊;晶片接著步驟,其係於上述焊料凸塊上配置晶片,進行回焊處理而將上述晶片接著於上述基板;及焊劑清洗步驟,其係利用焊劑清洗劑清洗上述基板;上述水溶性預焊劑處理步驟中,使用含有0.01質量%以上且10質量%以下之下述通式(1)所表示之化合物之水溶性預焊劑,
- 一種水溶性預焊劑,其特徵在於:其係用於如請求項1至5中任一項之半導體用基板之表面處理方法或如請求項6之半導體封裝之製造方法者,且含有0.01質量%以上且10質量%以下之下述通式(1)所表示之化合物;
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013180134A JP5657761B1 (ja) | 2013-08-30 | 2013-08-30 | 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201510215A TW201510215A (zh) | 2015-03-16 |
TWI622644B true TWI622644B (zh) | 2018-05-01 |
Family
ID=52437433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103128483A TWI622644B (zh) | 2013-08-30 | 2014-08-19 | Surface treatment method for semiconductor substrate, method for manufacturing semiconductor package, and water-soluble preflux for use in such methods |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5657761B1 (zh) |
KR (1) | KR102217484B1 (zh) |
TW (1) | TWI622644B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6808714B2 (ja) * | 2015-08-03 | 2021-01-06 | フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド | 洗浄組成物 |
JP6402134B2 (ja) * | 2016-05-12 | 2018-10-10 | 株式会社タムラ製作所 | 水溶性プリフラックス、それを用いた表面処理方法 |
CN111180312B (zh) * | 2019-12-31 | 2023-08-11 | 贵州振华风光半导体股份有限公司 | 一种适用于集成电路的回流焊清洗方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3873575B2 (ja) * | 2000-05-17 | 2007-01-24 | タムラ化研株式会社 | 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3112744B2 (ja) * | 1991-09-12 | 2000-11-27 | タムラ化研株式会社 | プリント配線板用表面保護剤 |
WO2008105397A1 (ja) * | 2007-02-26 | 2008-09-04 | Senju Metal Industry Co., Ltd. | 粘着性と濡れ性を有するはんだ付け用回路基板 |
JP2010267895A (ja) * | 2009-05-18 | 2010-11-25 | Panasonic Corp | 部品内蔵配線基板の製造方法 |
-
2013
- 2013-08-30 JP JP2013180134A patent/JP5657761B1/ja active Active
-
2014
- 2014-08-18 KR KR1020140106819A patent/KR102217484B1/ko active IP Right Grant
- 2014-08-19 TW TW103128483A patent/TWI622644B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3873575B2 (ja) * | 2000-05-17 | 2007-01-24 | タムラ化研株式会社 | 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201510215A (zh) | 2015-03-16 |
JP5657761B1 (ja) | 2015-01-21 |
KR102217484B1 (ko) | 2021-02-19 |
JP2015048502A (ja) | 2015-03-16 |
KR20150026842A (ko) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI418277B (zh) | 電路基板之製造方法 | |
TWI647304B (zh) | 固化焊劑之電路基板之製造方法、搭載電子零件之電路基板之製造方法、及助焊劑用洗淨劑組合物 | |
KR101808896B1 (ko) | 구리 및 구리 합금용 표면 처리 조성물 및 그의 활용 | |
JP4694251B2 (ja) | 無鉛半田付け用の銅または銅合金の表面処理剤及びその利用 | |
TWI431157B (zh) | 苯基萘基咪唑化合物及其用途 | |
TWI622644B (zh) | Surface treatment method for semiconductor substrate, method for manufacturing semiconductor package, and water-soluble preflux for use in such methods | |
JP2016536145A (ja) | アルミニウムへの接合 | |
TWI440413B (zh) | 電路基板的製造方法 | |
TWI480421B (zh) | 用於錫及錫合金之無電電鍍之方法 | |
JP2012114429A (ja) | 粘着性と濡れ性を有するはんだ付け用回路基板とその処理方法 | |
JP4213642B2 (ja) | はんだ付け用フラックス、はんだ付け方法およびプリント基板 | |
JP4920401B2 (ja) | 導電性回路基板の製造方法 | |
JP7336491B2 (ja) | プリント配線基板の表面処理方法、およびプリント配線基板の製造方法 | |
JP2005169495A (ja) | プリフラックス、フラックス、ソルダーペースト及び鉛フリーはんだ付け体の製造方法 | |
JP5649139B2 (ja) | 銅表面の表面皮膜層構造 | |
TWI311453B (zh) | ||
KR101540144B1 (ko) | 구리 또는 구리 합금용 표면 처리제 및 그 용도 | |
KR101520992B1 (ko) | 구리 또는 구리 합금용 표면 처리제 및 그 용도 | |
JP2004156094A (ja) | Sn又はSn合金に対する表面処理剤及び表面処理方法 | |
JP2005220397A (ja) | 銅または銅合金の表面処理剤及び半田付け方法 |