TWI618358B - 除頻器及其控制方法 - Google Patents

除頻器及其控制方法 Download PDF

Info

Publication number
TWI618358B
TWI618358B TW105101241A TW105101241A TWI618358B TW I618358 B TWI618358 B TW I618358B TW 105101241 A TW105101241 A TW 105101241A TW 105101241 A TW105101241 A TW 105101241A TW I618358 B TWI618358 B TW I618358B
Authority
TW
Taiwan
Prior art keywords
signal
input
flip
output
frequency divider
Prior art date
Application number
TW105101241A
Other languages
English (en)
Other versions
TW201725863A (zh
Inventor
康毓軒
Original Assignee
絡達科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 絡達科技股份有限公司 filed Critical 絡達科技股份有限公司
Priority to TW105101241A priority Critical patent/TWI618358B/zh
Priority to CN201610093780.8A priority patent/CN106982058B/zh
Priority to US15/405,494 priority patent/US10211837B2/en
Publication of TW201725863A publication Critical patent/TW201725863A/zh
Application granted granted Critical
Publication of TWI618358B publication Critical patent/TWI618358B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

本揭露提供一種除頻器及其控制方法。除頻器包含相位選擇電路和控制電路。相位選擇電路接收N個輸入訊號，並根據N個選擇訊號選擇N個輸入訊號的第一輸入訊號作為輸出訊號。N個輸入訊號的頻率相同且相位皆不同，且N個輸入訊號兩兩之間具有360°/N的相位差。控制電路根據輸出訊號更新N個選擇訊號，以使相位選擇電路從第一輸入訊號切換到N個輸入訊號的第二輸入訊號作為輸出訊號。其中第二輸入訊號超前第一輸入訊號360。/N的相位差。

Description

除頻器及其控制方法
本揭露是有關於一種除頻器及其控制方法。
習知的多相除頻器可包含相位選擇器以從一輸入訊號切換到另一輸入訊號。然而，在進行切換的時候，必須要在切換前與切換後的輸入訊號皆為低位準的時候，或者在切換前與切換後的輸入訊號皆為高位準的時候，才能進行切換。否則，會導致除頻器的輸出訊號產生一短時脈衝波形干擾(glitch)。此短時脈衝波形干擾(glitch)會造成除頻器產生的頻率有誤差。因此，習知的除頻器只有在切換前與切換後的兩個輸入訊號位準相同的1個周期內(定義兩個輸入訊號之間的相位差為1周期)才能進行切換。一種解決方法是使用三角波的輸入訊號，使輸入訊號逐漸地由低位準切換到高位準，而使在位準不同的時候切換產生的短時脈衝波形干擾(glitch)的振幅較小。另一種方法是藉由偵測欲切換的輸入訊號的再下一個相位的輸入訊號，以同步控制在欲切換的輸入訊號相位與目前的輸入訊號的相位的位準相同時才進行切換。但是這兩種方法仍無法完全避免產生短時脈衝波形干擾(glitch)。除頻器在切換操作時，仍必須要在兩個輸入訊號位準相同的期間內進行切換。因此，有必要提供一種方法以避免產生短時脈衝波形干擾(glitch)。
根據本揭露的一實施例，提供一種除頻器。除頻器包含相位選擇電路和控制電路。相位選擇電路接收N個輸入訊號，並根據N個選擇訊號選擇N個輸入訊號的第一輸入訊號作為一輸出訊號。N個輸入訊號的頻率相同且相位皆不同，且N個輸入訊號兩兩之間具有360°/N的相位差，N為大於2的正整數。控制電路根據輸出訊號更新N個選擇訊號，以使相位選擇電路從第一輸入訊號切換到N個輸入訊號的第二輸入訊號作為輸出訊號。其中第二輸入訊號超前第一輸入訊號360°/N的相位差。
根據本揭露的另一實施例，提供一種除頻器的控制方法。此控制方法可包含以下步驟。根據N個選擇訊號選擇N個輸入訊號的一第一輸入訊號作為一輸出訊號。N個輸入訊號的頻率相同且相位皆不同，且N個輸入訊號兩兩之間具有360/N的相位差，N為大於2的正整數。根據輸出訊號更新N個選擇訊號，以從第一輸入訊號切換到N個輸入訊號的一第二輸入訊號作為輸出訊號。其中第二輸入訊號超前第一輸入訊號360°/N的相位差。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧除頻器
110‧‧‧相位選擇電路
120‧‧‧及閘
130‧‧‧控制電路
S1、S2、S3、S4、SN、P1(0°)、P2(90°)、P3(180°)、P4(270°)、S1(0°)、S2(270°)、S3(180°)、S4(90°)‧‧‧輸入訊號
C1、C2、C3、C4、CN‧‧‧選擇訊號
So、Po‧‧‧輸出訊號
Sc‧‧‧控制訊號
Tr‧‧‧觸發訊號
SW1、SW2‧‧‧切換期間
t0、t1、t2、t3、t4、t5、t6、t0’、t1’、t2’、t3’、t4’、t5’、t6’、t7’、t8’‧‧‧時間點
g1‧‧‧短時脈衝波形干擾(glitch)
D1、D2、D3、D4‧‧‧D型正反器
D‧‧‧D型正反器的輸入端
Q‧‧‧D型正反器的輸出端
C‧‧‧D型正反器的時脈輸入端
Sin‧‧‧訊號
210‧‧‧除法電路
220‧‧‧除頻電路
fo‧‧‧除法訊號
S610~S640‧‧‧流程步驟
第1圖繪示依據本揭露一實施例的除頻器的方塊圖。
第2圖繪示除頻器在切換4個輸入訊號時產生短時脈衝波形干擾(glitch)的時序圖。
第3A圖繪示本揭露第1圖的相位選擇電路的在第一周期中切換的時序圖。
第3B圖繪示本揭露第1圖的相位選擇電路在第二周期中切換的時序圖。
第3C圖繪示本揭露第1圖的相位選擇電路在第三周期中切換的時序圖。
第3D圖繪示本揭露第1圖的相位選擇電路在第四周期中切換的時序圖。
第4圖繪示依據本揭露一實施例的控制電路的電路圖。
第5圖繪示本揭露另一實施例的除頻器的方塊圖。
第6圖繪示本揭露的除頻器的控制方法的流程圖。
第1圖繪示依據本揭露一實施例的除頻器100的方塊圖。除頻器100包含一相位選擇電路110及一控制電路130。相位選擇電路110接收N個輸入訊號S1~SN，並根據N個選擇訊號C1~CN選擇N個輸入訊號的一第一輸入訊號作為一輸出訊號So。N個輸入訊號的相位皆不同，且N個輸入訊號兩兩之間具有360°/N的相位差，N為大於2的正整數。控制電路130根據輸出訊號So更新N個選擇訊號C1~CN，以使相位選擇電路110從第一輸入訊號切換到N個輸入訊號的一第二輸入訊號作為輸出訊號。其中第二輸入訊號超前第一輸入訊號360°/N的相位差。
以下茲舉一例以4個相位的除頻器做說明，然而本揭露不以此為限，可應用於多相除頻器。第2圖繪示除頻器在切換4個輸入訊號時產生短時脈衝波形干擾(glitch)的時序圖。在第2圖中，有4個分別具有90 °的相位差的輸入訊號，分別為P1(0°)、P2(90°)、P3(180°)、P4(270°)，於時間點t0，相位選擇電路選擇P1(0°)作為輸出訊號Po，而於時間點t1相位選擇電路從輸入訊號P1(0°)切換到輸入訊號P2(90°)作為輸出訊號Po。因此，於時間點t1，輸出訊號Po的位準隨著輸入訊號P1(0°)切換到輸入訊號P2(90°)而對應的由高位準改變為低位準，而於時間點t2，輸出訊號Po的位準對應輸入訊號P2(90°)又改變為高位準，因此會造成輸出訊號Po產生一短時脈衝波形干擾(glitch)，如第2A圖標示的g1所示。因此，為了避免此短時脈衝波形干擾(glitch)的產生，習知的除頻器必須要在切換的兩個輸入訊號P1(0°)與P2(90°)皆為高位準的時候，亦即時間點t3與時間點t4之間的切換期間SW1，進行切換。或者習知的除頻器必須要在切換的兩個輸入訊號P1(0°)與P2(90°)皆為低位準的時候，亦即時間點t5與時間點t6之間的切換期間SW2，進行切換。然而，在這種情況下，習知的除頻器只有在切換期間SW1與S切換期間W2才可以做切換，也就是輸入訊號P1(0°)為高位準的1個周期內(定義兩個輸入訊號之間的相位差為1周期)，或者為低位準的1個周期內，才能進行切換。
相較之下，本揭露提供的除頻器100可不需要在時間限制下進行切換，且可避免短時脈衝波形干擾(glitch)的產生。請參照第3A圖，第3A圖繪示本揭露第1圖的相位選擇電路110的在第一周期中切換的時序圖。在第3A圖中，同樣有4個分別具有90°的相位差的輸入訊號，分別為S1(0°)、S2(270°)、S3(180°)、S4(90°)。相較於習知技術，本揭露的相位選擇電路110進行切換時，是從輸入訊號S1(0°)切換到超前輸入訊號S1(0°)90°相位差的輸入訊號S2(270°)。詳細的說，於時間點t0’，相位 選擇電路110選擇S1(0°)作為輸出訊號So，而於時間點t1’，相位選擇電路110從輸入訊號S1(0°)切換到輸入訊號S2(270°)作為輸出訊號So°因此，於時間點t1’，輸出訊號So的位準隨著輸入訊號S1(0°)切換到輸入訊號S2(270°)而保持在高位準。之後，於時間點t2’，輸出訊號So的位準對應輸入訊號S2(270°)改變為低位準。因此，在兩個輸入訊號S1(0°)和S2(270°)的位準皆為高位準的第一周期中進行切換，不會有短時脈衝波形干擾(glitch)的產生。
請再參照第3B圖，第3B圖繪示本揭露第1圖的相位選擇電路110在第二周期中切換的時序圖。第3B圖與第3A圖的區別在於，在此例中相位選擇電路110是在輸入訊號S1(0°)為高位準而輸入訊號S2(270°)的位準為低位準的第二周期中進行切換。詳細的說，於時間點t3’，相位選擇電路110從S1(0°)切換到S2(270°)作為輸出訊號So。因此，於時間點t3’，輸出訊號So的位準隨著輸入訊號S1(0°)切換到輸入訊號S2(270°)而由高位準改變為低位準。之後，於時間點t4’，輸出訊號So的位準對應輸入訊號S2(270°)又改變為高位準。因此，在這個情況下，雖然兩個輸入訊號S1(0°)和S2(270°)的位準不相同，但是仍然沒有短時脈衝波形干擾(glitch)的產生。
請再參照第3C圖，第3C圖繪示本揭露第1圖的相位選擇電路110在第三周期中切換的時序圖。在第3C圖中，相位選擇電路110是在輸入訊號S1(0°)和輸入訊號S2(270°)皆為低位準的第三周期中進行切換。於時間點t5’，相位選擇電路110從S1(0°)切換到S2(270°)作為輸出訊號So，因此，輸出訊號So的位準隨著輸入訊號S1(0°)切換到輸入訊號 S2(270°)而保持在低位準。之後，於時間點t6’，輸出訊號So的位準對應輸入訊號S2(270°)改變為高位準。因此，在兩個輸入訊號S1(0°)和S2(270°)的位準皆為低位準的第三周期中進行切換，也不會有短時脈衝波形干擾(glitch)的產生。
請再參照第3D圖，第3D圖繪示本揭露第1圖的相位選擇電路110在第四周期中切換的時序圖。在第3D圖中，相位選擇電路110是在輸入訊號S1(0°)為低位準而輸入訊號S2(270°)為高位準的第四周期中進行切換。詳細的說，於時間點t7’，相位選擇電路110從S1(0°)切換到S2(270°)作為輸出訊號So，因此，輸出訊號So的位準隨著輸入訊號S1(0°)切換到輸入訊號S2(270°)而由低位準改變為高位準。之後，於時間點t8’輸出訊號So的位準對應輸入訊號S2(270°)又改變為低位準。因此，在這個情況下，雖然兩個輸入訊號S1(0°)和S2(270°)的位準不相同，但是仍然沒有短時脈衝波形干擾(glitch)的產生。
由上述內容可知，本揭露的相位選擇電路110可在第一周期到第四周期中從輸入訊號S1(0°)切換到輸入訊號S2(270°)都不會產生短時脈衝波形干擾(glitch)。也就是說，本揭露不需要在兩個輸入訊號S1(0°)和S2(270°)位準相同的情況下，可在任何時候進行切換都不會產生短時脈衝波形干擾(glitch)。
然而，本揭露不以此為限。在輸入訊號S1(0°)切換到輸入訊號S2(270°)之後，相位選擇電路110也可從輸入訊號S2(270°)切換到輸入訊號S3(180°)而不會產生短時脈衝波形干擾(glitch)。並且，本揭露不限至於4相的除頻器，更可應用於多相的除頻器。也就是說，本揭露的相 位選擇電路110可從一輸入訊號中切換到超前其相位的另一輸入訊號而因此不會產生短時脈衝波形干擾(glitch)。
第4圖繪示依據本揭露一實施例的控制電路130的電路圖。在第4圖中，控制電路130包含4個D型正反器以及一及閘120。及閘120根據輸出訊號So以及一控制訊號Sc產生一觸發訊號Tr，並在觸發訊號Tr為致能時更新N個選擇訊號C1~C4。在此實施例中，以4個D型正反器以控制4相的除頻器做說明。然而，本揭露不以此為限，控制電路130可包含N個D型正反器以控制N相的除頻器。4個D型正反器D1~D4從第1個D型正反器D1串聯到第4個D型正反器D4。詳細的說，每個D型正反器各具有一輸入端D、一輸出端Q及一時脈輸入端C。第一個D型正反器D1的輸出端Q耦接至第二個D型正反器D2的輸入端D，第二個D型正反器D2的輸出端Q耦接至第三個D型正反器D3的輸入端D，以此類推，最後一個D型正反器(在此例中為D4)的輸出端耦接至第一個D型正反器D1的輸入端D。4個D型正反器D1~D4都接收觸發訊號Tr。4個D型正反器D1~D4的輸出端Q分別提供4個選擇訊號C1~C4。這4個選擇訊號C1~C4分別對應4個輸入訊號S1(0°)、S2(270°)、S3(180°)、S4(90°)。
在此例中，於一特定時間點，這4個D型正反器只有1個D型的正反器的輸出端Q的位準為高位準，也就是4個選擇訊號C1~C4中只有一個是高位準，此時相位選擇電路110會根據高位準的選擇訊號而選擇對應的輸入訊號作為輸出訊號So。
詳細的說，假設一開始是第一個D型正反器的輸出端Q為高位準，其餘3個D型正反器D2~D4的輸出端Q皆為低位準，即選擇訊 號C1~C4的位準分別為(1,0,0,0)。此時，相位選擇電路110對應這4個選擇訊號的位準而選擇輸入訊號S1(0°)作為輸出訊號So。而在進行切換的時候，控制訊號Sc會改變為致能的高位準，及閘120接收高位準的控制訊號Sc和輸出訊號So，並在控制訊號Sc和輸出訊號So皆為高位準的時候，產生致能的一高位準的觸發訊號Tr。當觸發訊號Tr為致能的高位準時，會觸發4個D型正反器，此時，D型正反器D1被觸發且因為D型正反器D1耦接至D型正反器D4的輸出端Q而改變為低位準，D2被觸發且因為D型正反器D2耦接至D型正反器D1的輸出端Q而由低位準改變為高位準，D型正反器D3和D型正反器也被觸發但保持在低位準。也就是說，4個D型正反器D1~D4的位準會右移一個，即選擇訊號C1~C4的位準改變為(0,1,0,0)。因此，相位選擇電路110對應這4個選擇訊號的位準而選擇輸入訊號S2(270°)作為輸出訊號So。
同理，在下一次進行切換的時候，控制訊號Sc又會改變為致能的高位準而觸發4個D型正反器，4個D型正反器D1~D4的位準會右移一個，即選擇訊號C1~C4的位準改變為(0,0,1,0)。因此，相位選擇電路110從輸入訊號S2(270°)切換到輸入訊號S3(180°)作為輸出訊號So，以此類推。因此，第4圖的控制電路130可使相位選擇電路110從一輸入訊號中切換到超前其相位的另一輸入訊號而因此不會產生短時脈衝波形干擾(glitch)。第4圖的控制電路130以4個D型正反器來實現。然而，本揭露不以此為限，本領域具有通常知識者可視實際需要設計其他變形，只要提供4個選擇訊號以使相位選擇電路110從一輸入訊號中切換到超前其相位的另一輸入訊號即可。
並且，本揭露的除頻器100為一種N/(N-1)除頻器，當觸發訊號Tr為非致能的低位準時，除頻器為N除頻模式，即除以N。而當觸發訊號Tr為致能的高位準時，因為往前切換了一個相位，也就是少了一個相位，所以除頻器為(N-1)除頻模式，即除以(N-1)。
第5圖繪示本揭露另一實施例的除頻器200的方塊圖。第5圖的除頻器200與第1圖的除頻器100的區別在於，除頻器200可包含一除法電路210。除法電路210依據一訊號Sin產生N個輸入訊號S1~SN。除法電路210例如為數個正反器實現的除法電路以將訊號Sin除以N以產生N個頻率相同的輸入訊號S1~SN，此N個輸入訊號S1~SN兩兩之間具有360°/N的相位差。假設輸入訊號Sin的頻率為fin，而此N個輸入訊號S1~SN的頻率為輸入訊號Sin的頻率為fin/N。
除頻器200更可包含一除頻電路220。除頻電路220耦接在相位選擇電路110與及閘120之間。除頻電路220依據輸出訊號So產生一除頻訊號fo。除頻電路220例如為一除以k的除頻器，k為大於1的正整數。因此，當控制訊號Sc為低位準時，除頻器200的除頻訊號fo的頻率為fin/(N×k)，而在控制訊號Sc為低位準時，除頻器200的除頻訊號fo的頻率為fin/[(N-1)×k]。因此，除頻器200根據這兩種模式可合成多種頻率。
依據上述描述，本揭露提供一種除頻器的控制方法。第6圖繪示本揭露的除頻器的控制方法的流程圖。除頻器例如為第1圖的除頻器100或第5圖的除頻器200。此控制方法可包含以下步驟。首先，執行步驟S610，根據N個選擇訊號選擇N個輸入訊號的一第一輸入訊號作為一輸出訊號。N個輸入訊號的頻率相同且相位皆不同，且N個輸入訊號兩兩之 間具有360/N的相位差，N為大於2的正整數。之後，執行步驟S620，根據輸出訊號以及一控制訊號產生一觸發訊號。接著，執行步驟S630，根據觸發訊號更新N個選擇訊號。最後，執行S640，在觸發訊號為致能時更新N個選擇訊號，以從第一輸入訊號切換到N個輸入訊號的一第二輸入訊號作為輸出訊號。其中第二輸入訊號超前第一輸入訊號360°/N的相位差。
根據上述實施例，提供了多種除頻器及其控制方法，藉由將除頻器的輸入訊號中切換到超前其相位的另一輸入訊號而不會產生短時脈衝波形干擾(glitch)。因此，本揭露的除頻器在切換過程中，可不受限於輸入訊號的位準而可在任何時間點進行切換。
綜上所述，雖然本揭露已以多個實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (12)

  1. 一種除頻器，包含：一相位選擇電路，用以接收N個輸入訊號，並根據N個選擇訊號選擇該N個輸入訊號的一第一輸入訊號作為一輸出訊號，該N個輸入訊號的頻率相同且相位皆不同，且該N個輸入訊號兩兩之間具有360°/N的相位差，N為大於2的正整數；以及一控制電路，用以根據該輸出訊號更新該N個選擇訊號，以使該相位選擇電路從該第一輸入訊號切換到該N個輸入訊號的一第二輸入訊號作為該輸出訊號，其中該第二輸入訊號超前該第一輸入訊號360°/N的相位差，其中該控制電路包含：N個正反器，該N個正反器從一第一個正反器串聯到一第N個正反器，且該N個正反器各具有一時脈輸入端，該N個時脈輸入端接收一觸發訊號，該N個正反器的輸出端分別提供該N個選擇訊號；以及一及閘，用以根據該輸出訊號以及一控制訊號產生該觸發訊號，並在該觸發訊號為致能時更新該N個選擇訊號。
  2. 如申請專利範圍第1項所述之除頻器，其中該N個正反器各具有一輸入端及一輸出端，一第i個正反器的該輸出端耦接至一第i+1個正反器的該輸入端，該第N個正反器的該輸出端耦接至該第一個正反器的該輸入端，i為正整數且1iN-1，且第i個正反器的該輸出端提供對應該第一輸入訊號的該選擇訊號，且第i+1個正反器的該輸出端提供對應該第二輸入訊號的該選擇訊號。
  3. 如申請專利範圍第2項所述之除頻器，其中當第i個正反器的該輸出端 為高位準時，該相位選擇電路選擇該第一輸入訊號作為該輸出訊號，當第i+1個正反器的該輸出端為高位準時，該相位選擇電路選擇該第二輸入訊號作為該輸出訊號。
  4. 如申請專利範圍第1項所述之除頻器，其中該除頻器為一種N/(N-1)除頻器，當該觸發訊號為致能時，該除頻器為(N-1)除頻模式，當該觸發訊號為非致能時，該除頻器為N除頻模式。
  5. 如申請專利範圍第1項所述之除頻器，其中該除頻器更包含：一除頻電路，耦接在該相位選擇電路與該及閘之間，用以依據該輸出訊號產生一除頻訊號。
  6. 如申請專利範圍第1項所述之除頻器，其中該除頻器更包含：一除法電路，用以依據一訊號產生該N個輸入訊號。
  7. 一種除頻器的控制方法，包含：根據N個選擇訊號選擇N個輸入訊號的一第一輸入訊號作為一輸出訊號，該N個輸入訊號的頻率相同且相位皆不同，且該N個輸入訊號兩兩之間具有360°/N的相位差，N為大於2的正整數；以及根據該輸出訊號更新該N個選擇訊號，以從該第一輸入訊號切換到該N個輸入訊號的一第二輸入訊號作為該輸出訊號，其中該第二輸入訊號超前該第一輸入訊號360°/N的相位差，其中控制方法更包含：使用該N個正反器分別提供該N個選擇訊號；以及根據該輸出訊號以及一控制訊號產生一觸發訊號，並在該觸發訊號為致能時更新該N個選擇訊號； 其中該N個正反器從一第一個正反器串聯到一第N個正反器，且該N個正反器各具有一時脈輸入端，該N個時脈輸入端接收該觸發訊號，該N個正反器的輸出端分別提供該N個選擇訊號。
  8. 如申請專利範圍第7項所述之控制方法，其中該N個正反器各具有一輸入端及一輸出端，一第i個正反器的該輸出端耦接至一第i+1個正反器的該輸入端，該第N個正反器的該輸出端耦接至該第一個正反器的該輸入端，i為正整數且1iN-1，且第i個正反器的該輸出端提供對應該第一輸入訊號的該選擇訊號，且第i+1個正反器的該輸出端提供對應該第二輸入訊號的該選擇訊號。
  9. 如申請專利範圍第8項所述之控制方法，其中當第i個正反器的該輸出端為高位準時，該相位選擇電路選擇該第一輸入訊號作為該輸出訊號，當第i+1個正反器的該輸出端為高位準時，該相位選擇電路選擇該第二輸入訊號作為該輸出訊號。
  10. 如申請專利範圍第7項所述之控制方法，其中該除頻器為一種N/(N-1)除頻器，當該觸發訊號為致能時，該除頻器為(N-1)除頻模式，當該觸發訊號為非致能時，該除頻器為N除頻模式。
  11. 如申請專利範圍第7項所述之控制方法，更包含：使用該除頻電路依據該輸出訊號產生一除頻訊號。
  12. 如申請專利範圍第7項所述之控制方法，更包含：使用該除法電路依據一訊號產生該N個輸入訊號。
TW105101241A 2016-01-15 2016-01-15 除頻器及其控制方法 TWI618358B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105101241A TWI618358B (zh) 2016-01-15 2016-01-15 除頻器及其控制方法
CN201610093780.8A CN106982058B (zh) 2016-01-15 2016-02-19 除频器及其控制方法
US15/405,494 US10211837B2 (en) 2016-01-15 2017-01-13 Frequency divider and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105101241A TWI618358B (zh) 2016-01-15 2016-01-15 除頻器及其控制方法

Publications (2)

Publication Number Publication Date
TW201725863A TW201725863A (zh) 2017-07-16
TWI618358B true TWI618358B (zh) 2018-03-11

Family

ID=59314159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101241A TWI618358B (zh) 2016-01-15 2016-01-15 除頻器及其控制方法

Country Status (3)

Country Link
US (1) US10211837B2 (zh)
CN (1) CN106982058B (zh)
TW (1) TWI618358B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814916B (zh) * 2010-01-11 2012-02-08 清华大学 一种锁相环
WO2015135490A1 (en) * 2014-03-12 2015-09-17 Mediatek Singapore Pte. Ltd. Divisor control circuit, fractional frequency division device, frequency synthesizer and frequency synthesis method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1222297B (it) 1988-01-18 1990-09-05 Paolo Alberto Paoletti Radar antinebbia per autoveicoli
US5045854A (en) 1990-03-01 1991-09-03 Hewlett-Packard Company Integrated high speed synchronous counter with asynchronous read-out
US5097491A (en) * 1990-05-31 1992-03-17 National Semiconductor Corporation Modular gray code counter
US6570946B1 (en) 1999-11-03 2003-05-27 Ericsson, Inc. One-hot decoded phase shift prescaler
EP1300950A1 (fr) * 2001-10-05 2003-04-09 Asulab S.A. Circuit compteur diviseur double mode à phase commutée pour un synthétiseur de fréquence
TWI278086B (en) * 2005-10-19 2007-04-01 Novatek Microelectronics Corp Internal resistor apparatus of an integrated circuit chip
KR101575199B1 (ko) 2009-03-04 2015-12-07 칭화대학교 분주 회로, 주파수 합성기 및 응용 회로
US7969209B2 (en) 2009-04-01 2011-06-28 Skyworks Solutions, Inc. Frequency divider circuit
CN102055466A (zh) * 2009-11-06 2011-05-11 联咏科技股份有限公司 多相位信号产生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814916B (zh) * 2010-01-11 2012-02-08 清华大学 一种锁相环
WO2015135490A1 (en) * 2014-03-12 2015-09-17 Mediatek Singapore Pte. Ltd. Divisor control circuit, fractional frequency division device, frequency synthesizer and frequency synthesis method

Also Published As

Publication number Publication date
US20170207788A1 (en) 2017-07-20
US10211837B2 (en) 2019-02-19
CN106982058A (zh) 2017-07-25
CN106982058B (zh) 2020-12-08
TW201725863A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
US8183902B2 (en) Methods and systems for digital pulse width modulator
US8106690B2 (en) Semiconductor integrated circuit device
US6542013B1 (en) Fractional divisors for multiple-phase PLL systems
JP5893026B2 (ja) 高速周波数分周器及びそれを用いる位相同期ループ
CN111399588B (zh) 时钟信号产生电路、驱动方法及电子设备
JPH07162278A (ja) クロック生成回路及びクロック間ディレイ生成回路
US20130049821A1 (en) Fractional frequency divider
US8664988B1 (en) Circuits and methods for clock generation using a flying-adder divider inside and optionally outside a phase locked loop
JP2014039262A (ja) 初期位相可変リング発振器
US9490777B2 (en) Programmable synchronous clock divider
JP2008172512A (ja) 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法
US6798266B1 (en) Universal clock generator using delay lock loop
JP4376611B2 (ja) 周波数変調回路
US20150091620A1 (en) Reducing current variation when switching clocks
TWI618358B (zh) 除頻器及其控制方法
US20040027181A1 (en) Clock multiplying PLL circuit
JP2006522527A (ja) 直交クロック分周器
JP2001177510A (ja) デジタル同期回路
US11437985B1 (en) Duty cycle correction circuit
JP2018186505A (ja) パルス幅変調信号周波数の生成
WO2020246092A1 (ja) 位相同期回路、電子装置、および、位相同期回路の制御方法
US10560053B2 (en) Digital fractional frequency divider
JP4181715B2 (ja) 周波数シンセサイザ
JP2009152886A (ja) クロック生成回路およびその使用方法
US11616502B2 (en) Phase interpolator and clock signal selector thereof