TWI618152B - 基板上三維結構之層的含氨電漿氮化 - Google Patents

基板上三維結構之層的含氨電漿氮化 Download PDF

Info

Publication number
TWI618152B
TWI618152B TW103107659A TW103107659A TWI618152B TW I618152 B TWI618152 B TW I618152B TW 103107659 A TW103107659 A TW 103107659A TW 103107659 A TW103107659 A TW 103107659A TW I618152 B TWI618152 B TW I618152B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
plasma
nitrogen
gas
Prior art date
Application number
TW103107659A
Other languages
English (en)
Other versions
TW201445641A (zh
Inventor
瓜立尼泰瑞莎克拉莫
劉煒
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201445641A publication Critical patent/TW201445641A/zh
Application granted granted Critical
Publication of TWI618152B publication Critical patent/TWI618152B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本文提供形成含氮層的方法和設備。在一些實施例中，方法包括把基板放到處理腔室的基板支撐件上，基板具有第一層設置於上；加熱基板達第一溫度；及使第一層暴露於RF電漿，RF電漿由包含氨(NH3)的製程氣體所形成，以將第一層轉化成含氮層，其中電漿具有小於約8eV的離子能量。

Description

基板上三維結構之層的含氨電漿氮化
本發明的實施例大體係關於半導體處理，且更特別係關於形成含氮層的方法。
諸如動態隨機存取記憶體(DRAM)、邏輯裝置等半導體裝置的縮放受限於閘極漏電流(Jg)。例如，當縮放閘極介電層的厚度時，通道與電晶體裝置的閘極間可能造成漏電，導致裝置失效。將氮併入閘極介電層，可減少閘極漏電流。例如，32奈米(nm)節點處的閘極介電層可包含氮氧化矽(SiON)，其中存有氮可減少裝置中的閘極漏電流。
通常，利用電漿氮化製程，將氮併入閘極介電層，電漿氮化製程可減少閘極漏電流，但會犧牲其他預定性質，例如平帶電壓(Vfb)、臨限電壓(Vt)和遷移率。例如，增加閘極介電層中的氮含量將不當提高Vt及過度降低遷移率。另外，在典型處理條件下，氧會自閘極介電層擴散，因而進一步降低裝置性能，例如降低閘極介電層的介電性質所致。
另外，氮化半導體晶圓上的介電層以用於半導體結構涉及利用電漿氮化或熱氮化，將氮添加至平面半導體結構。然使用諸如FinFET裝置等3維(3D)半導體結構需使氮化層盤繞3D半導體結構周圍，且併入3D半導體結構頂表面的氮量實質等於併入3D半導體結構側壁下方的氮量，此在此稱作共形性。共形性可計算成氮隨往3D半導體結構側壁下方的深度下降的百分比。
一形成氮化層的方法為使用氨(NH3)進行熱氮化。雖然使用氨(NH3)進行熱氮化可提供適當的共形性，但此製程無法於介電層頂表面提供預定氮分佈。另一形成氮化層的方法為使用由氮氣(N2)形成的離子進行感應耦合電漿氮化。雖然此方式可於介電膜內提供預定氮分佈，但所得共形性並不適當。儘管又一遠端電漿氮化方法可提供適當的共形性，但此製程需要超過約600℃至約1000℃的溫度，以致過度及不當增厚閘極堆疊中的氧化層。
因此，本發明提供形成含氮層的方法，且含氮層具有改善的共形性。
本文提供形成含氮層的方法和設備。在一些實施例中，方法包括把基板放到處理腔室的基板支撐件上，基板具有第一層設置於上；加熱基板達第一溫度；及使第一層暴露於射頻(RF)電漿，RF電漿由包含氨(NH3)的製程氣體所形成，以將第一層轉化成含氮層，其中電漿具有小於約8eV的離子能量。
在一些實施例中，形成含氮層的方法包括把基板放到處理腔室的基板支撐件上，基板具有第一層設置於上，其中第一層係3維結構；加熱基板達約250℃至約500℃的第一溫度；及使第一層暴露於RF電漿，RF電漿由包含氨(NH3)的製程氣體所形成，以將第一層轉化成含氮層，其中製程氣體按總氣體流量計為包含約0.5%至約99.5%的氨(NH3)，且剩餘部分為稀有氣體，其中電漿具有小於約8eV的離子能量。
以上概略摘要不擬限定本發明的範圍。本發明的其他和進一步實施例將描述於後。
102、104、106‧‧‧步驟
110‧‧‧方法
200‧‧‧半導體裝置
202‧‧‧基板
204‧‧‧第一層
206‧‧‧電漿
208‧‧‧含氮層
210‧‧‧頂表面
214‧‧‧側壁
300‧‧‧反應器
304‧‧‧功率分配器
310‧‧‧腔室
312‧‧‧天線
312A、312B‧‧‧線圈
314‧‧‧基板
316‧‧‧支撐件
317‧‧‧夾持裝置
318‧‧‧RF電源
319、324‧‧‧匹配網路
320‧‧‧天花板
321‧‧‧加熱器
322‧‧‧偏壓源
323‧‧‧燈具
325‧‧‧支腳
326‧‧‧入口
327‧‧‧離子-自由基屏蔽
329‧‧‧口孔
330‧‧‧腔壁
331‧‧‧平板
334‧‧‧電氣接地
336‧‧‧真空泵
338‧‧‧氣體面板
340‧‧‧控制器
342‧‧‧記憶體
344‧‧‧CPU
346‧‧‧支援電路
348‧‧‧氣源
349‧‧‧導管
350‧‧‧氣態混合物
355‧‧‧電漿
362‧‧‧節流閥
378、380‧‧‧處理容積
402、404‧‧‧區域
406‧‧‧接地網格
408‧‧‧伸縮管
410‧‧‧運動組件
412‧‧‧電源
416‧‧‧表面
為讓本發明的上述概要特徵更明顯易懂，可配合參考實施例說明，部分實施例乃圖示在附圖。然應注意所附圖式僅說明本發明典型實施例，故不宜視為限定本發明範圍，因為本發明可接納其他等效實施例。
第1圖係圖示根據本發明一些實施例，形成含氮層的方法流程圖。
第2A圖至第2C圖圖示根據本發明一些實施例，製造閘極介電層的階段。
第3圖圖示根據本發明一些實施例，適用的電漿氮化反應器。
第4圖圖示根據本發明一些實施例，適合用於電漿氮化反應器的基板支撐件。
為助於理解，盡可能以相同的元件符號代表各圖中共同的相仿元件。為簡化說明，圖式並未按比例繪製。應理 解某一實施例的元件和特徵結構當可有利地併入其他實施例，在此不再贅述。
本文提供形成含氮層的方法和設備。本發明的方法和設備有利於如藉由協助提高氮含量而改善目標層(例如第一層)的氮化，及改善目標層與另一裝置層(例如多晶矽閘極)間界面的氧持留性。本發明的方法和設備亦有利於改善氮化介電膜於3D半導體結構頂上的共形性。
第1圖圖示根據本發明一些實施例，用於形成含氮層的方法110。通常，方法110包括提供包括基板的部分製造半導體結構，基板具有第一層設置於上。半導體結構可為部分製造半導體結構，例如邏輯、DRAM或快閃記憶裝置。由此製程形成的含氮層可為一或更多閘極介電層、穿隧氧化層、間隔物層或受益於氮化而如降低接面漏電流、閘極漏電流等的半導體結構的任何適合層。
方法110將就第2A圖至第2D圖所示部分製造半導體結構描述，第2A圖至第2D圖分別圖示製造半導體結構的階段，半導體結構包括第一層形成於基板上。方法110可在任何適合提供所述低能電漿的電漿反應器中進行，例如配置以提供感應耦合或遠端電漿等的反應器。適合配合本發明方法使用的電漿反應器實施例將參照第3圖描述於後。電漿反應器可單獨使用，或更常為像整合半導體基板處理系統或叢集工具的處理模組一樣使用，例如取自位於美國加州聖克拉拉的應用材料公司(Applied Materials,Inc.)的CENTURA® DPN閘極堆疊整合半導體晶圓處理系統。亦可使用其他工具，包括取自其他製造商者。
方法110始於步驟102：提供基板202，其中如第2A圖所示，基板202具有待氮化第一層204設置於上。基板202和第一層204可為完全或部分製造半導體裝置200的一部分。第一層204可為3維或3D結構、或3D結構的一部分。在此，相較於傳統2D平面電晶體主要係在閘極底下構成導電通道，3維(或3D)結構係指電晶體於垂直結構三側構成導電通道的半導體結構。基板202可具各種尺寸，例如直徑200毫米(mm)或300mm的晶圓和矩形或方形面板。基板202可包含材料，例如結晶矽(例如Si<100>或Si<111>)、氧化矽、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓、圖案化或未圖案化的絕緣層上矽晶(SOI)、碳摻雜的氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石等。
半導體裝置200可完全或部分形成在基板202上，並至少包括待氮化第一層204。半導體裝置200(完成時)例如為場效電晶體(FET)、動態隨機存取記憶體(DRAM)、快閃記憶裝置、3D FinFET裝置等。第一層204例如可做為電晶體裝置的閘極介電層、快閃記憶裝置的穿隧氧化層、閘極結構頂上的間隔物層、快閃記憶裝置的多晶矽間介電層(IPD)等。第一層204可依據採用第一層204的特定應用而具任何適合厚度。例如，第一層204的厚度可為約0.5奈米(nm)至約10nm。第一層204可包含氧化層，例如氧化矽(SiO2)、 氧化鉿(HfO2)、矽酸鉿(HfSiOx)或任何適用半導體裝置且需氮化的氧化層。例如，在一些實施例中，氧化層可為原生氧化層，或可以任何適合的氧化製程形成，包括下述氧化製程。第一層204不必限於氧化層，其他適合層亦得受益於本文所述發明方法。例如，第一層204的其他適合實施例可包括其他適合的半導體材料，例如矽(Si)、鍺(Ge)、矽鍺(SiGe)、碳化矽(SiC)、III-V族化合物、或金屬、金屬氮化物或金屬氧化物，例如鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)、氧化鈦(TiO2)或氧化鋁(Al2O3)等。第一層204亦可為層堆疊，例如SiO2第一子層與HfO2第二子層、或SiO2第一子層與HfSiOx第二子層等。
接著，在步驟104中，在氮化之前及期間，加熱基板202。加熱基板202有助於提供較多氮含量至第一層204內，及改善裝置性質。例如，加熱基板202達至少約250℃或至少約350℃的溫度有助於增加第一層204中的氮含量(例如約5至約35的原子百分比含量)。在一些實施例中，可加熱基板達約250℃至約550℃，或在一些實施例中為約350℃至約450℃。在一些實施例中，可加熱基板達約400℃。實際最高基板溫度可視硬體限制及/或待處理基板的熱預算而定。
在第一層204係氧化層的實施例中，提高溫度有利於自層析出較少的氧(例如少於約20%)，進而減少氧聚集在第一層204與基板202的界面。在一些實施例中，基板202經加熱達約250℃至約550℃。在一些實施例中，第一層204係氧化層，基板202可經加熱達約300℃至約550℃、或約350 ℃至約500℃。
在一些實施例中，基板202位於反應器中，以最大化往基板的熱傳，例如基板202與基板支撐件間的熱傳，在方法110期間，基板支撐件供基板202放置於上。如此，基板202可利用夾持裝置，例如靜電夾盤(ESC)、真空夾盤或其他適合裝置，固定於基板支撐件。夾持基板202有利於在即便低壓(製程壓力區)下也可重現熱傳，例如在約4毫托耳至約1托耳下、或在約10至約80毫托耳下、在約10至約40毫托耳下、或在約10至約20毫托耳下。視情況而定，在靜電夾盤設置以固定基板202的實施例中，可在基板202上方形成第二電漿，以助於在夾持基板時，穩定基板溫度。例如，第二電漿可由包括至少一氬(Ar)、氦(He)、氪(Kr)、氙(Xe)等非反應氣體所形成，以預熱基板202，如此在將基板202夾持至基板支撐件及熄滅電漿後，基板202便不會經歷溫度急劇變化，致使製程變異及/或晶圓破損。在此，非反應氣體包括實質不與基板反應(例如實質不沉積於上或蝕刻基板)的氣體。
可以任何適合的加熱機制加熱基板202，加熱機制能提高及使基板溫度維持在約250℃或以上，或在一些實施例中為約350℃或以上。適合的加熱機制包括電阻加熱、輻射加熱等。例如，如以下反應器300的實施例所述，一或更多電阻加熱器可設於基板支撐件，以提供基板202熱量。或者，基板可由如設在基板202上方及/或下方的一或更多燈具或其他能源加熱。
在一加熱方式中，加熱元件埋設在靜電夾盤，以由靜電夾盤直接加熱基板。此方式有數個優點：(1)在整個製程期間，只要夾持基板，基板即可維持在恆定溫度，即便製程壓力低至4毫托耳亦然；(2)由於製程期間嚴格控制基板溫度，故可重現各基板的處理結果(氮劑量與氮併入質量百分比(N%))；及(3)藉由仔細設計靜電夾盤的加熱元件中的加熱均勻性圖案，或提供具個別控制的多區加熱元件，可改變(例如補償)基板內氮化均勻性圖案。
在使用靜電夾盤加熱器的情況下，因夾持/加熱製程本質所致，基板溫度將上升得很快，例如高達約30℃/秒。在如此高的加熱速率下，可能無法以相同速率加熱晶圓的每個部分，故某些點的基板內溫差可能會達到極值(例如>75℃)，導致基板(例如半導體晶圓)破裂。為避免破損，可在基板夾持前，施行預熱步驟。預熱步驟可包括按約400sccm至約4公升/分鐘的速率、在約1-10托耳的壓力(例如約8托耳)下，流入非反應氣體，例如氮氣(N2)或氦氣(He)等，計約20至約60秒或以上(例如約50秒)，同時使靜電夾盤加熱器維持在預定溫度(例如約400℃)，且基板置於靜電夾盤的表面、但未遭夾持。預熱步驟有助於在夾持前，讓基板溫度接近靜電夾盤溫度(例如達基板目標溫度的約150℃以內)，從而降低夾持基板時，對基板的潛在熱衝擊。在一些實施例中，當低接觸靜電夾盤(例如接觸面積高達約5%的靜電夾盤)用於支撐基板時，背側氣體可用於預熱晶圓。在一些實施例中，可在傳送到處理腔室前，例如利用接觸或非接 觸(例如燈具)方法來預熱基板。
視情況而定，可在氮化第一層204前，預調理處理腔室，以減少處理容積中的殘餘氧含量。例如，出自如水汽、水(H2O)等的殘餘氧含量會造成基板202或第一層204不當寄生氧化。為避免此發生，可用由預調理氣體所形成的預調理電漿預調理處理腔室的內部(包括蓋子、側壁和基座或夾盤)。預調理氣體例如可包括氮氣(N2)、氨(NH3)、或氨(NH3)與鈍氣(例如氬(Ar))、或任何適於減少水汽含量及陳化(season)腔室內部的氣體及/或氣體組合物。在一些實施例中，預調理氣體由或實質由氮氣(N2)或氨(NH3)、或氨(NH3)與鈍氣(例如氬(Ar))組成。在一些實施例中，可在夾持(例如將基板固定於夾盤)之前或期間，進行預調理。在一些實施例中，可在加熱基板之前或在氮化第一層204之前，進行預調理。
接著，在步驟106中，使第一層204暴露於由製程氣體所形成的射頻(RF)電漿，製程氣體包含或由或實質由氨(NH3)組成。在一些實施例中，使第一層204暴露於RF電漿，同時使處理腔室維持在約5毫托耳至約500毫托耳、或約10毫托耳至約80毫托耳、或約10毫托耳至約40毫托耳、或約10毫托耳至約20毫托耳的壓力下，以形成含氮層208，此如第2C圖所示。例如，在一些實施例中，製程氣體可為純氨(NH3)或氨(NH3)與稀有氣體混合物。稀有氣體例如為氬(Ar)。在一些實施例中，製程氣體包含氨(NH3)與氬(Ar)。在一些實施例中，製程氣體僅由氨與氬組成。 在一些實施例中，製程氣體主要包含或實質由氨與氬組成。
在一些實施例中，可按約100sccm至約1000sccm或約400sccm的總氣體流量供應製程氣體，然可視應用和處理腔室構造而採用其他流率。在一些實施例中，製程氣體包含約10%-100%的NH3(例如，NH3流量為約10-1000sccm)，剩餘部分本質上為稀有氣體，例如氬(Ar)(例如，稀有氣體百分比為約0%至約90%)。在一些實施例中，製程氣體包含約0.5%-99%的NH3(例如，NH3流量為約0.5-990sccm)，剩餘部分本質上為稀有氣體，例如氬(Ar)(例如，稀有氣體百分比為約1%至約99.5%)。在一些實施例中，製程氣體為約1.5%-50%的NH3(例如，NH3流量為約15-500sccm)，剩餘部分本質上為稀有氣體，例如氬(Ar)(例如，鈍氣百分比為約50%至約98.5%)。在一些實施例中，製程氣體包含約10%-99%的稀有氣體(例如，稀有氣體流量為約100-990sccm)。在一些實施例中，製程氣體包含約80%-99%的稀有氣體(例如，稀有氣體流量為約800-990sccm)。
製程氣體可引入電漿反應器，例如電漿反應器300，及用於形成電漿206。在一些實施例中，電漿密度為約1010至約1012個離子/立方公分。可利用RF源功率形成電漿206。在一些實施例中，形成電漿206的離子能量小於8電子伏特(eV)。在一些實施例中，形成電漿206的離子能量小於4eV。在一些實施例中，形成電漿206的離子能量為約1eV至約4eV。在一些實施例中，RF源功率能產生高達約2500瓦或以上。可以任何適合的RF頻率提供RF源功率。例如，在 一些實施例中，可以約2至約60兆赫(MHz)的頻率提供RF源功率，例如13.56MHz。
可在高達約1000瓦的有效功率下，脈衝或連續施加電漿206。例如，可在高達約400瓦下，連續施加電漿206，計約10至約400秒或約100秒的時間。可調整時間(例如縮短)，以限制對半導體裝置200的破壞。或者，可以約4千赫(kHz)至約15kHz的脈衝頻率脈衝產生電漿206。脈衝電漿在高達2500瓦的峰值功率下可具約2%至約30%的工作循環，其中可調整工作循環及/或RF源功率，以限制對半導體裝置200的破壞。在一些實施例中，可在高達2000瓦的峰值功率下，以高達20%的工作循環脈衝產生電漿206。在一些實施例中，可在高達2000瓦的峰值功率下，以約5%至約10%的工作循環脈衝產生電漿206。
本發明發現在具低離子能量(例如離子能量小於8eV)且由NH*自由基所構成的電漿206中使用實質由氨(NH3)或稀釋於稀有氣體的氨(NH3)所組成的製程氣體有利於更共形地氮化第一層204，例如氧化鉿(HfO2)層，使併入含氮層208的頂表面210的氮量實質等於併入含氮層208的側壁214下方的氮量。
在形成低離子能量電漿206中，無論使用純的或稀釋於如氬的氨氣(NH3)均優於典型的氮化製程，因為氨(NH3)形成電漿206中的NH自由基不會受到橫越電漿鞘的場域影響。如此，NH自由基將在無任何偏好方向的情況下抵達基板202，並與任一定向的基板表面反應，例如第一層204的頂表 面210和側壁214，以共形氮化第一層204，又不會不當增厚第一層204。
在一些實施例中，基板202的露出表面至少部分覆蓋上犧牲層(未圖示)，例如遮罩層，以免暴露於電漿206(例如限制電漿暴露於基板202及/或第一層204的預定部分)。在一些實施例中，第一層204暴露於電漿206期間，電漿反應器內的壓力可高達約80毫托耳、約10毫托耳至約80毫托耳、約10毫托耳至約40毫托耳、或約10毫托耳至約30毫托耳。
上述因第一層204暴露於電漿206而形成的含氮層208例如可做為電晶體裝置的閘極介電層、快閃記憶裝置的穿隧氧化層、閘極結構頂上的間隔物層、快閃記憶裝置的多晶矽間介電層(IPD)等。含氮層208的厚度可為約0.3nm至約10nm。含氮層208可具有約3原子%至約25原子%的氮含量。含氮層208可包含氮氧化層，例如氧化矽(SiON)、氧氮化鉿(HfON)、氮化矽酸鉿(HfSiON)或任何適用半導體裝置且需氮化的氮氧化層。含氮層208不必限於氮氧化層，其他適合層亦得受益於本文所述發明方法。例如，在其他適合實施例中，含氮層208可包括或以SiCN或其他含矽(Si)化合物、含金屬化合物取代，例如氧化鈦或氮化鈦、氧化鉭或氮化鉭、氧化鋁或氮化鋁等。
形成含氮層208後，方法110大致結束，即可進行附加處理步驟(未圖示)，以完成製造半導體裝置200及/或基板202上的其他裝置(未圖示)。
本發明所述方法(例如方法110)可在電漿反應器中進行。例如，第3圖圖示適於實行本發明所述實施例的電漿反應器300的示意圖。反應器300可單獨使用，或更常為像整合半導體基板處理系統或叢集工具的處理模組一樣使用，例如取自位於美國加州聖克拉拉的應用材料公司的CENTURA® DPN閘極堆疊整合半導體晶圓處理系統。
反應器300包括處理腔室310和控制器340，處理腔室具有基板支撐件316設在導電主體(腔壁)330內。在一些實施例中，基板支撐件(陰極)316經由第一匹配網路324耦接至偏壓電源322。偏壓源322通常係以約13.56MHz的頻率產生高達500W的源，偏壓源能產生連續或脈衝功率。在其他實施例中，源322可為直流(DC)或脈衝式DC源。在一些實施例中，並無提供偏壓功率。
在一些實施例中，處理腔室310包括襯套(未圖示)，以於處理腔室310的內面加襯。在一些實施例中，襯套例如由冷卻劑流道冷卻，冷卻劑流道設在襯套內供冷卻劑流貫。在一些實施例中，處理腔室310(和處理期間暴露於電漿的其他部件)塗覆上抗電漿材料。例如，在一些實施例中，處理腔室310可塗覆上抗電漿攻擊的材料。在一些實施例中，塗層可包含石英或陶瓷材料，例如氧化釔(Y2O3)系陶瓷組成、氧化鋁等。根據本發明實施例，有利於在所述處理期間減少氫自由基攻擊腔室部件，同時有助於維持氮化速率。
腔室310可裝配實質平面的介電天花板320。腔室310的其他修改例可具有其他類型的天花板，例如圓頂形或其 他形狀的天花板。至少一感應線圈天線312設在天花板320上方(如第3圖所示為雙共軸天線312，包括外部線圈312A和內部線圈312B)。各天線312經由第二匹配網路319耦接至RF電源318。RF源318通常能以2MHz至13.56MHz的可調頻率產生高達約5000W，並可產生連續或脈衝電漿。通常，腔壁330可耦接至電氣接地334。
在一些實施例中，功率分配器304設在襯套而耦接外部線圈312A和內部線圈312B與RF電源318。功率分配器304可用於控制提供至各天線線圈的RF功率量(進而協助控制對應內部與外部線圈區域的電漿特性)。雙線圈天線構造有利於改善如上述方法110中，對各區域內(例如至第一層204)的氮劑量控制。
視情況而定，任一及/或二天線312可相對天花板320傾斜及/或上升/下降。改變天線312的位置及/或角度例如可用於改變處理腔室內形成電漿的特性，例如均勻性。
另外，視情況而定，電漿屏蔽/過濾器可設在基板支撐件上方，以改善如上述方法110中，對如第一層204的氮化控制。電漿屏蔽/過濾器可包含材料，例如石英，並可接地至腔室310，以移除處理腔室內形成電漿中的離子物種。例如，離子-自由基屏蔽327可設在腔室310內的基板支撐件316上方。離子-自由基屏蔽327與腔壁330和基板支撐件316電氣隔離，且通常包含實質平坦的平板331，平板具有複數個口孔329。在第3圖所示實施例中，離子-自由基屏蔽327由複數個支腳325支撐在腔室310內的基座上方。口孔329於離 子-自由基屏蔽327的表面定義預定開放面積，以控制從在處理腔室310的上處理容積378形成的電漿通往位於離子-自由基屏蔽327與基板314間的下處理容積380的離子量。開放面積越大，通過離子-自由基屏蔽327的離子越多。故口孔329的尺寸與分佈和平板331的厚度將控制容積380中的離子密度。是以屏蔽327係離子過濾器。受益於本發明的適合屏蔽一例描述於Kumar等人於西元2004年6月30日申請、名稱為「用於光罩電漿蝕刻的方法和設備(METHOD AND APPARATUS FOR PHOTOMASK PLASMA ETCHING)」的美國專利申請案第10/882,084號。藉由改變晶圓表面附近的離子密度，可控制離子/自由基比率，進而可控制氮化分佈。
在一些實施例中，基板支撐件316包括夾持裝置317，以於處理時將基板314固定於支撐基座。例如，夾持裝置317可包括靜電夾盤或真空夾盤。夾持裝置317有助於改善基板314與一或更多電阻加熱器321間的熱傳，電阻加熱器設於基板支撐件316。如所述，一或更多電阻加熱器321可設於基板支撐件316且大致在基板314的位置下方，及配置成多個區域，以助於控制加熱基板314。在一些實施例中，基板支撐件316包括靜電夾盤，並亦包括一或更多電阻加熱器設在靜電夾盤內或底下。在一些實施例中，基板支撐件316不包括靜電夾盤，但具有一或更多電阻加熱器設置鄰接基板支撐件的支撐表面。在此實施例中，具電阻加熱器的基板支撐件具有如氮化鋁表面塗層(例如，基板支撐件可由氮化鋁製成或具有氮化鋁外部塗層等)。
在一些實施例中，如第4圖所示，基板支撐件316不具靜電夾盤，但包括電阻加熱器。第4圖所示基板支撐件316包括電阻加熱器321，電阻加熱器配置以調節基板314的溫度。加熱器321可包括一或更多區域(第4圖所示外部區域402和內部區域404)。加熱器321耦接至電源412，且能使基板314維持在高達約500℃的溫度。在一些實施例中，接地網格406置於一或更多加熱器321與基板支撐件316的上表面416之間，以免基板314黏貼到基板支撐件316的表面416。上述惰性塗層亦可塗鋪於基板支撐件316的表面416。
在使用具有加熱器的靜電夾盤的情況下，據證氮劑量和N%(例如併入第一層204以形成含氮層208的氮質量百分比)與電漿製程期間的晶圓溫度成正比。故為控制及/或調整氮劑量和晶圓上的N%均勻性，可採行兩種方式：(1)以預先設計的功率密度圖案，就加熱元件加熱固定區域，使晶圓的溫度均勻性圖案得補償電漿均勻性圖案；或(2)以可調電源，就不同加熱區域(通常係中心與邊緣雙區域，但也可採用更多區域)調整加熱多個區域，藉以調整晶圓溫度均勻性而補償電漿均勻性圖案。在任一方式中，溫度可用作旋鈕，以達到改善晶圓內氮化均勻性的目的及/或於基板中提供預定氮劑量圖案。在一些實施例中，氮劑量圖案係實質均勻(例如約1%以內)。
運動組件410可設置以控制基板支撐件316的高度，從而控制處理期間基板314的高度。運動組件410由彈性伸縮管408密接腔室主體330。或者或此外，運動組件410 可配置以轉動基板支撐件316。
回溯第3圖，或者或此外，一或更多輻射源(例如燈具323)可設置以加熱基板314。燈具323可配置成類似用於快速熱處理腔室的輻射燈具。亦可採用其他加熱方法或設計，包括從上方加熱基板。
藉由穩定基板支撐件316的溫度，可控制基板314的溫度。出自氣源348的熱傳氣體經由氣體導管提供至基板314背面構成的流道和支撐表面及/或夾持裝置317中的溝槽(未圖示)。熱傳氣體用於促進基板支撐件316與基板314間的熱傳。處理時，基板支撐件316可由一或更多電阻加熱器321加熱達穩態溫度，接著熱傳氣體協助均勻加熱基板314。利用此熱控制，可使基板314維持在約0℃至約550℃的溫度。
在一些實施例中，基板支撐件316例如具有低熱質量，以防止熱衝擊基板晶粒而快速冷卻。例如，基板支撐件316可配置成無散熱器或冷卻板與之耦接，以限制自基板支撐件316散熱的速率。
在典型操作期間，基板314(例如基板202)可放在基板支撐件316上，製程氣體則經由入口326從氣體面板338供應，入口設在天花板320且置於基板314的中心上方。在一些實施例中，氣體面板338配置以供應製程氣體，例如氨(NH3)或氫氣(H2)。製程氣體可結合附加氣體，例如氮氣(N2)、氦(He)或氬(Ar)，及經由入口326流入腔室310。入口326例如包括折流板或類似氣體入口設備，以使製程氣 體垂直朝向基板314提供及徑向往前到處理腔室310內。經由入口326進入處理腔室310後，製程氣體即形成氣態混合物350。從RF源318施加功率至天線312，以在腔室310中將氣態混合物350點燃成電漿355。視情況而定，亦可從偏壓源322提供功率至基板支撐件316。利用節流閥362和真空泵336，控制腔室310內部的壓力。利用貫穿腔壁330的含液體導管(未圖示)，控制腔壁330的溫度。
控制器340包含中央處理單元(CPU)344、記憶體342和CPU 344用支援電路346，並且協助控制氮化處理腔室310的部件和如本文所述氮化製程。控制器340可為任一類型的通用電腦處理器，通用電腦處理器可用於工業設定來控制各種腔室和子處理器。CPU 344的記憶體或電腦可讀取媒體342可為一或更多容易取得的記憶體，例如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟或任何其他類型的本端或遠端數位儲存器。支援電路346耦接至CPU 344，以藉由習知方式支援處理器。該等電路包括快取記憶體儲存器、電源、時脈電路、輸入/輸出電路和子系統等。本發明方法可儲存於記憶體342當作軟體常式，及以上述方式執行或引動。軟體常式亦可由第二CPU(未圖示)儲存及/或執行，第二CPU遠離CPU 344控制的硬體。
故本文提供形成含氮層的方法和設備。本發明的方法和設備有利於藉由協助提高氮含量及減少層增厚而改善目標層(例如第一層)的氮化，及改善目標層與另一裝置層(例如多晶矽閘極)間界面的氧持留性。
雖然以上係針對本發明實施例說明，但在不脫離本發明基本範圍的情況下，當可策劃本發明的其他和進一步實施例。

Claims (12)

  1. 一種形成一含氮層的方法，該方法包含以下步驟：把一基板放到一處理腔室的一基板支撐件上，該基板具有一第一層設置於上，其中該第一層係一3維結構；加熱該基板達約250℃至約500℃的一第一溫度；及使該第一層暴露於一RF電漿，該RF電漿由包含氨(NH3)的一製程氣體所形成，以將該第一層轉化成該含氮層，其中該製程氣體按總氣體流量計為包含約0.5%至約99.5%的氨(NH3)，且剩餘部分為一稀有氣體(noble gas)，以及其中該RF電漿具有小於約8eV的一離子能量，以及其中併入該含氮層的一頂表面的氮量實質等於併入該含氮層的一側壁下方的氮量。
  2. 如請求項1所述之方法，其中該RF電漿具有小於約4eV的一離子能量。
  3. 如請求項1所述之方法，其中該稀有氣體係氬。
  4. 如請求項1所述之方法，其中該氨(NH3)的流量為約15sccm至約500sccm。
  5. 如請求項1所述之方法，進一步包含以下步驟：使該第一層暴露於該RF電漿，同時使該處理腔室維持在約5毫托耳至約500毫托耳的一壓力。
  6. 如請求項1所述之方法，進一步包含以下步驟：利用一脈衝式RF電源，形成該RF電漿，該脈衝式RF電源具有約13.56MHz的一頻率。
  7. 如請求項6所述之方法，其中該脈衝式RF電源供應高達2000瓦的一功率，且在高達30%的一工作循環下供電。
  8. 如請求項6所述之方法，其中該脈衝式RF電源係在約5%至約10%的一工作循環下供電。
  9. 如請求項1所述之方法，其中該第一層包含一半導體材料、一金屬或一金屬氧化物。
  10. 如請求項9所述之方法，其中該第一層係矽(Si)、鍺(Ge)、矽鍺(SiGe)或一III-V族化合物。
  11. 如請求項9所述之方法，其中該第一層係鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)或氮化鉭(TaN)。
  12. 如請求項9所述之方法，其中該第一層係二氧化鈦(TiO2)或氧化鋁(Al2O3)。
TW103107659A 2013-03-15 2014-03-06 基板上三維結構之層的含氨電漿氮化 TWI618152B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361790444P 2013-03-15 2013-03-15
US61/790,444 2013-03-15
US14/195,273 2014-03-03
US14/195,273 US9177787B2 (en) 2013-03-15 2014-03-03 NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate

Publications (2)

Publication Number Publication Date
TW201445641A TW201445641A (zh) 2014-12-01
TWI618152B true TWI618152B (zh) 2018-03-11

Family

ID=51529015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107659A TWI618152B (zh) 2013-03-15 2014-03-06 基板上三維結構之層的含氨電漿氮化

Country Status (6)

Country Link
US (1) US9177787B2 (zh)
JP (2) JP6749834B2 (zh)
KR (1) KR102244381B1 (zh)
CN (1) CN105009259B (zh)
TW (1) TWI618152B (zh)
WO (1) WO2014149656A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355820B2 (en) 2013-09-12 2016-05-31 Applied Materials, Inc. Methods for removing carbon containing films
US9312145B2 (en) * 2014-03-07 2016-04-12 Globalfoundries Inc. Conformal nitridation of one or more fin-type transistor layers
WO2016104292A1 (ja) * 2014-12-25 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
WO2017100136A1 (en) * 2015-12-07 2017-06-15 Applied Materials, Inc. Method and apparatus for clamping and declamping substrates using electrostatic chucks
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10971357B2 (en) 2018-10-04 2021-04-06 Applied Materials, Inc. Thin film treatment process
CN111326470A (zh) * 2018-12-17 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电夹盘及半导体设备
WO2021150625A1 (en) 2020-01-23 2021-07-29 Applied Materials, Inc. Method of cleaning a structure and method of depositiing a capping layer in a structure
CN116031141A (zh) * 2022-12-25 2023-04-28 北京屹唐半导体科技股份有限公司 工件处理方法、工件处理设备及半导体器件
CN115863151B (zh) * 2022-12-25 2023-10-27 北京屹唐半导体科技股份有限公司 工件处理方法、工件处理设备及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110017127A1 (en) * 2007-08-17 2011-01-27 Epispeed Sa Apparatus and method for producing epitaxial layers
US20130012032A1 (en) * 2011-07-05 2013-01-10 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer on a substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
EP1512165A2 (en) * 2002-06-12 2005-03-09 Applied Materials, Inc. Plasma apparatus and method for processing a substrate
JP2004335980A (ja) 2003-05-12 2004-11-25 Sumitomo Electric Ind Ltd シリコン窒化膜を形成する方法及び半導体装置の製造方法
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
CN100461341C (zh) * 2003-05-28 2009-02-11 应用材料有限公司 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
JP2005150637A (ja) 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置
CN101156234B (zh) * 2005-03-31 2012-01-25 东京毅力科创株式会社 基板的氮化处理方法和绝缘膜的形成方法
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
CN101194345B (zh) * 2005-06-08 2010-05-19 国立大学法人东北大学 等离子体氮化处理方法和处理装置、半导体装置制造方法
WO2007034871A1 (ja) * 2005-09-22 2007-03-29 Tokyo Electron Limited 選択的プラズマ処理方法
KR101117450B1 (ko) * 2006-03-09 2012-03-13 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
JPWO2008081724A1 (ja) * 2006-12-28 2010-04-30 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
US8481433B2 (en) 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US20110001169A1 (en) * 2009-07-01 2011-01-06 International Business Machines Corporation Forming uniform silicide on 3d structures
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
US8962454B2 (en) 2010-11-04 2015-02-24 Tokyo Electron Limited Method of depositing dielectric films using microwave plasma

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110017127A1 (en) * 2007-08-17 2011-01-27 Epispeed Sa Apparatus and method for producing epitaxial layers
US20130012032A1 (en) * 2011-07-05 2013-01-10 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer on a substrate

Also Published As

Publication number Publication date
JP6749834B2 (ja) 2020-09-02
WO2014149656A1 (en) 2014-09-25
US20140273517A1 (en) 2014-09-18
TW201445641A (zh) 2014-12-01
CN105009259A (zh) 2015-10-28
KR102244381B1 (ko) 2021-04-26
JP2016512395A (ja) 2016-04-25
KR20150132529A (ko) 2015-11-25
CN105009259B (zh) 2018-11-16
US9177787B2 (en) 2015-11-03
JP2019125798A (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
US9054048B2 (en) NH3 containing plasma nitridation of a layer on a substrate
TWI618152B (zh) 基板上三維結構之層的含氨電漿氮化
US8546273B2 (en) Methods and apparatus for forming nitrogen-containing layers
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
US7655574B2 (en) Method of modifying insulating film
TWI557799B (zh) 用於半導體裝置之氧化的方法
TWI587389B (zh) 基板處理方法
KR102419980B1 (ko) 금속 실리사이드 배선 나노와이어 구조를 형성하기 위한 방법들
WO2016111833A1 (en) Direct deposition of nickel silicide nanowire
US20100267247A1 (en) Dual Frequency Low Temperature Oxidation of a Semiconductor Device
JP2016512395A5 (zh)
US20150140834A1 (en) al2o3 surface nucleation preparation with remote oxygen plasma
TW201724500A (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
US9355820B2 (en) Methods for removing carbon containing films