TWI615920B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI615920B
TWI615920B TW105129331A TW105129331A TWI615920B TW I615920 B TWI615920 B TW I615920B TW 105129331 A TW105129331 A TW 105129331A TW 105129331 A TW105129331 A TW 105129331A TW I615920 B TWI615920 B TW I615920B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
crystalline oxide
forming
Prior art date
Application number
TW105129331A
Other languages
English (en)
Other versions
TW201714251A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201714251A publication Critical patent/TW201714251A/zh
Application granted granted Critical
Publication of TWI615920B publication Critical patent/TWI615920B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

包括氧化物半導體的半導體裝置的電特性因被可見光或紫外光輻照而改變。鑒於上述問題，一個目標在於提供包括氧化物半導體薄膜的半導體裝置，其具有穩定的電特性和高可靠性。在氧化物絕緣層上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體層且通過熱處理使其結晶，以形成第一結晶氧化物半導體層。在其上形成厚度比該第一結晶氧化物半導體層大的第二結晶氧化物半導體層。

Description

半導體裝置及其製造方法
本發明的實施例係關於包括氧化物半導體的半導體裝置及其製造方法。
在本說明書中，半導體裝置通常是指可通過利用半導體特性起作用的裝置，且光電裝置、半導體電路和電子設備全為半導體裝置。
近些年，使用在具有絕緣表面的基板上形成的半導體薄膜(厚度為約幾十奈米至幾百奈米)形成薄膜電晶體(TFTs)的技術引起人們的關注。薄膜電晶體應用於諸如ICs或電光裝置的廣範圍的電子裝置，且尤其大大推動了可用作圖像顯示裝置的開關元件的薄膜電晶體的迅速發展。各種金屬氧化物用於多種應用。
某些金屬氧化物具有半導體特性。具有半導體特性的這類金屬氧化物的實例有氧化鎢、氧化錫、氧化銦、氧化鋅等。已知通道形成區使用具有半導體特性的這類金屬氧化物形成的薄膜電晶體(專利文獻1和2)。
[文獻]
[專利文獻1]日本公佈的專利申請2007-123861號
[專利文獻2]日本公佈的專利申請2007-096055號
當在製造裝置的過程中，形成電子供體的氫氣或水進入氧化物半導體時，可以改變氧化物半導體的導電率。這一現象成為使用氧化物半導體的電晶體的電特性的變化因素。
此外，使用氧化物半導體的半導體裝置的電特性因被可見光或紫外光輻照而改變。
鑒於上述問題，一個目標在於提供包括氧化物半導體薄膜的半導體裝置，其具有穩定的電特性和高可靠性。
此外，另一目標在於提供半導體裝置的製造方法，其能夠通過使用諸如玻璃基板的大型基板大規模生產高度可靠的半導體裝置。
所公開的本發明的一個實施例為半導體裝置，其包括厚度大於或等於1nm且小於或等於10nm的提供在氧化物絕緣層上的第一結晶氧化物半導體層；和厚度比該第一結晶氧化物半導體層大的提供在該第一結晶氧化物半導體層上第二結晶氧化物半導體層。應注意到，第一結晶氧化物半導體層或第二結晶氧化物半導體層包含至少含有Zn的材料且具有c-軸取向(c-axis alignment)。最好第一結晶氧 化物半導體層或第二結晶氧化物半導體層包含至少含有Zn和In的材料。利用上述結構，提供具有穩定的電特性的高度可靠的半導體裝置。
在第一結晶氧化物半導體層的形成中，通過濺射方法進行沈積，其中基板溫度高於或等於200℃且低於或等於400℃，且在沈積之後，(在高於或等於400℃且低於或等於750℃的溫度下)進行第一熱處理。根據沈積時的基板溫度或第一熱處理的溫度，沈積和第一熱處理導致起始於薄膜表面的結晶且晶體從薄膜表面朝向薄膜內部生長；因此得到c-軸取向的晶體。通過第一熱處理，大量鋅和氧聚集到薄膜表面，且在最外層表面上形成包含鋅和氧且具有六方形上平面(其平面示意圖示於圖23A中)的一層或多層石墨烯型二維晶體；在最外層表面上的晶體層在厚度方向上生長以形成層堆疊。在圖23A中，白色圓形指示鋅原子，且黑色環形指示氧原子。通過提高熱處理的溫度，晶體生長從表面向內部且進一步從內部向底部進行。此外，圖23B示意地顯示由六層二維晶體形成的堆疊層作為二維晶體已在其中生長的堆疊層的實例。
通過第一熱處理，在氧化物絕緣層中的氧擴散到氧化物絕緣層與第一結晶氧化物半導體層之間的介面或該介面附近(在該介面±5nm範圍內)，由此減少第一結晶氧化物半導體層中的氧空位。因此，最好含有大量氧，其至少超過用作基礎絕緣層的氧化物絕緣層(的塊體in a bulk of)中或在第一結晶氧化物半導體層與氧化物絕緣層之間的介面 處的化學計量。
在第二結晶氧化物半導體層的形成中，通過濺射方法進行沈積，其中基板溫度高於或等於200℃且低於或等於400℃。通過將沈積中的基板溫度設定為高於或等於200℃且低於或等於400℃，可將前體佈置在形成在第一結晶氧化物半導體層的表面上且與第一結晶氧化物半導體層的表面接觸的氧化物半導體層中，且可以獲得所謂的有序性。隨後，最好在沈積之後在高於或等於400℃且低於或等於750℃的溫度下進行第二熱處理。第二熱處理在氮氣氛、氧氣氛或氬氣和氧氣的混合氣氛中進行，由此第二結晶氧化物半導體層的密度增加且其中的缺陷數量降低。通過第二熱處理，晶體生長在使用第一結晶氧化物半導體層作為核的情況下在厚度方向上進行，也就是說，晶體生長從底部向頂部進行；因此形成第二結晶氧化物半導體層。
將這樣得到的第一結晶氧化物半導體層和第二結晶氧化物半導體層的堆疊用於電晶體，由此該電晶體可具有高可靠性和穩定的電特性。此外，通過設定第一熱處理和第二熱處理的溫度為低於或等於450℃，可以使用諸如玻璃基板的大型基板進行高度可靠的半導體裝置的大規模生產。
所公開的本發明的一個實施例為製造半導體裝置的方法，其包括以下步驟：在氧化物絕緣層上形成厚度大於或等於1nm且小於或等於10nm的第一結晶氧化物半導體層，在該第一結晶氧化物半導體層上形成厚度大於該第一 結晶氧化物半導體層的第二結晶氧化物半導體層，在該第二結晶氧化物半導體層上形成源極層或汲極層，在該源極層或汲極層上形成閘絕緣層，和在該閘絕緣層上形成閘極層。使用該方法得到的電晶體具有頂閘結構。
此外，用上述製造方法得到的第一結晶氧化物半導體層和第二結晶氧化物半導體層具有c-軸取向。應注意到，第一結晶氧化物半導體層和第二結晶氧化物半導體層既不具有單晶結構，也不具有非晶結構。第一結晶氧化物半導體層和第二結晶氧化物半導體包含含有具有c-軸取向的晶體(也稱作c-軸取向的晶體(CAAC))的氧化物，其既不具有單晶結構，也不具有非晶結構。第一結晶氧化物半導體層和第二結晶氧化物半導體層部分地包含晶界。
應注意到，第一結晶氧化物半導體層和第二結晶氧化物半導體層各自使用至少包含Zn的氧化物材料形成。例如，可以使用包含四種元素的金屬氧化物，諸如In-Al-Ga-Zn-O-基材料、In-Al-Ga-Zn-O-基材料、In-Si-Ga-Zn-O-基材料、In-Ga-B-Zn-O-基材料或In-Sn-Ga-Zn-O-基材料；包含三種元素的金屬氧化物，諸如In-Ga-Zn-O-基材料、In-Al-Zn-O-基材料、In-Sn-Zn-O-基材料、In-B-Zn-O-基材料、Sn-Ga-Zn-O-基材料、Al-Ga-Zn-O-基材料或Sn-Al-Zn-O-基材料；包含兩種元素的金屬氧化物，諸如In-Zn-O-基材料、Sn-Zn-O-基材料、Al-Zn-O-基材料或Zn-Mg-O-基材料；Zn-O-基材料等。另外，上述材料可含有SiO2。在此，例如，In-Ga-Zn-O-基材料是指含有銦(In)、 鎵(Ga)和鋅(Zn)的氧化物，且對組成比沒有特定限制。此外，該In-Ga-Zn-O-基材料可含有除In、Ga和Zn之外的元素。
不限於第二結晶氧化物半導體層形成在第一結晶氧化物半導體層上的雙層結構，包括三層或更多層的堆疊結構可通過如下方法形成：重復沈積和熱處理的方法以在形成第二結晶氧化物半導體層之後形成第三結晶氧化物半導體層。
在上述結構中，為了降低源極或汲極層與第二結晶氧化物半導體層之間的接觸電阻，最好使用ITO、包含氧化鋅和氧化銦的IZO等形成導電薄膜，其充當n+層。因此，可降低寄生電阻，且可抑制在BT試驗中施加負閘應力的前後之間導通電流的改變量(離子燒傷ion deterioration)。應注意到，在第二熱處理之後形成n+層。
在製造半導體裝置的方法中，在製造第一結晶氧化物半導體層和/或第二結晶氧化物半導體層和/或閘絕緣層時，最好使用捕集真空泵來抽空沈積室。例如，最好使用低溫泵、離子泵或鈦昇華泵。上述捕集真空泵起作用以降低閘絕緣層和/或氧化物半導體薄膜和/或絕緣層中所含的氫氣、水、羥基或氫化物的量。
因為，存在氫氣、水、羥基或氫化物成為抑制氧化物半導體薄膜結晶的因素之一的可能性，最好在其中氫氣、水、羥基或氫化物充分減少的氣氛中進行薄膜沈積、轉移基板等的製造步驟。
所公開的本發明的一個實施例不限於上述電晶體結構。例如，可使用頂閘結構，其中在源極層和汲極層上提供氧化物半導體層。所公開的本發明的另一實施例為製造半導體裝置的方法，其包括以下步驟：在氧化物絕緣層上形成源極層或汲極層，在該源極層或汲極層上形成厚度大於或等於1nm且小於或等於10nm的第一結晶氧化物半導體層，在該第一結晶氧化物半導體層上形成厚度大於該第一結晶氧化物半導體層的第二結晶氧化物半導體層，在該第二結晶氧化物半導體層上形成閘絕緣層，和在該閘絕緣層上形成閘極層。
例如，可使用底閘結構，其中首先形成閘極層，且隨後採用閘絕緣層和氧化物半導體層的堆疊。所公開的本發明的另一實施例為製造半導體裝置的方法，其包括以下步驟：在氧化物絕緣層上形成閘極層，在該閘極層上形成閘絕緣層，在該閘絕緣層上形成源極層或汲極層，在該源極層或汲極層上形成厚度大於或等於1nm且小於或等於10nm的第一結晶氧化物半導體層，和在該第一結晶氧化物半導體層上形成厚度大於該第一結晶氧化物半導體層的第二結晶氧化物半導體層。
例如，可使用底閘結構，其中採用形成在氧化物半導體層上源極層和汲極層。所公開的本發明的另一實施例為製造半導體裝置的方法，其包括以下步驟：在氧化物絕緣層上形成閘極層，在該閘極層上形成閘絕緣層，在該閘絕緣層氧上形成厚度大於或等於1nm且小於或等於10nm的 第一結晶氧化物半導體層，在該第一結晶氧化物半導體層上形成厚度大於該第一結晶氧化物半導體層的第二結晶氧化物半導體層，和在該第二結晶氧化物半導體層上形成源極層或汲極層。
在包括第一結晶氧化物半導體層和第二結晶氧化物半導體層的堆疊的電晶體的情況下，即使是在用光輻照電晶體時也可降低在進行偏壓-溫度(BTbias-temperature)應力試驗的前後之間電晶體的閾電壓的改變量；因此，這類電晶體具有穩定的電特性。
10a‧‧‧濺射裝置
10b‧‧‧濺射裝置
10c‧‧‧濺射裝置
11‧‧‧基板供給室
12a‧‧‧裝載鎖室
12b‧‧‧裝載鎖室
13‧‧‧轉移室
14‧‧‧卡匣口
15‧‧‧基板加熱室
100‧‧‧基板
101‧‧‧氧化物絕緣層
102‧‧‧閘絕緣層
104a‧‧‧源極層
104b‧‧‧汲極層
108a‧‧‧第一結晶氧化物半導體層
108b‧‧‧第二結晶氧化物半導體層
110a‧‧‧絕緣薄膜
110b‧‧‧絕緣薄膜
112‧‧‧閘極層
113a‧‧‧n+層
113b‧‧‧n+層
114‧‧‧絕緣薄膜
120‧‧‧電晶體
128‧‧‧夾層絕緣層
130‧‧‧電晶體
140‧‧‧電晶體
150‧‧‧電晶體
160‧‧‧電晶體
161‧‧‧電晶體
162‧‧‧電晶體
163‧‧‧電晶體
164‧‧‧電晶體
165‧‧‧電晶體
200‧‧‧基板
206‧‧‧元素隔離絕緣層
208‧‧‧閘絕緣層
210‧‧‧閘極層
214‧‧‧雜質區
216‧‧‧通道形成區
218‧‧‧側壁絕緣層
220‧‧‧高濃度雜質區
224‧‧‧金屬化合物區
226‧‧‧夾層絕緣層
230a‧‧‧源極或汲極層
230b‧‧‧源極或汲極層
242a‧‧‧導線
242b‧‧‧導線
248‧‧‧電極
260‧‧‧電晶體
265‧‧‧電容器
602‧‧‧閘導線
603‧‧‧閘導線
616‧‧‧源極或汲極層
628‧‧‧電晶體
629‧‧‧電晶體
651‧‧‧第一液晶元件
652‧‧‧第二液晶元件
690‧‧‧容器導線
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧喇叭
2804‧‧‧擴音器
2805‧‧‧操作鍵
2806‧‧‧點擊裝置
2807‧‧‧照相機鏡頭
2808‧‧‧外接端子
2810‧‧‧太陽能電池
2811‧‧‧外部記憶體插槽
3001‧‧‧主體
3002‧‧‧外殼
3003a‧‧‧顯示部分
3003b‧‧‧顯示部分
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧固定部分
3023‧‧‧顯示部分
3024‧‧‧操作按鈕
3025‧‧‧外部記憶體插槽
5300‧‧‧基板
5301‧‧‧像素部分
5302‧‧‧第一掃描線驅動電路
5303‧‧‧第二掃描線驅動電路
5304‧‧‧信號線驅動電路
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
9600‧‧‧電視機
9601‧‧‧外殼
9602‧‧‧儲存媒體錄放部分
9603‧‧‧顯示部分
9604‧‧‧外接端子
9605‧‧‧台座
9606‧‧‧外部記憶體
圖1A-1E為圖示本發明的一個實施例的製造步驟的截面圖。
圖2A-2D為圖示本發明的一個實施例的製造步驟的截面圖。
圖3A-3F為圖示本發明的一個實施例的製造步驟的截面圖。
圖4A-4E為圖示本發明的一個實施例的製造步驟的截面圖。
圖5A-5C為圖示本發明的一個實施例的製造步驟的截面圖，且圖5D為圖示本發明的一個實施例的俯視圖。
圖6為圖示本發明的一個實施例的截面圖。
圖7為圖示本發明的一個實施例的截面圖。
圖8A和8B為各自圖示本發明的一個實施例的截面 圖。
圖9A和9B為分別圖示本發明的一個實施例的截面圖和俯視圖。
圖10為圖示用於製造本發明的一個實施例的製造設備的實例的俯視圖。
圖11A-11C為分別圖示本發明的一個實施例的截面圖、俯視圖和線路圖。
圖12A-12C為圖示本發明的一個實施例的方塊圖和等效線路圖。
圖13A-13D為分別圖示本發明的一個實施例的電子裝置的外部視圖。
圖14為顯示電晶體的電流-電壓特性的曲線圖。
圖15A和15B為顯示電晶體的BT試驗結果的曲線圖。
圖16為顯示在用光輻照電晶體時進行的-BT試驗的結果的曲線圖。
圖17為截面STEM圖像。
圖18為平面TEM圖像。
圖19為顯示XRD測量結果的曲線圖。
圖20為顯示電晶體(比較例子)的電流-電壓特性的曲線圖。
圖21A和21B為電晶體(比較例子)的BT試驗的結果的曲線圖。
圖22為顯示在用光輻照電晶體時進行的-BT試驗的 結果的曲線圖(比較例子)。
圖23A和23B為描述二維晶體的圖。
在下文中，將參考附圖詳細描述本發明的實施例。然而，本發明不限於以下描述，且本領域技術人員易於理解在不脫離本發明的精神和範圍的情況下可以多種方式修改本文公開的模式和細節。因此，本發明不應被視為受限於實施例的描述。
(實施例1)
在該實施例中，參考圖1A-1E以描述半導體裝置的結構及其製造方法。
圖1E為頂閘電晶體120的截面圖。電晶體120包括在具有絕緣表面的基板100上的氧化物絕緣層101、包含通道形成區的氧化物半導體層堆疊、源極層104a、汲極層104b、閘絕緣層102、閘極層112和氧化物絕緣薄膜110a。提供源極層104a和汲極層104b以覆蓋氧化物半導體層堆疊的末端部分，且使覆蓋源極層104a和汲極層104b的閘絕緣層102與氧化物半導體層堆疊的一部分接觸。在氧化物半導體層堆疊的該部分上提供閘極層112，閘絕緣層102***其間。
提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
在電晶體120中，不從氧化物半導體層的頂面向其底面施加電場，且電流不在氧化物半導體層堆疊的厚度方向上(在從頂面到底面的方向上，具體地說，在圖1E的縱向上)流動。在該電晶體中，電流主要沿氧化物半導體層堆疊之間的介面流動；因此，即使用光輻照電晶體或對電晶體施加BT應力，也可抑制或降低電晶體特性的劣化。
在下文中，參考圖1A-1E來描述在基板上的電晶體120的製造方法。
首先，在基板100上形成氧化物絕緣層101。
作為基板100，可使用用熔融法或浮法形成的無鹼玻璃基板，例如具有足以經受住該製造方法的處理溫度的耐熱性的塑膠基板。另外，可使用在諸如不銹鋼基板的金屬基板的表面上提供有絕緣薄膜的基板或在半導體基板的表面上提供有絕緣薄膜的基板。在基板100為玻璃基板的情況下，該基板可具有下列尺寸中的任一種：第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、***(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。當處理溫度高且處理時間久時，玻璃基板急劇收縮。因此，在使用玻璃基板進行大規模生產的情況下，在製造方法中的最好加熱溫度低於或等於600℃，更最好低於或 等於450℃。
氧化物絕緣層101通過使用氧化矽薄膜、氧化鎵薄膜、氧化鋁薄膜、氮化矽薄膜、氧氮化矽薄膜、氧氮化鋁薄膜和矽氮化物氧化物薄膜或包括任何上述薄膜的堆疊層之一通過PCVD方法或濺射方法形成，以具有大於或等於50nm且小於或等於600nm的厚度。用作基礎絕緣層的氧化物絕緣層101最好含有至少超過薄膜(的塊體)中的化學計量的大量氧。例如，在使用氧化矽薄膜的情況下，組成式為SiO2+α(α>0)。
在使用包含諸如鹼金屬的雜質的玻璃基板的情況下，可通過PCVD方法或濺射方法在氧化物絕緣層101與基板100之間形成氮化矽薄膜、氮化鋁薄膜等作為氮化物絕緣層以防鹼金屬進入。因為諸如Li或Na的鹼金屬為雜質，最好降低進入電晶體的這類鹼金屬的量。
接著，在氧化物絕緣層101上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體薄膜。
在該實施例中，在氧氣氛、氬氣氛或氬氣與氧氣的混合氣氛中在如下條件下形成厚度為5nm的第一氧化物半導體薄膜：使用用於氧化物半導體的靶(用於In-Ga-Zn-O-基氧化物半導體的靶，其以1：1：2[摩爾比]含有In2O3、Ga2O3和ZnO)，基板與靶之間的距離為170mm，基板溫度為250℃，壓力為0.4Pa且直流(DC)電源為0.5kW。
接著，通過在腔室中設定氣氛進行第一熱處理，其中將基板置於氮氣氛或乾燥空氣中。第一熱處理的溫度高於 或等於400℃且低於或等於750℃。另外，第一熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第一熱處理，形成第一結晶氧化物半導體層108a(參見圖1A)。
接著，在第一結晶氧化物半導體層108a上形成厚度大於10nm的第二氧化物薄膜。
在該實施例中，在氧氣氛、氬氣氛或氬氣與氧氣的混合氣氛中在如下條件下形成厚度為25nm的第二氧化物半導體薄膜：使用用於氧化物半導體的靶(用於In-Ga-Zn-O-基氧化物半導體的靶，其以1：1：2[摩爾比]含有In2O3、Ga2O3和ZnO)，基板與靶之間的距離為170mm，基板溫度為400℃，壓力為0.4Pa，且直流(DC)電源為0.5kW。
隨後，通過在腔室中設定氣氛進行第二熱處理，其中將基板置於氮氣氛或乾燥空氣中。第二熱處理的溫度高於或等於400℃且低於或等於750℃。另外，第二熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第二熱處理，形成第二結晶氧化物半導體層108b(參見圖1B)。
當在高於750℃的溫度下進行第一熱處理和第二熱處理時，由於玻璃基板收縮，在氧化物半導體層中易於生成裂紋(裂紋在厚度方向上延伸)。因此，將在形成第一氧化物半導體薄膜之後進行的熱處理的溫度(例如第一熱處理和第二熱處理的溫度、通過濺射等進行的沈積中的基板溫度)設定到低於或等於750℃，最好低於或等於450℃，由 此可在大型基板上製造高度可靠的電晶體。
最好在不暴露於空氣的情況下依次進行從氧化物絕緣層101的形成步驟到第二熱處理步驟的各步驟。例如，可使用俯視圖圖示於圖10中的製造設備。圖10中圖示的製造設備為單晶片多腔室設備，其包括三個濺射裝置10a、10b和10c，提供有三個用於固定處理基板的卡匣口(cassette port)14的基板供給室11，裝載鎖室12a和12b，轉移室13，基板加熱室15等。應注意到，在基板供給室11和轉移室13中的每一個中提供用於轉移處理基板的轉移機器人。最好控制濺射裝置10a、10b和10c、轉移室13和基板加熱室15的氣氛，使得幾乎不含氫氣和水分(即，作為惰性氣氛、減壓氣氛或乾燥空氣氣氛)。例如，最好的氣氛為乾燥氮氣氣氛，其中水分的露點為-40℃或更低、最好-50℃或更低。使用圖10中圖示的製造設備的製造步驟的程式的實例如下。將處理基板從基板供給室11經裝載鎖室12a和轉移室13轉移到基板加熱室15；附著於處理基板的水分通過在基板加熱室15中真空烘焙除去；將處理基板經轉移室13轉移到濺射裝置10c中；且在濺射裝置10c中沈積氧化物絕緣層101。隨後，在不暴露於空氣的情況下將處理基板經轉移室13轉移到濺射裝置10a中，且在濺射裝置10a中沈積厚度為5nm的第一氧化物半導體薄膜。隨後，在不暴露於空氣的情況下將處理基板經轉移室13轉移到基板加熱室15中且進行第一熱處理。隨後，將處理溫度經轉移室13轉移到濺射裝 置10b中，且在濺射裝置10b中沈積厚度大於10nm的第二氧化物半導體薄膜。隨後，將處理基板經轉移室13轉移到基板加熱室15中且進行第二熱處理。如上該，使用圖10中圖示的製造設備，可在不暴露於空氣的情況下進行製造處理。此外，圖10中的製造設備中的濺射裝置可在不暴露於空氣的情況下通過改變濺射靶來實現處理。例如，可進行以下處理。將在其上已預先形成氧化物絕緣層101的基板置於卡匣口14中，且在不暴露於空氣的情況下進行從第一氧化物半導體薄膜的形成步驟到第二熱處理步驟的各步驟，使得形成第一結晶氧化物半導體層和第二結晶氧化物半導體層的堆疊。此後，在濺射裝置10c中，形成為源極層和汲極層的導電薄膜可在不暴露於空氣的情況下使用金屬靶沈積在第二結晶氧化物半導體層上。
接著，將第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b的堆疊加工成島狀氧化物半導體層堆疊。在附圖中，在第一結晶氧化物半導體層108a與第二結晶氧化物半導體層108b之間的介面由用於描述氧化物半導體層堆疊的虛線指示。然而，不存在明確的介面。為了方便說明而圖示該介面。
氧化物半導體層堆疊可通過在在氧化物半導體層堆疊上形成具有所需形狀的掩模之後蝕刻來加工。該掩模可通過諸如光石印的方法形成。或者，該掩模可通過諸如噴墨方法的方法形成。
對於氧化物半導體層堆疊的蝕刻，可使用濕式蝕刻或 乾式蝕刻。不用說可以組合使用這兩者。
接著，在氧化物半導體層堆疊上形成用於形成源極層和汲極層(包括在與源極層和汲極層的相同的層中形成的導線)的導電薄膜並將其加工以形成源極層104a和汲極層104b(參見圖1C)。源極層104a和汲極層104b可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹和鈧的任何金屬材料或含有任何上述金屬材料的合金材料通過濺射方法等形成，以具有單層結構或堆疊層結構。
接著，將閘絕緣層102形成為與氧化物半導體層堆疊的一部分接觸並覆蓋源極層104a和汲極層104b(參見圖1D)。閘絕緣層102為氧化物絕緣層，其使用氧化矽、氧氮化矽、矽氮化物氧化物、氧化鋁、氧化鎵、氧氮化鋁、鋁氮化物氧化物和二氧化鉿的任一種或其組合通過等離子體CVD方法、濺射方法等形成，以具有單層結構或堆疊層結構。閘絕緣層102的厚度大於或等於10nm且小於或等於200nm。
在該實施例中，作為閘絕緣層102，氧化矽薄膜通過濺射方法形成以具有100nm的厚度。在形成閘絕緣層102之後，進行第三熱處理。通過第三熱處理，將氧從閘絕緣層102供應到氧化物半導體層堆疊。熱處理的溫度越高，由於在光輻照下進行的-BT試驗引起的閾電壓的改變量受到的抑制程度越大。然而，當第三熱處理的加熱溫度高於320℃時，導通特性(on-state characteristics)降級。因此，在以下條件下進行第三熱處理：氣氛為惰性氣氛、氧氣氛 或氧氣與氮氣的混合氣氛，且加熱溫度高於或等於200℃且低於或等於400℃，最好高於或等於250℃且低於或等於320℃。另外，第三熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。
接著，在閘絕緣層102上形成導電薄膜且對其進行光石印步驟，從而形成閘極層112。閘極層112與氧化物半導體層堆疊的一部分重疊，閘絕緣層102***其間。閘極層112可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹和鈧的任何金屬材料或含有這些材料中的任一種作為主要組分的合金材料通過濺射方法等形成，以具有單層結構或堆疊層結構。
接著，形成絕緣薄膜110a和絕緣薄膜110b以覆蓋閘極層112和閘絕緣層102(參見圖1E)。
絕緣薄膜110a和絕緣薄膜110b可使用氧化矽、氮化矽、氧化鎵、氧氮化矽、矽氮化物氧化物、氧化鋁、氮化鋁、氧氮化鋁、鋁氮化物氧化物和二氧化鉿中的任一種或這些材料的混合材料形成，以具有單層結構或堆疊層結構。在該實施例中，作為絕緣薄膜110a，通過濺射方法形成厚度為300nm的氧化矽薄膜且在250℃下在氮氣氛中進行1小時熱處理。隨後，為了防止水分或鹼金屬進入，作為絕緣薄膜110b，通過濺射方法形成氮化矽薄膜。因為諸如Li或Na的鹼金屬是雜質，最好降低進入電晶體的這類鹼金屬的量。氧化物半導體層中鹼金屬的濃度低於或等於2×1016cm-3、最好低於或等於1×1015cm-3。雖然在該 實施例中例示了絕緣薄膜110a和絕緣薄膜110b的雙層結構，但是可以使用單層結構。
通過上述方法，形成了具有頂閘結構的電晶體120。
在圖1E中圖示的電晶體120中，第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b為至少部分結晶的且具有c-軸取向。因此，可以實現高度可靠的電晶體120。
此外，在圖1E的結構中，電晶體120的氧化物半導體層堆疊在沿與閘絕緣層的介面的方向上恰當地有序。在載子沿介面流動的情況下，氧化物半導體層堆疊處於接近漂浮狀態的狀態；因此，即使電晶體被光輻照或對電晶體施加BT應力，電晶體特性的劣化也被抑制或被降低。
(實施例2)
在該實施例中，將參考圖2A-2D來描述部分不同於實施例1中該的方法的實例。應注意到，在圖2A-2D中，對於與圖1A-1E中的部件相同的部件使用相同的參考數字，且在此省略具有相同參考數字的部件的描述。
圖2D為頂閘電晶體130的截面圖。電晶體130包括在具有絕緣表面的基板100上的氧化物絕緣層101、源極層104a、汲極層104b、包括通道形成區的氧化物半導體層堆疊、閘絕緣層102、閘極層112和氧化物絕緣薄膜110a。提供氧化物半導體層堆疊以覆蓋源極層104a和汲極層104b。在氧化物半導體層堆疊的一部分上提供閘極 層112，閘絕緣層102***其間。
另外，提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
下文參考圖2A-2D描述在基板上製造電晶體130的方法。
首先，在基板100上形成氧化物絕緣層101。
接著，在氧化物絕緣層101上形成用於形成源極層和汲極層(包括在與源極層和汲極層的相同的層中形成的導線)的導電薄膜形成並將其加工以形成源極層104a和汲極層104b。
接著，在源極層104a和汲極層104b上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體薄膜。
接著，通過設定氣氛進行第一熱處理，其中將基板置於氮氣氛或乾燥空氣中。第一熱處理的溫度高於或等於400℃且低於或等於750℃。通過第一熱處理，形成第一結晶氧化物半導體層108a(參見圖2A)。
隨後，在第一結晶氧化物半導體層108a上形成厚度大於10nm的第二氧化物半導體薄膜。
隨後，通過設定氣氛進行第二熱處理，其中將基板置於氮氣氛或乾燥空氣中。第二熱處理的溫度高於或等於400℃且低於或等於750℃。通過第二熱處理，形成第二結晶氧化物半導體層108b(參見圖2B)。
隨後，如果需要，可加工包括第一結晶氧化物半導體 層108a和第二結晶氧化物半導體層108b的氧化物半導體層堆疊以形成氧化物半導體層的島狀堆疊。
接著，在氧化物半導體層堆疊上形成閘絕緣層102(參見圖2C)。
接著，在閘絕緣層102上形成導電薄膜且對其進行光石印步驟，從而形成閘極層112。閘極層112與氧化物半導體層堆疊的一部分重疊，閘絕緣層102***其間。
隨後，形成絕緣薄膜110a和絕緣薄膜110b以覆蓋閘極層112和閘絕緣層102(參見圖2D)。
通過上述方法，形成頂閘電晶體130。
在圖2D中圖示的電晶體130中，第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b為至少部分結晶的且具有c-軸取向。因此，可以實現高度可靠的電晶體130。
與圖1E中的電晶體結構中相比，在圖2D中的電晶體的結構中，載子更可能在氧化物半導體層的厚度方向上流動。這種載子可能捕獲在氧化物半導體層堆疊中的缺陷中。
該實施例可與實施例1隨意地組合。
(實施例3)
在該實施例中，將參考圖3A-3F來描述部分不同於實施例1中該的方法的實例。應注意到，在圖3A-3F中，對於與圖1A-1E中的部件相同的部件使用相同的參考數字， 且在此省略具有相同參考數字的部件的描述。
圖3F為底閘電晶體140的截面圖。電晶體140包括在具有絕緣表面的基板100上的氧化物絕緣層101、閘極層112、閘絕緣層102、源極層104a、汲極層104b、包括通道形成區的氧化物半導體層堆疊和氧化物絕緣薄膜110a。提供氧化物半導體層堆疊以覆蓋源極層104a和汲極層104b。作為通道形成區起作用的區域是與閘極層112重疊的氧化物半導體層堆疊的一部分，閘絕緣層102***其間。
另外，提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
下文參考圖3A-3F描述在基板上製造電晶體140的方法。
首先，在基板100上形成氧化物絕緣層101。
接著，在氧化物絕緣層101上形成導電薄膜且對其進行光石印步驟，從而形成閘極層112。
接著，在閘極層112上形成閘絕緣層102(參見圖3A)。
接著，在閘絕緣層102上形成用於形成源極層和汲極層(包括在與源極層和汲極層的相同的層中形成的導線)的導電薄膜並將其加工以形成源極層104a和汲極層104b(參見圖3B)。
接著，在源極層104a和汲極層104b上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體薄 膜。
接著，通過設定氣氛進行第一熱處理，其中將基板置於氮氣氛或乾燥空氣中。第一熱處理的溫度高於或等於400℃且低於或等於750℃。另外，第一熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第一熱處理，形成第一結晶氧化物半導體層108a(參見圖3C)。
隨後，在第一結晶氧化物半導體層108a上形成厚度大於10nm的第二氧化物半導體薄膜。
隨後，通過設定氣氛進行第二熱處理，其中將基板置於氮氣氛或乾燥空氣中。第二熱處理的溫度高於或等於400℃且低於或等於750℃。另外，第二熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第二熱處理，形成第二結晶氧化物半導體層108b(參見圖3D)。
接著，加工包括第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b的氧化物半導體層堆疊以形成氧化物半導體層的島狀堆疊(參見圖3E)。
氧化物半導體層堆疊可通過在在氧化物半導體層堆疊上形成具有所需形狀的掩模之後蝕刻來加工。該掩模可通過諸如光石印的方法形成。或者，該掩模可通過諸如噴墨方法的方法形成。
對於氧化物半導體層堆疊的蝕刻，可使用濕式蝕刻或乾式蝕刻。不用說可以組合使用這兩者。
接著，形成絕緣薄膜110a和絕緣薄膜110b以覆蓋氧化物半導體層堆疊、源極層104a和汲極層104b(參見圖 3F)。
通過上述方法，形成底閘電晶體140。
在圖3F中圖示的電晶體140中，第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b為至少部分結晶的且具有c-軸取向。因此，可以實現高度可靠的電晶體140。
此外，在圖3F的結構中，電晶體的氧化物半導體層堆疊在沿介面的方向上恰當地有序。然而，在圖2D中的結構中，載子在氧化物半導體層堆疊的厚度方向上流動，且這類載子可能捕獲在氧化物半導體層堆疊中的缺陷中。另一方面，如在圖3F的結構中，在載子沿介面流動的情況下，氧化物半導體層堆疊處於接近漂浮狀態的狀態；因此，即使電晶體用光輻照或對電晶體施加BT應力，電晶體特性的劣化也被抑制或被降低。
該實施例可與實施例1隨意地組合。
(實施例4)
在該實施例中，將參考圖4A-4E描述部分不同於實施例3中該的方法的實例。應注意到，在圖4A-4E中，對於與圖3A-3F中的部件相同的部件使用相同的參考數字，且在此省略具有相同參考數字的部件的描述。
圖4E為底閘電晶體150的截面圖。底閘電晶體150包括在具有絕緣表面的基板100上的氧化物絕緣層101、閘極層112、閘絕緣層102、包括通道形成區的氧化物半 導體層堆疊、源極層104a、汲極層104b和氧化物絕緣薄膜110a。提供源極層104a和汲極層104b以覆蓋氧化物半導體層堆疊。作為通道形成區起作用的區域是與閘極層112重疊的氧化物半導體層堆疊的一部分，閘絕緣層102***其間。
另外，提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
下文參考圖4A-4E描述在基板上製造電晶體150的方法。
首先，在基板100上形成氧化物絕緣層101。
接著，在氧化物絕緣層101上形成導電薄膜且對其進行光石印步驟，從而形成閘極層112。
接著，在閘極層112上形成閘絕緣層102(參見圖4A)。
接著，在閘絕緣層102上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體薄膜。
接著，通過設定氣氛進行第一熱處理，其中將基板置於氮氣氛或乾燥空氣中。第一熱處理的溫度高於或等於400℃且低於或等於750℃。另外，第一熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第一熱處理，形成第一結晶氧化物半導體層108a(參見圖4B)。
隨後，在第一結晶氧化物半導體層108a上形成厚度大於10nm的第二氧化物半導體薄膜。
隨後，通過設定氣氛進行第二熱處理，其中將基板置 於氮氣氛或乾燥空氣中。第二熱處理的溫度高於或等於400℃且低於或等於750℃。另外，第二熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第二熱處理，形成第二結晶氧化物半導體層108b(參見圖4C)。
接著，加工包括第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b的氧化物半導體層堆疊以形成氧化物半導體層的島狀堆疊(參見圖4D)。
氧化物半導體層堆疊可通過在在氧化物半導體層堆疊上形成具有所需形狀的掩模之後蝕刻來加工。該掩模可通過諸如光石印的方法形成。或者，該掩模可通過諸如噴墨方法的方法形成。
對於氧化物半導體層堆疊的蝕刻，可使用濕式蝕刻或乾式蝕刻。不用說可以組合使用這兩者。
接著，在氧化物半導體層堆疊上形成用於形成源極層和汲極層(包括在與源極層和汲極層的相同的層中形成的導線)的導電薄膜並將其加工以形成源極層104a和汲極層104b。
接著，形成絕緣薄膜110a和絕緣薄膜110b以覆蓋氧化物半導體層堆疊、源極層104a和汲極層104b(參見圖4E)。使用氧化物絕緣材料形成絕緣薄膜110a，且在形成薄膜之後，最好進行第三熱處理。通過第三熱處理，將氧從絕緣薄膜110a供應到氧化物半導體層堆疊。第三熱處理在惰性氣氛、氧氣氛或氧氣與氮氣的混合氣氛下、在高於或等於200℃且低於或等於400℃、最好高於或等於 250℃且低於或等於320℃的溫度下進行。另外，第三熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。
通過上述方法，形成底閘電晶體150。
在圖4E中圖示的電晶體150中，第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b為至少部分結晶的且具有c-軸取向。因此，可以實現高度可靠的電晶體150。
該實施例可與實施例1隨意地組合。
(實施例5)
在該實施例中，將參考圖5A-5D描述部分不同於實施例1中該的結構的實例。應注意到，在圖5A-5D中，對於與圖1A-1E中的部件相同的部件使用相同的參考數字，且在此省略具有相同參考數字的部件的描述。
圖5C圖示頂閘電晶體160的截面結構且為沿圖5D中的虛線C1-C2的截面圖，圖5D為俯視圖。電晶體160包括在具有絕緣表面的基板100上的氧化物絕緣層101、包括通道形成區的氧化物半導體層堆疊、n+層113a和113b、源極層104a、汲極層104b、閘絕緣層102、閘極層112、絕緣薄膜114和氧化物絕緣薄膜110a。提供源極層104a和汲極層104b以覆蓋氧化物半導體層堆疊的末端部分和n+層113a和113b的末端部分。使覆蓋源極層104a和汲極層104b的閘絕緣層102與氧化物半導體層堆 疊的一部分接觸。在氧化物半導體層堆疊的一部分上提供閘極層112，閘絕緣層102***其間。
在閘絕緣層102上提供與源極層104a或汲極層104b重疊的絕緣薄膜114以降低在閘極層112與源極層104a之間產生的寄生電容和在閘極層112與汲極層104b之間產生的寄生電容。此外，將閘極層112和絕緣薄膜114用氧化物絕緣薄膜110a覆蓋，且提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
下文參考圖5A-5C描述在基板上製造電晶體160的方法。
首先，在基板100上形成氧化物絕緣層101。氧化物絕緣層101使用氧化矽薄膜、氧化鎵薄膜、氧化鋁薄膜、氧氮化矽薄膜、氧氮化鋁薄膜或矽氮化物氧化物薄膜形成。
接著，在氧化物絕緣層101上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體薄膜。
在該實施例中，在氧氣氛、氬氣氛或氬氣與氧氣的混合氣氛中在如下條件下形成厚度為5nm的第一氧化物半導體薄膜：使用用於氧化物半導體的靶(用於In-Ga-Zn-O-基氧化物半導體的靶，其以1：1：2[摩爾比]含有In2O3、Ga2O3和ZnO)，基板與靶之間的距離為170mm，基板溫度為400℃，壓力為0.4Pa且直流(DC)電源為0.5kW。
接著，通過設定氣氛進行第一熱處理，其中將基板置於氮氣氛或乾燥空氣中。第一熱處理的溫度高於或等於 400℃且低於或等於750℃。另外，第一熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第一熱處理，形成第一結晶氧化物半導體層108a(參見圖5A)。
隨後，在第一結晶氧化物半導體層108a上形成厚度大於10nm的第二氧化物半導體薄膜。
在該實施例中，在氧氣氛、氬氣氛或氬氣與氧氣的混合氣氛中在如下條件下形成厚度為25nm的第二氧化物半導體薄膜：使用用於氧化物半導體的靶(用於In-Ga-Zn-O-基氧化物半導體的靶，其以1：1：2[摩爾比]含有In2O3、Ga2O3和ZnO)，基板與靶之間的距離為170mm，基板溫度為400℃，壓力為0.4Pa且直流(DC)電源為0.5kW。
隨後，通過設定氣氛進行第二熱處理，其中將基板置於氮氣氛或乾燥空氣中。第二熱處理的溫度高於或等於400℃且低於或等於750℃。另外，第二熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。通過第二熱處理，形成第二結晶氧化物半導體層108b(參見圖5B)。
當在高於750℃的溫度下進行第一熱處理和第二熱處理時，由於玻璃基板收縮，在氧化物半導體層中易於生成裂紋(裂紋在厚度方向上延伸)。因此，將在形成第一氧化物半導體薄膜之後進行的熱處理的溫度(例如第一熱處理和第二熱處理的溫度、通過濺射等進行的沈積中的基板溫度)設定到低於或等於750℃，最好低於或等於450℃，由此可在大型基板上製造高度可靠的電晶體。
接著，使用In-Zn-O-基材料、In-Sn-O-基材料、In-O- 基材料或Sn-O基材料形成厚度大於或等於1nm且小於或等於10nm的作為n+層起作用的薄膜。另外，在用於n+層的上述材料中可含有SiO2。在該實施例中，形成厚度為5nm的In-Sn-O薄膜。
接著，加工包括第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b的氧化物半導體層堆疊和作為n+層起作用的薄膜。
接著，在作為n+層起作用的薄膜上形成用於形成源極層和汲極層(包括在與源極層和汲極層的相同的層中形成的導線)的導電薄膜並將其加工以形成源極層104a和汲極層104b。在加工導電薄膜時或在加工導電薄膜之後進行蝕刻。選擇性蝕刻作為n+層起作用的薄膜，由此部分暴露第二結晶氧化物半導體層108b。應注意到，選擇性蝕刻作為n+層起作用的薄膜能夠形成與源極層104a重疊的n+層113a和與汲極層104b重疊的n+層113b。n+層113a和113b的末端部分最好具有錐形形狀。
源極層104a和汲極層104b可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹和鈧的任何金屬材料或含有這些材料中的任一種作為主要組分的合金材料通過濺射方法等形成，以具有單層結構或堆疊層結構。
當在氧化物半導體層堆疊與源極層104a或汲極層104b之間形成n+層113a或113b時，接觸電阻可低於在氧化物半導體層堆疊與源極層104a或汲極層104b接觸的情況下的接觸電阻。另外，當形成n+層113a和113b時， 可降低寄生電容，且可抑制在BT測試中施加負閘應力的前後之間的導通電流的變化量(離子燒傷)。
接著，形成閘絕緣層102以與氧化物半導體層堆疊的暴露部分接觸並覆蓋源極層104a和汲極層104b。最好使用氧化物絕緣材料形成閘絕緣層102，且在形成薄膜之後，最好進行第三熱處理。通過第三熱處理，將氧從閘絕緣層102供應到氧化物半導體層堆疊。第三熱處理在惰性氣氛、氧氣氛或氧氣與氮氣的混合氣氛下、在高於或等於200℃且低於或等於400℃、最好高於或等於250℃且低於或等於320℃的溫度下進行。另外，第三熱處理的加熱時間大於或等於1分鐘且小於或等於24小時。
隨後，在閘絕緣層102上形成絕緣薄膜，且選擇性除去與如下區域重疊的該絕緣薄膜的一部分，從而暴露閘絕緣層102的一部分，該區域中閘絕緣層102與第二結晶氧化物半導體層108b接觸。
絕緣薄膜114用以降低在源極層104a與後面形成的閘極層之間產生的寄生電容或在汲極層104b與之後形成的閘極層之間產生的寄生電容。應注意到，可使用氧化矽、氮化矽、氧化鋁或氧化鎵、其混合材料等形成絕緣薄膜114。
接著，在閘絕緣層102上形成導電薄膜且對其進行光石印步驟，從而形成閘極層112。閘極層112可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹和鈧的任何金屬材料或含有這些材料中的任一種作為主要組分的合金材料通過濺射方 法等形成，以具有單層結構或堆疊層結構。
接著，形成絕緣薄膜110a和絕緣薄膜110b以覆蓋閘極層112和絕緣薄膜114(參見圖5C)。
絕緣薄膜110a和絕緣薄膜110b可使用諸如氧化矽、氮化矽、氧化鎵、氧氮化矽、矽氮化物氧化物、氧化鋁、氮化鋁、氧氮化鋁、鋁氮化物氧化物和二氧化鉿的材料中的任一種或這些材料的混合材料形成，以具有單層結構或堆疊層結構。
通過上述方法，形成頂閘電晶體160。
在圖5C中圖示的電晶體160中，第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b為至少部分結晶的且具有c-軸取向。因此，可以實現高度可靠的電晶體160。
此外，在圖5C的結構中，電晶體160的氧化物半導體層堆疊在沿與閘絕緣層的介面的方向上恰當地有序。在載子沿介面流動的情況下，氧化物半導體層堆疊處於接近漂浮狀態的狀態；因此，即使電晶體用光輻照或對電晶體施加BT應力，電晶體特性的劣化也被抑制或被降低。
此外，圖6圖示電晶體165的實例，其中通過加工作為n+層起作用的薄膜，n+層113a的末端部分從源極層104a突出且n+層113b的末端部分從汲極層104b突出。在電晶體165中，n+層113a與n+層113b之間的距離小於圖5C中的距離，由此通道長度縮短，且因此實現高速操作。
該實施例可與實施例1隨意地組合。
(實施例6)
在該實施例中，將參考圖7來描述部分不同於實施例2中該的結構的實例。應注意到，在圖7中，對於與圖2A-2D中的部件相同的部件使用相同的參考數字，且在此省略具有相同參考數字的部件的描述。
圖7為頂閘電晶體161的截面圖。電晶體161包括在具有絕緣表面的基板100上的氧化物絕緣層101、n+層113a和113b、源極層104a、汲極層104b、包括通道形成區的氧化物半導體層堆疊、閘絕緣層102、閘極層112和氧化物絕緣薄膜110a。提供氧化物半導體層(第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b)的堆疊以覆蓋源極層104a和汲極層104b。在氧化物半導體層堆疊的一部分上提供閘極層112，閘絕緣層102***其間。
另外，提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
除了提供n+層113a和113b的步驟之外，電晶體161的製造方法與圖2D中圖示的電晶體的製造方法相同。以下描述與圖2A-2D中的步驟不同的步驟。
在氧化物絕緣層101在基板100上形成之後，使用In-Zn-O-基材料、In-Sn-O-基材料、In-O-基材料或Sn-O-基材料形成厚度大於或等於1nm且小於或等於10nm的作 為n+層起作用的薄膜。另外，在用於n+層的上述材料中可含有SiO2。在該實施例中，形成厚度為5nm的In-Sn-O薄膜。
接著，形成並加工用於形成源極層和汲極層的導電薄膜，從而形成源極層104a和汲極層104b。
因此，加工作為n+層起作用的薄膜，從而形成從源極層104a突出的n+層113a且形成從汲極層104b突出的n+層113b。因此，圖7中圖示的電晶體的通道長度由n+層113a與n+層113b之間的距離決定。另一方面，圖2D中圖示的電晶體的通道長度由源極層104a與汲極層104b之間的距離決定。
接著，在源極層104a和汲極層104b上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體薄膜。因為後續步驟與實施例2中的步驟相同，因此在此省略詳細描述。
在包括n+層113a和113b的電晶體161中，可抑制在BT測試中施加負閘應力的前後之間的導通電流的改變量(離子燒傷)。
該實施例可與實施例2或5隨意地組合。
(實施例7)
在該實施例中，將參考圖8A和8B描述部分不同於實施例3中該的結構的實例。應注意到，在圖8A和8B中，對於與圖3A-3F中的部件相同的部件使用相同的參考 數字，且在此省略具有相同參考數字的部件的描述。
圖8A為底閘電晶體162的截面圖。電晶體162包括在具有絕緣表面的基板100上的氧化物絕緣層101、閘極層112、閘絕緣層102、n+層113a和113b、源極層104a、汲極層104b、包括通道形成區的氧化物半導體層堆疊和氧化物絕緣薄膜110a。提供氧化物半導體層堆疊(第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b的堆疊層)以覆蓋源極層104a和汲極層104b。作為通道形成區起作用的區域是與閘極層112重疊的氧化物半導體層堆疊的一部分，閘絕緣層102***其間。
另外，提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
除了提供n+層113a和113b的步驟之外，電晶體162的製造方法與圖3F中圖示的電晶體的製造方法相同。以下描述與圖3A-3F中的步驟不同的步驟。
下列步驟與圖3F中的電晶體的製造步驟相同：在基板100上形成氧化物絕緣層101；形成導電薄膜且進行光石印步驟，從而形成閘極層112；和在閘極層112上形成閘絕緣層102。
在形成閘絕緣層102之後，使用In-Zn-O-基材料、In-Sn-O-基材料、In-O-基材料或Sn-O-基材料形成厚度大於或等於1nm且小於或等於10nm的作為n+層起作用的薄膜。另外，在用於n+層的上述材料中可含有SiO2。在該實施例中，形成厚度為5nm的In-Zn-O薄膜。
接著，形成並加工用於形成源極層和汲極層的導電薄膜，從而形成源極層104a和汲極層104b。
因此，加工作為n+層起作用的薄膜，從而形成從源極層104a突出的n+層113a且形成從汲極層104b突出的n+層113b。因此，圖8A中圖示的電晶體的通道長度由n+層113a與n+層113b之間的距離決定。另一方面，圖3F中圖示的電晶體的通道長度由源極層104a與汲極層104b之間的距離決定。
接著，在源極層104a和汲極層104b上形成厚度大於或等於1nm且小於或等於10nm的第一氧化物半導體薄膜。因為後續步驟與實施例3中的步驟相同，因此在此省略詳細描述。
在包括n+層113a和113b的電晶體162中，可抑制在BT測試中施加負閘應力的前後之間的導通電流的改變量(離子燒傷)。
圖8B圖示電晶體163的實例，其中，通過加工作為n+層起作用的薄膜，從源極層104a突出的n+層113a的通道長度方向上的長度與從汲極層104b突出的n+層113b的通道長度方向上的長度不同。在電晶體163中，在n+層113b的通道長度方向上的長度大於在n+層113a的通道長度方向上的長度。因此，降低了通道長度，由此實現高速操作。另外，增加了源極層104a與汲極層104b之間的距離，由此防止短路。
該實施例可與實施例3或5隨意地組合。
(實施例8)
在該實施例中，將參考圖9A和9B描述部分不同於實施例4中該的結構的實例。應注意到，在圖9A和9B中，對於與圖4A-4E中的部件相同的部件使用相同的參考數字，且在此省略具有相同參考數字的部件的描述。
圖9B為底閘電晶體164的俯視圖。圖9A為圖示沿圖9B中的虛線D1-D2的底閘電晶體164的截面結構的截面圖，圖9B為俯視圖。電晶體164包括在具有絕緣表面的基板100上的氧化物絕緣層101、閘極層112、閘絕緣層102、包括通道形成區的氧化物半導體層堆疊、n+層113a和113b、源極層104a、汲極層104b和氧化物絕緣薄膜110a。在氧化物半導體層堆疊(第一結晶氧化物半導體層108a和第二結晶氧化物半導體層108b的堆疊層)上提供源極層104a和汲極層104b。與閘極層112重疊的氧化物半導體層堆疊中的區域的一部分(閘絕緣層102***其間)作為通道形成區起作用。
另外，提供保護性絕緣薄膜110b以覆蓋氧化物絕緣薄膜110a。
除了提供n+層113a和113b的步驟之外，電晶體164的製造方法與圖4E中圖示的電晶體的製造方法相同。以下描述與圖4A-4E中的步驟不同的步驟。
圖4D中圖示的結構通過在實施例中4中描述的製造步驟形成。
接著，使用In-Zn-O-基材料、In-Sn-O-基材料、In-O-基材料或Sn-O-基材料形成厚度大於或等於1nm且小於或等於10nm的作為n+層起作用的薄膜。另外，在用於n+層的上述材料中可含有SiO2。在該實施例中，形成厚度為5nm的In-Sn-O薄膜。
接著，形成並加工用於形成源極層和汲極層的導電薄膜以形成源極層104a和汲極層104b。
接著，使用源極層104a和汲極層104b作為掩模，加工作為n+層起作用的薄膜，從而形成具有從源極層104a突出的錐形部分的n+層113a且形成具有從汲極層104b突出的錐形部分的n+層113b。因此，圖9A中圖示的電晶體164的通道長度由n+層113a與n+層113b之間的距離決定。另一方面，圖4E中圖示的電晶體的通道長度由源極層104a與汲極層104b之間的距離決定。
應注意到，錐形部分的錐角(在n+層113a的側面與基板100的平面之間形成的角)小於或等於30°。
後續步驟與在實施例4中的步驟相同。形成覆蓋氧化物半導體層堆疊、源極層104a和汲極層104b的絕緣薄膜110a和110b。
通過上述方法，形成底閘電晶體164。
當在氧化物半導體層堆疊與源極層104a或汲極層104b之間形成n+層113a或113b時，接觸電阻可低於在氧化物半導體層堆疊與源極層104a或汲極層104b接觸的情況下的接觸電阻。另外，當形成n+層113a和113b時， 可降低寄生電容，且可抑制在BT測試中施加負閘應力的前後之間的導通電流的改變量(離子燒傷)。
該實施例可與實施例4或5隨意地組合。
(實施例9)
在該實施例中，將描述具有新結構的半導體裝置的實例。在該半導體裝置中，使用實施例1-8中任一者中描述的包括氧化物半導體層堆疊的電晶體，即使在不施加電力的狀態下，也可保留儲存資料，且對寫入操作的次數沒有限制。
因為實施例1-8中任一者中描述的電晶體的截止電流(off-state current)較低，所以儲存資料因該電晶體而可以極長時間地保留。換句話說，因為不需要更新操作或更新操作的頻率可極低，所以可充分降低功率消耗。此外，即使在不供應電力時，也可長時間地保留儲存資料。
圖11A-11C圖示半導體裝置的結構的實例。圖11A為半導體裝置的截面圖且圖11B為半導體裝置的平面圖。在此，圖11A對應於沿圖11B中的線E1-E2和線F1-F2的橫截面。圖11A和11B中圖示的半導體裝置包括在下部包含不同於氧化物半導體的材料的電晶體260和在上部包含氧化物半導體的電晶體120。電晶體120與實施例1中的電晶體相同；因此，為了描述圖11A-11C，對於與圖1E中的部件相同的部件使用相同參考數字。
電晶體260包括：在含有半導體材料(例如矽等)的基 板200中的通道形成區216；雜質區214和高濃度雜質區220(其簡單通稱為雜質區且提供它們，從而使通道形成區216夾在其間)；在通道形成區216上的閘絕緣層208；在閘絕緣層208上的閘極層210；電連接到雜質區的源極或汲極層230a；和電連接到雜質區的源極或汲極層230b。
在此，在閘極層210的側表面上形成側壁絕緣層218。在基板200的區域中提供高濃度雜質區220，當從垂直於基板200的主表面的方向上觀察時，該區域不與側壁絕緣層218重疊。提供與高濃度雜質區220接觸的金屬化合物區224。在基板200上提供元素隔離絕緣層206以圍繞電晶體260。提供夾層絕緣層226和夾層絕緣層128以覆蓋電晶體260。源極或汲極層230a和源極或汲極層230b通過在夾層絕緣層226和128中形成的開口電連接到金屬化合物區224。換句話說，源極或汲極層230a和源極或汲極層230b通過金屬化合物區224電連接到高濃度雜質區220和雜質區214。應注意到，在一些情況下，未形成側壁絕緣層218，以便整合電晶體260等。
圖11A-11C中圖示的電晶體120包括第一結晶氧化物半導體層108a、第二結晶氧化物半導體層108b、源極層104a、汲極層104b、閘絕緣層102和閘極層112。電晶體120可由實施例1中該的方法形成。
在圖11A-11C中，通過改進在其上形成第一結晶氧化物半導體層108a的夾層絕緣層128的平面度，第一結晶氧化物半導體層108a可具有均勻厚度；因此可改進電晶 體120的特性。應注意到，通道長度較小，例如0.8μm或3μm。此外，夾層絕緣層128對應於氧化物絕緣層101且使用相同材料形成。
圖11A-11C中圖示的電容器265包括源極層104a、閘絕緣層102和電極248。
在電晶體120和電容器265上提供氧化物絕緣薄膜110a。在氧化物絕緣薄膜110a上提供保護性絕緣薄膜110b。
提供在源極層104a和汲極層104b的同一步驟中形成的導線242a和242b。導線242a電連接到源極或汲極層230a，且導線242b電連接到源極或汲極層230b。
圖11C顯示電路結構。應注意到，在線路圖中、在一些情況下，在電晶體旁邊書寫“OS”以指示電晶體包括氧化物半導體。
在圖11C中，第一導線(第一線)電連接到電晶體260的源極層，且第二導線(第二線)電連接到電晶體260的汲極層。第三導線(第三線)與電晶體120的源極層和汲極層之一彼此電連接，且第四導線(第四線)與電晶體120的閘極層彼此電連接。電晶體260的閘極層、電晶體120的源極層和汲極層中的另一者和電容器265的一個電極彼此電連接。此外，第五導線(第五線)與電容器265的另一電極彼此電連接。
圖11C中的半導體裝置利用其中可保持電晶體260的閘極層的電位的特性可如下該地寫入、保存並讀取資料。
首先，描述資料的寫入和保存。將第四導線的電位設定為開啟電晶體120的電位，由此開啟電晶體120。因此，對電晶體260的閘極層和電容器265施加第三導線的電位。換句話說，將預定電荷供應到電晶體260的閘極層(即寫入資料)。在此，給出供應電位水平的電荷或供應不同電位水平的電荷(下文稱為低水平電荷和高水準電荷)。此後，將第四導線的電位設定為關閉電晶體120的電位，從而關閉電晶體120。因此，保持(儲存)給予電晶體260的閘極層的電荷。
電晶體120的截止電流極低。具體地說，截止電流的值(在此，每微米通道寬度的電流)小於或等於100zA/μm(1zA(zeptoampere)為1×10-21A)，最好小於或等於10zA/μm。因此，可長時間地保留電晶體260中的閘極層的電荷。
作為基板200，可使用稱為SOI(絕緣體上矽silicon on insulator)的半導體基板。或者，作為基板200，可使用SOI層形成在諸如玻璃基板的絕緣基板上的基板。作為SOI層形成在玻璃基板上的SOI基板的形成方法的實例，存在通過氫離子注入分離方法(hydrogen ion implantation separation)在玻璃基板上形成薄單晶層的方法。具體地說，通過使用離子摻雜設備用H3 +離子輻照，在矽基板中離開表面的預定深度形成分離層，將在表面上具有絕緣層的玻璃基板通過擠壓結合到矽基板的表面上，且在低於在分離層中或在分離層的介面處發生分離的溫度的溫度下進 行熱處理。或者，加熱溫度可為使分離層脆化的溫度。因此，半導體基板的一部分通過在分離層中或在分離層的介面處產生分離邊界而與矽基板分離，從而在玻璃基板上形成SOI層。
該實施例可與實施例1-8中的任一個隨意地組合。
(實施例10)
在該實施例中，下文將描述在一個基板上形成驅動電路的至少一部分和待佈置在像素部分中的電晶體的實例。
根據實施例1-8中任一個形成待佈置在像素部分中的電晶體。此外，在實施例1-8中的任一個中描述的電晶體為n-通道TFT，且因此在與像素部分的電晶體相同的基板上形成驅動電路的一部分，其可使用在驅動電路中的n-通道TFT形成。
圖12A圖示有源矩陣顯示裝置的方塊圖的實例。在顯示裝置的基板5300上形成像素部分5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303和信號線驅動電路5304。在像素部分5301中，佈置從信號線驅動電路5304伸出的多個信號線且佈置從第一掃描線驅動電路5302和第二掃描線驅動電路5303伸出的多個掃描線。應注意到，在矩陣中在掃描線和信號線彼此交叉的相應區域中提供包括顯示元件的像素。此外，顯示裝置中的基板5300經諸如軟性印製電路(FPC)的接點連接到定時控制電路(也稱作控制器或控制器IC)。
在圖12A中，在與像素部分5301相同的基板5300上形成第一掃描線驅動電路5302、第二掃描線驅動電路5303和信號線驅動電路5304。因此，減少在外部提供的驅動電路等的元件的數目，從而可實現成本降低。此外，如果在基板5300外部提供驅動電路，導線將需要延長且接線數目將被增加。然而，如果在基板5300上提供驅動電路，則可減少接線數目。因此，可實現可靠性和產量改進。
圖12B圖示像素部分的電路結構的實例。在此，顯示VA液晶顯示面板的像素結構。
在該像素結構中，在一個像素中提供多個像素電極層，且電晶體連接到各電極層。構造該多個電晶體以通過不同閘信號驅動。換句話說，獨立地控制施加到多域像素(multi-domain pixel)中的單個像素電極層的信號。
將電晶體628的閘導線602和電晶體629的閘導線603分離，從而可向它們給出不同的閘信號。相比之下，對於電晶體628和629共同使用作為資料線起作用的源極或汲極層616。作為電晶體628和629中的每一個，視情況可使用實施例1-8中描述的電晶體中的任一種。
第一像素電極層和第二像素電極層具有不同形狀且由縫隙分離。提供第二像素電極層以圍繞以V形延伸的第一像素電極層的外側。通過電晶體628和629在第一像素電極層與第二像素電極層之間改變電壓施加的定時以控制液晶的取向。電晶體628連接到閘導線602，且電晶體629 連接到閘導線603。在將不同閘信號供應到閘導線602和閘導線603時，可改變薄膜電晶體628和薄膜電晶體629的操作定時。
此外，使用電容器導線690、作為電介質的閘絕緣層和電連接到第一像素電極層或第二像素電極層的電容器電極形成儲存電容器。
第一像素電極層、液晶層和平衡電極層彼此重疊以形成第一液晶元件651。第二像素電極層、液晶層和平衡電極層彼此重疊以形成第二液晶元件652。像素結構為多域結構，其中在一個像素中提供第一液晶元件651和第二液晶元件652。
應注意到，像素結構不限於圖12B中圖示的像素結構。例如，可將開關、電阻器、電容器、電晶體、感測器、邏輯電路等加到圖12B中圖示的像素中。
圖12C顯示像素部分的電路結構的實例。在此，顯示使用有機EL元件的顯示面板的像素結構。
在有機EL元件中，通過對發光元件施加電壓，將電子和空穴從一對電極中分別注入含有發光有機化合物的層且電流流動。載子(電子和空穴)重新結合，且因此激發發光有機化合物。該發光有機化合物從激發態回到基態，因此發射光。由於這一機制，該發光元件被稱為電流激發發光元件。
圖12C顯示可對其施加數位時間灰階驅動的像素結構的實例，作為半導體裝置的實例。
描述可對其施加數位時間灰階驅動的像素的結構和操作。在此，一個像素包括兩個n-通道電晶體，各電晶體包括作為通道形成區的氧化物半導體層。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404和電容器6403。開關電晶體6401的閘極層連接到掃描線6406，開關電晶體6401的第一電極(源極層和汲極層之一)連接到信號線6405，且開關電晶體6401的第二電極(源極層和汲極層中的另一個)連接到驅動電晶體6402的閘極層。驅動電晶體6402的閘極層經電容器6403連接到電源線6407，驅動電晶體6402的第一電極連接到電源線6407，且驅動電晶體6402的第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應共同電極6408。共同電極6408電連接到提供在同一基板上的共同電位線。
將發光元件6404的第二電極(共同電極6408)設定到低電源電位。應注意到，參照設於電源線6407的高電源電位，該低電源電位為低於高電源電位的電位。作為低電源電位，例如可使用GND、0V等。可將在高電源電位與低電源電位之間的電位差施加於發光元件6404且將電流供應到發光元件6404，由此發光元件6404發光。在此，為了使發光元件6404發光，設定各電位，從而高電源電位與低電源電位之間的電位差為發光元件6404的正向閾電壓(forward threshold voltage)或更高。
應注意到，可將驅動電晶體6402的閘電容用作電容 器的電容，從而可省略電容器6403。可在通道形成區與閘極層之間形成驅動電晶體6402的閘電容。
在電壓-輸入電壓-驅動方法的情況下，將視頻信號輸入驅動電晶體6402的閘極層，從而驅動電晶體6402處於被充分地打開和關閉的兩種狀態之一。也就是說，驅動電晶體6402在線性區中操作，且因此，將高於電源線6407的電壓的電壓施加到驅動電晶體6402的閘極層。應注意到，將高於或等於電源線的電壓與驅動電晶體6402的Vth之和的電壓施加到信號線6405上。
在進行類比灰階驅動而不是數位時間灰階驅動的情況下，可通過以不同方式輸入信號來使用與圖12C相同的像素構造。
在進行類比灰階驅動的情況下，將大於或等於發光元件6404的正向電壓與驅動電晶體6402的Vth之和的電壓施加到驅動電晶體6402的閘極層上。發光元件6404的正向電壓表示在其下獲得所要亮度的電壓，且至少包括正向閾電壓。輸入視頻信號，驅動電晶體6402通過該視頻信號在飽和區中操作，從而可將電流供應到發光元件6404。為了使驅動電晶體6402在飽和區中操作，設定電源線6407的電位高於驅動電晶體6402的閘電位。在使用類比視頻信號時，可以根據視頻信號饋送電流到發光元件6404並進行類比灰階驅動。
應注意到，該像素構造不限於圖12C中圖示的像素構造。例如，可將開關、電阻器、電容器、電晶體、感測 器、電晶體、邏輯電路等加到圖12C中圖示的像素中。
(實施例11)
可將本說明書中公開的半導體裝置應用到多種電子裝置(包括遊戲機)。電子裝置的實例有電視機(也稱作電視或電視接收機)、電腦等的監視器、諸如數位照相機或數位視頻照相機的照相機、數位相框、手持行動電話(也稱作行動電話或行動電話裝置)、攜帶型遊戲機、攜帶型資訊端子、音頻複製裝置、諸如pachinko機的大型遊戲機等。將描述各自包括在任何上述實施例中描述的顯示裝置的電子裝置的實例。
圖13A圖示攜帶型資訊端子，其包括主體3001、外殼3002、顯示部分3003a和3003b等。顯示部分3003b充當觸摸板。通過觸摸在顯示部分3003b上顯示的鍵盤3004，可操作螢幕且可輸入文字。不必說，顯示部分3003a可充當觸摸板。液晶面板或有機發光面板通過使用實施例4中描述的半導體裝置作為開關元件且應用到顯示部分3003a或3003b來製造，由此可提供高度可靠的攜帶型資訊端子。
圖13A中圖示的攜帶型資訊端子具有在顯示部分上顯示各種資訊(例如靜止圖像、活動圖像和文字圖像)的功能，在顯示部分上顯示日曆、資料、時間等的功能，操作或編輯在顯示部分上顯示的資訊的功能，通過各種軟體(程式)控制處理的功能等。此外，可在外殼的背面或側面 上提供外接端子(耳機端子、USB端子等)、記錄媒體***部分等。
圖13A中圖示的攜帶型資訊端子可無線地發送和接受資料。通過無線通信，可從電子圖書伺服器購買並下載所要圖書資料等。
圖13B圖示攜帶型音樂播放器，其包括主體3021、顯示部分3023、固定部分3022(主體用其戴在耳朵上)、喇叭、操作按鈕3024、外部記憶體插槽3025等。液晶面板或有機發光面板通過使用實施例4中描述的半導體裝置作為開關元件且應用到顯示部分3023來製造，由此可提供高度可靠的攜帶型音樂播放器(PDA)。
此外，當在圖13B中圖示的攜帶型音樂播放器充當天線、擴音器或無線通信裝置且與行動電話一起使用時，使用者可在開車等的同時無線交談(所謂的免提)。
圖13C圖示行動電話，其包括兩個外殼：外殼2800和外殼2801。外殼2801包括顯示面板2802、喇叭2803、擴音器2804、點擊裝置2806、照相機鏡頭2807、外接端子2808等。另外，外殼2800包括具有為攜帶型資訊端子充電的功能的太陽能電池2810和外部記憶體插槽2811等。此外，天線結合在外殼2801中。實施例4中描述的半導體裝置應用於顯示面板2802上，由此可提供高度可靠的行動電話。
此外，顯示面板2802包括觸摸板。顯示為圖像的多個操作鍵2805由圖13C中的虛線指示。應注意到，還包 括使從太陽能電池2810輸出的電壓增加到對於各線路足夠高的增強電路。
在顯示面板2802中，顯示方向可根據使用方式適當改變。此外，顯示裝置在與顯示面板2802的相同表面上提供有照相機鏡頭2807，且因此其可用作視頻電話。喇叭2803和擴音器2804可用於記錄並發出聲音等的視頻電話呼叫以及語音電話。此外，如圖13C所圖示的發展的外殼2800和2801可通過滑動彼此重疊，因此，可減小行動電話的尺寸，其使得行動電話適於攜帶。
外接端子2808可連接到AC整流器和諸如USB線纜的各種類型的線纜，且充電和與個人電腦資料通信是可能的。此外，大量資料可通過將儲存媒體***外部記憶體插槽2811中來儲存且可被移動。
此外，除了上述功能之外，可提供紅外通信功能、電視接收功能等。
圖13D圖示電視裝置的實例。在電視機9600中，將顯示部分9603結合在外殼9601中。顯示部分9603可顯示圖像。在此，外殼9601承載在提供有CPU的台座9605上。當將實施例4中該的半導體裝置應用到顯示部分9603上時，電視機9600可具有高度可靠性。
電視機9600可用外殼9601的操作開關或單獨的遙控器操作。此外，該遙控器可提供有用於顯示從該遙控器輸出的資料的顯示部分。
應注意到，電視機9600提供有接收器、數據機等。 使用該接收器，可接收普通電視廣播。此外，當顯示裝置經數據機在有或沒有導線的情況下連接到通信網路時，可進行單路(從發送器到接收器)或雙路(在發送器和接收器之間或在接受器之間)資訊通信。
此外，電視機9600提供有外接端子9604、儲存媒體錄放部分9602和外部記憶體插槽。外接端子9604可連接到諸如USB線纜的各種類型的線纜，且與個人電腦的資料通信是可能的。磁片儲存媒體***儲存媒體錄放部分9602中，且可進行儲存在儲存媒體中的資料的讀取和將資料寫入儲存媒體。另外，作為***外部記憶體插槽中的外部記憶體9606中的資料儲存的圖片、視頻等可顯示在顯示部分9603上。
當將實施例9中該的半導體裝置應用到外部記憶體9606或CPU時，電視機9600可具有高度可靠性且其功率消耗充分降低。
該實施例中該的方法和結構可適當地與其他實施例中該的方法和結構中的任一者組合。
[例子1]
在該例子中，將描述通過實施例4中描述的製造方法製造的電晶體的特性的評估結果。
在該例子中，在一個基板上形成各自具有3μm的通道長度L和50μm的通道寬度W的電晶體，且評估電晶體特性。首先，描述製造用於測量的電晶體的方法。
首先，通過CVD方法在玻璃基板上形成作為基礎薄膜的100nm厚的氧氮化矽薄膜，且通過濺射方法在氧氮化矽薄膜上形成作為閘極層的150nm厚的鎢薄膜。選擇性蝕刻該鎢薄膜，由此形成閘極層。
隨後，作為閘絕緣層，通過CVD方法在閘極層上形成厚度為100nm的氧氮化矽薄膜(ε=4.1)。
接著，在含有氬氣和氧氣的氣氛(氬氣：氧氣=30sccm：15sccm)中、在下列條件下使用In-Ga-Zn-O-基氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：2(摩爾比))在閘絕緣層上形成厚度為5nm的第一氧化物半導體層：基板與靶之間的距離為60mm，壓力為0.4Pa，直流(DC)電源為0.5kW且基板溫度為400℃。
接著，在450℃下在氮氣氛中對第一氧化物半導體層進行第一熱處理1小時。
接著，在含有氬氣和氧氣的氣氛(氬氣：氧氣=30sccm：15sccm)中、在下列條件下使用In-Ga-Zn-O-基氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：2(摩爾比))在第一氧化物半導體層上形成厚度為25nm的第二氧化物半導體層：基板與靶之間的距離為60mm，壓力為0.4Pa，直流(DC)電源為0.5kW且基板溫度為400℃。
接著，在450℃下在乾燥空氣氛中對第二氧化物半導體層進行第二熱處理1小時。
接著，在室溫(25℃)下通過濺射方法在氧化物半導體層上形成作為源極和汲極層的鈦薄膜(厚度為150nm)。選 擇性蝕刻源極層和汲極層，從而在與閘極層重疊的源極層的通道方向上(閘絕緣層摻入其間)的長度為3μm，且在與閘極層重疊的汲極層的通道方向上(閘絕緣層***其間)的長度為3μm。
接著，在100℃下通過濺射方法形成作為保護性絕緣層的厚度為300nm的氧化矽薄膜，以使其與氧化物半導體層接觸。選擇性蝕刻作為保護層起作用的氧化矽薄膜，由此，在閘極層和源極層及汲極層上形成開口。
接著，作為用於測量的電極層，在含有氬氣和氧氣的氣氛(氬氣：氧氣=50sccm：1.5sccm)在室溫(25℃)下通過濺射方法形成含有SiO2的In-Sn-O薄膜(厚度為110nm)。選擇性蝕刻用於測量的電極層，從而形成通過開口電連接到閘極層的用於測量的電極層、通過開口電連接到源極層的用於測量的電極層和通過開口電連接到汲極層的用於測量的電極層。此後，在250℃下在氮氣氛中進行第三熱處理1小時。
通過上述步驟，作為樣品1，在一個基板上製造各自具有50μm的通道寬度W和3μm的通道長度L的多個電晶體。
隨後，測量樣品1的10個電晶體的電流-電壓特性。測量時的基板溫度為室溫(25℃)。圖14顯示Vg-Id曲線，其顯示相對於在電晶體的源極層與閘極層之間的電壓改變(下文中，稱為閘電壓或Vg)的在源極層與汲極層之間流動的電流改變(下文中，稱為汲電流或Id)。橫軸表示以線性 標度的閘電壓且縱軸表示以對數標度的汲電流。
圖14中示出的電流-電壓特性的測量結果為通過將源極層與汲極層之間的電壓設定為1V且從-30V至30V改變閘電壓得到的結果和通過將源極層與汲極層之間的電壓設定為10V且從-30V至30V改變閘電壓得到的結果。
應注意到，圖14中示出的實測場效應遷移率在源極層與汲極層之間的電壓為10V的情況下得到。
圖20顯示比較例子的測量結果。作為比較例子，製造樣品A的電晶體，且如在圖14的情況下測量10個電晶體的電流-電壓特性。其測量結果示於圖20中。應注意到，樣品A的製造方法與樣品1的製造方法部分不同。描述樣品A的製造方法。在含有氬氣和氧氣的氣氛(氬氣：氧氣=30sccm：15sccm)中、在下列條件下使用In-Ga-Zn-O-基氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：2(摩爾比))在閘絕緣層上形成厚度為25nm的氧化物半導體層：基板與靶之間的距離為60mm，壓力為0.4Pa，直流(DC)電源為0.5kW且基板溫度為200℃。接著，在450℃下在乾燥空氣氣氛中對氧化物半導體層進行第一熱處理1小時。隨後，如在樣品1中，在氧化物半導體層上形成源極層和汲極層，且隨後的步驟與樣品1的步驟相同。
與圖20相比，圖14顯示10個電晶體的電流-電壓特性的變化較小，這是有利的。從所得到的Vg-Id曲線，得到閾電壓(在下文中，稱為閾值或Vth)。在圖14中，樣品1的閾值為2.15V。在圖20中，樣品A的閾值為1.44V。
在Vg-Id特性中，當將從-30V掃到+30V的Vg-Id曲線與從+30V掃到-30V的Vg-Id曲線相比較，在Vg-Id曲線的上升部分中存在特別大的差異(△位移)。在這一上升部分中的電晶體特性在受截止電流大大影響的裝置中特別重要。位移值(其為在上升部分中的電晶體的一個特徵值)是指在Vg-Id曲線的上升處的電壓值且對應於汲-源電流(Id)下的電壓，該汲-源電流(Id)低於或等於1×10-12A。在圖14中，樣品1的位移值為-0.4V。在圖20中，樣品A的位移值為-0.02V。
隨後，對該例子中製造的樣品1和樣品A的電晶體進行BT試驗。該BT試驗為一類加速試驗且可在短時間內評估由長期使用電晶體引起的特性的改變。具體地說，在進行BT試驗的前後之間的電晶體的閾電壓的改變量為用於檢查可靠性的重要指標。因為進行BT試驗的前後之間的閾電壓之差較小，所以電晶體具有較高可靠性。
具體地說，將其上形成電晶體的基板的溫度(基板溫度)設定在固定溫度，將電晶體的源極層和汲極層設定在相同電位下，且在一定時間內向閘極層提供不同於源極層和汲極層的電位。可視情況根據試驗目的確定基板溫度。施加到閘極層的電位高於源極層和汲極層的電位的BT試驗稱為+BT試驗，而施加到閘極層的電位低於源極層和汲極層的電位的BT試驗稱為-BT試驗。
BT試驗的應力情況可根據基板溫度、施加到閘絕緣層的電場強度和施加電場的時間確定。施加到閘絕緣層的 電場的強度根據通過閘極層與源極層和汲極層之間的電位差除以閘絕緣層的厚度得到的值確定。例如，在施加到厚度為100nm的閘絕緣層的電場的強度為2MV/cm的情況下，可將電位差設定為20V。
應注意到，電壓是指兩點的電位之差，且電位是指在靜電場中在給定點處的單位電荷的靜電能(電位能量)。應注意到，一般而言，一個點的電位與參考電位之差僅僅稱為電位或電壓，且在許多情況下電位和電壓作為同義詞使用。因此，在本說明書中，除非另有規定，否則電位可改述為電壓，且電壓可改述為電位。
+BT試驗和-BT試驗二者都在下列條件下進行：基板溫度為150℃；施加到閘絕緣層的電場的強度為2MV/cm；且施加時間為1小時。
首先，描述+BT試驗。為了測量經受BT試驗的電晶體的初始特性，在以下條件下測量源-汲電流(下文中，稱為汲電流或Id)的特性、即Vg-Id特性的改變：基板溫度設定為40℃，源極層與汲極層之間的電壓(下文中，汲電壓或Vd)設定為10V，且源極層與閘極層之間的電壓(下文中，閘電壓或Vg)從-20V到+20V變化。在此，為了防範樣品表面的吸濕，基板溫度設定為40℃。然而，如果沒有特定問題，測量可在室溫(25℃)下進行。
接著，將基板溫度升高到150℃，隨後，將電晶體的源極層和汲極層的電位設定為0V。隨後，將電壓施加到閘極層，從而施加到閘絕緣層的電場的強度為2MV/cm。 因為在此電晶體中閘絕緣層的厚度為100nm，保持施加到閘極的+20V的電壓1小時。在此，電壓施加時間為1小時，然而，視情況可根據目的確定該時間。
接著，將基板溫度降低到40℃，同時在閘極層與源極和汲極層之間施加電壓。如果在基板溫度完全降到40℃之前停止施加電壓，在BT試驗期間已被損壞的電晶體可通過影響殘餘熱而被修復。因此，在施加電壓的同時，必須降低基板溫度。在基板溫度降到40℃之後，停止施加電壓。嚴格地講，溫度降低時間必須加到電壓施加時間中；然而，因為溫度實際上能夠在數分鐘內降低到40℃，這被視為誤差範圍，且溫度降低時間未加到施加時間中。
隨後，在與初始特性測量相同的條件下測量Vg-Id特性，且在+BT試驗之後得到Vg-Id特性。
接著，描述-BT試驗。-BT試驗用類似於+BT試驗的程度進行，但具有不同於+BT試驗之處，即，在基板溫度增加到150℃之後將施加到閘極層的電壓設定為-20V。
在BT試驗中，重要的是使用未曾經受BT試驗的電晶體。例如，如果使用已經經受+BT試驗的電晶體進行-BT試驗，由於預先進行的+BT試驗的影響，不能正確評估-BT試驗的結果。此外，上述情況對於在對已經受+BT試驗的電晶體進行+BT試驗的情況也適用。應注意到，考慮到這些影響，上述情況不適於有意重復BT試驗的情況。
圖15A顯示在進行+BT試驗之前和之後樣品1的電晶體的Vg-Id特性。在圖15A中，與初始特性中的閾電壓相比，閾電壓在正方向上位移0.93V。
圖15B顯示在進行-BT試驗之前和之後樣品1的電晶體的Vg-Id特性。在圖15B中，與初始特性中的閾電壓相比，閾電壓在正方向上位移0.02V。
在兩種BT試驗中，電晶體樣品1的閾電壓的位移量小於或等於1V，這證實根據實施例4製造的電晶體具有高度可靠性。此外，圖15A的位移值的量(△位移)為0.858V，且圖15B的位移值的量(△位移)為0.022V。
圖21A顯示在進行+BT試驗之前和之後樣品A的電晶體的Vg-Id特性。在圖21A中，與初始特性中的閾電壓相比，閾電壓在正方向上位移2.8V。
圖21B顯示在進行-BT試驗之前和之後樣品A的電晶體的Vg-Id特性。在圖21B中，與初始特性中的閾電壓相比，閾電壓在正方向上位移0.22V。此外，圖21A的位移值的量(△位移)為2.296V，且圖21B的位移值的量(△位移)為0.247V。
隨後，在用光輻照電晶體的同時，對該例子中製造的樣品1和樣品A的電晶體進行BT試驗。不必說，此處使用的樣品不同於進行了上述BT試驗的樣品。除了用來自LED光源的36000lux的光輻照電晶體和在室溫(25℃)下進行測量的要點之外，該試驗方法與上述BT試驗中的方法相同。因為雖然用光輻照了電晶體，但是在進行+BT試驗 的前後之間幾乎沒有變化，在此省略結果的描述。在用光輻照樣品1的同時進行的-BT試驗的結果示於圖16中。
圖16顯示在用光輻照電晶體的同時進行的-BT試驗之前和之後樣品1的電晶體的Vg-Id特性。在圖16中，與初始特性中的閾電壓相比，閾電壓在負方向上位移1.88V。此外，圖16的位移值的量(△位移)為-2.167V。
圖22顯示在用光輻照電晶體的同時進行的-BT試驗之前和之後樣品A的電晶體的Vg-Id特性。在圖22中，與初始特性中的閾電壓相比，閾電壓在負方向上位移4.02V。此外，圖22的位移值的量(△位移)為-3.986V。
在用光輻照電晶體的同時進行的-BT試驗，樣品1的電晶體的閾電壓的位移量可等於或小於樣品A的電晶體的閾電壓的一半，這證實根據實施例4製造的電晶體具有高度可靠性。
[例子2]
在該例子中進行下列實驗以檢查氧化物半導體層中的晶態。
在與例子1中該的樣品1相同的薄膜形成條件下在石英基板上形成厚度為5nm的第一氧化物半導體層。隨後，在450℃下在氮氣氛中進行第一熱處理1小時。接著，在與樣品1相同的薄膜形成條件下形成厚度為25nm的第二氧化物半導體層。隨後，在450℃下在氮氣氛中對第二氧化物半導體層進行第二熱處理1小時。
將由此得到的樣品的橫截面用掃描透射電子顯微鏡(STEM：Hitachi“HD-2700”)在200kV的加速電壓下觀察。圖17顯示樣品橫截面的高倍放大相片(8百萬倍放大)。根據圖17，人們可以發現晶體在薄膜厚度方向上生長以形成分層形狀。難以觀察在第一氧化物半導體層與第二氧化物半導體層之間的邊界。
圖18顯示用透射電子顯微鏡(TEM)觀察的平面的相片。根據圖18，可以觀察六方晶格圖像。圖19顯示通過X射線衍射(XRD)進行的晶態分析的結果。在曲線圖中，在30°-36°的2θ範圍內可以見到的峰值提示存在從(009)面中得到的衍射峰，這顯示In-Ga-Zn-O-基晶體材料中最強的衍射強度。因此，可由X射線衍射證實樣品中的晶體區。
本發明基於2010年8月6日向日本專利局提交的日本專利申請2010-178174號，其全部內容通過引用結合到本文中。

Claims (12)

  1. 一種製造半導體裝置的方法，包括以下步驟：由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下在氧化物絕緣層上形成第一結晶氧化物半導體層；在形成該第一結晶氧化物半導體層之後在高於或等於400℃且低於或等於750℃的溫度下進行熱處理的步驟；形成厚度大於該第一結晶氧化物半導體層的在該第一結晶氧化物半導體層上且與該第一結晶氧化物半導體層接觸的第二結晶氧化物半導體層；在該第二結晶氧化物半導體層上形成包括銦、鋅及氧的第一層和第二層；在該第二結晶氧化物半導體層及該第一層和第二層上形成源極和汲極；在該源極和該汲極上形成閘絕緣層；以及在該閘絕緣層上形成閘極，其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  2. 一種製造半導體裝置的方法，包括以下步驟：在氧化物絕緣層上形成第一結晶氧化物半導體層；由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下形成第二結晶氧化物半導體層，該第二結晶氧化物半導體層之厚度大於該第一結晶氧化物半導體層且在該第一結晶氧化物半導體層上並與該第一結晶氧化物半 導體層接觸；在形成該第二結晶氧化物半導體層之後在高於或等於400℃且低於或等於750℃的溫度下進行熱處理的步驟；在該第二結晶氧化物半導體層上形成包括銦、鋅及氧的第一層和第二層；在該第二結晶氧化物半導體層上形成源極和汲極；在該源極和該汲極上形成閘絕緣層；以及在該閘絕緣層上形成閘極，其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  3. 一種製造半導體裝置的方法，包括以下步驟：在氧化物絕緣層上形成包括銦、鋅及氧的第一層和第二層；在該第一層和第二層上形成源極和汲極；由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下在該源極和該汲極上形成第一結晶氧化物半導體層；在形成該第一結晶氧化物半導體層之後在高於或等於400℃且低於或等於750℃的溫度下進行熱處理的步驟；形成厚度大於該第一結晶氧化物半導體層的在該第一結晶氧化物半導體層上且與該第一結晶氧化物半導體層接觸的第二結晶氧化物半導體層；在該第二結晶氧化物半導體層上形成閘絕緣層；以及在該閘絕緣層上形成閘極， 其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  4. 一種製造半導體裝置的方法，包括以下步驟：在氧化物絕緣層上形成包括銦、鋅及氧的第一層和第二層；在該第一層和第二層上形成源極和汲極；在該源極和該汲極上形成第一結晶氧化物半導體層；由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下形成第二結晶氧化物半導體層，該第二結晶氧化物半導體層之厚度大於該第一結晶氧化物半導體層且在該第一結晶氧化物半導體層上並與該第一結晶氧化物半導體層接觸；在形成該第二結晶氧化物半導體層之後在高於或等於400℃且低於或等於750℃的溫度下進行熱處理的步驟；在該第二結晶氧化物半導體層上形成閘絕緣層；以及在該閘絕緣層上形成閘極，其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  5. 一種製造半導體裝置的方法，包括以下步驟：在氧化物絕緣層上形成閘極；在該閘極上形成閘絕緣層；在該閘絕緣層上形成包括銦、鋅及氧的第一層和第二層；在該第一層和第二層上形成源極和汲極； 由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下在該源極和該汲極上形成第一結晶氧化物半導體層；在形成該第一結晶氧化物半導體層之後在高於或等於400℃且低於或等於750℃的溫度下進行熱處理的步驟；以及形成厚度大於該第一結晶氧化物半導體層的在該第一結晶氧化物半導體層上且與該第一結晶氧化物半導體層接觸的第二結晶氧化物半導體層，其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  6. 一種製造半導體裝置的方法，包括以下步驟：在氧化物絕緣層上形成閘極；在該閘極上形成閘絕緣層；在該閘絕緣層上形成包括銦、鋅及氧的第一層和第二層；在該第一層和第二層上形成源極和汲極；在該源極和該汲極上形成第一結晶氧化物半導體層；由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下形成第二結晶氧化物半導體層，該第二結晶氧化物半導體層之厚度大於該第一結晶氧化物半導體層且在該第一結晶氧化物半導體層上並與該第一結晶氧化物半導體層接觸；以及在形成該第二結晶氧化物半導體層之後在高於或等於 400℃且低於或等於750℃的溫度下進行熱處理的步驟，其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  7. 一種製造半導體裝置的方法，包括以下步驟：在氧化物絕緣層上形成閘極；在該閘極上形成閘絕緣層；由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下在該閘絕緣層上形成第一結晶氧化物半導體層；在形成該第一結晶氧化物半導體層之後在高於或等於400℃且低於或等於750℃的溫度下進行熱處理的步驟；形成厚度大於該第一結晶氧化物半導體層的在該第一結晶氧化物半導體層上且與該第一結晶氧化物半導體層接觸的第二結晶氧化物半導體層；以及在該第二結晶氧化物半導體層上形成包括銦、鋅及氧的第一層和第二層；在該第二結晶氧化物半導體層及該第一層和第二層上形成源極和汲極，其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  8. 一種製造半導體裝置的方法，包括以下步驟：在氧化物絕緣層上形成閘極；在該閘極上形成閘絕緣層；在該閘絕緣層上形成第一結晶氧化物半導體層； 由濺射方法在高於或等於200℃且低於或等於400℃的基板溫度下形成第二結晶氧化物半導體層，該第二結晶氧化物半導體層之厚度大於該第一結晶氧化物半導體層且在該第一結晶氧化物半導體層上並與該第一結晶氧化物半導體層接觸；在形成該第二結晶氧化物半導體層之後在高於或等於400℃且低於或等於750℃的溫度下進行熱處理的步驟；以及在該第二結晶氧化物半導體層上形成包括銦、鋅及氧的第一層和第二層；在該第二結晶氧化物半導體層及該第一層和第二層上形成源極和汲極，其中該第一層的末端部分從該源極突出且該第二層的末端部分從該汲極突出。
  9. 如申請專利範圍第1至8項中之任一項之製造半導體裝置的方法，其中該第一結晶氧化物半導體層具有大於或等於1nm且小於或等於10nm的厚度。
  10. 如申請專利範圍第1至8項中之任一項之製造半導體裝置的方法，其中該第一結晶半導體層含有銦、鎵及鋅，並且具有c-軸取向。
  11. 如申請專利範圍第1至8項中之任一項之製造半導體裝置的方法，其中該第二結晶半導體層含有銦、鎵及鋅，並且具有c-軸取向。
  12. 如申請專利範圍第1至8項中之任一項之製造半 導體裝置的方法，其中該氧化物絕緣層含有氧，該氧超過該氧化物絕緣層中的化學計量。
TW105129331A 2010-08-06 2011-07-19 半導體裝置及其製造方法 TWI615920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010178174 2010-08-06
JP2010-178174 2010-08-06

Publications (2)

Publication Number Publication Date
TW201714251A TW201714251A (zh) 2017-04-16
TWI615920B true TWI615920B (zh) 2018-02-21

Family

ID=45555457

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100125446A TWI562285B (en) 2010-08-06 2011-07-19 Semiconductor device and method for manufacturing the same
TW105129331A TWI615920B (zh) 2010-08-06 2011-07-19 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100125446A TWI562285B (en) 2010-08-06 2011-07-19 Semiconductor device and method for manufacturing the same

Country Status (5)

Country Link
US (1) US20120032163A1 (zh)
JP (4) JP5819671B2 (zh)
KR (1) KR20120022614A (zh)
CN (2) CN102376584B (zh)
TW (2) TWI562285B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
CN104272463B (zh) * 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014034820A1 (en) 2012-09-03 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Microcontroller
DE112013005029T5 (de) * 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI691084B (zh) * 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102060536B1 (ko) * 2013-04-26 2019-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치
US9647125B2 (en) * 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
KR102332469B1 (ko) 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
TWI663733B (zh) 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
CN108780757B (zh) 2016-03-22 2022-08-23 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2017187301A1 (en) * 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
CN105826250B (zh) * 2016-05-17 2018-11-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
US10615187B2 (en) 2016-07-27 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
US20100084651A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US20100102314A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP3859148B2 (ja) * 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
US8319214B2 (en) * 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010087223A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
TWI633605B (zh) * 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011070928A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
US20100084651A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US20100102314A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Gun Hee Kim, Byung Du Ahn, Hyun Soo Shin,Woong Hee Jeong, Hee Jin Kim, " Effect of indium composition ratio on solutionprocessed nanocrystalline InGaZnO thin film transistors", Applied Physics Letters 94,233501 (2009) *
Gun Hee Kim, Byung Du Ahn, Hyun Soo Shin,Woong Hee Jeong, Hee Jin Kim, " Effect of indium composition ratio on solutionprocessed nanocrystalline InGaZnO thin film transistors", Applied Physics Letters 94,233501 (2009)。

Also Published As

Publication number Publication date
CN105826204A (zh) 2016-08-03
JP2017063201A (ja) 2017-03-30
JP6022658B2 (ja) 2016-11-09
TWI562285B (en) 2016-12-11
CN105826204B (zh) 2019-07-05
CN102376584B (zh) 2016-05-18
JP2018019087A (ja) 2018-02-01
JP6370978B2 (ja) 2018-08-08
US20120032163A1 (en) 2012-02-09
CN102376584A (zh) 2012-03-14
TW201222734A (en) 2012-06-01
JP5819671B2 (ja) 2015-11-24
TW201714251A (zh) 2017-04-16
JP6209661B2 (ja) 2017-10-04
JP2012054547A (ja) 2012-03-15
JP2016029728A (ja) 2016-03-03
KR20120022614A (ko) 2012-03-12

Similar Documents

Publication Publication Date Title
TWI615920B (zh) 半導體裝置及其製造方法
JP7413597B2 (ja) 半導体装置
TWI745242B (zh) 顯示裝置
TWI713225B (zh) 半導體裝置
TWI622034B (zh) 顯示裝置
JP6392955B2 (ja) 金属酸化物膜
JP2018197399A (ja) 金属酸化物膜及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees