TWI613658B - 將資料程式化於非揮發性記憶體裝置中的方法、對記憶體進行程式化的方法以及記憶體系統 - Google Patents

將資料程式化於非揮發性記憶體裝置中的方法、對記憶體進行程式化的方法以及記憶體系統 Download PDF

Info

Publication number
TWI613658B
TWI613658B TW102137226A TW102137226A TWI613658B TW I613658 B TWI613658 B TW I613658B TW 102137226 A TW102137226 A TW 102137226A TW 102137226 A TW102137226 A TW 102137226A TW I613658 B TWI613658 B TW I613658B
Authority
TW
Taiwan
Prior art keywords
data
stylized
encoding
bit
memory
Prior art date
Application number
TW102137226A
Other languages
English (en)
Other versions
TW201419286A (zh
Inventor
劉永健
孔駿鎭
薛昶圭
孫弘樂
劉炫碩
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201419286A publication Critical patent/TW201419286A/zh
Application granted granted Critical
Publication of TWI613658B publication Critical patent/TWI613658B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一種將資料程式化於非揮發性記憶體裝置中的方法包括：接收要被程式化於所述非揮發性記憶體裝置的所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；使用根據所述程式化資料與所述經讀取的資料的比較而自多個編碼方案的至少一個編碼方案來對所述程式化資料進行編碼；產生包含編碼資訊的旗標資料；以及將所述經編碼的程式化資料以及所述旗標資料程式化於所述所選擇的記憶胞中。

Description

將資料程式化於非揮發性記憶體裝置中的方法、對記憶體進行程式化的方法以及記憶體系統 【相關申請案的交叉參考】
本申請案根據35 U.S.C.§ 119主張2012年10月23日申請的韓國專利申請案第10-2012-0118019號的優先權，所述韓國專利申請案的標的特此以引用的方式併入本文中。
本發明概念大體上是關於半導體記憶體裝置，且更特定言之，是關於包括非揮發性記憶體裝置以及控制器的記憶體系統，以及用於將資料程式化於非揮發性記憶體裝置中的方法。
半導體記憶體裝置可根據其在與電源斷開時是否保留資料而粗略地劃分為兩個類別。此等類別包含在與電源斷開時失去所儲存的資料的揮發性記憶體裝置，以及在與電源斷開時保留所儲存的資料的非揮發性記憶體裝置。揮發性記憶體裝置的實例包 含靜態隨機存取記憶體(static random access memory,SRAM)、動態隨機存取記憶體(dynamic random access memory,DRAM)以及同步DRAM(synchronous DRAM,SDRAM)。非揮發性記憶體裝置的實例包含唯讀記憶體(read only memory,ROM)、可程式化ROM(programmable ROM,PROM)、電可程式化ROM(electrically programmable ROM,EPROM)、電可抹除可程式化ROM(electrically erasable and programmable ROM,EEPROM)、快閃記憶體裝置、相變RAM(phase-change RAM,PRAM)、磁性RAM(magnetic RAM,MRAM)、電阻性RAM(resistive RAM,RRAM)以及鐵電RAM(ferroelectric RAM,FRAM)。
非揮發性記憶體裝置持續需要具有改良的效能特性，諸如，較快操作速度以及較低電力消耗。為了解決此需求，研究者已尋求裝置的實體特性及操作特性兩者的改良。
在本發明概念的一個實施例中，一種將資料程式化於非揮發性記憶體裝置中的方法包括：接收要被程式化於所述非揮發性記憶體裝置的所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；使用根據所述程式化資料與所述經讀取的資料的比較而自多個編碼方案選擇的至少一個編碼方案來對所述程式化資料進行編碼；產生包含編碼資訊的旗標資料；以及將所述經編碼的程式化資料以及所述旗標資料程式化於所述所選擇的記憶胞中。
在本發明概念的另一實施例中，一種對記憶體進行程式化的方法包括：接收要被程式化於所述記憶體的所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；將所述程式化資料劃分成多個程式化資料群組且將所述經讀取的資料劃分成多個讀取資料群組；使用根據每一程式化資料群組與對應讀取資料群組之間的比較而自多個編碼方案選擇的至少一個編碼方案來對所述程式化資料群組中的每一者進行編碼；藉由組合所述經編碼的程式化資料群組來產生經編碼的資料；產生旗標資料，所述旗標資料包括所述程式化資料群組中的每一者的編碼資訊；以及將所述經編碼的資料以及所述旗標資料程式化於所述所選擇的記憶胞中。
在本發明概念的又一實施例中，一種對記憶體進行程式化的方法包括：接收要被程式化於所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；選擇所述程式化資料作為候選資料；比較所述程式化資料與所述候選資料；基於所述比較，在所述候選資料與所述經讀取的資料之間的距離小於參考值的情況下，選擇所述候選資料作為經編碼的資料，在所述候選資料與所述經讀取的資料之間的距離大於所述參考值的情況下，經由所述候選資料的循環移位而產生額外候選資料，且再次執行所述比較並根據所述比較或所述額外候選資料而選擇經編碼的資料；產生旗標資料，所述旗標資料包括關於相對於所述程式化資料而移位的所述經編碼的資料的位元的數目的資訊；以及將所述經編碼的資料以及所述旗標資料程式化於所述記憶體的所述記憶胞處 的。
在本發明概念的又一實施例中，一種記憶體系統包括：記憶體；以及控制器，經組態以控制所述記憶體，其中所述控制器包括：隨機存取記憶體；主機介面，經組態以自外部裝置接收程式化資料且將所述程式化資料儲存於所述隨機存取記憶體處；記憶體介面，經組態以接收自所述記憶體讀取的資料且將所述經讀取的資料儲存於所述隨機存取記憶體處；資料編碼單元，經組態以基於儲存於所述隨機存取記憶體處的所述經讀取的資料而對儲存於所述隨機存取記憶體處的所述程式化資料進行編碼且將所述經編碼的資料儲存於所述隨機存取記憶體處；以及處理器，經組態以控制所述記憶體介面將所述隨機存取記憶體的所述經編碼的資料程式化於所述記憶體處。所述資料編碼單元經進一步組態以根據所述經讀取的資料與所述程式化資料之間的比較而產生所述經編碼的資料。
在本發明概念的再一實施例中，一種對記憶體進行程式化的方法包括：接收要被程式化於所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；將所述程式化資料劃分成第一部分以及第二部分；藉由使所述程式化資料的所述第一部分反轉來產生第一候選資料；藉由使所述程式化資料的所述第二部分反轉來產生第二候選資料；自所述第一候選資料以及所述第二候選資料選擇相對於所述經讀取的資料具有最小距離的資料作為經編碼的資料；產生旗標資料，所述旗標資料包括關於所述所選擇的資料的資訊；以及將所述經編碼的資料以及所述旗標資料程 式化於所述所選擇的記憶胞中。
本發明概念的此等及其他實施例可藉由減小在程式化操作中發生改變的位元的數目來潛在地減小彼等操作中所消耗的電力量。
1000‧‧‧記憶體系統
1100‧‧‧非揮發性記憶體
1110、1110a、1110b、1110c‧‧‧記憶胞陣列
1120‧‧‧列解碼器
1130‧‧‧行解碼器
1140‧‧‧位址解碼器
1150‧‧‧資料輸入/輸出電路
1160‧‧‧電壓產生器及控制邏輯區塊
1200‧‧‧控制器
1210‧‧‧匯流排
1220‧‧‧處理器/構成元件
1230‧‧‧隨機存取記憶體(RAM)/構成元件
1240‧‧‧主機介面/構成元件
1250‧‧‧記憶體介面/構成元件
1260‧‧‧資料編碼/解碼單元/構成元件
2000‧‧‧記憶體系統
2100‧‧‧非揮發性記憶體
2200‧‧‧控制器
2260‧‧‧資料編碼及解碼單元
3000‧‧‧計算系統
3100‧‧‧匯流排
3200‧‧‧處理器
3300‧‧‧記憶體系統
3400‧‧‧數據機
3500‧‧‧使用者介面
ADDR‧‧‧位址
BL1、BL2、BLm‧‧‧位元線
CH1、CH2、CHk‧‧‧通道
CMD‧‧‧命令
CTRL‧‧‧控制信號
DCA‧‧‧經解碼的行位址
DL‧‧‧資料線
DRA‧‧‧經解碼的列位址
MC‧‧‧記憶胞
S110~S140、S210~S290、S310~S380、S410~S450、S510~S540、S610~S640、S710~S740、S810~S860、S910~S980、S1010~S1040‧‧‧操作
SL1、SL2、SLn‧‧‧源極線
WL1、WL2、WLn‧‧‧字元線
附圖說明本發明概念的所選擇的實施例。在附圖中，類似參考數字指示類似特徵。
圖1為說明根據本發明概念的實施例的記憶體系統的方塊圖。
圖2為說明根據本發明概念的實施例的非揮發性記憶體裝置的方塊圖。
圖3A為說明根據本發明概念的實施例的記憶胞陣列的電路圖。
圖3B為說明根據本發明概念的實施例的記憶胞陣列的電路圖。
圖3C為說明根據本發明概念的實施例的記憶胞陣列的電路圖。
圖4為說明根據本發明概念的實施例的控制器的方塊圖。
圖5為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖。
圖6A為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼且產 生旗標資料。
圖6B為說明根據本發明概念的實施例的圖6A的方法的應用的流程圖。
圖7A為說明根據本發明概念的實施例的圖6的方法的另一應用的圖式。
圖7B為說明根據本發明概念的實施例的圖6的方法的又一應用的圖式。
圖7C為說明根據本發明概念的實施例的使用2位元旗標資料的圖6的方法的模擬結果的圖式。
圖7D為說明根據本發明概念的實施例的使用4位元旗標資料的圖6的方法的模擬結果的圖式。
圖8為說明根據本發明概念的實施例的另一對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼且產生旗標資料。
圖9為說明根據本發明概念的實施例的圖8的方法的應用的圖式。
圖10為說明根據本發明概念的實施例的再一對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼且產生旗標資料。
圖11為說明根據本發明概念的實施例的圖10的方法的應用的圖式。
圖12為說明根據本發明概念的實施例的再一對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼 且產生旗標資料。
圖13A為說明根據本發明概念的實施例的圖12的方法的應用的圖式。
圖13B為說明根據本發明概念的實施例的圖12的方法的另一應用的圖式。
圖14為說明根據本發明概念的另一實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖。
圖15為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，選擇編碼方案、執行編碼且產生旗標資料。
圖16為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，預測候選資料相對於經讀取的資料的距離且根據預測結果而選擇編碼方案。
圖17為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，選擇編碼方案、執行編碼且產生旗標資料。
圖18為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，選擇編碼方案、執行編碼且產生旗標資料。
圖19為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖。
圖20為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的圖式，在所述方法中，資料編碼及解碼 單元劃分程式化資料且對程式化資料的所劃分的部分進行解碼。
圖21為說明根據本發明概念的另一實施例的記憶體系統的方塊圖。
圖22為說明根據本發明概念的實施例的計算系統的方塊圖。
下文參看隨附圖式來描述本發明概念的實施例。此等實施例呈現為教示實例，且不應解釋為限制本發明概念的範疇。
在下文描述中，術語「第一」、「第二」、「第三」等用於描述各種特徵，但所描述的特徵不應受此等術語限制。實際上，此等術語僅用以區分不同特徵。因此，第一特徵可被稱為第二特徵而不偏離相關教示。
本文中所使用的術語僅出於描述特定實施例的目的，且不意欲限制本發明概念。如本文中所使用，單數形式「一個」以及「該」意欲亦包含複數形式，除非上下文另有清楚指示。術語「包括」在用於本文中時指示所敍述的特徵的存在，但並不排除其他特徵的存在。如本文中所使用，術語「及/或」包含相關聯的所列出項目中的一或多者的任何以及所有組合。
除非另有定義，否則本文中所使用的所有術語(包含技術以及科技術語)具有與一般熟習此項技術者通常所理解者相同的含義。術語(諸如，常用字典中所定義的術語)應被解釋為具有與其在相關技術及/或本說明書的情形下的含義一致的含義，且不應以理想化或過於正式的意義來解釋，除非本文中明確地如此定義。
圖1為說明根據本發明概念的實施例的記憶體系統的方塊圖。
參看圖1，記憶體系統1000包括非揮發性記憶體1100以及控制器1200。
非揮發性記憶體1100在控制器1200的控制下操作，且回應於控制信號CTRL、命令CMD、位址ADDR以及自控制器1200傳送的資料而執行程式化、讀取以及抹除。非揮發性記憶體1100可包括(例如)非揮發性隨機存取記憶體。舉例而言，非揮發性記憶體1100可包括相變RAM(PRAM)、磁性RAM(MRAM)、電阻性RAM(RRAM)、鐵電RAM(FRAM)。或者，非揮發性記憶體1100可包括「反及」快閃記憶體。
控制器1200控制非揮發性記憶體1100，且將控制信號CTRL、命令CMD、位址ADDR以及資料發送至非揮發性記憶體1100或自非揮發性記憶體1100接收資料。控制器1200通常在外部主機的控制下控制非揮發性記憶體1100。
控制器1200包括資料編碼/解碼單元1260。資料編碼/解碼單元1260經組態以對自主機傳送的資料進行編碼。經編碼的資料可程式化於非揮發性記憶體1100處。資料編碼/解碼單元1260經組態以對自非揮發性記憶體1100讀取的資料進行解碼。經解碼的資料被發送至主機。
在某些實施例中，非揮發性記憶體1100藉由經由與記憶胞連接的導電線產生電流以改變記憶胞的邏輯狀態而將資料儲存於記憶胞中。資料在程式化時發生變化的記憶胞的數目可為用於 判定記憶體系統1000的電力消耗的因素。
資料編碼/解碼單元1260對資料進行編碼，以使得程式化中的電力消耗減少。舉例而言，如下文將進一步描述，在程式化操作中，資料編碼/解碼單元1260可對資料進行解碼，以使得要被儲存於記憶胞處的資料與儲存於記憶胞處的資料之間的差被最小化。
儘管圖1展示包含資料編碼/解碼單元1260而作為控制器1200的組件的實例，但本發明概念並不限於此。舉例而言，非揮發性記憶體1100可或者經組態以包含資料編碼/解碼單元1260。為易於描述，假設資料編碼/解碼單元1260包含於控制器1100中。然而，本發明概念不限於此。
記憶體系統1000可為(例如)記憶卡，諸如，PC/PCMCIA卡、緊密快閃(CF)卡、智慧型媒體(SM)卡(SMC)、記憶棒、多媒體卡(MMC、RS-MMC、MMCmicro等)、SD卡(SD、miniSD、SDHC等)、通用快閃儲存器(universal flash storage,UFS)等。或者，記憶體系統1000可形成固態磁碟(solid state drive,SSD)。在一些實施例中，記憶體系統1000可用作電腦系統的主記憶體。
圖2為說明根據本發明概念的實施例的非揮發性記憶體1100的更詳細實例的方塊圖。
參看圖2，非揮發性記憶體1100包括記憶胞陣列1110、列解碼器1120、行解碼器1130、位址解碼器1140、資料輸入/輸出電路1150以及電壓產生器及控制邏輯區塊1160。
記憶胞陣列1110包括多個非揮發性記憶胞。記憶胞經由 字元線而與列解碼器1120連接，且經由位元線而與行解碼器1130連接。在一些實施例中，記憶胞陣列1110中的數列記憶胞與字元線連接，且記憶胞陣列1110中的數行記憶胞與位元線連接。
列解碼器1120經由字元線而與記憶胞陣列1110連接，且在電壓產生器及控制邏輯區塊1160的控制下操作。列解碼器1120回應於來自位址解碼器1140的經解碼的列位址DRA而選擇字元線或未選擇字元線。列解碼器1120向至少一個所選擇的字元線或未選擇的字元線供應自電壓產生器及控制邏輯區塊1160提供的電壓。
行解碼器1130經由位元線而與記憶胞陣列連接。行解碼器1130在電壓產生器及控制邏輯區塊1160的控制下操作。行解碼器1130回應於來自位址解碼器1140的經解碼的行位址DCA而選擇位元線或未選擇位元線。行解碼器1130向位元線供應自電壓產生器及控制邏輯區塊1160提供的電壓。
在一些實施例中，行解碼器1130經由資料線DL而接收資料並儲存所述資料。行解碼器1130基於所儲存的資料而選擇或未選擇位元線。行解碼器1130感測並儲存位元線的電壓或電流。感測結果可為自記憶胞陣列1110讀取的資料。將經讀取的資料經由資料線DL而輸出。
位址解碼器1140在電壓產生器及控制邏輯區塊1160的控制下操作。位址解碼器1140自控制器1200接收位址ADDR並儲存位址ADDR。位址解碼器1140對所儲存的位址的列位址進行解碼，且將所得經解碼的列位址DRA發送至列解碼器1120。位址 解碼器1140對所儲存的位址的行位址進行解碼，且將所得經解碼的行位址DCA發送至行解碼器1130。
資料輸入/輸出電路1150在電壓產生器及控制邏輯區塊1160的控制下操作。資料輸入/輸出電路1150儲存自控制器1200傳送的資料以經由資料線DL而輸出資料。資料輸入/輸出電路1150儲存經由資料線DL而傳送的資料且將資料輸出至控制器1200。
電壓產生器及控制邏輯區塊1160經組態以自控制器1200接收控制信號CTRL以及命令CMD。電壓產生器及控制邏輯區塊1160經組態以回應於控制信號CTRL以及命令CMD而控制非揮發性記憶體1100的整體操作。舉例而言，電壓產生器及控制邏輯區塊1160可將電壓供應至非揮發性記憶體1100的構成元件，且控制非揮發性記憶體1100的構成元件的操作時序。
圖3A至圖3C是說明根據本發明概念的各種實施例的記憶胞陣列1110的實例的電路圖。
參看圖3A，記憶胞陣列1110a包括與字元線WL1至WLn以及位元線BL1至BLm連接的記憶胞MC。記憶胞MC中的每一者包括可變電阻元件。可變電阻元件可具有根據溫度、電壓或電流條件、磁場配置等而發生變化的電阻值。記憶胞MC根據字元線WL1至WLn以及位元線BL1至BLm的電壓而得以選擇或未選擇。
參看圖3B，記憶胞陣列1110b包括與字元線WL1至WLn以及位元線BL1至BLm連接的記憶胞MC。記憶胞MC中的每一 者包括可變電阻元件以及二極體。可變電阻元件可具有根據溫度、電壓或電流條件、磁場配置等而發生變化的電阻值。在二極體被正向偏壓的情況下，電流流經二極體。在二極體被反向偏壓的情況下，無電流流經二極體。二極體使得可根據字元線WL1至WLn以及位元線BL1至BLm的電壓而改良記憶胞MC的選擇性。在一些實施例中，二極體的位置以及方向根據非揮發性記憶體1100的程式化、讀取以及抹除方案而改變。
參看圖3C，記憶胞陣列1110c包括與字元線WL1至WLn、源極線SL1至SLn以及位元線BL1至BLm連接的記憶胞MC。記憶胞MC中的每一者包括可變電阻元件以及電晶體。可變電阻元件可具有根據溫度、電壓或電流條件、磁場配置等而發生變化的電阻值。電晶體根據字元線WL1至WLn的電壓而接通或切斷。電晶體可實現記憶胞MC的選擇性的改良。
在某些實施例中，電晶體的位置以及連接關係根據非揮發性記憶體1100的程式化、讀取以及抹除方案而改變。源極線SL1至SLn與列解碼器1120或行解碼器1130連接。
圖4為說明根據本發明概念的實施例的控制器1200的實例的方塊圖。
參看圖4，控制器1200包括匯流排1210、處理器1220、RAM 1230、主機介面1240、記憶體介面1250以及資料編碼/解碼單元1260。
匯流排1210提供控制器1200的構成元件1220至1260之間的通道。處理器1220對控制器1200的構成元件1220至1260 進行控制。RAM 1230用作處理器1220或控制器1200的工作記憶體。RAM 1230可包含DRAM、SRAM、FRAM、MRAM、PRAM、RRAM等。
主機介面1240經組態以在處理器1220的控制下與主機通信。主機介面1240使用諸如以下各者的通信標準而與主機通信：(例如)通用串列匯流排(Universal Serial Bus,USB)、多媒體卡(multimedia card,MMC)、周邊組件互連(peripheral component interconnection,PCI)、快速PCI(PCI-E)、進階技術附接(Advanced Technology Attachment,ATA)、串列ATA、並列ATA、小型電腦小型介面(small computer small interface,SCSI)、增強型小型磁碟介面(enhanced small disk interface,ESDI)、整合式驅動電子裝置(Integrated Drive Electronics,IDE)以及火線(Firewire)。
記憶體介面1250與非揮發性記憶體1100通信。資料編碼/解碼單元1260執行資料編碼以及解碼。舉例而言，資料編碼/解碼單元1260可對經由主機介面1240自主機接收且儲存於RAM 1230處的資料進行編碼。經編碼的資料儲存於RAM 1230處，且經由記憶體介面1250而自RAM 1230發送至非揮發性記憶體1100。資料編碼/解碼單元1260對經由記憶體介面1250而自非揮發性記憶體裝置1100接收且儲存於RAM 1230處的資料進行解碼。經解碼的資料儲存於RAM 1230處以經由主機介面1240而發送至主機。
資料編碼/解碼單元1260對資料進行編碼，以使得非揮發 性記憶體1100的記憶胞的資料的變化減小。資料編碼/解碼單元1260產生關於編碼的資訊。資訊與經編碼的資料一起發送至非揮發性記憶體1100。資料編碼/解碼單元1260亦自非揮發性記憶體1100接收編碼資訊與資料，且基於編碼資訊而對輸入資料進行解碼。
下文中，由資料編碼/解碼單元1260產生的關於編碼的資訊被稱作旗標資料。
在某些實施例中，資料編碼/解碼單元1260包括與處理器1220獨立的組件。然而，在一些實施例中，可包含資料編碼/解碼單元1260而作為處理器1220的組件。資料編碼/解碼單元1260通常藉由處理器1220所驅動的軟體來實施。然而，本發明概念不限於此。
圖5為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖。
參看圖1、圖4及圖5，在操作S110中，自主機接收程式化資料。控制器1200經由主機介面而自主機接收程式化資料，且將資料儲存於RAM 1230中。
在操作S120中，自非揮發性記憶體1100讀取對應於程式化資料的資料。舉例而言，控制器1200可自非揮發性記憶體1100中將儲存程式化資料的儲存區域讀取資料。控制器1200控制非揮發性記憶體1100使用與程式化資料一起接收的位址而執行讀取操作。將經讀取的資料經由記憶體介面1250而儲存於RAM 1230中。
在操作S130中，根據程式化資料以及經讀取的資料而對 程式化資料進行編碼，且產生包含編碼資訊的旗標資料。接著，資料編碼/解碼單元1260比較儲存於RAM 1230中的程式化資料與經讀取的資料。資料編碼/解碼單元1260根據比較結果來對RAM 1230中的程式化資料進行編碼。資料編碼/解碼單元1260經由編碼而產生候選資料的至少一個單元，且比較程式化資料與候選資料。資料編碼/解碼單元1260選擇候選資料以及程式化資料中的一者作為經編碼的資料。
經編碼的資料儲存於RAM 1230處。在資料編碼/解碼單元1260選擇程式化資料作為經編碼的資料的情況下，可跳過將經編碼的資料儲存於RAM 1230處的操作。在選擇經編碼的資料的情況下，資料編碼/解碼單元1260產生包含編碼資訊的旗標資料。旗標資料包括指示候選資料以及程式化資料中的任一者是否被選擇作為經編碼的資料的資訊。旗標資料儲存於RAM 1230處。
在操作S140中，經編碼的資料以及旗標資料儲存於非揮發性記憶體1100中。儲存於RAM 1230中的經編碼的資料以及旗標資料經由記憶體介面1250而發送至非揮發性記憶體1100。非揮發性記憶體1100在控制器1200的控制下將所接收的資料程式化於儲存經讀取的資料的儲存區域中。
圖6A為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼且產生旗標資料。
參看圖6A，在操作S210中，選擇程式化資料作為候選資料。在操作S220中，比較經讀取的資料與候選資料。舉例而言， 可比較經讀取的資料與候選資料之間的距離。距離可為經讀取的資料與相比於經讀取的資料的資料之間的不同位元的數目。
在操作S230中，判定距離是否小於參考值。舉例而言，可判定經讀取的資料與候選資料之間的距離是否小於參考值。若距離小於參考值，則在操作S240中，選擇候選資料作為經編碼的資料。此後，所述方法進行至操作S280。若距離不小於參考值，則所述方法進行至操作S250。
在操作S250中，判定當前迴圈是否達到最大迴圈。最大迴圈數目是由資料編碼/解碼單元1260設定。最大迴圈數目可預先儲存於控制器1200中。最大迴圈數目亦可經由控制器1200的模式暫存器來設定。在當前迴圈並未達到最大迴圈的情況下，在操作S260中，藉由將先前候選資料移位一個位元來產生新候選資料。此後，所述方法進行至操作S220。在當前迴圈達到最大迴圈的情況下，在操作S270中，選擇相對於經讀取的資料具有最小距離的資料作為經編碼的資料。
在操作S280中，產生指示所選擇的資料的旗標資料。舉例而言，旗標資料可包括關於自候選資料以及程式化資料選擇而作為經編碼的資料的資訊。舉例而言，旗標資料可包括關於相對於程式化資料而移位的所選擇的資料的位元的數目的資訊。
圖6B為說明根據本發明概念的實施例的圖6A的編碼方法的應用的流程圖。
參看圖6B，在操作S260中，計算經讀取的資料與程式化資料之間的距離。在操作S270中，比較程式化資料與經讀取的 資料之間的距離與參考值。若程式化資料與經讀取的資料之間的距離小於參考值，則在操作S280中，選擇程式化資料作為經編碼的資料。若程式化資料與經讀取的資料之間的距離大於參考值，則在操作S290中，根據參看圖6A而描述的方式來執行編碼方法。亦即，在程式化資料與經讀取的資料之間的距離大於參考值的情況下，執行圖6A的編碼方法。
圖7A為說明根據本發明概念的實施例的圖6的方法的應用的圖式。在圖7A的實例中，最大迴圈為3，且差指示經讀取的資料與程式化資料以及候選資料之間的差。舉例而言，在對應於特定位置的經讀取的資料的位元等於程式化資料或候選資料的位元的情況下，特定位置的差位元為「0」。另一方面，在對應於特定位置的經讀取的資料的位元不同於程式化資料或候選資料的位元的情況下，特定位置的差位元為「1」。
參看圖1及圖7A，藉由將程式化資料移位一個位元來產生第一候選資料。舉例而言，可將程式化資料向左移位。藉由將程式化資料移位兩個位元(或將候選資料移位一個位元)來產生第二候選資料。藉由將程式化資料移位三個位元(或將候選資料移位一個位元)來產生第三候選資料。
程式化資料與經讀取的資料之間的距離為6。指示程式化資料被選擇作為經編碼的資料的的旗標資料是「00」。第一候選資料與經讀取的資料之間的距離為6。指示第一候選資料被選擇作為經編碼的資料的旗標資料是「01」。第二候選資料與經讀取的資料之間的距離為4。指示第二候選資料被選擇作為經編碼的資料的旗 標資料是「10」。第三候選資料與經讀取的資料之間的距離為4。指示第三候選資料被選擇作為經編碼的資料的旗標資料是「11」。
相對於經讀取的資料具有最小距離的資料(亦即，第二候選資料以及第三候選資料中的一者)被選擇作為經編碼的資料。若選擇了第二候選資料，則產生旗標資料「10」。若選擇了第三候選資料，則產生旗標資料「11」。
第二候選資料或第三候選資料與經讀取的資料之間的距離比程式化資料與經讀取的資料之間的距離短。當將程式化資料程式化於非揮發性記憶體1100處時，改變六個位元。亦即，改變了六個記憶胞的資料。另一方面，當將第二候選資料或第三候選資料程式化於非揮發性記憶體1100處時，改變四個位元。亦即，改變了四個記憶胞的資料。
在程式化操作期間改變的記憶胞的數目的減小可減小電力消耗。因而，以上方法可潛在地減小記憶體系統1000的電力消耗。電力消耗的此減小亦可使得可減小記憶體系統1000的大小以及複雜性。
圖7B為說明根據本發明概念的實施例的圖6的方法的另一應用的圖式。在圖7B的實例中，最大迴圈為3。與圖7A相比，逐個位元組地對經讀取的資料、程式化資料以及第一候選資料至第三候選資料執行比較以及移位。亦即，可逐個位元組地以及逐個位元地執行編碼方法。
圖7C為說明根據本發明概念的實施例的使用2位元旗標資料的圖6的方法的模擬結果的圖式。圖7D為說明根據本發明概 念的實施例的使用4位元旗標資料的圖6的方法的模擬結果的圖式。在圖7C及圖7D中，模擬結果是基於隨機資料型樣。
參看圖7C及圖7D，圖式展示針對循環移位編碼根據程式化資料的長度N在程式化資料的程式化時或在經編碼的資料的程式化時改變的位元的數目。如圖7C及圖7D所說明，與程式化資料程式化於非揮發性記憶體1100中的狀況相比，在經編碼的資料的程式化時改變的位元的數目減小。因此，可經由根據本發明概念的實施例的編碼方法(或程式化方法)而減小記憶體系統1000的電力消耗。
圖8為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼且產生旗標資料。圖8所說明的編碼是差分編碼。
參看圖8，在操作S310中，產生與程式化資料的第一位元相同的候選資料的第一位元。舉例而言，若程式化資料的第一位元為「0」，則產生候選資料的第一位元而具有「0」。另一方面，若程式化資料的第一位元為「1」，則按照「1」產生候選資料的第一位元。
在操作S320中，選擇程式化資料的下一位元。在操作S330中，判定所選擇的位元是否與先前位元相同。舉例而言，可判定程式化資料的所選擇的位元是否與先前位元相同。若程式化資料的所選擇的位元為「1」，且程式化資料的先前位元為「1」，則判定程式化資料的所選擇的位元與先前位元相同。若程式化資料的所選擇的位元為「0」，且程式化資料的先前位元為「0」，則 判定程式化資料的所選擇的位元與先前位元相同。若程式化資料的所選擇的位元為「1」，且程式化資料的先前位元為「0」，則判定程式化資料的所選擇的位元與先前位元不同。若程式化資料的所選擇的位元為「0」，且程式化資料的先前位元為「1」，則判定程式化資料的所選擇的位元與先前位元不同。
若判定程式化資料的所選擇的位元與先前位元相同，則在操作S341中，產生候選資料的位元而具有邏輯低值(例如，「0」)。若判定程式化資料的所選擇的位元與先前位元不同，則在操作S343中，產生候選資料的位元而具有邏輯高值(例如，「1」)。舉例而言，可產生存在於與程式化資料的所選擇的位元相同的位置處的候選資料的位元。
在一些實施例中，若判定所選擇的位元與先前位元相同，則可產生候選資料的位元而具有邏輯高值(例如，「1」)。若判定所選擇的位元與先前位元不同，則可產生候選資料的位元而具有邏輯低值(例如，「0」)。
在操作S350中，判定所選擇的位元是否為最後位元。舉例而言，可將程式化資料的所選擇的位元判定為程式化資料的最後位元。若所選擇的位元並非最後位元，則所述方法進行至操作S320。
若所選擇的位元是最後位元，則在操作S360至S380中，可選擇經編碼的資料，且產生旗標資料。操作S360至S380與圖6的操作S230至S250相同地得以執行，且因此其描述被省略。
圖9為說明根據本發明概念的實施例的圖8的方法的應 用的圖式。
參看圖9，因為程式化資料的第一位元為「1」，所以按照「1」產生候選資料的第一位元。程式化資料的第二位元為「0」且不同於第一位元。因此，按照「1」產生候選資料的第二位元。同樣，比較程式化資料的兩個連續位元，且根據比較結果來產生候選資料。
指示程式化資料被選擇作為經編碼的資料的旗標資料可具有值「0」。指示候選資料被選擇作為經編碼的資料的旗標資料可具有值「1」。
程式化資料與經讀取的資料之間的距離為6。候選資料與經讀取的資料之間的距離為1。因此，選擇候選資料，且產生具有值「1」的旗標資料。
圖10為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼且產生旗標資料。圖10所說明的編碼是二元罩幕編碼(binary mask encoding)。
參看圖10，在操作S410中，產生預設資料。預設資料可預先儲存於控制器1200中。預設資料可經由控制器1200的模式暫存器來設定。控制器1200儲存多個資料以選擇資料中的一者作為預設資料。預設資料的長度與程式化資料的長度相同。
在操作S420中，藉由對程式化資料與預設資料執行邏輯運算來產生候選資料。舉例而言，對程式化資料的預設資料執行互斥及運算，且產生所得值作為候選資料。
在操作S430至S450中，選擇經編碼的資料，且產生旗標資料。操作S430至S450與圖6的操作S230至S250相同地得以執行，且因此其描述被省略。
圖11是說明圖10的編碼方法的應用的圖式。
參看圖11，產生程式化資料與預設資料之間的互斥及運算的結果作為候選資料。指示程式化資料被選擇作為經編碼的資料的旗標資料可具有值「0」。指示候選資料被選擇作為經編碼的資料的旗標資料可具有值「1」。
程式化資料與經讀取的資料之間的距離為6。候選資料與經讀取的資料之間的距離為4。因此，選擇候選資料作為經編碼的資料，且產生具有值「1」的旗標資料。在某些實施例中，預設資料是選自多個資料集合。在此狀況下，旗標資料可更包含指示資料集合中的任一者是否被選擇作為預設資料的資訊。
圖12為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，執行編碼且產生旗標資料。圖12所說明的編碼是位元反轉編碼。
參看圖12，在操作S510中，藉由使程式化資料反轉來產生候選資料。在操作S520至S540中，選擇經編碼的資料，且產生旗標資料。操作S520至S540與圖6的操作S230至S250相同地得以執行，且因此其描述被省略。
圖13A為說明根據本發明概念的實施例的圖12的方法的應用的圖式。在圖13A的實例中，藉由使程式化資料反轉來產生候選資料。指示程式化資料被選擇作為經編碼的資料的旗標資料 具有值「0」。指示候選資料被選擇作為經編碼的資料的旗標資料具有值「1」。程式化資料與經讀取的資料之間的距離為6。候選資料與經讀取的資料之間的距離為2。因此，選擇候選資料，且產生具有值「1」的旗標資料。
圖13B為說明根據本發明概念的實施例的圖12的方法的另一應用的圖式。在圖13B的實例中，將程式化資料劃分為多個部分，且選擇性地使所述部分中的每一者反轉。程式化資料是8位元資料且劃分成兩個部分。
藉由使程式化資料的第一部分反轉而產生第一候選資料。藉由使程式化資料的第二部分反轉而產生第二候選資料。藉由使程式化資料的第一部分以及第二部分反轉而產生第三候選資料。
指示程式化資料被選擇作為經編碼的資料的的旗標資料是「00」。指示第一候選資料被選擇作為經編碼的資料的旗標資料是「01」。指示第二候選資料被選擇作為經編碼的資料的旗標資料是「10」。指示第三候選資料被選擇作為經編碼的資料的旗標資料是「11」。
程式化資料與經讀取的資料之間的距離為6。第一候選資料與經讀取的資料之間的距離為6。第二候選資料與經讀取的資料之間的距離為2。第三候選資料與經讀取的資料之間的距離為2。因此，選擇第二候選資料以及第三候選資料中的一者作為經編碼的資料，且產生具有值「10」或「11」的旗標資料。
圖14為說明根據本發明概念的另一實施例的對非揮發性 記憶體裝置進行程式化的方法的流程圖。
參看圖14，在操作S610中，接收程式化資料。在操作S620中，讀取對應於程式化資料的資料。操作S610及S620與圖5的操作S110及S120相同地得以執行。
在操作S630中，選擇多個編碼方案中的一者，使用所選擇的編碼方案來對程式化資料進行編碼，且產生包含編碼資訊的旗標資料。在操作S640中，將經編碼的資料以及旗標資料程式化於非揮發性記憶體1100處。在一些實施例中，編碼方案儲存於資料編碼/解碼單元1260中，且編碼方案的選擇是由資料編碼/解碼單元1260執行。
圖15為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，選擇編碼方案、執行編碼且產生旗標資料。
參看圖15，在操作S710中，預測多個編碼方案的候選資料與經讀取的資料之間的距離。距離的預測是藉由計算影響距離的因子(下文中稱作距離因子)來執行。距離的預測可包含直接計算所預測的距離的運算。距離的預測可包含計算距離因子的運算。距離的預測例示性地用以表達本發明概念。本發明概念可不限於距離的直接預測。
在操作S720中，根據預測結果來選擇多個編碼方案中的一者。舉例而言，選擇預期會產生相對於經讀取的資料具有最小距離的候選資料的編碼方案。在操作S730中，使用所選擇的編碼方案來對程式化資料進行編碼。在操作S740中，產生包含選擇資 訊以及編碼資訊的旗標資料。選擇資訊可包含指示是否選擇了編碼方案中的任一者的資訊。
圖16為說明根據本發明概念的實施例的實例的流程圖，在所述實例中，預測候選資料相對於經讀取的資料的距離且根據預測結果而選擇編碼方案。
參看圖16，在操作S711中，對經讀取的資料與程式化資料之間的切換位元以及相同位元進行計數。術語「切換位元」指經讀取的資料與程式化資料之間具有不同值的位元，且術語「相同位元」指經讀取的資料與程式化資料之間具有相同值的位元。此操作可對應於預測候選資料與經讀取的資料之間的距離的操作(圖15中的操作S710)。
在一些實施例中，在切換位元與相同位元之間的差小於臨限值的情況下，預測根據循環移位編碼方案而產生的經讀取的資料與候選資料之間的距離小於根據位元反轉編碼方案而產生的經讀取的資料與候選資料之間的距離。在切換位元與相同位元之間的差大於臨限值的情況下，預測根據循環移位編碼方案而產生的經讀取的資料與候選資料之間的距離大於根據位元反轉編碼方案而產生的經讀取的資料與候選資料之間的距離。
在操作S721中，判定切換位元數目與相同位元數目之間的差是否小於臨限值。若是，則在操作S723中，選擇循環移位編碼方案。若否，則在操作S725中，選擇位元反轉編碼方案。
臨限值是預先儲存於控制器1200中的值。臨限值是經由控制器1200的模式暫存器而設定的值。臨限值設定為程式化資料 的長度的一半。
操作S721至S725可對應於根據預測結果而選擇編碼方案的操作(圖15中的操作S720)。
儘管圖16的描述是關於包含循環移位編碼方案以及位元反轉編碼方案的資料編碼/解碼單元1260使用切換位元數目以及相同位元數目而選擇編碼方案的實例，但所述方法不限於此實例。
資料編碼/解碼單元1260可包含以下各者中的至少兩個編碼方案：循環移位編碼方案、二元罩幕編碼方案、位元反轉編碼方案等。資料編碼/解碼單元1260可根據諸如以下各者的各種距離因子的計算結果來選擇編碼方案：切換位元數目及相同位元數目、程式化資料位元的轉變數目、程式化資料與經讀取的資料之間的相關、二元罩幕編碼的預設資料與程式化資料之間的相關、程式化資料的「1」或「0」位元的數目等。
圖17為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，選擇編碼方案、執行編碼且產生旗標資料。
參看圖17，在操作S810及S820中，根據預測結果而選擇多個編碼方案中的一者。操作S810及S820與參看圖15而描述的操作S710及S720相同地得以執行。
在操作S830中，使用所選擇的編碼方案來對程式化資料進行編碼。在操作S840中，判定經編碼的資料與經讀取的資料之間的距離是否小於臨限值。若經編碼的資料與經讀取的資料之間的距離大於臨限值，則在操作S850中，選擇編碼方案中的下一編 碼方案。舉例而言，選擇預測會產生具有所選擇的編碼方案的下一最近距離的候選資料的編碼方案。此後，所述方法進行至操作S830。
若經編碼的資料與經讀取的資料之間的距離小於臨限值，則在操作S860中，產生包含選擇資訊以及編碼資訊的旗標資訊。
亦即，儘管根據預測結果來選擇編碼方案，但當所選擇的編碼方案的編碼結果並不滿足特定條件(例如，臨限值)時，可選擇另一編碼方案。在某些實施例中，臨限值是藉由關於程式化資料與經讀取的資料之間的距離的比率來設定。臨限值可藉由關於程式化資料的所有位元的數目的比率來設定。
圖18為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖，在所述方法中，選擇編碼方案、執行編碼且產生旗標資料。
參看圖18，在操作S910中，選擇多個編碼方案中的第一編碼方案。在操作S920中，藉由使用所選擇的編碼方案來對程式化資料進行編碼而產生候選資料。在操作S930中，判定距離是否小於參考值。舉例而言，可判定經讀取的資料與候選資料之間的距離是否小於參考值。若距離小於參考值，則在操作S940中，選擇所比較的候選資料作為經編碼的資料。此後，所述方法進行至操作S980。若距離不小於參考值，則所述方法進行至操作S950。
在操作S930中，判定所選擇的編碼方案是否為最後編碼方案。若所選擇的編碼方案並非最後編碼方案，則在操作S960中， 選擇編碼方案中的下一編碼方案。此後，所述方法進行至操作S920。若所選擇的編碼方案是最後編碼方案，則所述方法進行至操作S970。
在操作S970中，選擇相對於經讀取的資料具有最小距離的資料作為經編碼的資料。在操作S980中，產生包含選擇資訊以及編碼資訊的旗標資料。
如由前述內容所指示，使用多個編碼方案來依序對程式化資料進行編碼，且根據編碼結果而選擇具有最小距離的資料作為經編碼的資料。
圖19為說明根據本發明概念的實施例的對非揮發性記憶體裝置進行程式化的方法的流程圖。
參看圖19，在操作S1010中，接收程式化資料。在操作S1020中，自非揮發性記憶體1100讀取對應於程式化資料的資料。操作S1010及S1020與參看圖5而描述的操作S110及S120相同地得以執行。
在操作S1030中，選擇多個編碼方案中的兩個或兩個以上編碼方案，使用所選擇的編碼方案來對程式化資料進行編碼，且產生包含選擇資訊以及編碼資訊的旗標資料。
在一些實施例中，選擇位元反轉編碼方案以及循環移位編碼方案。在此狀況下，根據位元反轉編碼方案來對程式化資料執行第一編碼。此後，根據循環移位編碼方案來對第一經編碼的資料執行第二編碼。此實施例是使用位元反轉編碼方案以及循環移位編碼方案來描述。然而，本發明概念不限於此。
在操作S1040中，將經編碼的資料以及旗標資料程式化於非揮發性記憶體1100處。
在某些實施例中，資料編碼/解碼單元1260可選擇兩個或兩個以上編碼方案及其組合。如參看圖15至圖17所描述，資料編碼/解碼單元1260根據預測結果(或距離因子的計算結果)而選擇編碼方案。如參看圖18所描述，資料編碼/解碼單元1260經由多個編碼方案的依序選擇以及組合而執行編碼，且根據編碼結果來選擇經編碼的資料。
在一些實施例中，在資料編碼/解碼單元1260選擇循環移位編碼方案以及位元反轉編碼方案的情況下，以下各者中的一者被選擇作為經編碼的資料：程式化資料、經位元反轉編碼的資料、經1位元循環移位編碼的資料、經2位元循環移位編碼的資料、經3位元循環移位編碼的資料、經1位元循環移位且位元反轉編碼的資料、經2位元循環移位且位元反轉編碼的資料以及經3位元循環移位且位元反轉編碼的資料。
圖20為說明根據本發明概念的實施例的實例的圖式，在所述實例中，資料編碼及解碼單元劃分程式化資料且對程式化資料的所劃分的部分進行解碼。
參看圖20，資料編碼/解碼單元1260將程式化資料劃分成多個部分且對程式化資料的數個部分進行編碼。舉例而言，資料編碼/解碼單元1260可將同一編碼方案應用於程式化資料的數個部分。循環移位編碼方案、差分編碼方案、二元罩幕編碼方案以及位元反轉編碼方案中的一者應用於程式化資料的數個部分。 旗標資料包括關於所選擇的編碼方案的資訊。
舉例而言，資料編碼/解碼單元1260可分別將獨立編碼方案應用於程式化資料的數個部分。對程式化資料的第一部分經1位元循環移位編碼，程式化資料的第二部分經3位元循環移位編碼，程式化資料的第三部分是原始資料，且程式化資料的第四部分經位元反轉編碼。旗標資料包括關於分別應用於程式化資料的數個部分的編碼方案的資訊。若對程式化資料進行劃分並編碼，則可進一步減小經編碼的資料與經讀取的資料之間的距離。
圖21為說明根據本發明概念的另一實施例的記憶體系統的方塊圖。
參看圖21，記憶體系統2000包括非揮發性記憶體2100以及控制器2200。
非揮發性記憶體2100包括劃分成多個群組的多個非揮發性記憶體晶片。每一群組中的非揮發性記憶體晶片經由共同通道而與控制器2200通信。在實例實施例中，非揮發性記憶體晶片可經由多個通道CH1至CHk而與控制器2200通信。
控制器2200包括資料編碼及解碼單元2260。資料編碼及解碼單元2260根據參看圖5至圖20而描述的方式來執行旗標資料的編碼及產生。
圖22為說明根據本發明概念的實施例的計算系統的方塊圖。
參看圖22，計算系統3000包括匯流排3100、處理器3200、記憶體系統3300、數據機3400以及使用者介面3500。匯 流排3100提供計算系統3000的組件之間的通道。處理器3200控制計算系統3000的整體操作，且執行邏輯運算。記憶體系統3300包括根據本發明概念的實施例的記憶體系統1000或2000。記憶體系統3000可用作計算系統3000的工作記憶體或儲存器。工作記憶體是處理器3200用以控制計算系統3000的儲存空間。儲存器是計算系統3000用以長期保留資料的儲存空間。
在記憶體系統3300用作工作記憶體的情況下，計算系統3000可更包括獨立儲存器。另一方面，在記憶體系統3300用作儲存器的情況下，計算系統3000可更包含獨立工作記憶體。數據機3400執行與外部裝置的有線或無線通信。
使用者介面3500可包含：使用者輸入介面，諸如，攝影機、鍵盤、滑鼠、麥克風、觸控板、觸控面板、按鈕、感測器等；以及使用者輸出介面，諸如，顯示器、揚聲器、接線端組(ramp)、馬達等。
計算系統3000可為：行動多媒體裝置，諸如，智慧型電話、智慧型觸控平板等；或多媒體裝置，諸如，智慧型電視、智慧型監視器、電腦、筆記型電腦等。
如前述內容所指示，在本發明概念的各種實施例中，程式化資料編碼為相對於儲存於非揮發性記憶體處的資料具有最小距離的資料且接著得以程式化。因為在程式化時切換的位元的數目減小，所以非揮發性記憶體的電力消耗可減小。
前述內容說明實施例，且並不解釋為限制實施例。雖然，已描述幾個實施例，但熟習此項技術者將容易瞭解，可對實施例 進行許多修改，而不偏離如申請專利範圍所界定的本發明概念的範疇。
S110~S140‧‧‧操作

Claims (30)

  1. 一種將資料程式化於非揮發性記憶體裝置中的方法，包括：接收要被程式化於所述非揮發性記憶體裝置的所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；根據所述程式化資料與所述經讀取的資料的比較而自多個編碼方案選擇至少一個編碼方案；使用自所述多個編碼方案選擇的所述至少一個編碼方案來對所述程式化資料進行編碼；產生包含編碼資訊的旗標資料；以及將所述經編碼的程式化資料以及所述旗標資料程式化於所述所選擇的記憶胞中，其中所述編碼方案包括循環移位編碼方案以及反轉編碼方案，且其中選擇所述編碼方案中的所述至少一者包括：在切換位元與相同位元之間的差小於臨限值的情況下，使用所述循環移位編碼方案來移位所述程式化資料，且在所述切換位元與所述相同位元之間的差大於所述臨限值的情況下，使用所述反轉編碼方案來使所述程式化資料反轉。
  2. 如申請專利範圍第1項所述的方法，其中選擇所述至少一個編碼方案包括：預測所述編碼方案的編碼結果；以及根據所述預測的結果而選擇所述至少一個編碼方案。
  3. 如申請專利範圍第2項所述的方法，其中預測所述編碼結果包括對所述經讀取的資料與所述程式化資料之間的所述相同位元以及所述切換位元進行計數。
  4. 如申請專利範圍第2項所述的方法，更包括：在所述經編碼的資料與所述經讀取的資料之間的距離小於臨限值的情況下，產生包括所述編碼資訊的旗標資料；在所述經編碼的資料與所述經讀取的資料之間的距離大於所述臨限值的情況下，根據所述預測結果而自所述編碼方案選擇另一編碼方案；使用所述另一所選擇的編碼方案而對所述程式化資料進行編碼；以及產生所述旗標資料。
  5. 如申請專利範圍第1項所述的方法，其中對所述程式化資料進行編碼以及產生所述旗標資料包括：藉由依序選擇所述編碼方案且使用所述依序選擇的編碼方案而對所述程式化資料進行編碼來產生候選資料；分別比較所述經讀取的資料與所述程式化資料以及所述候選資料；自所述程式化資料以及所述候選資料選擇相對於所述經讀取的資料具有最小距離的資料作為所述經編碼的資料；以及產生包含所述編碼資訊的旗標資料。
  6. 如申請專利範圍第1項所述的方法，其中對所述程式化資料進行編碼以及產生旗標資料包括： 選擇兩個或兩個以上編碼方案；使用所述所選擇的的兩個或兩個以上編碼方案的組合來對所述程式化資料進行編碼；以及產生包含所述編碼資訊的旗標資料。
  7. 如申請專利範圍第1項所述的方法，其中所述編碼資訊包括關於自所述程式化資料以及藉由所述至少一個編碼方案產生的候選資料選擇而作為所述經編碼的資料的資訊。
  8. 如申請專利範圍第1項所述的方法，其中所述循環移位編碼方案經由所述程式化資料的循環移位而產生候選資料，且所述旗標資料包含關於相對於所述程式化資料而循環移位的所述經編碼的資料的位元的數目的資訊。
  9. 如申請專利範圍第1項所述的方法，其中所述編碼方案更包括產生候選資料的差分編碼方案，所述候選資料具有與所述程式化資料的第一位元相同的第一位元、所述程式化資料的位元轉變的位置處的邏輯高值以及所述程式化資料的位元並不轉變的位置處的邏輯低值，且所述旗標資料包括關於自所述程式化資料以及所述候選資料選擇而作為所述經編碼的資料的資訊。
  10. 如申請專利範圍第1項所述的方法，其中所述編碼方案更包括藉由對預設資料以及所述程式化資料執行邏輯運算來產生候選資料的二元罩幕編碼方案，且所述旗標資料包含關於自所述程式化資料以及所述候選資料選擇而作為所述經編碼的資料的資訊。
  11. 如申請專利範圍第1項所述的方法，其中所述位元反轉 編碼方案藉由使所述程式化資料反轉來產生候選資料，且所述旗標資料包含關於自所述程式化資料以及所述候選資料選擇而作為所述經編碼的資料的資訊。
  12. 如申請專利範圍第1項所述的方法，其中所述程式化資料劃分成多個子資料，所述至少一個編碼方案是針對所述子資料中的每一者而選擇。
  13. 一種對記憶體進行程式化的方法，包括：接收要被程式化於所述記憶體的所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；將所述程式化資料劃分成多個程式化資料部分且將所述經讀取的資料劃分成多個讀取資料部分；根據每一程式化資料部分與對應讀取資料部分之間的比較而自多個編碼方案選擇至少一個編碼方案；使用自所述多個編碼方案選擇的所述至少一個編碼方案來對所述程式化資料部分中的每一者進行編碼；藉由組合所述經編碼的程式化資料部分來產生經編碼的資料；產生旗標資料，所述旗標資料包括所述程式化資料部分中的每一者的編碼資訊；以及將所述經編碼的資料以及所述旗標資料程式化於所述所選擇的記憶胞中，其中所述多個編碼方案包括將所述程式化資料的至少一部分 的位元移位的循環移位編碼方案，以及將所述程式化資料至少一部分的位元反轉的反轉編碼方案。
  14. 如申請專利範圍第13項所述的方法，其中所述比較包括判定每一程式化資料部分與所述對應讀取資料部分之間的切換位元以及相同位元。
  15. 如申請專利範圍第13項所述的方法，其中所述編碼方案是根據所述程式化資料部分與所述對應讀取資料部分之間的距離是否大於預定臨限值而針對每一程式化資料部分來選擇。
  16. 如申請專利範圍第13項所述的方法，其中選擇所述多個編碼方案的至少一個編碼方案包括：在所述經讀取的資料與所述程式化資料之間的切換位元與相同位元之間的差小於臨限值時，選擇所述循環移位編碼方案，且在所述切換位元與所述相同位元之間的差大於所述臨限值時，選擇所述反轉編碼方案。
  17. 一種對記憶體進行程式化的方法，包括：接收要被程式化於所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；選擇所述程式化資料作為候選資料；比較所述經讀取的資料與所述候選資料；基於所述比較，在所述候選資料與所述經讀取的資料之間的距離小於參考值的情況下，選擇所述候選資料作為經編碼的資料，在所述候選資料與所述經讀取的資料之間的距離大於所述參考值的情況下，經由所述候選資料的循環移位而產生額外候選資 料，且再次執行所述比較並根據所述比較選擇所述候選資料作為所述經編碼的資料或產生所述額外候選資料；產生旗標資料，所述旗標資料包括關於相對於所述程式化資料而移位的所述經編碼的資料的位元的數目的資訊；以及將所述經編碼的資料以及所述旗標資料程式化於所述記憶體的所述記憶胞處。
  18. 如申請專利範圍第17項所述的方法，其中若所述再次執行在未選擇所述經編碼的資料情況下執行預定次數，則所述程式化資料以及藉由所述循環移位而產生的所述候選資料中相對於所述經讀取的資料具有最小距離的資料被選擇作為所述經編碼的資料。
  19. 如申請專利範圍第17項所述的方法，其中所述比較包括判定所述程式化資料與所述候選資料之間的切換位元以及相同位元。
  20. 如申請專利範圍第17項所述的方法，其中對所述經編碼的資料進行程式化包括將與所述經編碼的資料的對應位元相同的所述經讀取的資料的位元保留於所述所選擇的記憶胞中。
  21. 如申請專利範圍第17項所述的方法，其中所述記憶體是相變隨機存取記憶體。
  22. 一種記憶體系統，包括：記憶體；以及控制器，經組態以控制所述記憶體；其中所述控制器包括： 隨機存取記憶體；主機介面，經組態以自外部裝置接收程式化資料且將所述程式化資料儲存於所述隨機存取記憶體處；記憶體介面，經組態以接收自所述記憶體讀取的資料且將所述經讀取的資料儲存於所述隨機存取記憶體處；資料編碼單元，經組態以基於儲存於所述隨機存取記憶體處的所述經讀取的資料而對儲存於所述隨機存取記憶體處的所述程式化資料進行編碼，且將所述經編碼的資料儲存於所述隨機存取記憶體處；以及處理器，經組態以控制所述記憶體介面將所述隨機存取記憶體的所述經編碼的資料程式化於所述記憶體處，其中所述資料編碼單元經進一步組態以根據所述經讀取的資料與所述程式化資料之間的比較而自多個編碼方案選擇至少一個編碼方案，並根據所述至少一個編碼方案產生所述經編碼的資料，以及其中所述多個編碼方案包括將所述程式化資料的至少一部分的位元移位的循環移位編碼方案，以及將所述程式化資料至少一部分的位元反轉的反轉編碼方案。
  23. 如申請專利範圍第22項所述的記憶體系統，其中所述資料編碼單元更經組態以在所述經讀取的資料與所述程式化資料之間的切換位元與相同位元之間的差小於臨限值時，選擇所述循環移位編碼方案，且在所述切換位元與所述相同位元之間的差大於所述臨限值時，選擇所述反轉編碼方案。
  24. 如申請專利範圍第22項所述的記憶體系統，其中所述記憶體包括磁性隨機存取記憶體。
  25. 如申請專利範圍第22項所述的記憶體系統，其中所述記憶體包括相變隨機存取記憶體。
  26. 如申請專利範圍第22項所述的記憶體系統，其中所述比較包括判定所述程式化資料與所述經讀取的資料之間的切換位元以及相同位元。
  27. 一種對記憶體進行程式化的方法，包括：接收要被程式化於所選擇的記憶胞中的程式化資料；自所述所選擇的記憶胞讀取資料；將所述程式化資料劃分成第一部分以及第二部分；根據所述程式化資料與所述經讀取的資料的比較而自多個編碼方案選擇第一編碼方案；藉由使用所述第一編碼方案編碼所述程式化資料的所述第一部分來產生第一候選資料；自所述多個編碼方案選擇第二編碼方案；藉由使用所述第二編碼方案編碼所述程式化資料來產生第二候選資料；自所述多個編碼方案選擇第三編碼方案；藉由將所述程式化資料的所述第一部分及所述第二部分兩者編碼來產生第三候選資料；藉由在所述程式化資料的所述第一部分及所述第一候選資料中選擇一者，以及在所述程式化資料的所述第二部分及所述第二 候選資料中選擇另一者，選擇相對於所述經讀取的資料具有最小距離的資料作為經編碼的資料；產生旗標資料，所述旗標資料包括關於所述所編碼的資料的資訊；以及將所述經編碼的資料以及所述旗標資料程式化於所述所選擇的記憶胞中。
  28. 如申請專利範圍第27項所述的方法，其中所述最小距離是根據所述所讀取的資料與所述所選擇的一者以及所述所選擇的另一者的組合之間的切換位元的數目來界定。
  29. 如申請專利範圍第27項所述的方法，其中所述記憶體包括磁性隨機存取記憶體或相變隨機存取記憶體。
  30. 如申請專利範圍第27項所述的方法，其中選擇所述第一編碼方案包括：在所述經讀取的資料的第一部分與所述程式化資料的所述第一部分之間的切換位元與相同位元之間的差小於第一臨限值時，選擇所述循環移位編碼方案，且在所述切換位元與所述相同位元之間的差大於所述第一臨限值時，選擇所述反轉編碼方案，其中選擇所述第二編碼方案包括：在所述經讀取的資料的第二部分與所述程式化資料的所述第二部分之間的切換位元與相同位元之間的差小於第二臨限值時，選擇所述循環移位編碼方案，且在所述切換位元與所述相同位元之間的差大於所述第二臨限值時，選擇所述反轉編碼方案，其中選擇所述第三編碼方案包括： 在所述經讀取的資料與所述程式化資料之間的切換位元與相同位元之間的差小於第三臨限值時，選擇所述循環移位編碼方案，且在所述切換位元與所述相同位元之間的差大於所述第三臨限值時，選擇所述反轉編碼方案。
TW102137226A 2012-10-23 2013-10-16 將資料程式化於非揮發性記憶體裝置中的方法、對記憶體進行程式化的方法以及記憶體系統 TWI613658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2012-0118019 2012-10-23
KR1020120118019A KR102049281B1 (ko) 2012-10-23 2012-10-23 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템, 그리고 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법

Publications (2)

Publication Number Publication Date
TW201419286A TW201419286A (zh) 2014-05-16
TWI613658B true TWI613658B (zh) 2018-02-01

Family

ID=50437183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137226A TWI613658B (zh) 2012-10-23 2013-10-16 將資料程式化於非揮發性記憶體裝置中的方法、對記憶體進行程式化的方法以及記憶體系統

Country Status (6)

Country Link
US (1) US9183138B2 (zh)
JP (1) JP6209051B2 (zh)
KR (1) KR102049281B1 (zh)
CN (1) CN103778961B (zh)
DE (1) DE102013111549B4 (zh)
TW (1) TWI613658B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9304703B1 (en) * 2015-04-15 2016-04-05 Symbolic Io Corporation Method and apparatus for dense hyper IO digital retention
US10068628B2 (en) 2013-06-28 2018-09-04 Intel Corporation Apparatus for low power write and read operations for resistive memory
KR102234592B1 (ko) * 2014-07-29 2021-04-05 삼성전자주식회사 불휘발성 메모리, 데이터 저장 장치, 및 데이터 저장 장치의 동작 방법
KR20160108659A (ko) 2015-03-04 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법 및 반도체 메모리 장치를 포함하는 메모리 시스템
KR102287907B1 (ko) * 2015-06-22 2021-08-10 삼성디스플레이 주식회사 유기 발광 다이오드 표시 장치의 열화 보상기
KR102467072B1 (ko) * 2017-10-26 2022-11-11 삼성전자주식회사 반복 연산 과정을 이용하여 디코딩을 수행하는 디코더 및 이를 이용한 스토리지 장치
US10514980B2 (en) * 2018-03-22 2019-12-24 Winbond Electronics Corp. Encoding method and memory storage apparatus using the same
CN109496336B (zh) * 2018-10-26 2020-04-28 长江存储科技有限责任公司 用于存储器的数据处理方法和相关数据处理器
KR20200071484A (ko) 2018-12-11 2020-06-19 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 메모리 시스템
CN113160870A (zh) * 2021-03-25 2021-07-23 普冉半导体(上海)股份有限公司 非易失存储器编程方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862235B2 (en) * 2002-08-27 2005-03-01 Hitachi, Ltd. Semiconductor device which is low in power and high in speed and is highly integrated
US7542356B2 (en) * 2006-11-01 2009-06-02 Samsung Electronics Co., Ltd. Semiconductor memory device and method for reducing cell activation during write operations
US7876626B2 (en) * 2008-03-21 2011-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device and semiconductor memory system
US7920413B2 (en) * 2007-03-06 2011-04-05 Electronics & Telecommunications Research Institute Apparatus and method for writing data to phase-change memory by using power calculation and data inversion

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412879B2 (en) 2002-10-28 2013-04-02 Sandisk Technologies Inc. Hybrid implementation for error correction codes within a non-volatile memory system
CN1492447A (zh) * 2003-09-22 2004-04-28 中兴通讯股份有限公司 一种快闪存储设备的驱动方法
JP2005108304A (ja) 2003-09-29 2005-04-21 Toshiba Corp 半導体記憶装置及びその制御方法
US7106621B2 (en) 2004-06-30 2006-09-12 Stmicroelectronics, Inc. Random access memory array with parity bit structure
JP2006065986A (ja) 2004-08-27 2006-03-09 Fujitsu Ltd 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法
JP4217208B2 (ja) 2004-12-20 2009-01-28 パナソニック株式会社 Ｆｉｆｏメモリ
US7817462B2 (en) 2005-03-29 2010-10-19 Nec Corporation Magnetic random access memory
JP2008059717A (ja) 2006-09-01 2008-03-13 Kobe Univ 半導体装置
KR20080081656A (ko) 2007-03-06 2008-09-10 한국전자통신연구원 상 변화 메모리에서의 쓰기 전력 감소를 위한 선택적데이터 쓰기 장치 및 방법
US7783846B2 (en) 2007-08-09 2010-08-24 International Business Machines Corporation Method, apparatus and computer program product providing energy reduction when storing data in a memory
US20110213995A1 (en) 2007-08-09 2011-09-01 International Business Machines Corporation Method, Apparatus And Computer Program Product Providing Instruction Monitoring For Reduction Of Energy Usage
KR20090016199A (ko) 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
KR101281685B1 (ko) 2007-10-04 2013-07-03 삼성전자주식회사 상변화 메모리의 데이터 기록 방법, 데이터 판독 방법, 및그 장치
US9009603B2 (en) 2007-10-24 2015-04-14 Social Communications Company Web browser interface for spatial communication environments
CN101957797B (zh) 2009-07-17 2013-01-09 群联电子股份有限公司 闪速存储器逻辑区块管理方法及其控制电路与储存***
US8432729B2 (en) 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
KR101678407B1 (ko) 2010-05-10 2016-11-23 삼성전자주식회사 데이터 저장 장치 및 그것의 프로그램 방법
US8488363B2 (en) 2010-05-11 2013-07-16 Qualcomm Incorporated Write energy conservation in memory
CN102097125B (zh) 2010-12-07 2013-03-20 清华大学 相变存储器的写操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862235B2 (en) * 2002-08-27 2005-03-01 Hitachi, Ltd. Semiconductor device which is low in power and high in speed and is highly integrated
US7542356B2 (en) * 2006-11-01 2009-06-02 Samsung Electronics Co., Ltd. Semiconductor memory device and method for reducing cell activation during write operations
US7920413B2 (en) * 2007-03-06 2011-04-05 Electronics & Telecommunications Research Institute Apparatus and method for writing data to phase-change memory by using power calculation and data inversion
US7876626B2 (en) * 2008-03-21 2011-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device and semiconductor memory system

Also Published As

Publication number Publication date
KR102049281B1 (ko) 2019-11-27
US9183138B2 (en) 2015-11-10
DE102013111549B4 (de) 2024-04-18
US20140115237A1 (en) 2014-04-24
JP6209051B2 (ja) 2017-10-04
TW201419286A (zh) 2014-05-16
DE102013111549A1 (de) 2014-04-24
CN103778961A (zh) 2014-05-07
KR20140051687A (ko) 2014-05-02
JP2014086127A (ja) 2014-05-12
CN103778961B (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
TWI613658B (zh) 將資料程式化於非揮發性記憶體裝置中的方法、對記憶體進行程式化的方法以及記憶體系統
USRE49145E1 (en) Nonvolatile memory device, read method for nonvolatile memory device, and memory system incorporating nonvolatile memory device
TWI756261B (zh) 儲存裝置及半導體記憶體裝置
JP5503448B2 (ja) 不揮発性メモリー装置、その駆動方法、それを含むメモリーシステム
US8184480B2 (en) Multi-level nonvolatile memory device with reduced number of read voltages based on a cell address and method for operating the same
KR102050896B1 (ko) 메모리 컨트롤러 및 그것의 동작 방법
KR101596826B1 (ko) 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법
JP2011165301A (ja) フラッシュメモリ装置及びその読み出し方法
KR20120105854A (ko) 비휘발성 메모리 장치, 그것의 프로그램 방법 및 읽기 방법, 및 그것을 포함하는 메모리 시스템
KR20170126595A (ko) 불휘발성 메모리 장치의 독출 방법
TW201721422A (zh) 資料儲存裝置及其操作方法
KR102112115B1 (ko) 반도체 메모리 장치 및 그것의 데이터 프로그램 방법
KR20110099883A (ko) 홀수의 매트들을 갖는 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 배속 동작 방법
KR20180016854A (ko) 반도체 메모리 장치 및 그 동작 방법
US20150124525A1 (en) Semiconductor device and method for operating the same
KR20100067599A (ko) 결함있는 메모리 셀의 어드레스를 저장하는 치환정보 저장회로
JP2007035163A (ja) 不揮発性半導体記憶装置及び信号処理システム
KR20140088421A (ko) 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법 및 불휘발성 메모리로부터 데이터를 읽는 읽기 방법
KR102496678B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2011243275A (ja) 半導体メモリー装置及びその動作方法
CN107274928B (zh) 存储器件及其操作方法
CN118365503A (zh) 存储设备以及该存储设备的操作方法
KR20100067600A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법