TWI611322B - 內嵌式觸控面板 - Google Patents

內嵌式觸控面板 Download PDF

Info

Publication number
TWI611322B
TWI611322B TW105112976A TW105112976A TWI611322B TW I611322 B TWI611322 B TW I611322B TW 105112976 A TW105112976 A TW 105112976A TW 105112976 A TW105112976 A TW 105112976A TW I611322 B TWI611322 B TW I611322B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
conductive layer
touch panel
thin film
Prior art date
Application number
TW105112976A
Other languages
English (en)
Other versions
TW201640305A (zh
Inventor
林依縈
李昆倍
江昶慶
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/882,880 external-priority patent/US20160109741A1/en
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Publication of TW201640305A publication Critical patent/TW201640305A/zh
Application granted granted Critical
Publication of TWI611322B publication Critical patent/TWI611322B/zh

Links

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Position Input By Displaying (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)

Abstract

本發明揭露一種內嵌式觸控面板，包含複數個像素。每個像素之一疊層結構包含一基板、一薄膜電晶體元件層、一液晶層、一彩色濾光層、一玻璃層及一第二導電層。薄膜電晶體元件層設置於基板上。薄膜電晶體元件層內設置有一第一導電層及一共同電壓電極。第一導電層係以網格狀排列。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。第二導電層設置於玻璃層上方。

Description

內嵌式觸控面板
本發明係與觸控面板有關，尤其是關於一種內嵌式觸控面板(In-cell touch panel)。
請參照圖1，圖1係繪示傳統具有On-Cell疊層結構的電容式觸控面板的疊層結構示意圖。如圖1所示，傳統On-Cell的電容式觸控面板之疊層結構1由下至上依序是：基板10、薄膜電晶體(TFT)元件層11、液晶層12、彩色濾光層13、玻璃層14、觸控感應層15、偏光片16、黏合劑17及上覆透鏡18。
由圖1可知：傳統具有On-Cell疊層結構的電容式觸控面板則是將觸控感應層15設置於玻璃層14的上方，亦即設置於液晶顯示模組之外。雖然傳統具有On-Cell疊層結構的電容式觸控面板之厚度已較單片式玻璃觸控面板(One Glass Solution,OGS)來得薄，但在現今手機、平板電腦及筆記型電腦等可攜式電子產品強調輕薄短小之趨勢下，傳統具有On-Cell疊層結構的電容式觸控面板已達到其極限，無法滿足最薄化的觸控面板設計之需求。
有鑑於此，本發明提出一種內嵌式觸控面板，以有效解決先前技術所遭遇到之上述種種問題。
根據本發明之一具體實施例為一種內嵌式觸控面板。於 此實施例中，內嵌式觸控面板包含複數個像素。每個像素之一疊層結構包含一基板、一薄膜電晶體元件層、一液晶層、一彩色濾光層、一玻璃層及一第二導電層。薄膜電晶體元件層設置於基板上。薄膜電晶體元件層內設置有一第一導電層及一共同電壓電極。第一導電層係以網格狀排列。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。第二導電層設置於玻璃層上方。
於一實施例中，內嵌式觸控面板係為一內嵌式互電容(Mutual Capacitance)觸控面板。內嵌式互電容觸控面板之觸控電極包含一第一方向電極及一第二方向電極，其中第一方向電極係由網格狀排列的第一導電層所形成且第二方向電極係由第二導電層所形成。
於一實施例中，第二導電層係由透明導電材料構成。
於一實施例中，第一導電層係形成於共同電壓電極之後。
於一實施例中，第一導電層係形成於共同電壓電極之前。
於一實施例中，彩色濾光層包含一彩色濾光片(Color Filter)及一黑色矩陣光阻(Black Matrix Resist)，黑色矩陣光阻具有良好的光遮蔽性，第一導電層係位於黑色矩陣光阻之下方。
於一實施例中，薄膜電晶體元件層中還包含一原有導電層，原有導電層係電性連接共同電壓電極，以作為共同電壓電極之走線並降低共同電壓電極之電阻電容負荷(RC loading)。
於一實施例中，第一方向電極與第二方向電極分別為驅動電極(TX)與感測電極(RX)或第一方向電極與第二方向電極分別為感測電極(RX)與驅動電極(TX)。
於一實施例中，觸控電極之區域劃分係根據第一導電層之相連或斷開來決定。
於一實施例中，未形成第一方向電極之部分的第一導電層係電性連接共同電壓電極，以作為共同電壓電極之走線並降低共同電壓電極之電阻電容負荷(RC loading)。
於一實施例中，未形成第一方向電極之部分的第一導電層係設置於觸控電極間之一空缺區域，以與共同電壓電極電性連接。
於一實施例中，薄膜電晶體元件層中之一閘極與另一閘極係彼此相鄰排列於該像素之同一側。
於一實施例中，該像素之另一側係設置有未形成第一方向電極之部分的第一導電層或薄膜電晶體元件層中之一原有導電層並與共同電壓電極電性連接，以作為共同電壓電極之走線並降低共同電壓電極之電阻電容負荷(RC loading)。
於一實施例中，當疊層結構具有半源極驅動(Half Source Driving,HSD)架構時，疊層結構會額外多空出一源極線之空間。
於一實施例中，薄膜電晶體元件層中之一原有導電層係利用額外多空出的源極線之空間與第一導電層電性連接，以作為第一方向電極之走線。
於一實施例中，薄膜電晶體元件層還包含一原有導電層，原有導電層係利用額外多空出的源極線之空間與共同電壓電極電性連接，以作為共同電壓電極之走線並降低共同電壓電極之電阻電容負荷(RC loading)。
於一實施例中，第二導電層所形成之第二方向電極之間係設置有一虛設電極(Dummy electrode)，並且虛設電極係呈現一浮接(Floating)狀態。
於一實施例中，當內嵌式觸控面板運作於一觸控模式時，共同電壓電極係切換為一浮接(Floating)狀態或施加一觸控相關訊號。
於一實施例中，內嵌式觸控面板之一觸控模式與一顯示模式係分時驅動，並且內嵌式觸控面板係利用顯示週期之一空白區間(Blanking interval)運作於觸控模式。
於一實施例中，空白區間係包含一垂直空白區間(Vertical Blanking Interval,VBI)、一水平空白區間(Horizontal Blanking Interval,HBI)及一長水平空白區間(Long Horizontal Blanking Interval)中之至少一種。長水平空白區間的時間長度等於或大於水平空白區間的時間長度，長水平空白區間係重新分配複數個水平空白區間而得或長水平空白區間包含垂直空白區間。
於一實施例中，共同電壓電極具有複數個共同電壓電極區域分別與內嵌式觸控面板之複數個觸控感測電極重疊。當內嵌式觸控面板運作於觸控模式時，複數個觸控感測電極係依序施加複數個觸控感測訊號且共同電壓電極係相對應地依序施加與複數個觸控感測訊號同頻、同幅或同相之複數個觸控相關訊號，或是共同電壓電極係呈現浮接(Floating)狀態。
於一實施例中，共同電壓電極具有單一個共同電壓電極區域同時與內嵌式觸控面板之複數個觸控感測電極均重疊。當內嵌式觸控 面板運作於觸控模式時，複數個觸控感測電極係施加一觸控感測訊號且共同電壓電極係施加與觸控感測訊號同頻、同幅或同相之一觸控相關訊號，或是共同電壓電極係呈現浮接(Floating)狀態。
相較於先前技術，根據本發明之內嵌式觸控面板具有下列優點及功效：
(1)觸控感應電極及其走線之設計簡單。
(2)佈局方式不影響內嵌式觸控面板原有的開口率。
(3)降低共同電壓電極本身的電阻電容負荷(RC loading)。
(4)當內嵌式觸控面板運作於觸控模式時，同時控制共同電壓電極以降低內嵌式觸控面板整體之電阻電容負荷。
(5)將觸控模式與顯示模式分時驅動以提升訊號-雜訊比(Signal-Noise Ratio,SNR)。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
20‧‧‧共同電壓電極
21、81‧‧‧第一方向電極
22、82‧‧‧第二方向電極
VIA‧‧‧通孔
3、4、5、6‧‧‧疊層結構
30、40、50、60‧‧‧基板
31、41、51、61‧‧‧薄膜電晶體元件層
32、42、52、62‧‧‧液晶層
33、43、53、63‧‧‧彩色濾光層
34、44、54、64‧‧‧玻璃層
35、45、55、65‧‧‧第二導電層
310、410、510、610、710‧‧‧第一導電層
312、412、512、612、712‧‧‧共同電壓電極
314、414、514、614、714‧‧‧導電層
330、430、530、630‧‧‧黑色矩陣光阻
332、432、532、632‧‧‧彩色濾光片
LC‧‧‧液晶單元
G‧‧‧閘極
S‧‧‧源極
D‧‧‧汲極
3A~3C、4A~4C、5A~5C、6A~6C、7A~7C‧‧‧虛線標示的範圍
83‧‧‧虛設電極
SIM‧‧‧影像訊號
HSync‧‧‧水平同步訊號
VSync‧‧‧垂直同步訊號
STH‧‧‧觸控驅動訊號
VBI‧‧‧垂直空白區間
HBI‧‧‧水平空白區間
LHBI‧‧‧長水平空白區間
VCOM‧‧‧共同電壓電極
VCOM1~VCOM3‧‧‧共同電壓電極區域
TX1~TX3‧‧‧觸控感測電極
TR‧‧‧走線
G1~G3‧‧‧閘極驅動訊號
S1~S3‧‧‧源極驅動訊號
STX1~STX3‧‧‧觸控感測訊號
SVCOM1~SVCOM3、SVCOM‧‧‧觸控相關訊號
圖1係繪示傳統具有On-Cell疊層結構的電容式觸控面板的疊層結構示意圖。
圖2係繪示根據本發明之一具體實施例的內嵌式互電容觸控面板之觸控電極佈局的示意圖。
圖3A係繪示本發明之內嵌式互電容觸控面板的疊層結構之第一實施例的剖面示意圖；圖3B係繪示其畫素設計的示意圖。
圖4A係繪示本發明之內嵌式互電容觸控面板的疊層結構 之第二實施例的剖面示意圖；圖4B係繪示其畫素設計的示意圖。
圖5A係繪示本發明之內嵌式互電容觸控面板的疊層結構之第三實施例的剖面示意圖；圖5B係繪示其畫素設計的示意圖。
圖6A係繪示本發明之內嵌式互電容觸控面板的疊層結構之第四實施例的剖面示意圖；圖6B係繪示其畫素設計的示意圖。
圖7係繪示當內嵌式互電容觸控面板之疊層結構具有半源極驅動架構時之畫素設計的示意圖。
圖8A及圖8B係分別繪示內嵌式互電容觸控面板之觸控電極的不同分佈圖樣之示意圖。
圖9係繪示由第二導電層所形成之該些第二方向電極之間設置有虛設電極之示意圖。
圖10A係繪示內嵌式互電容觸控面板利用影像訊號中之空白區間輸出觸控驅動訊號以運作於觸控模式下之示意圖；圖10B係分別繪示垂直空白區間、水平空白區間及長水平空白區間的示意圖。
圖11A係繪示內嵌式互電容觸控面板中之共同電壓電極具有複數個共同電壓電極區域分別與複數個觸控感測電極重疊的示意圖；圖11B係繪示當內嵌式互電容觸控面板運作於觸控模式時，複數個觸控感測電極依序施加複數個觸控感測訊號且共同電壓電極之複數個共同電壓電極區域相對應地依序施加與複數個觸控感測訊號同頻、同幅或同相之複數個觸控相關訊號的時序圖；圖11C係繪示當內嵌式互電容觸控面板運作於觸控模式時，複數個觸控感測電極依序施加複數個觸控感測訊號且共同電壓電極之複數個共同電壓電極區域均呈現浮接狀態的時序圖。
圖12A係繪示內嵌式互電容觸控面板中之共同電壓電極具有單一個共同電壓電極區域同時與內嵌式互電容觸控面板之複數個觸控感測電極均重疊的示意圖；圖12B係繪示當內嵌式互電容觸控面板運作於觸控模式時，複數個觸控感測電極依序施加複數個觸控感測訊號且共同電壓電極施加與複數個觸控感測訊號同頻、同幅或同相之觸控相關訊號的時序圖；圖12C係繪示當內嵌式互電容觸控面板運作於觸控模式時，複數個觸控感測電極依序施加複數個觸控感測訊號且共同電壓電極呈現浮接狀態的時序圖。
根據本發明之一具體實施例為一種內嵌式觸控面板。於此實施例中，內嵌式觸控面板係為內嵌式互電容觸控面板(In-cell mutual-capacitive touch panel)，但不以此為限。
此實施例中之內嵌式觸控面板包含複數個像素。每個像素之一疊層結構包含基板、薄膜電晶體元件層、液晶層、彩色濾光層、玻璃層及第二導電層。薄膜電晶體元件層設置於基板上。薄膜電晶體元件層內設置有第一導電層及共同電壓電極。第一導電層係以網格狀排列。液晶層設置於薄膜電晶體元件層上方。彩色濾光層設置於液晶層上方。玻璃層設置於彩色濾光層上方。由透明導電材料構成的第二導電層設置於玻璃層上方。
請參照圖2，圖2係繪示本發明之內嵌式互電容觸控面板之觸控電極佈局之一實施例。如圖2所示，內嵌式互電容觸控面板之觸控電極包含第一方向電極21及第二方向電極22，其中第一方向電極21係由網 格狀排列的第一導電層所形成且第二方向電極22係由第二導電層所形成。其中，第一方向電極21及第二方向電極22可分別作為互電容觸控感測之驅動電極(TX)與感測電極(RX)，抑或第一方向電極21及第二方向電極22可分別作為互電容觸控感測之感測電極(RX)與驅動電極(TX)，並無特定之限制。
需說明的是，由於第一導電層及共同電壓電極20係設置於薄膜電晶體元件層內且第二導電層設置於薄膜電晶體元件層上方，因此，第二導電層會位於第一導電層之上方，亦即由第二導電層所形成的第二方向電極22會位於由第一導電層所形成的第一方向電極21之上方。
此外，共同電壓電極走線TR透過通孔VIA電性連接共同電壓電極20，以降低共同電壓電極20之電阻電容負荷(RC loading)。實際上，共同電壓電極走線TR可由薄膜電晶體元件層中未形成第一方向電極21之部分的第一導電層或是其他原有的導電層所形成，但不以此為限。
接著，請參照圖3A，圖3A係繪示本發明之內嵌式互電容觸控面板的疊層結構之第一實施例的剖面示意圖。如圖3A所示，內嵌式互電容觸控面板的疊層結構3包含基板30、薄膜電晶體元件層31、液晶層32、彩色濾光層33、玻璃層34及第二導電層35。薄膜電晶體元件層31設置於基板30上。薄膜電晶體元件層31內設置有第一導電層310及共同電壓電極312，並且第一導電層310係形成於共同電壓電極312之後。第一導電層310係以網格狀排列。包含複數個液晶單元LC的液晶層32係設置於薄膜電晶體元件層31上方。彩色濾光層33設置於液晶層32上方。玻璃層34設置於彩色濾光層33上方。第二導電層35設置於玻璃層34上方。
需說明的是，彩色濾光層33包含黑色矩陣光阻(Black Matrix Resist)330及彩色濾光片(Color Filter)332。網格狀排列的第一導電層310係設置於黑色矩陣光阻330之下方，藉以透過具有良好的光遮蔽性之黑色矩陣光阻330來遮蔽下方的第一導電層310。
亦請參照圖3B，圖3B係繪示本發明之內嵌式互電容觸控面板之畫素設計的示意圖。如圖3B所示，內嵌式互電容觸控面板之觸控電極的區域劃分係根據第一導電層310之相連或斷開來決定。
舉例而言，於虛線標示的範圍3A內，由於第一導電層310彼此相連，故上下畫素屬於同一個觸控電極範圍；於虛線標示的範圍3C內，由於第一導電層310彼此斷開，故上下畫素屬於不同的觸控電極範圍。此外，於虛線標示的範圍3B內，未形成第一方向電極之部分的第一導電層310可設置於觸控電極間之一空缺區域，並可透過通孔VIA與共同電壓電極312電性連接，但不以此為限。
接著，請參照圖4A，圖4A係繪示本發明之內嵌式互電容觸控面板的疊層結構之第二實施例的剖面示意圖。如圖4A所示，內嵌式互電容觸控面板的疊層結構4包含基板40、薄膜電晶體元件層41、液晶層42、彩色濾光層43、玻璃層44及第二導電層45。薄膜電晶體元件層41設置於基板40上。薄膜電晶體元件層41內設置有第一導電層410及共同電壓電極412，並且第一導電層410係形成於共同電壓電極412之前。第一導電層410係以網格狀排列。包含複數個液晶單元LC的液晶層42係設置於薄膜電晶體元件層41上方。彩色濾光層43設置於液晶層42上方。玻璃層44設置於彩色濾光層43上方。第二導電層45設置於玻璃層44上方。
需說明的是，彩色濾光層43包含黑色矩陣光阻430及彩色濾光片432。網格狀排列的第一導電層410係設置於黑色矩陣光阻430之下方，藉以透過具有良好的光遮蔽性之黑色矩陣光阻430來遮蔽下方的第一導電層410。
亦請參照圖4B，圖4B係繪示本發明之內嵌式互電容觸控面板之畫素設計的示意圖。如圖4B所示，內嵌式互電容觸控面板之觸控電極的區域劃分係根據第一導電層410之相連或斷開來決定。
舉例而言，於虛線標示的範圍4A內，由於第一導電層410彼此相連，故上下畫素屬於同一個觸控電極範圍；於虛線標示的範圍4C內，由於第一導電層410彼此斷開，故上下畫素屬於不同的觸控電極範圍。此外，於虛線標示的範圍4B內，未形成第一方向電極之部分的第一導電層410可設置於觸控電極間之一空缺區域，並可透過通孔VIA與共同電壓電極412電性連接，但不以此為限。
接著，請參照圖5A，圖5A係繪示本發明之內嵌式互電容觸控面板的疊層結構之第三實施例的剖面示意圖。如圖5A所示，內嵌式互電容觸控面板的疊層結構5包含基板50、薄膜電晶體元件層51、液晶層52、彩色濾光層53、玻璃層54及第二導電層55。薄膜電晶體元件層51設置於基板50上。薄膜電晶體元件層51內設置有第一導電層510及共同電壓電極512，並且第一導電層510係形成於共同電壓電極512之後。第一導電層510係以網格狀排列。包含複數個液晶單元LC的液晶層52係設置於薄膜電晶體元件層51上方。彩色濾光層53設置於液晶層52上方。玻璃層54設置於彩色濾光層53上方。第二導電層55設置於玻璃層54上方。
需說明的是，彩色濾光層53包含黑色矩陣光阻530及彩色濾光片532。網格狀排列的第一導電層510係設置於黑色矩陣光阻530之下方，藉以透過具有良好的光遮蔽性之黑色矩陣光阻530來遮蔽下方的第一導電層510。
亦請參照圖5B，圖5B係繪示本發明之內嵌式互電容觸控面板之畫素設計的示意圖。如圖5B所示，內嵌式互電容觸控面板之觸控電極的區域劃分係根據第一導電層510之相連或斷開來決定。
舉例而言，於虛線標示的範圍5A內，由於第一導電層510彼此斷開，故上下畫素屬於不同的觸控電極範圍；於虛線標示的範圍5C內，由於第一導電層510彼此相連，故上下畫素屬於同一個觸控電極範圍。此外，於虛線標示的範圍5B內，未形成觸控電極之導電層(例如閘極導電層G)可透過通孔VIA與共同電壓電極512電性連接，但不以此為限。
需特別說明的是，如圖5B所示，薄膜電晶體元件層中之兩閘極G可彼此相鄰排列於像素之同一側，藉此可縮減位於上方之黑色矩陣光阻的寬度。此外，像素之另一側可設置有未形成第一方向電極之部分的第一導電層510或薄膜電晶體元件層中之其他原有導電層並與共同電壓電極512電性連接，以作為共同電壓電極512之走線並降低共同電壓電極512之電阻電容負荷。
接著，請參照圖6A，圖6A係繪示本發明之內嵌式互電容觸控面板的疊層結構之第四實施例的剖面示意圖。如圖6A所示，內嵌式互電容觸控面板的疊層結構6包含基板60、薄膜電晶體元件層61、液晶層62、彩色濾光層63、玻璃層64及第二導電層65。薄膜電晶體元件層61設置於 基板60上。薄膜電晶體元件層61內設置有第一導電層610及共同電壓電極612，並且第一導電層610係形成於共同電壓電極612之前。第一導電層610係以網格狀排列。包含複數個液晶單元LC的液晶層62係設置於薄膜電晶體元件層61上方。彩色濾光層63設置於液晶層62上方。玻璃層64設置於彩色濾光層63上方。第二導電層65設置於玻璃層64上方。
需說明的是，彩色濾光層63包含黑色矩陣光阻630及彩色濾光片632。網格狀排列的第一導電層610係設置於黑色矩陣光阻630之下方，藉以透過具有良好的光遮蔽性之黑色矩陣光阻630來遮蔽下方的第一導電層610。
亦請參照圖6B，圖6B係繪示本發明之內嵌式互電容觸控面板之畫素設計的示意圖。如圖6B所示，內嵌式互電容觸控面板之觸控電極的區域劃分可根據第一導電層610之相連或斷開來決定。
舉例而言，於虛線標示的範圍6A內，由於第一導電層610彼此斷開，故上下畫素屬於不同的觸控電極範圍；於虛線標示的範圍6C內，由於第一導電層610彼此相連，故上下畫素屬於同一個觸控電極範圍。此外，於虛線標示的範圍6B內，未形成觸控電極之導電層(例如閘極導電層G)可透過通孔VIA與共同電壓電極612電性連接，但不以此為限。
需特別說明的是，如圖6B所示，薄膜電晶體元件層中之兩閘極G可彼此相鄰排列於像素之同一側，藉此可縮減位於上方之黑色矩陣光阻的寬度。此外，像素之另一側可設置有未形成第一方向電極之部分的第一導電層610或薄膜電晶體元件層中之其他原有導電層並與共同電壓電極612電性連接，以作為共同電壓電極612之走線並降低共同電壓電極 612之電阻電容負荷。
接著，請參照圖7，當內嵌式互電容觸控面板之疊層結構具有半源極驅動(Half Source Driving,HSD)架構時，疊層結構會額外多空出一源極線之空間。於虛線標示的範圍7A及7B內，薄膜電晶體元件層中之原有導電層利用額外多空出的源極線之空間與第一導電層710電性連接，以作為第一導電層710所形成之觸控電極(第一方向電極)之走線。此外，於虛線標示的範圍7C內，薄膜電晶體元件層中之原有導電層亦可利用額外多空出的源極線之空間與共同電壓電極712電性連接，以作為共同電壓電極712之走線並降低共同電壓電極712之電阻電容負荷。
於實際應用中，如圖8A及圖8B所示，內嵌式互電容觸控面板之觸控電極包含第一方向電極81及第二方向電極82，其中第一方向電極81係由網格狀排列的第一導電層所形成且第二方向電極82係由第二導電層所形成，並且第二方向電極82係位於第一方向電極81上方。
需說明的是，內嵌式互電容觸控面板之觸控電極分佈圖樣，亦即第一方向電極81與第二方向電極82之間的排列佈局方式並無特定之限制，可以如圖8A、圖8B或其他排列佈局方式。此外，如圖9所示，由第二導電層所形成之該些第二方向電極82之間可設置有虛設電極(Dummy electrode)83，並且虛設電極83係呈現浮接(Floating)狀態，但不以此為限。
本發明之內嵌式互電容觸控面板可於不同時間分別運作於顯示模式與觸控模式下，亦即本發明之內嵌式互電容觸控面板的觸控模式與顯示模式係分時驅動。
當內嵌式互電容觸控面板運作於顯示模式時，其閘極驅動器及源極驅動器會分別輸出閘極驅動訊號G1~G3及源極驅動訊號S1~S3，以驅動內嵌式互電容觸控面板的畫素顯示畫面；當內嵌式觸控面板運作於觸控模式時，內嵌式觸控面板中之共同電壓電極可切換為浮接(Floating)狀態或施加一觸控相關訊號，但不以此為限。
請參照圖10A，內嵌式互電容觸控面板係利用影像訊號SIM中之空白區間(Blanking interval)輸出觸控驅動訊號STH，以運作於觸控模式下。內嵌式互電容觸控面板10A會在非顯示時序(亦即空白區間)進行觸控感測。亦請參照圖10B，圖10B係分別繪示垂直空白區間、水平空白區間及長水平空白區間的示意圖。於實際應用中，內嵌式互電容觸控面板可根據不同驅動方式調整其使用的空白區間種類多寡。如圖10B所示，空白區間可包含垂直空白區間(Vertical Blanking Interval)VBI、水平空白區間(Horizontal Blanking Interval)HBI及長水平空白區間LHBI(Long Horizontal Blanking Interval)中之至少一種。其中，長水平空白區間LHBI的時間長度等於或大於水平空白區間HBI的時間長度。長水平空白區間LHBI可以是重新分配複數個水平空白區間HBI而得或是長水平空白區間LHBI包含有垂直空白區間VBI。
於實際應用中，本發明之內嵌式互電容觸控面板中之共同電壓電極可具有單一個或複數個共同電壓電極區域，並無特定之限制。
於一實施例中，如圖11A所示，內嵌式互電容觸控面板中之共同電壓電極VCOM可具有複數個共同電壓電極區域VCOM1~VCOM3，並且共同電壓電極區域VCOM1~VCOM3分別與複數個 觸控感測電極TX1~TX3重疊。如圖11B及圖11C所示，當內嵌式互電容觸控面板運作於顯示模式時，其閘極驅動器及源極驅動器會分別輸出閘極驅動訊號G1~G3及源極驅動訊號S1~S3，以驅動內嵌式互電容觸控面板的畫素顯示畫面；當內嵌式互電容觸控面板運作於觸控模式時，複數個觸控感測電極TX1~TX3係依序施加複數個觸控感測訊號STX1~STX3且共同電壓電極VCOM之複數個共同電壓電極區域VCOM1~VCOM3係相對應地依序施加與複數個觸控感測訊號STX1~STX3同頻、同幅或同相之複數個觸控相關訊號SVCOM1~SVCOM3(如圖11B所示)，或是共同電壓電極VCOM之複數個共同電壓電極區域VCOM1~VCOM3均呈現浮接狀態(如圖11C所示)。
於另一實施例中，如圖12A所示，內嵌式互電容觸控面板中之共同電壓電極VCOM具有單一個共同電壓電極區域同時與內嵌式互電容觸控面板之複數個觸控感測電極TX1~TX3均重疊。如圖12B及圖12C所示，當內嵌式互電容觸控面板運作於顯示模式時，其閘極驅動器及源極驅動器會分別輸出閘極驅動訊號G1~G3及源極驅動訊號S1~S3，以驅動內嵌式互電容觸控面板的畫素顯示畫面；當內嵌式觸控面板運作於觸控模式時，複數個觸控感測電極TX1~TX3係依序施加複數個觸控感測訊號STX1~STX3且共同電壓電極VCOM係施加與複數個觸控感測訊號STX1~STX3同頻、同幅或同相之一觸控相關訊號SVCOM(如圖12B所示)，或是共同電壓電極VCOM呈現浮接狀態(如圖12C所示)。
相較於先前技術，根據本發明之內嵌式觸控面板具有下列優點及功效：
(1)觸控感應電極及其走線之設計簡單。
(2)佈局方式不影響內嵌式觸控面板原有的開口率。
(3)降低共同電壓電極本身的電阻電容負荷。
(4)當內嵌式觸控面板運作於觸控模式時，同時控制共同電壓電極以降低內嵌式觸控面板整體之電阻電容負荷。
(5)將觸控模式與顯示模式分時驅動以提升訊號-雜訊比。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
3‧‧‧疊層結構
30‧‧‧基板
31‧‧‧薄膜電晶體元件層
32‧‧‧液晶層
33‧‧‧彩色濾光層
34‧‧‧玻璃層
35‧‧‧第二導電層
310‧‧‧第一導電層
312‧‧‧共同電壓電極
314‧‧‧導電層
330‧‧‧黑色矩陣光阻
332‧‧‧彩色濾光片
LC‧‧‧液晶單元
G‧‧‧閘極
S‧‧‧源極
D‧‧‧汲極

Claims (21)

  1. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該第一導電層係形成於該共同電壓電極之後。
  2. 如申請專利範圍第1項所述之內嵌式觸控面板，係為一內嵌式互電容(Mutual Capacitance)觸控面板，該內嵌式互電容觸控面板之觸控電極包含一第一方向電極及一第二方向電極，其中該第一方向電極係由網格狀排列的該第一導電層所形成且該第二方向電極係由該第二導電層所形成。
  3. 如申請專利範圍第1項所述之內嵌式觸控面板，其中該第二導電層係由透明導電材料構成。
  4. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列； 一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中當該內嵌式觸控面板運作於一觸控模式時，該共同電壓電極係切換為一浮接(Floating)狀態或施加一觸控相關訊號。
  5. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該第一導電層係形成於該共同電壓電極之前。
  6. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方； 一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該彩色濾光層包含一彩色濾光片(Color Filter)及一黑色矩陣光阻(Black Matrix Resist)，該黑色矩陣光阻具有良好的光遮蔽性，該第一導電層係位於該黑色矩陣光阻之下方。
  7. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該薄膜電晶體元件層中還包含一原有導電層，該原有導電層係電性連接該共同電壓電極，以作為該共同電壓電極之走線並降低該共同電壓電極之電阻電容負荷(RC loading)。
  8. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方； 一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該內嵌式觸控面板係為一內嵌式互電容觸控面板，該內嵌式互電容觸控面板之觸控電極包含一第一方向電極及一第二方向電極，該第一方向電極係由網格狀排列的該第一導電層所形成且該第二方向電極係由該第二導電層所形成，該第一方向電極與該第二方向電極分別為驅動電極(TX)與感測電極(RX)或該第一方向電極與該第二方向電極分別為感測電極(RX)與驅動電極(TX)。
  9. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該內嵌式觸控面板係為一內嵌式互電容觸控面板，該內嵌式互電容觸控面板之觸控電極包含一第一方向電極及一第二方向電極，該第一方向電極係由網格狀排列的該第一導電層所形成且該第二方向電極係由該第二導電層所形成，該觸控電極之區域劃分係根據該第一導電層之相連或斷開來決定。
  10. 一種內嵌式觸控面板，包含： 複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該內嵌式觸控面板係為一內嵌式互電容觸控面板，該內嵌式互電容觸控面板之觸控電極包含一第一方向電極及一第二方向電極，該第一方向電極係由網格狀排列的該第一導電層所形成且該第二方向電極係由該第二導電層所形成，未形成該第一方向電極之部分的該第一導電層係電性連接該共同電壓電極，以作為該共同電壓電極之走線並降低該共同電壓電極之電阻電容負荷(RC loading)。
  11. 如申請專利範圍第10項所述之內嵌式觸控面板，其中未形成該第一方向電極之該部分的該第一導電層係設置於該觸控電極間之一空缺區域，以與該共同電壓電極電性連接。
  12. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方； 一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該薄膜電晶體元件層中之一閘極與另一閘極係彼此相鄰排列於該像素之同一側。
  13. 如申請專利範圍第12項所述之內嵌式觸控面板，其中該像素之另一側係設置有未形成該第一方向電極之部分的該第一導電層或該薄膜電晶體元件層中之一原有導電層並與該共同電壓電極電性連接，以作為該共同電壓電極之走線並降低該共同電壓電極之電阻電容負荷(RC loading)。
  14. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該內嵌式觸控面板係為一內嵌式互電容觸控面板，該內嵌式互電容觸控面板之觸控電極包含一第一方向電極及一第二方向電極，該第一方向電極係由網格狀排列的該第一導電層所形成且該第二方向電極係由該第二導電層所形成，當該疊層結構具有半源極驅動(Half Source Driving,HSD)架構時，該疊層結構會額外多空出一源極線之空間。
  15. 如申請專利範圍第14項所述之內嵌式觸控面板，其中該薄膜電晶體元件層中之一原有導電層係利用額外多空出的該源極線之空間與該第一導電層電性連接，以作為該第一方向電極之走線。
  16. 如申請專利範圍第14項所述之內嵌式觸控面板，其中該薄膜電晶體元件層還包含一原有導電層，該原有導電層係利用額外多空出的該源極線之空間與該共同電壓電極電性連接，以作為該共同電壓電極之走線並降低該共同電壓電極之電阻電容負荷(RC loading)。
  17. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含：一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該內嵌式觸控面板係為一內嵌式互電容觸控面板，該內嵌式互電容觸控面板之觸控電極包含一第一方向電極及一第二方向電極，該第一方向電極係由網格狀排列的該第一導電層所形成且該第二方向電極係由該第二導電層所形成，該第二導電層所形成之該第二方向電極之間係設置有一虛設電極(Dummy electrode)，並且該虛設電極係呈現一浮接(Floating)狀態。
  18. 一種內嵌式觸控面板，包含：複數個像素(Pixel)，每個像素之一疊層結構包含： 一基板；一薄膜電晶體元件層，設置於該基板上，該薄膜電晶體元件層內係設置有一第一導電層(M3)及一共同電壓電極(Common Electrode)，其中該第一導電層係以網格狀(Mesh type)排列；一液晶層，設置於該薄膜電晶體元件層上方；一彩色濾光層，設置於該液晶層上方；一玻璃層，設置於該彩色濾光層上方；以及一第二導電層(ITO)，設置於該玻璃層上方；其中該內嵌式觸控面板之一觸控模式與一顯示模式係分時驅動，並且該內嵌式觸控面板係利用顯示週期之一空白區間(Blanking interval)運作於該觸控模式。
  19. 如申請專利範圍第18項所述之內嵌式觸控面板，其中該共同電壓電極具有單一個共同電壓電極區域同時與該內嵌式觸控面板之複數個觸控感測電極均重疊，當該內嵌式觸控面板運作於該觸控模式時，該複數個觸控感測電極係施加一觸控感測訊號且該共同電壓電極係施加與該觸控感測訊號同頻、同幅或同相之一觸控相關訊號，或是該共同電壓電極係呈現浮接(Floating)狀態。
  20. 如申請專利範圍第18項所述之內嵌式觸控面板，其中該空白區間係包含一垂直空白區間(Vertical Blanking Interval,VBI)、一水平空白區間(Horizontal Blanking Interval,HBI)及一長水平空白區間(Long Horizontal Blanking Interval)中之至少一種，該長水平空白區間的時間長度等於或大於該水平空白區間的時間長度，該長水平空白區間係重新分配複數個該水平空白區間而得或該長水平空白區間包含該垂直空白區間。
  21. 如申請專利範圍第18項所述之內嵌式觸控面板，其中該共同電壓電 極具有複數個共同電壓電極區域分別與該內嵌式觸控面板之複數個觸控感測電極重疊，當該內嵌式觸控面板運作於該觸控模式時，該複數個觸控感測電極係依序施加複數個觸控感測訊號且該共同電壓電極係相對應地依序施加與該複數個觸控感測訊號同頻、同幅或同相之複數個觸控相關訊號，或是該共同電壓電極係呈現浮接(Floating)狀態。
TW105112976A 2015-05-15 2016-04-26 內嵌式觸控面板 TWI611322B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562162238P 2015-05-15 2015-05-15
US62/162,238 2015-05-15
US14/882,880 2015-10-14
US14/882,880 US20160109741A1 (en) 2014-10-17 2015-10-14 In-cell touch display system, in-cell touch panel and trace layout thereof

Publications (2)

Publication Number Publication Date
TW201640305A TW201640305A (zh) 2016-11-16
TWI611322B true TWI611322B (zh) 2018-01-11

Family

ID=57353324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112976A TWI611322B (zh) 2015-05-15 2016-04-26 內嵌式觸控面板

Country Status (2)

Country Link
CN (1) CN106154612A (zh)
TW (1) TWI611322B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201237700A (en) * 2011-03-11 2012-09-16 Innovation & Infinity Global Transparent conductive structure applied to a touch panel and method of making the same
TW201303665A (zh) * 2011-06-07 2013-01-16 Apex Material Technology Corp 具複合結構之觸控裝置
CN103823601A (zh) * 2014-02-08 2014-05-28 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
TWI451315B (zh) * 2011-09-28 2014-09-01 Hannstar Display Corp 內嵌式觸控面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816668B2 (ja) * 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
JP5178631B2 (ja) * 2009-05-26 2013-04-10 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
JP5455126B2 (ja) * 2010-04-28 2014-03-26 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、駆動方法、および電子機器
CN103793091B (zh) * 2012-11-02 2017-01-25 群康科技(深圳)有限公司 触控显示面板及触控显示装置
JP5865287B2 (ja) * 2013-03-29 2016-02-17 株式会社ジャパンディスプレイ 電子機器および電子機器の制御方法
JP5865286B2 (ja) * 2013-03-29 2016-02-17 株式会社ジャパンディスプレイ 電子機器および電子機器の制御方法
US9268447B2 (en) * 2013-05-13 2016-02-23 Himax Technologies Limited Touch display panel, touch display device and driving method thereof
JP2013164871A (ja) * 2013-05-27 2013-08-22 Japan Display West Co Ltd 表示装置および電子機器
CN103926754A (zh) * 2013-12-27 2014-07-16 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201237700A (en) * 2011-03-11 2012-09-16 Innovation & Infinity Global Transparent conductive structure applied to a touch panel and method of making the same
TW201303665A (zh) * 2011-06-07 2013-01-16 Apex Material Technology Corp 具複合結構之觸控裝置
TWI451315B (zh) * 2011-09-28 2014-09-01 Hannstar Display Corp 內嵌式觸控面板
CN103823601A (zh) * 2014-02-08 2014-05-28 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置

Also Published As

Publication number Publication date
CN106154612A (zh) 2016-11-23
TW201640305A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
TWI604366B (zh) 電容式壓力感測觸控面板
US9519374B2 (en) In-cell touch panel and display device
TWI569182B (zh) 內嵌式觸控面板及其佈局
US9098159B2 (en) Direct connect single layer touch panel
US9665222B2 (en) In-cell touch panel and display device with self-capacitance electrodes
TWI594156B (zh) 內嵌式觸控面板及其佈局
KR101520458B1 (ko) 통합형 터치 스크린
US10198130B2 (en) In-cell touch panel and display device
US10067614B2 (en) In-cell touch panel and display device
US10031627B2 (en) In-cell touch panel and display device
US9946414B2 (en) In-cell touch panel having a touch sensing chip and a corresponding display device
US20160246403A1 (en) Touch display panel, manufacturing method thereof and touch display device
KR20160019625A (ko) 터치센서 일체형 표시장치
TWM509934U (zh) 內嵌式互電容觸控面板
TWM514052U (zh) 內嵌式互電容觸控面板
WO2015135289A1 (zh) 内嵌式触摸屏及显示装置
US20160334660A1 (en) In-cell touch panel
TWI610205B (zh) 內嵌式觸控面板
US20160328061A1 (en) In-cell touch panel
TWI611323B (zh) 內嵌式互電容觸控面板
TWI611322B (zh) 內嵌式觸控面板
TWI587036B (zh) 內嵌式觸控面板
AU2013100573A4 (en) Integrated touch screens

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees