TWI605337B - 用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統 - Google Patents

用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統 Download PDF

Info

Publication number
TWI605337B
TWI605337B TW104136211A TW104136211A TWI605337B TW I605337 B TWI605337 B TW I605337B TW 104136211 A TW104136211 A TW 104136211A TW 104136211 A TW104136211 A TW 104136211A TW I605337 B TWI605337 B TW I605337B
Authority
TW
Taiwan
Prior art keywords
error
memory device
nac
host
logic
Prior art date
Application number
TW104136211A
Other languages
English (en)
Other versions
TW201633122A (zh
Inventor
歐西里 班哈莫
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201633122A publication Critical patent/TW201633122A/zh
Application granted granted Critical
Publication of TWI605337B publication Critical patent/TWI605337B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data
    • H04L1/0082—Formats for control data fields explicitly indicating existence of error in data being transmitted, e.g. so that downstream stations can avoid decoding erroneous packet; relays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0084—Formats for payload data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1671—Details of the supervisory signal the supervisory signal being transmitted together with control information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)
  • Computer Security & Cryptography (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Retry When Errors Occur (AREA)
  • Communication Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統 發明領域
本發明係有關於電腦裝置，及更明確言之但非互斥地，係有關於在一行動裝置之錯誤資訊的通訊。
發明背景
行動計算及通訊平台，諸如智慧型電話及平板，典型地包含一主機代理器及包括一或多個儲存裝置的硬體組件。在該主機與此等硬體組件間之通訊經常係基於介面的定義，包括控制器邏輯用以實現該介面及一相關聯的軟體堆疊用以控制通訊。
通用協定(優尼普SM(UniProSM))類別的此等介面，例如基於MIPI®聯盟的各種優尼普SM標準中之任一者，各異地包括一層狀協定堆疊，提供通用錯誤處理高速解決方案用於互連寬廣範圍的組件，以及支援不同類型的資料通量，包括控制訊息、成批資料移轉及封包化串流。於既有優尼普SM通訊技術中，資料框係在該行動裝置控制的一主機代理器與一記憶體或其它組件間交換。根據優尼普SM標 準的錯誤處理機制支援一否定應答控制(NAC)從主機控制器邏輯的一協定堆疊到該行動裝置控制的一記憶體或其它組件之通訊。
依據本發明之一實施例，係特地提出一種記憶體裝置，其包含：協定邏輯包括經組配以與耦合至該記憶體裝置的一主機裝置交換通訊的電路，該主機裝置控制該記憶體裝置，該等通訊基於一統一協定規格，該協定邏輯包括：接收電路，其經組配以自該主機裝置接收一資料框；框評估邏輯，其經組配以基於該資料框檢測一錯誤；代碼識別邏輯，其經組配以選擇對應該錯誤之一錯誤碼；一框產生器，其經組配以產生一包括一否定應答識別符及該錯誤碼的否定應答控制(NAC)訊息，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構；及發射電路，其經組配以發送該NAC訊息給該主機。
100、600‧‧‧系統
105‧‧‧代理器
110‧‧‧主機
120、150‧‧‧協定堆疊
122、152‧‧‧傳送層
124、154‧‧‧網路層
126、156‧‧‧資料鏈路層
128、158‧‧‧配接層
130、160‧‧‧實體層
130‧‧‧互連體
132‧‧‧框
134‧‧‧NAC訊息
140、300‧‧‧記憶體裝置
170、310‧‧‧記憶體陣列
175‧‧‧存取邏輯
200、250‧‧‧方法
210-240、260-290‧‧‧方塊
315‧‧‧列
320‧‧‧感測放大器
322‧‧‧列解碼器
324‧‧‧行解碼器
330、420‧‧‧接收電路MPHY Rx
332、422‧‧‧發射電路MPHY Tx
340、430‧‧‧協定邏輯、協定堆疊邏輯
342、432‧‧‧框評估邏輯
344‧‧‧代碼識別邏輯
346‧‧‧框產生器
400、700‧‧‧裝置
410‧‧‧主機代理器
434‧‧‧錯誤檢測邏輯
440‧‧‧錯誤資訊儲存庫
500‧‧‧資料框結構
510‧‧‧控制框結構
520‧‧‧NAC訊息結構
530‧‧‧NAC
540‧‧‧錯誤碼
550‧‧‧ESC_DL
560‧‧‧CCITT CRC-16
610‧‧‧匯流排
620、710‧‧‧處理器
630、760‧‧‧記憶體子系統
632、762‧‧‧記憶體
634、764‧‧‧記憶體控制器
636‧‧‧作業系統(OS)
638‧‧‧指令
640‧‧‧I/O介面
650‧‧‧網路介面
660‧‧‧儲存裝置
662‧‧‧代碼/資料
664‧‧‧非依電性媒體(NVM)
668‧‧‧控制器邏輯
670‧‧‧周邊介面
720‧‧‧音訊子系統
730‧‧‧顯示子系統
732‧‧‧顯示介面
740‧‧‧I/O控制器
750‧‧‧電源管理
770‧‧‧連接
772‧‧‧胞狀連接
774‧‧‧無線連接
780‧‧‧周邊連結
782‧‧‧至
784‧‧‧自
本發明之各種實施例係在附圖之圖式中舉例例示，但非限制性，及附圖中：圖1為高階功能方塊圖例示依據一實施例一種用於通訊錯誤資訊的系統之元件。
圖2A為流程圖例示依據一實施例一種在一統一協定通訊中用於一記憶體裝置提供錯誤資訊之方法的元件。
圖2B為流程圖例示依據一實施例一種在一統一 協定通訊中用於一主機接收錯誤資訊之方法的元件。
圖3為高階功能方塊圖例示依據一實施例一種用於通訊錯誤資訊的記憶體裝置之元件。
圖4為高階功能方塊圖例示依據一實施例一種用於自一記憶體裝置接收錯誤資訊的主機之元件。
圖5為略圖顯示依據一實施例由一記憶體裝置與一主機交換的框之各種格式。
圖6為方塊圖例示依據一實施例一種用於交換錯誤資訊的計算系統之元件。
圖7為方塊圖例示依據一實施例一種用於交換錯誤資訊的行動裝置之元件。
較佳實施例之詳細說明
此處討論之實施例各異地提供技術及/或機制用於錯誤資訊自一系統的一記憶體組件通訊到控制該記憶體裝置的系統之主機邏輯。此種錯誤資訊可在根據各種優尼普SM標準中之任一者的通訊中交換。此等標準包括例如，優尼普SM版本1.41.00由MIPI®聯盟於2012年7月30日發行，及優尼普SM版本1.60.00由MIPI®聯盟於2013年9月30日發行。
舉例言之，該平台的主機邏輯可將具有優尼普SM標準定義的結構之一或多個資料框發送給平台的一記憶體組件。回應於檢測得與被交換的一或多個資料框相關聯的一錯誤，該記憶體裝置可將載明檢測得的錯誤之一錯誤類 型的一識別符回送給主機邏輯。該錯誤識別符例如可於具有基於優尼普SM標準定義的NAC框結構的一結構之一否定應答控制(NAC)通訊中發送給該主機邏輯。
主機邏輯可包括或耦合至一或多個暫存器，經組配以儲存資訊識別與由主機的記憶體組件之操作相關聯的各種錯誤中之任一者。由該主機經由NAC通訊接收自一記憶體組件的一錯誤識別符可儲存於此等一或多個暫存器，及隨後例如用於除錯目的。舉例言之，在發送給主機的一NAC框內涵括一錯誤碼可使用除錯器或其它檢測邏輯能夠判定資料框傳輸到記憶體組件如何特異性地造成NAC通訊。此種NAC錯誤資訊的通訊可允許檢測邏輯進一步判定例如多個錯誤是否具有相同簽章。回應之，檢測邏輯可產生一或多個信號用以組配(例如，重新組配)主機端操作。此種組配/重新組配例如可與自藉NAC訊息識別的檢測得的錯誤中復原的操作區別。檢測邏輯可進一步監視及評估此種NAC錯誤資訊用以確定一問題是否仍然懸而未決。舉例言之，檢測邏輯可(例如，連同一協定分析器裝置)操作判定該問題是否係在記憶體組件端、在實體連結、或在主機。
目前，優尼普SM不支援一錯誤碼的通訊用以向一主機識別一特定錯誤，例如多種可能錯誤類型中之一者，其乃由於一資料框傳輸給由該主機所控制的一組件的結果。優尼普SM規格不包括錯誤識別符欄位於欲發送給一主機的任何此等NAC框。再者，基於此等優尼普SM規格的既有通訊技術並不預期需要有任何此種錯誤資訊提供給一主機。 舉例言之，針對在習知NAC通訊中可能指示的各種類型之錯誤，藉此種主機的錯誤復原為相同。又復，典型從裝置(slave device)不包括錯誤碼暫存器，其可由控制此種從裝置的一主機，特別在鏈結損耗條件下，根據優尼普SM標準讀取。
然而，若干實施例為此種資訊用在主機端分析可能有用而實現的結果，及/或達成由習知錯誤中復原所提供的短期問題解決以外的效能增益的組態結果。涵括於或耦合至主機邏輯的檢測邏輯可替代一協定分析器操作或額外操作，以快速識別可能因一資料封包從主機傳輸到一記憶體組件所導致的各項問題中之任一者。
圖1例示依據一個實施例一系統100之特徵，該系統包括一記憶體裝置140及經由一互連體130耦合記憶體裝置140的一主機110。主機110可包括控制器邏輯，包括硬體、韌體及/或執行軟體，用於主機110的一處理器或其它主機代理器用以存取記憶體裝置140。此種主機處理器可包括電路經組配以針對一電腦平台包括系統100執行一通用作業系統及/或其它軟體。於一個實施例中，記憶體裝置140包括主機110的任何積體電路(IC)晶粒以外的一或多個IC晶粒。舉例言之，記憶體裝置140可包括一封裝裝置，其係經由系統100的一印刷電路板(圖中未顯示)耦合至主機110的一封裝裝置。於另一個實施例中，系統100為一封裝裝置，其例如包括一單晶片系統(SoC)。藉由例示而非限制性，此種SoC可包括主機110，其中互連體130耦合記憶體裝置142與 SoC。
記憶體裝置140可包括多種不同類型的記憶體技術中之任一者，其具有多列記憶體胞元，於該處資料可經由字線或相當物存取。舉例言之，記憶體裝置140可包括記憶體陣列170，其表示一或多個邏輯及/或實體群組的記憶體。一個此種記憶體群組的實例為一排組之記憶體資源，例如，其可包括排列成列及成行的儲存元件。記憶體裝置140可包括存取邏輯175，以至少部分輔助存取記憶體陣列170，例如，於該處此種存取係供用於服務來自主機110的一或多個存取請求。此種存取邏輯175可包括或耦合記憶體裝置的一協定堆疊150，其支援經由互連體130與主機110通訊。
記憶體裝置140可包括多種機制中之任一者用以支援基於優尼普SM(UniProSM)標準的操作。藉由例示而非限制性，記憶體裝置140可包括基於UFS標準的一通用快閃儲存裝置(UFS)，諸如UFS 2.0標準JESD220B，2013年9月由聯合電子裝置工程委員會(JEDEC)固態技術協會公告，或UFS 1.1標準JESD220A，2011年6月由JEDEC固態技術協會公告。此種UFS儲存裝置可支援一或多個獨立邏輯單元用以控制存取一可組配映射記憶體區(例如，記憶體陣列170)。另外或此外，記憶體裝置140可包括一相機串列介面(CSI)裝置，其係基於第三代MIPI®聯盟規格CSI-3版本1.0，2013年2月發行。
主機110與記憶體裝置140間之通訊可基於優尼 普SM標準。藉由例示而非限制性，主機110之協定堆疊120及記憶體裝置140之協定堆疊150可包括個別實體層130、160用來經由互連體130彼此通訊。實體層130、160可各自不同地包括個別接收電路、發射電路、及控制/組配邏輯用於調節其操作。個別實體層130、160可交換通訊，其係基於(例如，符合部分或全部通訊要求)MIPI®聯盟的多種行動PHY(M-PHYSM)標準中之任一者，諸如M-PHYSM版本2.0的MIPI®聯盟規格2014年4月4日、M-PHYSM版本3.0.r6的MIPI®聯盟規格2013年7月26日發行、或其類。於若干實施例中，實體層130、160的操作係基於MIPI®聯盟的多種差示PHY(D-PHY)標準中之任一者，諸如D-PHY版本0.9的MIPI®聯盟規格2007年10月、D-PHY版本1.00.00的MIPI®聯盟規格2009年5月14日、D-PHY版本1.1的MIPI®聯盟規格核准日2011年12月16日、或其類。
協定堆疊120、150可進一步包含個別功能層，其各異地支援由優尼普SM標準界定的操作。於實施例之例示實施例中，協定堆疊120進一步包含在實體層130與一資料鏈路層126間之一配接層128，其中配接層138可配合各種PHY技術，包括實體層130技術。資料鏈路層126可產生資料框及/或控制框從主機110經由PHY層130通訊，及/或處理經由PHY層130接收自記憶體裝置140的框。此種框的處理及產生可包括於優尼普SM標準中載明的操作。此等習知優尼普SM技術的特定細節在此並不詳加說明且非限於某些實施例。於若干實施例中，此等習知優尼普SM技術經擴延或 以其它方式修改以進一步支援某些錯誤識別符資訊從記憶體裝置140通訊給主機110。
協定堆疊120可進一步包含一網路層124，例如用於產生資料封包，其又轉而藉資料鏈路層126而被轉換成資料框。另外或此外，網路層124可處理資料封包，其係基於由資料鏈路層126處理的資料框。於一實施例中，協定堆疊120可進一步包含一傳送層122，例如，其可支援邏輯資料串流、壅塞緩解、及/或其它高階網路管理機制。協定堆疊120只能支援於一給定優尼普SM標準中界定的該等特徵之一子集。據此，協定堆疊120的若干較高層級，例如高於資料鏈路層126的狀態機邏輯及/或其它電路可能受限於優尼普SM功能的一子集。
依據一個實施例，於一例示情況下，協定堆疊120的操作包括將一或多個資料框，如由例示框132表示，通訊給記憶體裝置140。此種通訊可代表處理器、中樞器、微控制器、軟體常式及/或主機110的其它代理器(例如，例示代理器105)。協定堆疊150可經由互連體130接收在實體層160的框132，及執行處理以檢測與此種框132的接收相關聯的任何錯誤。此種處理可包括於優尼普SM標準中載明的操作。
舉例言之，協定堆疊150可進一步包含配接層158、資料鏈路層156、網路層154及傳送層152，其分別地對應配接層128、資料鏈路層126、網路層124及傳送層122的功能。協定堆疊150可處理從主機110的封包用以經由存取邏輯 175的操作而提供存取記憶體陣列170。於一實施例中，協定堆疊150的功能包含擴延習知優尼普SM功能，其中框132相關聯的一錯誤之檢測導致一NAC訊息134的產生，該NAC訊息包括載明檢測得錯誤的一特定錯誤類型之資訊。舉例言之，NAC訊息134可包括載明該NAC訊息134表示否定應答的一第一組件，及包含由協定堆疊150所檢測得的一特定錯誤類型的一錯誤碼或其它識別符之一第二組件兩者。協定堆疊120可包括邏輯用以檢測與識別NAC訊息134的此種錯誤識別資訊。協定堆疊120轉而可將此種錯誤識別資訊的一表示型態儲存於涵括於或耦合至協定堆疊120的一或多個暫存器(圖中未顯示)內。所儲存的錯誤資訊，例如可由代理器105，用於除錯或其它操作用以評估系統100的效能。
圖2A例示依據一個實施例一種以一記憶體裝置提供錯誤資訊之方法200的特徵。方法200例如可用以進行自記憶體裝置140通訊NAC訊息134給主機110。為了例示各種實施例的某些特徵，於此處方法200係參考圖3之記憶體裝置300討論。然而，此種討論可擴延至此外或另外應用至經組配以執行或以其它方式從事方法200之操作的多種其它裝置中之任一者。
記憶體裝置300可包括記憶體裝置140的特徵中之部分或全部。舉例言之，記憶體裝置300之一記憶體陣列310功能上可相應於記憶體陣列170。記憶體裝置300的電路邏輯，例如提供存取邏輯175的功能，可包括列解碼器322用以基於列位址資訊而啟用記憶體陣列310之列，行解碼器 324用以基於行位址資訊而啟用記憶體陣列310之行，及感測放大器用以放大與記憶體陣列310的個別記憶體胞元交換的信號。此種存取邏輯之操作可自習知記憶體儲存技術及機制調適，在此不再詳加說明且不限於某些實施例。
記憶體裝置300可與耦合其上的一主機(圖中未顯示)交換通訊，其中此等通訊輔助存取記憶體陣列310之一或多個位置，如由例示列315表示。於一實施例中，記憶體裝置300包括電路用以實現協定堆疊邏輯，例如，包括協定堆疊150之部分或全部，用以輔助此等通訊，於該處此等電路之操作係基於優尼普SM標準。此等電路可包括實體層硬體，如由例示的接收電路MPHY Rx 330及發射電路MPHY Tx 332表示，其係基於MIPI® M-PHY標準。又復，記憶體裝置300之協定邏輯340(例如，包括硬體及/或韌體)可耦合至與MPHY Rx 330及MPHY Tx 332交換信號，於該處協定堆疊邏輯340係用以具體實施協定堆疊的較高層。
於一實施例中，方法200包含，於210，在一記憶體裝置自耦合至記憶體裝置的主機接收一統一協定(例如，優尼普SM可相容)資料框。舉例言之，記憶體裝置300可經由MPHY Rx 330接收一或多個資料框，例如包括發送自主機110的例示框132。方法200可進一步包含，於220，檢測基於在210接收統一協定資料框的一錯誤。舉例言之，協定邏輯340可包括框評估邏輯342，包含電路用以檢測可涵括於資料框或以其它方式與資料框的接收相關聯的多個錯誤中之任一者。例如，框評估邏輯342可於資料鏈路層操作。
於220檢測得的錯誤可與資料框之格式、資料框之內容、用以接收或以其它方式處理資料框之硬體狀態、及/或其類有關。藉由例示而非限制性，框評估邏輯342可基於涵括於該資料框的循環冗餘檢查(CRC)資訊、接收緩衝器之溢位、資料框酬載之大小不正確、資料框之序號不正確、資料框內部之符號不正確及/或各種其它此等錯誤中之任一者而檢測得錯誤。於220的檢測可包括自優尼普SM標準調適的錯誤檢測操作，其在此並不詳加說明且非限於某些實施例。藉方法200可檢測的有些錯誤之實例列舉於此處表1。
方法200可進一步包含，於230，選取對應於220檢測得的錯誤之一錯誤碼。舉例言之，框評估邏輯342可發送在220檢測得的錯誤之一指示信號給協定邏輯340之代碼識別邏輯344。回應之，代碼識別邏輯344的電路可決定針對檢測得的錯誤之一錯誤類型相應的一代碼。於一實施例中，代碼識別邏輯344包括或以其它方式存取一表或其它資料結構界定多個錯誤碼識別符，於該處代碼識別邏輯344在230選取一個此種識別符用於涵括於一NAC訊息。
方法200可進一步包含，於240，發送一NAC訊息給主機，該NAC訊息包括一否定應答識別符及於230選取的錯誤碼。舉例言之，協定邏輯340可進一步包含一框產生器346，其係回應於220的錯誤檢測而產生一NAC訊息。此種NAC訊息的產生可包括自習知優尼普SM技術調適的操作。此等操作可經擴延而進一步通訊一錯誤類型的識別符，該 錯誤乃NAC訊息的基礎。
舉例言之，框產生器346可自代碼識別邏輯344接收一值，該值係用作為錯誤碼用以識別於220檢測得的錯誤類型。根據接收自代碼識別邏輯344之該值，框產生器346可產生一NAC訊息，其包括將NAC訊息分類為否定應答的一值，及一錯誤識別符兩者其載明此種否定應答起因的一特定錯誤類型。NAC訊息可經由MPHY Tx 332藉框產生器346而自記憶體裝置300發送給主機(圖中未顯示)。
圖2B例示依據一實施例一種基於自記憶體裝置的通訊識別錯誤的方法250之特徵。方法250例如可配合邏輯諸如主機110的邏輯執行，於該處此種邏輯輔助控制耦合其上的一記憶體裝置。為了例示各種實施例的某些特徵，方法250於此處參考圖4之裝置400討論。然而，此種討論可擴延至此外或另外應用至經組配以執行或以其它方式從事方法250之操作的多種其它裝置中之任一者。
裝置400例如可包括主機110之特徵的部分或全部。於一實施例中，裝置400包括一主機代理器410，例如提供功能諸如代理器105的功能，以與耦合其上的一記憶體裝置(諸如記憶體裝置140、300中之一者)交換通訊，其中此等通訊有助於儲存記憶體裝置的一或多個記憶體位置。另外或此外，主機代理器410可檢測及評估自此種記憶體裝置接收的錯誤資訊。
於一實施例中，裝置400包括電路用以實現一協定堆疊用以輔助此種記憶體存取，於該處協定堆疊的操作 係基於優尼普SM標準。此等電路可包括實體層硬體，如由例示的接收電路MPHY Rx 420及發射電路MPHY Tx 422表示，其係基於MIPI® M-PHY標準。又復，裝置400之協定邏輯430(例如，包括硬體及/或韌體)可耦合至與MPHY Rx 420及MPHY Tx 422交換信號，於該處協定堆疊邏輯430係用以具體實施協定堆疊的較高層。
裝置400為可執行方法250的硬體之一個實例。於一實施例中，方法250包含，於260，自一主機發送一統一協定(例如，優尼普SM可相容)資料框給耦合至該主機的一記憶體裝置。舉例言之，MPHY Tx 422可傳輸一或多個資料框，諸如例示框132。
方法250可進一步包含，於270，回應於260發送的資料框而自記憶體裝置接收一NAC訊息。舉例言之，記憶體裝置回應於260檢測得與該資料框相關聯的一錯誤，例如藉執行方法200，產生此種NAC訊息。NAC訊息可經由MPHY Rx 420於裝置400接收。於一實施例中，方法250進一步包含，於280，識別NAC訊息的一錯誤碼，其中該錯誤碼乃非為NAC訊息的一否定應答識別符。舉例言之，MPHY Rx 420可進行PHY層級處理用以提供NAC訊息給協定邏輯430的框評估邏輯432。框評估邏輯432可進行NAC訊息的資料鏈路層處理，其例如包括自習知優尼普SM技術調適的一或多個NAC框處理操作。裝置400可給諸如習知優尼普SM技術補充額外操作用以擷取及儲存載明一特定錯誤類型的資訊，該錯誤為於270接收的NAC訊息之起因。
藉由例示而非限制性，框評估邏輯432可給協定邏輯430的錯誤檢測邏輯434指示，NAC訊息的一否定應答識別符指示發生了某個錯誤。回應之，錯誤檢測邏輯434可自該NAC訊息存取一錯誤碼，載明導致於270接收的該NAC訊息之一錯誤的錯誤類型。下表1包括可由此種錯誤碼之值各異地指示的若干錯誤之實例：
方法250可進一步包含，於290，基於NAC訊息的錯誤碼而於主機儲存錯誤資訊。舉例言之，錯誤檢測邏輯434可儲存錯誤碼到主機440的錯誤資訊儲存庫440。錯誤資訊儲存庫440可包括涵括於或耦合至主機400的協定堆疊的一或多個錯誤暫存器，例如，於該處此種錯誤暫存器係映射到主機上層軟體堆疊。
圖5例示依據一實施例可由記憶體裝置及/或主機評估、交換或以其它方式處理的各種框之結構。部分或全部此等框結構各自可根據優尼普SM標準載明的個別框結構。舉例言之，資料框結構500可包括如下兩者：二位元組(一-字元)標頭部分以指示一資料框的起點，及另一個一-字元腳注部分以指示連續16-位元CRC值係為該資料框的最末字元。介於標頭部分與腳注部分間者為一或多個酬載字元。標頭部分及腳注部分各自前綴有個別單一「1」位元指標，其中該資料框之其它字元各自前綴有個別單一「0」位元指標。
一控制框結構510可包括一-字元標頭部分、一-字元酬載部分、及16-位元CRC值。控制框結構520之標頭部分前綴有單一「1」位元指標，其中該控制框之其它字元各自前綴有個別單一「0」位元指標。資料框結構500及/或控制框結構510可以是用於由記憶體裝置諸如記憶體裝置 140、300中之一者接收一框相關聯的錯誤的檢測基礎。另外或此外，具有資料框結構500及控制框結構510中之一者的一框之內容可以是此種錯誤檢測的基礎。
NAC訊息結構520包括一-字元部分用以指示其係用於通訊否定應答識別符的目的。藉由例示而非限制性，此種一-字元部分可包括一逸出字符ESC_DL 550以表示該框包括控制資訊。NAC訊息結構520進一步包含一欄位NAC 530用以包括一否定應答識別符，例如，基於從主機先前發送給記憶體組件的一或多個框指示否定應答。除了NAC 530之外，NAC訊息結構520包括另一欄位錯誤碼540用以通訊其乃產生NAC框的起因之一特定類型錯誤的一識別符。錯誤碼540可儲存多個值中之任一者，該等值各自表示一不同的個別錯誤類型。舉例言之，錯誤碼540可儲存一值以表示此處表1之該等錯誤中之任一者。雖然某些實施例並非限於此一方面，但包括一-字元部分的錯誤碼540可進一步包含單一-位元值Rq，指示例如是否正在請求系統復置以自錯誤中回復。另外或此外，NAC訊息結構520可進一步包括16-位元CRC值，如由例示性CCIT CRC-16 560表示，例如用於儲存根據國際電話及電報諮詢委員會(CCITT)標準的一CRC值。NAC訊息結構520的第一字元可由前綴單一「1」位元指標指示，其中NAC訊息結構520的另一字元係由單一「0」位元指標前綴。
圖6為一計算系統之一實施例的方塊圖，其中可實現錯誤資訊的通訊。系統600表示依據此處描述之任何實 施例的一計算裝置，可以是膝上型電腦、桌上型電腦、伺服器、遊戲或娛樂控制系統、掃描器、影印機、列印器、或其它電子裝置。系統600可包括處理器620，其提供針對系統600的處理、作業管理、及指令執行。處理器620可包括任何類型的微處理器、中央處理單元(CPU)、處理核心、或其它處理硬體用以提供處理給系統600。處理器620控制系統600的總體操作，可以是或包括一或多個可規劃通用或特用微處理器、數位信號處理器(DSP)、可規劃控制器、特定應用積體電路(ASIC)、可規劃邏輯裝置(PLD)、或其類、或此等裝置之組合。
記憶體子系統630表示系統600的主記憶體，及提供欲由處理器620執行的代碼或欲用於執行常式的資料值的暫時儲存。記憶體子系統630可包括一或多個記憶體裝置，諸如唯讀記憶體(ROM)、快閃記憶體、隨機存取記憶體(RAM)之一或多個變化、或其它記憶體裝置、或此等裝置之組合。記憶體子系統630儲存且主持作業系統(OS)636用以提供軟體平台用於系統600的指令執行。此外，其它指令638係自記憶體子系統630儲存與執行用以提供系統600的邏輯及處理。OS 636及指令638係由處理器620執行。
儲存裝置660可以是或包括任何習知非依電性媒體(NVM)664用來以非依電性方式儲存大量資料，諸如一或多個以磁性、固態、或光學為基礎的碟片、或其組合。NVM 664可以持續狀態(亦即儘管系統600的電力中斷仍然保有該值)儲存代碼或指令及資料662。存取NVM 664可被提供 以耦合至(或於若干實施例中，涵括於)儲存裝置660的控制器邏輯668。舉例言之，控制器邏輯668可以是多種主機控制器邏輯中之任一者用以交換資料框而存取NVM 664。回應於檢測得此等資料框相關聯的錯誤，儲存裝置660可將包括針對該經檢測得的錯誤之一特定錯誤類型的一識別符之一NAC框發送給控制器邏輯668。儲存裝置660可籠統視為一「記憶體」，但記憶體630乃提供指令給處理器620的執行或操作記憶體。儘管儲存裝置660為非依電性，但記憶體630可包括依電性記憶體(亦即系統600的供電中斷時資料之值或狀態為不確定)。
記憶體子系統630可包括記憶體裝置632，於該處其儲存資料、指令、程式、或其它項目。於一個實施例中，記憶體子系統630包括記憶體控制器634，例如表示處理器620。
處理器620及記憶體子系統630耦合至匯流排/匯流排系統610。匯流排610乃抽象概念其表示由適當橋接器、配接器、及/或控制器連結的任一個或任多個分開實體匯流排、通訊線路/介面、及/或點對點連結。因此，匯流排610可包括例如，系統匯流排、周邊組件互連(PCI)匯流排、開放核心協定(OCP)匯流排、超傳輸或工業標準架構(ISA)匯流排、小型電腦系統介面(SCSI)匯流排、通用串列匯流排(USB)、或美國電機及電子工程師學會(IEEE)標準1394匯流排(俗稱「火線」)中之一或多者。匯流排610之該等匯流排可也對應於網路介面650中的介面。
系統600也可包括耦合至匯流排610的一或多個輸入/輸出(I/O)介面640、網路介面650、一或多個內嵌式大容量儲存裝置660、及周邊介面670。I/O介面640可包括一或多個介面組件，經由此I/O介面640用戶與系統600互動(例如，視訊、音訊、及/或文數介接)。網路介面650給系統600提供透過一或多個網路與遠端裝置(例如，伺服器、其它計算裝置)通訊的能力。網路介面650可包括乙太網路配接器、無線互連組件、通用串列匯流排(USB)、或其它以有線或無線標準為基礎的或專有的介面。
周邊介面670可包括前文並未特別述及的任何硬體介面。周邊裝置大致係指附屬連接到系統600的裝置。附屬連接為系統600提供在其上執行操作且用戶與其互動的軟體及/或硬體平台的連接。
圖7為其中可實施錯誤資訊之通訊的一行動裝置之一實施例的方塊圖。裝置700表示行動計算裝置，諸如計算平板、行動電話或智慧型電話、無線啟用電子閱讀器、或其它行動裝置。須瞭解裝置700中大致顯示某些組件，但非此種裝置的全部組件皆顯示於裝置700。
裝置700可包括處理器710，其執行裝置700的主要處理操作。處理器710可包括一或多個實體裝置，諸如微處理器、應用程式處理器、微控制器、可規劃邏輯裝置、或其它處理構件。由處理器710執行的處理操作包括於其上執行應用程式及/或裝置功能的作業平台或作業系統的執行。處理操作包括與用戶或與其它裝置輸入/輸出(I/O)相關 的操作、電源管理相關的操作、及/或連結裝置700到另一裝置相關的操作。處理操作也可包括音訊I/O及/或顯示I/O相關的操作。
於一個實施例中，裝置700包括音訊子系統720，其表示提供音訊功能給計算裝置相關聯的硬體(例如，音訊硬體及音訊電路)及軟體(例如，驅動裝置、編解碼器)組件。音訊功能可包括揚聲器及/或頭戴式耳機輸出以及麥克風輸入。用於此等功能的裝置可整合於裝置700或連接到裝置700。於一個實施例中，藉由提供音訊指令用戶與裝置700互動，該音訊指令由處理器710接收及處理。
顯示子系統730提供一視覺及/或觸覺顯示以供一用戶與計算裝置互動的硬體(例如，顯示裝置)及軟體(例如，驅動程式)組件。顯示子系統730可包括顯示介面732，其可包括用以提供一顯示器給一用戶的特定螢幕或硬體裝置。於一個實施例中，顯示介面732包括與處理器710分開的邏輯以執行顯示器相關的至少若干處理。於一個實施例中，顯示子系統730包括一觸控螢幕裝置其提供輸出及輸入兩者給一用戶。
I/O控制器740表示與一用戶互動相關的硬體裝置及軟體組件。I/O控制器740可操作以管理硬體，其屬於音訊子系統720及/或顯示子系統730的部分。此外，I/O控制器740例示額外裝置連接到裝置700的一接點，經此裝置700一用戶可與系統互動。舉例言之，可附接到裝置700的裝置可包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其 它顯示裝置、鍵盤或數字小鍵盤裝置、或配合特定應用使用的其它I/O裝置，諸如讀卡機或其它裝置。
如前述，I/O控制器740可與音訊子系統720及/或顯示子系統730互動。舉例言之，經由麥克風或其它音訊裝置的輸入可提供輸入或指令給裝置700的一或多個應用程式或功能。此外，替代或除外顯示輸出，可提供音訊輸出。於另一個實施例中，若顯示子系統包括一觸控螢幕，則該顯示裝置也作為輸入裝置，其可由I/O控制器740至少部分管理。在裝置700上也可以有額外按鈕或開關用以提供由I/O控制器740管理的I/O功能。
於一個實施例中，I/O控制器740管理裝置，諸如加速度計、攝影機、光感測器或其它環境感測器、陀羅儀、全球定位系統(GPS)、或可涵括於裝置700的其它硬體。輸入可以是直接使用者互動之部分，以及提供環境輸入給系統以影響其操作(諸如過濾噪音、調整顯示器的亮度顯示、給相機施加閃光燈、或其它特徵)。
於一個實施例中，裝置700包括電源管理750其管理電池電力的使用、電池的充電、及節電操作相關特徵。記憶體子系統760可包括記憶體裝置762用於儲存資訊於裝置700。記憶體子系統760可包括非依電性(當記憶體裝置的供電中斷時狀態不會改變)及/或依電性(當記憶體裝置的供電中斷時狀態為不確定)記憶體裝置。記憶體760可儲存應用程式資料、使用者資料、音樂、照片、文件、或其它資料、以及裝置700的應用程式及功能之執行相關的系統資料 (無論長期或暫時)。
於一個實施例中，記憶體子系統760包括記憶體控制器764(也可視為系統700之控制部件，且可潛在視為處理器710之部件)。記憶體控制器764可通訊傳訊給記憶體裝置762。回應於如此傳訊，記憶體762可將一NAC框發送給記憶體控制器764，該框包括一錯誤識別符，載明因接收自記憶體控制器764的通訊所導致的錯誤。
連接770可包括硬體裝置(例如，無線及/或有線連接器及通訊硬體)及軟體組件(例如，驅動程式、協定堆疊)以使得裝置700能與外部裝置通訊。該裝置可以是分開裝置，諸如其它計算裝置、無線接取點或站台、以及周邊裝置諸如耳機、列印器、或其它裝置。
連接770可包括多種不同類型的連接。籠統言之，裝置700係以胞狀連接772及無線連接774例示。胞狀連接772大致係指由無線載波提供的胞狀網路連接，諸如經由全球行動通訊系統(GSM)或變化或衍生、劃碼多向接取(CDMA)或變化或衍生、分時多工(TDM)或變化或衍生、長期演進(LTE，又稱4G)、或其它胞狀服務標準提供者。無線連接774係指非胞狀的無線連接，可包括個人區域網路(諸如藍牙)、區域網路(諸如WiFi)、及/或廣域網路(諸如WiMax)、或其它無線通訊。無線通訊係指經由非固態媒體透過調諧電磁輻射的使用而移轉資料。有線通訊係經由固態通訊媒體進行。
周邊連結780包括硬體介面及連接器，以及軟體 組件(例如，驅動裝置、協定堆疊)以做周邊連結。須瞭解裝置700可以是至其它計算裝置的周邊裝置(「至」782)，以及有周邊裝置連結其上兩者(「自」784)。常見裝置700具有一「對接」連接器用以連結至其它計算裝置用於諸如管理(例如，下載及/或上傳、改變、同步化)裝置700上的內容。此外，對接連接器允許裝置700連接到某些周邊裝置，其允許裝置700控制內容的輸出，例如給影音或其它系統。
除了專有對接連接器或其它專有連接硬體之外，裝置700可經由常用的或以標準為基礎的連接器做周邊連結780。常用類型可包括通用串列匯流排(USB)連接器(其可包括多種不同硬體介面中之任一者)、包括迷你顯示埠(MDP)的顯示埠、高畫質多媒體介面(HDMI)、火線(Firewire)或其它類型。
於一個具體實施例中，一記憶體裝置包含一協定堆疊包括經組配以與耦合至該記憶體裝置的一主機裝置交換通訊的電路，該主機裝置控制該記憶體裝置，該等通訊基於一統一協定規格。該協定堆疊包括接收電路經組配以自該主機裝置接收一資料框；框評估邏輯經組配以基於該資料框檢測一錯誤；代碼識別邏輯經組配以選擇對應該錯誤之一錯誤碼；一框產生器經組配以產生一否定應答控制(NAC)訊息包括一否定應答識別符及該錯誤碼，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構；及發射電路經組配以發送該NAC訊息給該主機。
於一實施例中，該統一協定規格為一行動工業處 理器介面(MIPI)統一協定規格。於另一個實施例中，該記憶體裝置包括一快閃儲存裝置。於另一個實施例中，該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。於另一個實施例中，該記憶體裝置用以耦合至包括該主機裝置的一單晶片系統裝置。於另一個實施例中，中該協定堆疊之一實體層包括該接收電路及該發射電路，及其中該實體層係基於一MIPI M-PHY規格。
於一個具體實施例中，於一記憶體裝置之方法包含，使用該記憶體裝置之協定堆疊，與耦合至該記憶體裝置的一主機裝置交換基於一統一協定規格的通訊，包括自該主機裝置接收一資料框。該方法進一步包含基於該資料框的該接收檢測一錯誤；及選擇對應該錯誤的一錯誤碼；其中與該主機裝置的該交換通訊進一步包含發送一否定應答控制(NAC)訊息給該主機，該NAC訊息包括一否定應答識別符及該錯誤碼，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構。
於一實施例中，該統一協定規格為一行動工業處理器介面(MIPI)統一協定規格。於另一個實施例中，該記憶體裝置包括一快閃儲存裝置。於另一個實施例中，該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。於另一個實施例中，該記憶體裝置用以耦合至包括該主機裝置的一單晶片系統裝置。於另一個實施例中，中該協定堆疊之一實體層包括該接收電路及該發射電路，及其中該實體層係基於一MIPI M-PHY規格。
於一個具體實施例中，一主機裝置包含一協定堆疊包括經組配以與耦合至該主機裝置的一記憶體裝置交換通訊的電路，其中該主機裝置控制該記憶體裝置，該等通訊基於一統一協定規格。該協定堆疊包括實體層電路經組配以發送一資料框給該記憶體裝置；框評估邏輯經組配以經由該實體層電路自該記憶體裝置接收一否定應答控制(NAC)訊息，該NAC訊息回應於該資料框，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構，該框評估邏輯經組配以檢測該NAC訊息的一否定應答識別符；及錯誤檢測邏輯經組配以識別該NAC訊息的一錯誤碼，該錯誤碼非為該否定應答識別符，該錯誤檢測邏輯進一步用以儲存錯誤資訊至一儲存庫。
於一實施例中，該統一協定規格為一行動工業處理器介面(MIPI)統一協定規格。於另一個實施例中，該記憶體裝置包括一快閃儲存裝置。於另一個實施例中，該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。於另一個實施例中，該記憶體裝置用以耦合至包括該主機裝置的一單晶片系統裝置。於另一個實施例中，中該協定堆疊之一實體層包括該接收電路及該發射電路，及其中該實體層係基於一MIPI M-PHY規格。
於一個具體實施例中，於一記憶體裝置之一方法包含，使用該記憶體裝置之協定堆疊，與耦合至該主機裝置的一記憶體裝置交換基於一統一協定規格的通訊。該等交換通訊包括自該主機裝置發送一資料框給耦合至該主機 裝置的一記憶體裝置；回應於該資料框自該記憶體裝置接收一否定應答控制訊息，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構；識別該否定應答控制(NAC)訊息的一錯誤碼，該錯誤碼非為該NAC訊息的一否定應答識別符；及基於該錯誤碼，將錯誤資訊儲存至一儲存庫。
於一實施例中，該統一協定規格為一行動工業處理器介面(MIPI)統一協定規格。於另一個實施例中，該記憶體裝置包括一快閃儲存裝置。於另一個實施例中，該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。於另一個實施例中，該記憶體裝置用以耦合至包括該主機裝置的一單晶片系統裝置。於另一個實施例中，中該協定堆疊之一實體層包括該接收電路及該發射電路，及其中該實體層係基於一MIPI M-PHY規格。
此處描述於資料通訊中之錯誤識別技術及架構。於前文描述中，為了解釋目的，陳述無數特定細節以供徹底瞭解某些實施例。但熟諳技藝人士顯然易知可沒有此等特定細節而實施某些實施例。於其它情況下，結構及裝置係以方塊圖形式顯示以免遮掩了該描述。
於說明書中述及「一個實施例」或「一實施例」表示連結該實施例描述的一特定特徵、結構、或特性係涵括於本發明之至少一個實施例內。於說明書中各個位置出現片語「於一個實施例中」並非必然全部皆係指同一個實施例。
此處詳細說明部分的有些部分係以在一電腦記 憶體內部的資料位元上的演算法及運算符號表示型態呈示。此等演算法描述及表示型態乃熟諳計算技藝人士用以最有效地傳遞其工作實質給其它熟諳技藝人士使用的手段。一演算法於此處一般認知為可獲得期望結果的自行一致步驟系列。該等步驟乃要求實體量之實體操控的步驟。通常但非必要，此等量呈可能被儲存、移轉、組合、比較、及以其它方式操控的電氣或磁性信號形式。偶爾主要為了常用理由，已證實方便地將此等信號稱作為位元、值、元件、符號、字符、項、數字等。
但須牢記此等及類似術語全部皆係與適當實體量相關聯，且只是施加至此等量的方便標記。除非另行明確地載明此處討論顯然易知，否則須瞭解本詳細說明部分全文中，利用術語諸如「處理」或「運算」或「計算」或「決定」或「顯示」或其類的討論係指一電腦系統或類似的電子計算裝置之動作及處理，其將在該電腦系統的暫存器及記憶體內部表示為實體(電子)量的資料操控與變換成在該電腦系統的記憶體或暫存器或其它此等資訊儲存、傳輸或顯示裝置內部以類似方式表示為實體量的其它資料。
某些實施例也係有關於用以執行此處操作之設備。此種設備可特別建構用於要求的目的，或其可包含由儲存於該電腦中之一電腦程式選擇性地啟用或重新組配的一通用電腦。此種電腦程式可儲存於一電腦可讀取儲存媒體，諸如，但非限制性，任何類型之碟片包括軟碟、光碟、CD-ROM、及磁光碟、唯讀記憶體(ROM)、隨機存取記憶 體(RAM)諸如動態RAM(DRAM)、EPROM、EEPROM、磁卡或光卡、或適用於儲存電子指令的任何類型之媒體，及耦合至一電腦系統匯流排。
此處呈示之演算法及顯示器並非本質上與任何特定電腦或其它設備相關。多種通用系統可配合依據此處教示的程式使用，或證實方便地建構更加特化設備用以執行要求的方法步驟。多種此等系統要求的結構從此處描述將為顯然自明。此外，某些實施例並未參考任何特定程式語言描述。須瞭解多種程式語言可用於具體實施如此處描述的此等實施例之教示。
除了此處描述者之外，不背離所揭示之實施例及其具體實現之範圍可對其做出各種修改。因此，此處之例示及實例須解譯為例示性而非限制性意義。本發明之範圍須僅只參考如下申請專利範圍度量。
200‧‧‧方法
210-240‧‧‧方塊

Claims (21)

  1. 一種記憶體裝置，其包含：協定邏輯，其包括經組配以與耦合至該記憶體裝置的一主機裝置交換通訊的電路，該主機裝置控制該記憶體裝置，該等通訊基於一統一協定規格，該協定邏輯包括：接收電路，其經組配以接收來自該主機裝置之一資料框；框評估邏輯，其經組配以基於該資料框檢測一錯誤；代碼識別邏輯，其經組配以選擇對應該錯誤之一錯誤碼，包括該代碼識別邏輯自複數個錯誤碼中來選擇該錯誤碼，該複數個錯誤碼各自用以載明複數個錯誤類型之一不同的個別錯誤類型，其中該複數個錯誤類型包括一循環冗餘檢查錯誤類型並且進一步包括除了任何循環冗餘檢查錯誤類型之一或多個錯誤類型；一框產生器，其經組配以產生一包括該錯誤碼及除了該錯誤碼之一否定應答識別符兩者的否定應答控制(NAC)訊息，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構；及發射電路，其經組配以發送該NAC訊息給該主機。
  2. 如請求項1之記憶體裝置，其中該統一協定規格為一行動工業處理器介面(MIPI)統一協定規格。
  3. 如請求項1之記憶體裝置，其中該記憶體裝置包括一快閃儲存裝置。
  4. 如請求項3之記憶體裝置，其中該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。
  5. 如請求項1之記憶體裝置，其中該記憶體裝置係耦合至包括該主機裝置的一單晶片系統裝置。
  6. 如請求項1之記憶體裝置，其中該協定邏輯之一實體層包括該接收電路及該發射電路，且其中該實體層係基於一MIPI M-PHY規格。
  7. 如請求項1之記憶體裝置，其中除了任何循環冗餘檢查錯誤類型之該等一或多個錯誤類型包括一接收緩衝器溢位錯誤類型、一框長度錯誤類型、一框序號錯誤類型、一應答及流量控制框語法錯誤類型、一否定應答框語法錯誤類型、一框結束錯誤類型、一框語法錯誤類型、一不良控制符號類型或一實體配接器錯誤類型。
  8. 一種在一記憶體裝置中之方法，該方法包含：使用該記憶體裝置之協定邏輯，與耦合至該記憶體裝置的一主機裝置交換基於一統一協定規格的通訊，包括接收來自該主機裝置之一資料框；基於該資料框的接收檢測一錯誤；及選擇對應該錯誤的一錯誤碼，包括自複數個錯誤碼 中選擇該錯誤碼，該複數個錯誤碼各自用以載明複數個錯誤類型之一不同的個別錯誤類型，其中該複數個錯誤類型包括一循環冗餘檢查錯誤類型並且進一步包括除了任何循環冗餘檢查錯誤類型之一或多個錯誤類型；其中與該主機裝置的該交換通訊進一步包含發送一否定應答控制(NAC)訊息給該主機，該NAC訊息包括該錯誤碼及除了該錯誤碼之一否定應答識別符兩者，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構。
  9. 如請求項8之方法，其中該記憶體裝置包括一快閃儲存裝置。
  10. 如請求項9之方法，其中該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。
  11. 如請求項8之方法，其中該協定邏輯之一實體層包括該接收電路及該發射電路，且其中該實體層係基於一MIPI M-PHY規格。
  12. 一種主機裝置，其包含：協定邏輯，其包括經組配以與耦合至該主機裝置的一記憶體裝置交換通訊的電路，其中該主機裝置控制該記憶體裝置，該等通訊基於一統一協定規格，該協定邏輯包括：實體層電路，其經組配以發送一資料框給該記憶體裝置；框評估邏輯，其經組配以經由該實體層電路接 收來自該記憶體裝置之一否定應答控制(NAC)訊息，該NAC訊息包括一錯誤碼及除了該錯誤碼之一否定應答識別符兩者，該NAC訊息回應於該資料框，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構，該框評估邏輯經組配以檢測該NAC訊息的該否定應答識別符，其中該錯誤碼係藉由該記憶體裝置而自複數個錯誤碼中被選擇，該複數個錯誤碼各自用以載明複數個錯誤類型之一不同的個別錯誤類型，其中該複數個錯誤類型包括一循環冗餘檢查錯誤類型並且進一步包括除了任何循環冗餘檢查錯誤類型之一或多個錯誤類型；及錯誤檢測邏輯，其經組配以識別該NAC訊息的該錯誤碼，該錯誤檢測邏輯進一步儲存錯誤資訊至一儲存庫。
  13. 如請求項12之主機裝置，其中該記憶體裝置包括一快閃儲存裝置。
  14. 如請求項13之主機裝置，其中該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。
  15. 如請求項12之主機裝置，其中該記憶體裝置係耦合至包括該主機裝置的一單晶片系統裝置。
  16. 如請求項12之主機裝置，其中該協定邏輯之一實體層包括該接收電路及該發射電路，及其中該實體層係基於一MIPI M-PHY規格。
  17. 如請求項12之主機裝置，其中除了任何循環冗餘檢查錯誤類型之該等一或多個錯誤類型包括一接收緩衝器溢位錯誤類型、一框長度錯誤類型、一框序號錯誤類型、一應答及流量控制框語法錯誤類型、一否定應答框語法錯誤類型、一框結束錯誤類型、一框語法錯誤類型、一不良控制符號類型或一實體配接器錯誤類型。
  18. 一種在一主機裝置中之方法，該方法包含：使用該主機裝置之協定邏輯，與耦合至該主機裝置的一記憶體裝置交換基於一統一協定規格的通訊，該等交換通訊包括：自該主機裝置發送一資料框給耦合至該主機裝置的一記憶體裝置；回應於該資料框接收來自該記憶體裝置之一否定應答控制訊息(NAC)，該NAC訊息包括一錯誤碼及除了該錯誤碼之一否定應答識別符兩者，其中該NAC訊息係基於由該統一協定規格界定的一NAC框結構，其中該錯誤碼係藉由該記憶體裝置而自複數個錯誤碼中被選擇，該複數個錯誤碼各自用以載明複數個錯誤類型之一不同的個別錯誤類型，其中該複數個錯誤類型包括一循環冗餘檢查錯誤類型並且進一步包括除了任何循環冗餘檢查錯誤類型之一或多個錯誤類型；識別該NAC訊息的該錯誤碼；及基於該錯誤碼，將錯誤資訊儲存至一儲存庫。
  19. 如請求項18之方法，其中該記憶體裝置包括一快閃儲存裝置。
  20. 如請求項19之方法，其中該快閃儲存裝置係基於一聯合電子裝置工程委員會(JEDEC)通用快閃儲存裝置標準。
  21. 如請求項18之方法，其中該協定邏輯之一實體層包括該接收電路及該發射電路，且其中該實體層係基於一MIPI M-PHY規格。
TW104136211A 2014-12-16 2015-11-03 用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統 TWI605337B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/572,686 US10528410B2 (en) 2014-12-16 2014-12-16 Apparatus, method and system to exchange error information in a unified protocol communication

Publications (2)

Publication Number Publication Date
TW201633122A TW201633122A (zh) 2016-09-16
TWI605337B true TWI605337B (zh) 2017-11-11

Family

ID=54542016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136211A TWI605337B (zh) 2014-12-16 2015-11-03 用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統

Country Status (5)

Country Link
US (1) US10528410B2 (zh)
EP (1) EP3035579B1 (zh)
KR (1) KR101771910B1 (zh)
CN (1) CN105703883B (zh)
TW (1) TWI605337B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170041449A1 (en) * 2015-08-03 2017-02-09 Motorola Mobility Llc Modular Interconnection Via Native Interfaces
FR3060792B1 (fr) * 2016-12-19 2018-12-07 Safran Electronics & Defense Dispositif de chargement de donnees dans des unites informatiques de traitement depuis une source de donnees
CN106941398A (zh) * 2017-05-05 2017-07-11 北京奇艺世纪科技有限公司 一种基于spi协议的通信方法、装置及***
US10637509B2 (en) 2017-06-30 2020-04-28 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10848263B2 (en) * 2017-06-30 2020-11-24 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
CN109213436B (zh) 2017-06-30 2021-08-24 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
CN109213624B (zh) * 2017-06-30 2022-04-05 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
US10630424B2 (en) 2017-06-30 2020-04-21 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10915389B1 (en) * 2017-09-11 2021-02-09 Amazon Technologies, Inc. Hardware device error origin identification
KR102518370B1 (ko) 2018-01-19 2023-04-05 삼성전자주식회사 저장 장치 및 이의 디버깅 시스템
US11190335B2 (en) * 2018-01-23 2021-11-30 Intel Corporation Method and apparatus for performing non-unique data pattern detection and alignment in a receiver implemented on a field programmable gate array
KR20200065929A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 저장 장치
US11340975B2 (en) * 2019-02-18 2022-05-24 Texas Instruments Incorporated System monitor
EP3772839B1 (en) * 2019-08-06 2023-01-04 Nxp B.V. Security module for a serial communications device
US11416433B2 (en) * 2020-09-02 2022-08-16 Dell Products L.P. Enhancing the performance of a wireless dock when a USB mass storage device is connected
KR20220089854A (ko) * 2020-12-22 2022-06-29 에스케이하이닉스 주식회사 Ufs 장치 및 ufs 장치의 동작 방법
TW202234861A (zh) * 2021-02-26 2022-09-01 韓商愛思開海力士有限公司 用於控制器中的錯誤處理的控制方法、其記錄媒體、控制器以及儲存裝置
TW202310594A (zh) 2021-08-19 2023-03-01 韓商愛思開海力士有限公司 用於互連協定的錯誤處理的方法、控制器以及儲存裝置
CN115086192A (zh) * 2022-05-09 2022-09-20 北京旋极信息技术股份有限公司 一种数据处理方法、装置、***及监控卡
US20240039656A1 (en) * 2022-07-28 2024-02-01 Micron Technology, Inc. Enhanced negative acknowledgment control frame

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703027B (zh) * 2004-05-25 2012-03-14 惠普开发有限公司 传递调试信息
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
KR100772393B1 (ko) * 2006-02-08 2007-11-01 삼성전자주식회사 에러 정정 블록, 에러 정정 블록의 생성 방법 및 장치,에러 정정 방법
JP2007287208A (ja) * 2006-04-13 2007-11-01 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びそのエラー訂正方法
US8112688B2 (en) 2006-04-19 2012-02-07 Mitsubishi Electric Corporation Data-transmission control method and transmission device
EP2026534A4 (en) 2006-05-19 2012-12-26 Panasonic Corp RADIO COMMUNICATION DEVICE
WO2008139441A2 (en) * 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8327245B2 (en) * 2007-11-21 2012-12-04 Micron Technology, Inc. Memory controller supporting rate-compatible punctured codes
CN102047600A (zh) 2008-01-18 2011-05-04 意法爱立信有限公司 发射机和接收机之间基于帧的尤其是具有帧中止或重发指示能力的通信方法以及通信节点
US8245105B2 (en) * 2008-07-01 2012-08-14 International Business Machines Corporation Cascade interconnect memory system with enhanced reliability
US8145985B2 (en) * 2008-09-05 2012-03-27 Freescale Semiconductor, Inc. Error detection schemes for a unified cache in a data processing system
US8422439B2 (en) 2008-12-31 2013-04-16 Motorola Mobility Llc Apparatus and method for communicating control information over a data channel in the absence of user data
US8312349B2 (en) * 2009-10-27 2012-11-13 Micron Technology, Inc. Error detection/correction based memory management
WO2011058760A1 (ja) 2009-11-13 2011-05-19 パナソニック株式会社 符号化方法、復号方法、符号化器、及び、復号器
EP2391042B1 (en) 2010-05-27 2015-07-29 Telefonaktiebolaget L M Ericsson (publ) Efficient error handling on a link using ARQ and multiple NACKs associated with multiple error thresholds
US8560927B1 (en) * 2010-08-26 2013-10-15 Altera Corporation Memory error detection circuitry
CN103262462B (zh) 2010-10-19 2016-09-14 瑞典爱立信有限公司 在高速串行接口通信***中使用选择性字节同步的省电模式的***和方法
US8516339B1 (en) * 2011-04-01 2013-08-20 Xilinx, Inc. Method of and circuit for correcting adjacent bit errors in a memory
US20130176864A1 (en) 2012-01-09 2013-07-11 Qualcomm Incorporated Rate and power control systems and methods
US8996951B2 (en) * 2012-11-15 2015-03-31 Elwha, Llc Error correction with non-volatile memory on an integrated circuit
JP6139010B2 (ja) * 2013-03-15 2017-05-31 インテル・コーポレーション デバイス

Also Published As

Publication number Publication date
KR20160073295A (ko) 2016-06-24
KR101771910B1 (ko) 2017-08-28
US10528410B2 (en) 2020-01-07
US20160170824A1 (en) 2016-06-16
CN105703883A (zh) 2016-06-22
CN105703883B (zh) 2020-04-10
TW201633122A (zh) 2016-09-16
EP3035579B1 (en) 2020-04-22
EP3035579A1 (en) 2016-06-22

Similar Documents

Publication Publication Date Title
TWI605337B (zh) 用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統
US9026888B2 (en) Method, system and apparatus for providing access to error correction information
US20160170548A1 (en) Apparatus, system and method for communication of touch sensor information
EP4044042A2 (en) Techniques to support mulitple interconnect protocols for an interconnect
CN109416677A (zh) 支持用于一组公共互连连接器的多种互连协议的技术
KR102173089B1 (ko) 인터페이스 회로 및 그것의 패킷 전송 방법
TW201633121A (zh) 標頭同位錯誤處置技術
KR101679947B1 (ko) 입력/출력 에러-억제 이벤트 후의 복구
US10121532B2 (en) Apparatus, method and system for performing successive writes to a bank of a dynamic random access memory
US20130097460A1 (en) Method of testing universal flash storage (ufs) interface and memory device implementing method of testing ufs interface
US10846163B1 (en) Hybrid hardware and software reporting management
CN104641360A (zh) 对存储器及对等设备的双播PCIe入站写入
KR102466160B1 (ko) 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
US20140089761A1 (en) Method, apparatus and system for providing error correction information
US11669487B2 (en) Secondary device detection using a synchronous interface
WO2015126559A1 (en) Apparatus, system and method to provide platform support for multiple memory technologies
WO2015099676A1 (en) Input output data alignment
CN114880266B (zh) 故障处理的方法、装置、计算机设备和存储介质
US11698791B2 (en) On-demand programmable atomic kernel loading
US7451240B2 (en) Method and related circuit for increasing network transmission efficiency by increasing a data updating rate of a memory
KR100801884B1 (ko) 플래시 메모리, 플래시 메모리의 제어 방법 및 직렬인터페이스 장치
US20150052278A1 (en) Dock Apparatus of Mobile Electronic Device and Connecting Method Thereof
US20120303844A1 (en) Controller and controlling method thereof
TW202424745A (zh) 記憶裝置、快閃記憶體控制器及其控制方法
CN115702408A (zh) 层到层接口的节省功率的技术