TWI600099B - 平面延伸電導體超越基材邊緣的方法和設備 - Google Patents
平面延伸電導體超越基材邊緣的方法和設備 Download PDFInfo
- Publication number
- TWI600099B TWI600099B TW103115837A TW103115837A TWI600099B TW I600099 B TWI600099 B TW I600099B TW 103115837 A TW103115837 A TW 103115837A TW 103115837 A TW103115837 A TW 103115837A TW I600099 B TWI600099 B TW I600099B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- contact terminals
- transfer device
- contact
- wafer transfer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
本發明大體上是關於半導體測試設備,且特別是關於訂定電導體進出積體電路、微機電系統(MEMS)或測試環境中之類似結構之途徑的方法及設備。
先進的半導體製造技術已大幅降低精密電子元件的成本,使得現今環境處處可見積體電路。
眾所周知,積體電路一般為批次製造,每批次通常含有複數個晶圓,積體電路則經由各種半導體製造步驟形成於晶圓內及其上,步驟例如包括沉積、遮罩、圖案化、佈植、蝕刻及平坦化等。
完成之晶圓經測試判斷晶圓上哪個晶粒或積體電路可依預定規格運作。如此,未能依要求執行的積體電路不會進行封裝或併入最終產品。
積體電路一般製作在略呈圓形的半導體基材或晶圓上。另外,在製造積體電路時,積體電路最上層或接近最上層的傳導區常做為連接積體電路下層之各種電子元件的終端。測試時,傳導區通常與探測卡(probe card)接觸。
至於探測卡技術,由於針對此種組件的多個構件與組件誤差預算(error budget)置入,因此探針精準度的維持性、良好訊號的完整性、和整體尺寸的精確度即使以極先進的方法製造仍可能嚴重扭曲。
故需要較低成本且較簡單的設備和方法,以提高測試效率。
簡言之,同時電氣接取晶圓上積體電路之接墊的方法包含利用邊緣延伸之晶圓轉移裝置,其將訊號從一或多個積體電路上的一或多個接墊傳遞到邊緣延伸之晶圓轉移裝置之探查側(即非晶圓側)的接觸終端,包括探查側在晶圓與邊緣延伸之晶圓轉移裝置處於可拆卸連接狀態時覆蓋晶圓的部分、和探查側位於晶圓與邊緣延伸之晶圓轉移裝置相交區域外的部分。
在本發明之另一實施態樣中,接取晶圓上積體電路之接墊的方法還包含利用位於邊緣延伸之晶圓轉移裝置之晶圓側上第二探查區的接觸終端,且邊緣延伸之晶圓轉移裝置位於其外圍與伴隨之晶圓外圍所界定的區域。
100‧‧‧組件
102‧‧‧轉移裝置
104‧‧‧晶圓
106、108、114‧‧‧接墊
110‧‧‧襯墊
112‧‧‧接線路徑
200‧‧‧組件
202‧‧‧轉移裝置
204‧‧‧晶圓
206、208、214、216、218、222‧‧‧接墊
210‧‧‧襯墊
212、220‧‧‧接線路徑
300、300A‧‧‧轉移裝置
302、302A‧‧‧傳導通道
304、304A‧‧‧接墊
306、306A‧‧‧周邊
402‧‧‧轉移裝置
404、422‧‧‧接線路徑
408、424、426‧‧‧接墊
428‧‧‧晶圓
500‧‧‧轉移裝置
502‧‧‧傳導通道
504、508‧‧‧接墊
506‧‧‧周邊
第1圖為晶圓與邊緣延伸之晶圓轉移裝置處於可拆卸狀態時的剖面示意圖,包括設置於晶圓與邊緣延伸之晶圓轉移裝置間的襯墊,以形成具傳導通道的組件,其中通道延伸越過晶圓邊緣且連接設置於邊緣延伸之晶圓轉移裝置之探查側上的傳導接墊。
第2圖為晶圓與邊緣延伸之晶圓轉移裝置處於可拆卸狀態時的剖面示意圖,包括設置於晶圓與邊緣延伸之晶圓轉移裝置間的襯墊,以形成具傳導通道的組件,其中通道延伸越過晶圓邊緣且連接設置於邊緣延伸之晶圓轉移裝置之探查側和晶圓側上的傳導接墊。
第3圖為邊緣延伸之晶圓轉移裝置的上視圖,其中接線路徑以一方向(在此實施例為垂直於晶圓直徑)延伸越過晶圓周圍而至設置於邊緣延伸之晶圓轉移裝置之探查側上的導電接墊。
第4圖為邊緣延伸之晶圓轉移裝置的上視圖,其中接線路徑以一個以上的方向延伸越過晶圓周圍。
第5圖為晶圓與邊緣延伸之晶圓轉移裝置的局部剖面圖,其中邊緣延伸之晶圓轉移裝置的部分接線路徑引離晶圓邊緣,其他接線路徑則引向晶圓所界定之區域上的接墊。
第6圖為邊緣延伸之晶圓轉移裝置的上視圖,其中部分接線路徑以單一方向延伸越過晶圓邊緣,其他傳導通道則接觸設置於晶圓所界定之區域內的接墊。
在此引用之”某一實施例”、”一實施例”、或類似說法是指與此實施例相關的一特定特徵、結構、操作、或特性為含入本發明之至少一實施例中。故這些用語或說法不需在同一實施例中重複提及。再者,各種特定特徵、結構、操作、或特性可以任一適當方式結合在一或多個實施例中。
除非特別註明,在此引用之”電路板”包括任一種可放置電路於其上的基材。例如,基材可為硬式或軟式、陶瓷、收縮材料、環氧樹脂、FR4、或其他適合材料等。
接墊(pad)是指積體電路表面的金屬化區域,用以實際連接終端來傳遞訊號進入及/或離開積體電路。
“晶圓轉移裝置(wafer translator)”是指協助非單一化積體電路的接墊(有時是指終端、I/O墊、接觸墊、接合墊、結合墊、晶片接墊、測試接墊、或類似接墊)連接其他電子組件的設備。將理解的是,”I/O墊”為通稱,本發明並不將積體電路的接墊特別侷限為輸入、輸出、或輸入/輸出電路的一部分。晶圓轉移裝置一般設置在晶圓與其他電子組件及/或電連接通道之間。晶圓轉移裝置一般可拆卸裝設於晶圓(或是晶圓可拆卸裝設於轉移裝置)。晶圓轉移裝置包括:具有二主面的基材,各表面上具有終端;以及貫穿晶圓轉移裝置之基材的電通道,以提供第一表面之至少一終端與第二表面之至少一終端間的電連續性。晶圓轉移裝置之晶圓側的終端圖案為配合晶圓上至少部分積體電路接墊的佈局。當晶圓轉移裝置設置於晶圓與其他如探查系統介面的電子組件之間時,其與晶圓上多個積體電路的一或多個接墊產生電性接觸,以提供通往其他電子組件的電通道。晶圓轉移裝置是用來電氣連接具第一規格或尺寸之一或多個電終端與對應之具第二規格或尺寸之電終端組的結構。晶圓轉移裝置做為某一技術之最小特徵結構(如探測卡的接腳)與另一技術之最大特徵結構(如積體電路的結合墊)之間的電接橋樑。方便起見,晶圓轉移
裝置簡稱為轉移裝置且不隱晦其意義。在一些實施例中,彈性晶圓轉移裝置順應硬式支撐件上的晶圓表面;在其他實施例中,晶圓順應硬式晶圓轉移裝置。轉移裝置面對操作晶圓的表面為轉移裝置的晶圓側。轉移裝置背對晶圓的表面為轉移裝置的探查側(inquiry-side)。探查側又稱為測試器側(tester-side)。
“邊緣延伸之晶圓轉移裝置”是指一轉移裝置實施例,其中設置於轉移裝置內及/或上的電通道自使用時接觸測試中之晶圓的終端至少引至對準連接或裝設於邊緣延伸之晶圓轉移裝置之晶圓周圍外的電終端。裝設晶圓周圍外的電終端可置於邊緣延伸之晶圓轉移裝置的探查側及/或晶圓側。
“轉移之晶圓”是指裝至晶圓轉移裝置的晶圓,其中晶圓上積體電路的接墊部分或全部電氣接觸轉移裝置之晶圓側的對應電氣連接裝置。一般而言,晶圓轉移裝置可拆卸裝設於晶圓。或是晶圓可拆卸裝設於轉移裝置,又或是晶圓/晶圓轉移裝置對彼此為可拆卸安裝。在另一實施例中,可說是晶圓與晶圓轉移裝置處於連接狀態,而連接狀態可進一步指示為永久狀態或臨時狀態。達成可拆卸連接狀態的方法例如利用真空或壓差連接手段。
晶片、積體電路、半導體元件、和微電子裝置在此領域有時是可替換的。本發明是有關晶片、積體電路、半導體元件、和微電子裝置的製造及測試,這些名稱為此領域所熟知。
第1圖為邊緣延伸之晶圓轉移裝置102與晶圓104
之組件100的剖面示意圖。第1圖的邊緣延伸之晶圓轉移裝置102實質上為平面。使複數個設置於晶圓104頂面的導電接墊106與複數個對應置於邊緣延伸之晶圓轉移裝置102之晶圓側的導電接墊108接觸。可拆卸安裝晶圓和邊緣延伸之晶圓轉移裝置的方法通常利用形成在晶圓、邊緣延伸之晶圓轉移裝置與襯墊110間的真空或壓差連接手段。在此實施例中,複數個設置於邊緣延伸之晶圓轉移裝置102內的接線路徑112從傳導接墊108引向複數個設置於邊緣延伸之晶圓轉移裝置102之探查側的傳導接墊114。需注意本發明亦涵蓋其他可拆卸安裝晶圓和邊緣延伸之晶圓轉移裝置的方式。
第2圖為平面式邊緣延伸之晶圓轉移裝置202和晶圓204的剖面示意圖,二者對齊裝設成組件200。由圖可看出邊緣延伸之晶圓轉移裝置202具有二主面,其一面向晶圓204且歸屬邊緣延伸之晶圓轉移裝置202的晶圓側;另一背對晶圓204且歸屬邊緣延伸之晶圓轉移裝置202的探查側或非晶圓側。探查側上的傳導接墊214一般用來連接測試設備,但不以此連接為限。設置於晶圓側上的傳導接墊222一般亦用來連接測試設備,但不以此連接為限。需注意,由於邊緣延伸之晶圓轉移裝置202延伸越過晶圓204的邊緣,因此晶圓側有一表面區域不會被晶圓204蓋住,故此區域可用於接墊及連接其他電子裝置和設備。在此實施例中,邊緣延伸之晶圓轉移裝置202之晶圓側的環形區域乃由其外圍與晶圓204外圍所界定,且可連接傳導接墊,而傳導接墊則可經由設置於邊緣延伸之晶圓轉移裝置202內及/或上的接線路徑耦接至
其他電氣節點。
繼續參照第2圖,傳導接墊214、222設置在邊緣延伸之晶圓轉移裝置202的二主面上。複數個置於晶圓204頂面的導電接墊206、216係與複數個對應設置於邊緣延伸之晶圓轉移裝置202之晶圓側的導電接墊208、218接觸。可拆卸安裝邊緣延伸之晶圓轉移裝置202和晶圓204的方法可利用大氣與邊緣延伸之晶圓轉移裝置202、晶圓204和襯墊210界定之空間之間的真空或壓差。在此實施例中,複數個設置於邊緣延伸之晶圓轉移裝置202內的接線路徑212從傳導接墊208引向複數個設置於邊緣延伸之晶圓轉移裝置202之探查側的傳導接墊214。複數個置於邊緣延伸之晶圓轉移裝置202內的接線路徑220從傳導接墊218引向複數個設置於邊緣延伸之晶圓轉移裝置202中未被晶圓204覆蓋之部分晶圓側的傳導接墊222。
第3圖為邊緣延伸之晶圓轉移裝置300之一實施例的上視圖,其具有D型形狀因子(form factor),其中複數個傳導通道302以單一方向延伸越過晶圓周邊306(即垂直於晶圓接觸面的直徑)。複數個傳導通道302係接觸設置於邊緣延伸之晶圓轉移裝置300之探查側上的複數個導電接墊304。需注意在另一實施例中,傳導通道可沿著一個以上的方向延伸越過晶圓邊緣,且邊緣延伸之晶圓轉移裝置可展現任一形狀因子,例如圓形、方形或矩形(如第4圖所示),但不以此為限。
第4圖為另一邊緣延伸之晶圓轉移裝置300A之實施例的上視圖,具有矩形形狀因子,其中傳導通道302A沿著
二個方向延伸越過晶圓周邊306A而接觸置於邊緣延伸之晶圓轉移裝置300A之探查側上的複數個導電接墊304A。
第5圖為根據本發明之邊緣延伸之晶圓轉移裝置402的特寫剖面圖,其中接線路徑404、422導向設置於晶圓428邊緣內與外的導電接墊。接線路徑404接觸設置於邊緣延伸之晶圓轉移裝置402之晶圓側上的導電接墊424,且越過晶圓428邊緣而接觸複數個設置於邊緣延伸之晶圓轉移裝置402之探查側上的導電接墊,如第5圖所示。接線路徑422接觸設置於邊緣延伸之晶圓轉移裝置402之晶圓側上的導電接墊426,且導向設置於晶圓428邊緣內的邊緣延伸之晶圓轉移裝置402之探查側上的接墊408。
第6圖為根據本發明之邊緣延伸之晶圓轉移裝置500的上視圖,其中傳導通道502延伸越過晶圓周邊506,而接觸複數個設置於PE轉移裝置500之非晶圓側上的導電接墊504。電接路徑(如第5圖所示)接觸複數個設置於晶圓邊緣內PE轉移裝置500之非晶圓側上的導電接墊508。需注意在另一實施例中,晶圓邊緣內外皆有導電接墊的邊緣延伸之晶圓轉移裝置可展現任一形狀因子,例如圓形、方形或矩形,但不以此為限。
如第1-6圖所示的邊緣延伸之晶圓轉移裝置提供了轉移之晶圓與測試系統(未繪示)間的電氣介面。測試系統可提供功率和訊號給測試中的裝置,且更可接收測試中之裝置發出的訊號。此系統或可將充滿處理器的晶圓***電腦系統;邊緣延伸之晶圓轉移裝置可協助達成多通路選擇途徑(mesh
routing)。
根據本發明之設備適用於電氣連接晶圓之至少一晶粒上的第一組接墊與可拆卸連接晶圓之絕緣體上對應的第二組接墊。特別是,絕緣體具有一形狀因子,當其連接晶圓時,部分絕緣體會延伸越過晶圓定義的區域。至少一部分的第二組接墊可設置在絕緣體未被連接晶圓遮蓋的部分晶圓側;可設置在絕緣體延伸越過晶圓界定之區域的部分探查側;可設置在絕緣體覆蓋晶圓連接區域的部分非晶圓側;及可設置在前述任一組合處。
根據本發明之一實施例,電氣接取晶圓上一或多個積體電路之一或多個接墊的方法包括:提供具晶圓側與探查側的邊緣延伸之晶圓轉移裝置,且複數個第一接觸終端設置於晶圓側的第一部分,複數個第二接觸終端設置於晶圓側的第二部分,複數個第三接觸終端設置於探查側的第一部分,和複數個第四接觸終端設置於探查側的第二部分;相互對準晶圓和邊緣延伸之晶圓轉移裝置;以及可拆卸式連接對準之晶圓和邊緣延伸之晶圓轉移裝置,使複數個第一接觸終端電氣接觸一或多個積體電路之一或多個接墊;其中晶圓側的第二部分為晶圓可拆卸連接邊緣延伸之晶圓轉移裝置之區域外的區域,而複數個第一接觸終端和複數個第二接觸終端具有不同的接觸面積與不同的間距。
在此所述之方法和設備實施例可應用於積體電路測試及分析的領域。
應理解本發明並不限於上述實施例,而是包含申請專利範圍所欲保護之範圍內的所有實施例及其均等物。
100‧‧‧組件
104‧‧‧晶圓
110‧‧‧襯墊
102‧‧‧轉移裝置
106、108、114‧‧‧接墊
112‧‧‧接線路徑
Claims (19)
- 一種用於測試一晶圓上的晶粒的裝置,包含:一邊緣延伸之晶圓轉移裝置,該邊緣延伸之晶圓轉移裝置具有一晶圓側以及正對於該晶圓側之一探查側,其中該晶圓側可拆卸地連接至一晶圓,該邊緣延伸之晶圓轉移裝置具有:複數個第一接觸終端,該等複數個第一接觸終端位於該晶圓側的一第一部份,該等複數個第一接觸終端配置成面向該晶圓且配置成接觸設置在該晶圓的多個晶粒上方的複數個導電接墊,其中該等複數個第一接觸終端的個別的接觸終端具有一第一接觸面積以及一第一間距;以及複數個第二接觸終端,該等複數個第二接觸終端位於該晶圓側的一第二部份,該等複數個第二接觸終端配置成面向該晶圓的一圓周的外部的一區域,其中該等複數個第二接觸終端的個別的接觸終端具有一第二接觸面積以及一第二間距,且其中該第一接觸面積以及該第一間距分別不同於該第二接觸面積以及該第二間距。
- 如申請專利範圍第1項所述之設備,更包含:複數個第三接觸終端,該等複數個第三接觸終端位於該探查側的一第一部份;以及複數個第四接觸終端,該等複數個第四接觸終端位於該探查側的一第二部份。
- 如申請專利範圍第2項所述之設備,其中該等複數個第三接觸終端的個別的接觸終端透過該邊緣延伸之晶圓轉移裝置的導電路徑而電氣耦接至相應的該等複數個第一接觸終端的個別的接觸終端。
- 如申請專利範圍第2項所述之設備,其中該等複數個第四接觸終端的個別的接觸終端透過該邊緣延伸之晶圓轉移裝置的該導電路徑而電氣耦接至相應的該等複數個第一接觸終端的個別的接觸終端。
- 如申請專利範圍第2項所述之設備,其中該邊緣延伸之晶圓轉移裝置呈一大致矩形形狀,該矩形形狀含兩個相對的終端邊,其中該等複數個第四接觸終端沿著該等終端邊的至少一者而設置。
- 如申請專利範圍第1項所述之設備,其中該邊緣延伸之晶圓轉移裝置呈一D形的形狀,其中該D形的形狀的一圓邊對應至該晶圓的該圓周,且其中該晶圓的該圓周的外部的該區域終止在一終端邊。
- 如申請專利範圍第6項所述之設備,其中該等複數個第二接觸終端沿著該終端邊而設置。
- 如申請專利範圍第6項所述之設備,更包含: 複數個第三接觸終端,該等複數個第三接觸終端位於該探查側的一第一部份;以及複數個第四接觸終端,該等複數個第四接觸終端位於該探查側的一第二部份,其中該等複數個第四接觸終端沿著該終端邊而設置,其中複數個第四接觸終端的個別的終端具有一第四間距以及一第四接觸面積,且其中該第四間距以及該第四接觸面積分別不同於該第一間距與該第一接觸面積。
- 如申請專利範圍第1項所述之設備,其中該等複數個第二接觸終端的該個別的接觸終端透過該邊緣延伸之晶圓轉移裝置的導電路徑而電氣耦接至相應的該等複數個第一接觸終端的個別的接觸終端。
- 如申請專利範圍第1項所述之設備,其中該邊緣延伸之晶圓轉移裝置藉一壓力差而可拆卸地連接至該晶圓。
- 如申請專利範圍第10項所述之設備,更包含一墊片,該墊片位於該邊緣延伸之晶圓轉移裝置的該晶圓側,其中該墊片被配置成維持該壓力差。
- 一種測試一晶圓的方法,包含以下步驟: 提供一邊緣延伸之晶圓轉移裝置,該邊緣延伸之晶圓轉移裝置具有一晶圓側以及正對於該晶圓側之一探查側,該邊緣延伸之晶圓轉移裝置具有:複數個第一接觸終端,該等複數個第一接觸終端位於該晶圓側的一第一部份,該等複數個第一接觸終端配置成面向該晶圓且配置成接觸設置在該晶圓的多個晶粒上方的複數個導電接墊,其中該等複數個第一接觸終端的個別的接觸終端具有一第一接觸面積以及一第一間距;以及複數個第二接觸終端,該等複數個第二接觸終端位於該晶圓側的一第二部份,該等複數個第二接觸終端配置成面向該晶圓的一圓周的外部的一區域,其中該等複數個第二接觸終端的個別的接觸終端具有一第二接觸面積以及一第二間距,且其中該第一間距以及該第一接觸面積分別不同於該第二間距以及該第二接觸面積;將該邊緣延伸之晶圓轉移裝置校準以面向該晶圓面;以及將該晶圓接觸於該等複數個第一接觸終端。
- 如申請專利範圍第12項所述之方法,更包含以下步驟:將一墊片校準於該邊緣延伸之晶圓轉移裝置的該晶圓側;以及在該邊緣延伸之晶圓轉移裝置與該晶圓之間施加且維持一真空,其中該真空低於該墊片外部的一壓力。
- 如申請專利範圍第12項所述之方法,更包含以下步驟:透過該邊緣延伸之晶圓轉移裝置的導電路徑在該等複數個第一與第二接觸終端的個別的接觸終端之間傳送電信號。
- 如申請專利範圍第12項所述之方法,其中該邊緣延伸之晶圓轉移裝置具有複數個第三接觸終端以及複數個第四接觸終端,該等複數個第三接觸終端位於該探查側的一第一部份且該等複數個第四接觸終端位於該探查側的一第二部份,該方法更包含以下步驟:透過該邊緣延伸之晶圓轉移裝置的導電路徑,在該等複數個第一接觸終端的個別的接觸終端以及該等複數個第三與第四接觸終端中之至少一者的個別的接觸終端之間傳送電信號。
- 如申請專利範圍第12項所述之方法,其中該邊緣延伸之晶圓轉移裝置具有複數個第三接觸終端以及複數個第四接觸終端,該等複數個第三接觸終端位於該探查側的一第一部份且該等複數個第四接觸終端位於該探查側的一第二部份,該方法更包含以下步驟:透過該邊緣延伸之晶圓轉移裝置的導電路徑,從該等複數個第一接觸終端的個別的接觸終端傳送電信號至該等複數個第二、第三與第四接觸終端的個別的接觸終端。
- 如申請專利範圍第16項所述之方法,其中該等複數個第二與第三接觸終端被放置於鄰近於該邊緣延伸之晶圓轉移裝置的一終端邊。
- 如申請專利範圍第12項所述之方法,更包含以下步驟:將該邊緣延伸之晶圓轉移裝置電氣連接至一測試器。
- 如申請專利範圍第12項所述之方法,其中該邊緣延伸之晶圓轉移裝置與該晶圓呈永久連接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US81931806P | 2006-07-07 | 2006-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201448082A TW201448082A (zh) | 2014-12-16 |
TWI600099B true TWI600099B (zh) | 2017-09-21 |
Family
ID=38957270
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096124811A TWI445109B (zh) | 2006-07-07 | 2007-07-06 | 平面延伸電導體超越基材邊緣的方法和設備 |
TW103115837A TWI600099B (zh) | 2006-07-07 | 2007-07-06 | 平面延伸電導體超越基材邊緣的方法和設備 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096124811A TWI445109B (zh) | 2006-07-07 | 2007-07-06 | 平面延伸電導體超越基材邊緣的方法和設備 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7459924B2 (zh) |
TW (2) | TWI445109B (zh) |
WO (1) | WO2008010919A2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8076216B2 (en) | 2008-11-11 | 2011-12-13 | Advanced Inquiry Systems, Inc. | Methods and apparatus for thinning, testing and singulating a semiconductor wafer |
US7453277B2 (en) | 2006-06-06 | 2008-11-18 | Advanced Inquiry Systems, Inc. | Apparatus for full-wafer test and burn-in mechanism |
TWI445109B (zh) * | 2006-07-07 | 2014-07-11 | Advanced Inquiry Systems Inc | 平面延伸電導體超越基材邊緣的方法和設備 |
US8536062B2 (en) * | 2007-09-21 | 2013-09-17 | Advanced Inquiry Systems, Inc. | Chemical removal of oxide layer from chip pads |
US20100066395A1 (en) * | 2008-03-13 | 2010-03-18 | Johnson Morgan T | Wafer Prober Integrated With Full-Wafer Contacter |
US8088634B2 (en) | 2008-11-11 | 2012-01-03 | Johnson Morgan T | Methods of adding pads and one or more interconnect layers to the passivated topside of a wafer including connections to at least a portion of the integrated circuit pads thereon |
US8362797B2 (en) * | 2009-08-25 | 2013-01-29 | Advanced Inquiry Systems, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween |
US9176186B2 (en) | 2009-08-25 | 2015-11-03 | Translarity, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed |
US8344749B2 (en) | 2010-06-07 | 2013-01-01 | Texas Instruments Incorporated | Through carrier dual side loop-back testing of TSV die after die attach to substrate |
JP2013540354A (ja) | 2010-09-28 | 2013-10-31 | アドバンスド インクワイアリー システムズ インコーポレイテッド | ウエハテストシステムならびに関連する使用方法および製造方法 |
US8622752B2 (en) * | 2011-04-13 | 2014-01-07 | Teradyne, Inc. | Probe-card interposer constructed using hexagonal modules |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4912399A (en) * | 1987-06-09 | 1990-03-27 | Tektronix, Inc. | Multiple lead probe for integrated circuits in wafer form |
DE3887599T2 (de) * | 1987-08-31 | 1994-05-11 | Everett Charles Contact Prod | Prüfen von integrierten Schaltungen auf einer bestückten Leiterplatte. |
JPH06232233A (ja) * | 1992-12-23 | 1994-08-19 | Honeywell Inc | 裸ダイの試験装置 |
KR0140034B1 (ko) * | 1993-12-16 | 1998-07-15 | 모리시다 요이치 | 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법 |
US5600257A (en) * | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
DE19654404A1 (de) * | 1996-12-24 | 1998-06-25 | Hewlett Packard Co | Adaptationsvorrichtung zum elektrischen Test von Leiterplatten |
JP3565086B2 (ja) * | 1999-04-16 | 2004-09-15 | 富士通株式会社 | プローブカード及び半導体装置の試験方法 |
US7215131B1 (en) * | 1999-06-07 | 2007-05-08 | Formfactor, Inc. | Segmented contactor |
US6965244B2 (en) * | 2002-05-08 | 2005-11-15 | Formfactor, Inc. | High performance probe system |
CN100344976C (zh) * | 2002-10-31 | 2007-10-24 | 株式会社爱德万测试 | 被测量组件搭载板、探针卡以及组件接口部 |
US7282931B2 (en) * | 2003-02-19 | 2007-10-16 | Octavian Scientific, Inc. | Full wafer contacter and applications thereof |
US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
TWI287634B (en) * | 2004-12-31 | 2007-10-01 | Wen-Chang Dung | Micro-electromechanical probe circuit film, method for making the same and applications thereof |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7453277B2 (en) * | 2006-06-06 | 2008-11-18 | Advanced Inquiry Systems, Inc. | Apparatus for full-wafer test and burn-in mechanism |
US7456643B2 (en) * | 2006-06-06 | 2008-11-25 | Advanced Inquiry Systems, Inc. | Methods for multi-modal wafer testing using edge-extended wafer translator |
TWI445109B (zh) * | 2006-07-07 | 2014-07-11 | Advanced Inquiry Systems Inc | 平面延伸電導體超越基材邊緣的方法和設備 |
US7572132B2 (en) * | 2006-07-18 | 2009-08-11 | Advanced Inquiry Systems, Inc. | Methods and apparatus for flexible extension of electrical conductors beyond the edges of a substrate |
US7489148B2 (en) * | 2006-07-28 | 2009-02-10 | Advanced Inquiry Systems, Inc. | Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator |
-
2007
- 2007-07-06 TW TW096124811A patent/TWI445109B/zh active
- 2007-07-06 TW TW103115837A patent/TWI600099B/zh active
- 2007-07-06 US US11/825,567 patent/US7459924B2/en active Active
- 2007-07-07 WO PCT/US2007/015529 patent/WO2008010919A2/en active Application Filing
-
2008
- 2008-12-01 US US12/325,269 patent/US7724008B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2008010919A3 (en) | 2008-10-02 |
WO2008010919A2 (en) | 2008-01-24 |
US7459924B2 (en) | 2008-12-02 |
TW201448082A (zh) | 2014-12-16 |
US20080018341A1 (en) | 2008-01-24 |
US7724008B2 (en) | 2010-05-25 |
TW200811979A (en) | 2008-03-01 |
US20090189627A1 (en) | 2009-07-30 |
TWI445109B (zh) | 2014-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI600099B (zh) | 平面延伸電導體超越基材邊緣的方法和設備 | |
US7489148B2 (en) | Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator | |
US7532022B2 (en) | Apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate | |
US7456643B2 (en) | Methods for multi-modal wafer testing using edge-extended wafer translator | |
US5949241A (en) | Method for testing interconnects and semiconductor dice | |
US9612278B2 (en) | Wafer prober integrated with full-wafer contacter | |
KR101051136B1 (ko) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
US7572132B2 (en) | Methods and apparatus for flexible extension of electrical conductors beyond the edges of a substrate | |
KR20140081290A (ko) | 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치 | |
JP2014122872A (ja) | 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置 | |
US7498800B1 (en) | Methods and apparatus for rotationally accessed tester interface | |
US7723980B2 (en) | Fully tested wafers having bond pads undamaged by probing and applications thereof | |
KR20180092027A (ko) | 프로브 카드 어셈블리 | |
US20040135594A1 (en) | Compliant interposer assembly for wafer test and "burn-in" operations | |
JPH07302821A (ja) | 集積回路試験装置 | |
KR100977209B1 (ko) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 | |
JP2010019831A (ja) | 半導体装置 | |
KR20110015492A (ko) | 전기적 연결 장치 및 그 제조 방법 |