TWI599043B - 用於射頻應用之場效電晶體結構之器件及方法 - Google Patents

用於射頻應用之場效電晶體結構之器件及方法 Download PDF

Info

Publication number
TWI599043B
TWI599043B TW101141917A TW101141917A TWI599043B TW I599043 B TWI599043 B TW I599043B TW 101141917 A TW101141917 A TW 101141917A TW 101141917 A TW101141917 A TW 101141917A TW I599043 B TWI599043 B TW I599043B
Authority
TW
Taiwan
Prior art keywords
conductor
diffusion regions
opening
diffusion
openings
Prior art date
Application number
TW101141917A
Other languages
English (en)
Other versions
TW201330270A (zh
Inventor
強納森 克利斯丁 肯道爾
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201330270A publication Critical patent/TW201330270A/zh
Application granted granted Critical
Publication of TWI599043B publication Critical patent/TWI599043B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

用於射頻應用之場效電晶體結構之器件及方法
本發明大體上係關於場效電晶體(FET)結構及射頻(RF)器件，諸如，具有此等FET結構之開關。
本申請案主張2011年11月9日申請且題為「DEVICES AND METHODOLOGIES RELATED TO A FET-BASED RF SWITCH HAVING A REDUCED PRODUCT OF RDS-ON AND AREA」的美國臨時申請案第61/557,709號之優先權，該臨時申請案被明確地以引用的方式全部併入本文中。
可將場效電晶體(FET)用作用於射頻(RF)應用之開關。基於FET之開關(諸如，絕緣物上矽(SOI)開關)用於(例如)天線開關模組及前端模組中。此等應用通常受益於具有理想或幾乎理想之隔離的SOI電晶體特徵。
通常，SOI器件僅被額定用於幾伏特的電壓。因此，具有相對大的寬度/長度比之若干SOI開關可串聯排列以提供RF切換功能性。此組態分壓正被切換之RF信號，藉此減輕擊穿問題且改良涉及(例如)高RF功率/電壓或高電壓駐波比(VSWR)之條件下的可靠性。
在若干實施中，本發明係關於一種電晶體，其包括：一半導體基板；複數個第一擴散區，其形成於該半導體基板上；及複數個第二擴散區，其形成於該半導體基板上。該 電晶體進一步包括一閘極層，其安置於該等第一擴散區及該等第二擴散區上。該閘極層界定在該等第一擴散區中之每一者之上的一第一開口及在該等第二擴散區中之每一者之上的一第二開口。該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀。
在一些實施例中，該電晶體可進一步包括形成於該等第一擴散區及該等第二擴散區中之每一者上的一接點特徵。在一些實施例中，該電晶體可進一步包括電連接該等第一擴散區上之該等接點特徵的一第一導體。在一些實施例中，該電晶體可進一步包括電連接該等第二擴散區上之該等接點特徵的一第二導體。該第一導體可進一步連接至一源極端子，且該第二導體可進一步連接至一汲極端子。
在一些實施例中，該等第一開口及該等第二開口中之至少一些具有一第一形狀，該第一形狀由具有一中心及沿著一第一方向之一伸長軸線的一細長形狀及中心大致定位於該細長形狀之該中心處的一菱形形狀之一輪廓界定。該菱形形狀可經定向使得一組相對轉角沿著該伸長軸線，且另一組相對轉角實質上垂直於該伸長軸線。
在一些實施例中，該細長形狀可包括一矩形，該矩形之長度沿著該第一方向。在一些實施例中，該細長形狀可包括沿著該第一方向伸長之一六邊形。具有該第一形狀之該複數個第一開口可形成一第一行，其中在該第一行中之該等第一開口係沿著大致垂直於該第一方向之一第二方向配置。具有該第一形狀之該複數個第二開口可形成一第二 行，其中在該第二行中之該等第二開口係沿著該第二方向配置且沿著第一方向自該等第一開口偏移。該第一行之該等第一開口及該第二行之該等第二開口可沿著該第一方向及沿著該第二方向交錯。該第一導體及該第二導體中之每一者可沿著該第二方向延伸。
在一些實施例中，該電晶體可進一步包括具有額外第一開口之一第三行，該等額外第一開口沿著該第一方向及該第二方向與該第二行之該等第二開***錯。在一些實施例中，該電晶體可進一步包括具有額外第二開口之一第四行，該等額外第二開口沿著該第一方向及該第二方向與該第三行之該等第一開***錯。
在一些實施例中，第一開口與第二開口之一相鄰對可包括用於該第一開口之一第一面對部分及用於該第二開口之一第二面對部分。該第一面對部分及該第二面對部分中之至少一者可具有在不同方向上延伸之複數個段。
在一些實施例中，第一開口與第二開口之一相鄰對可包括用於該第一開口之一第一面對部分及用於該第二開口之一第二面對部分。該第一面對部分及該第二面對部分可界定不同於一矩形的一四邊形之相對側。
在一些實施例中，該電晶體可為一場效電晶體(FET)，其中該複數個第一擴散區為該FET之一源極，且該複數個第二擴散區為該FET之一汲極。該FET可包括一n型FET或一p型FET。該FET可包括一金屬氧化物半導體FET(MOSFET)。
在一些實施例中，該電晶體可進一步包括安置於該半導體基板下方之一絕緣物層。該半導體基板可包括一矽基板以便產生一絕緣物上矽(SOI)結構。
在一些實施例中，該形狀可經定尺寸以當與具有一類似大小之矩形開口的一電晶體相比時產生減小的每面積Rds-on值。
根據若干實施，本發明係關於一種用於製造一電晶體之方法。該方法包括提供一半導體基板。該方法進一步包括在該半導體基板上形成複數個第一擴散區，及在該第二半導體基板上形成複數個第二擴散區。該方法進一步包括形成安置於該等第一擴散區及該等第二擴散區上之一閘極層。該閘極層界定在該等第一擴散區中之每一者之上的一第一開口及在該等第二擴散區中之每一者之上的一第一開口。該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀。
根據一些教示，本發明係關於一種用於製造一半導體電晶體之一遮罩。該遮罩包括允許在一半導體基板之上形成一閘極層之複數個特徵，使得該形成之閘極層界定一第一開口及一第二開口，其中該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀。
在若干實施中，本發明係關於一種半導體晶粒，其包括一半導體基板及實施於該基板上之複數個電晶體。每一電晶體包括複數個第一擴散區及複數個第二擴散區。每一電晶體進一步包括安置於該等第一擴散區及該等第二擴散區 之上之一閘極層，其中該閘極層界定在該等第一擴散區中之每一者之上之一第一開口及在該等第二擴散區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀。
在一些實施例中，該複數個電晶體可串聯連接以形成用於一射頻(RF)信號之一可切換傳導路徑。
在一些實施中，本發明係關於一種半導體模組，其具有經組態以收納複數個組件之一封裝基板及安裝於該封裝基板上之一晶粒。該晶粒包括實施於一半導體基板上之複數個電晶體。每一電晶體包括複數個第一擴散區及複數個第二擴散區。每一電晶體進一步包括安置於該等第一擴散區及該等第二擴散區之上之一閘極層，其中該閘極層界定在該等第一擴散區中之每一者之上之一第一開口及在該等第二擴散區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀。該模組進一步包括複數個連接器，其經組態以提供該晶粒與該封裝基板之間的電連接。
根據一些實施，本發明係關於一種射頻(RF)器件，該RF器件具有：一收發器，其經組態以處理RF信號；一功率放大器，其經組態以放大由該收發器產生之一RF信號；及一天線，其與該收發器通信且經組態以促進該經放大之RF信號的傳輸。該RF器件進一步包括一切換模組，其耦接至該功率放大器及該天線。該切換模組經組態以將該經放大之RF信號自該功率放大器路由至該天線。該切換模組具有一 開關電路，其包括串聯連接之複數個電晶體。每一電晶體包括複數個第一擴散區及複數個第二擴散區。每一電晶體進一步包括安置於該等第一擴散區及該等第二擴散區之上之一閘極層，其中該閘極層界定在該等第一擴散區中之每一者之上之一第一開口及在該等第二擴散區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀。
在一些實施中，本發明係關於一種射頻(RF)開關，該RF開關包括一半導體基板及一輸入組合件，該輸入組合件具有形成於該半導體基板上之複數個源極區、形成於該等源極區中之每一者上的一源極接點及電連接至該等源極接點中之每一者的一輸入導體。該RF開關進一步包括一輸出組合件，該輸出組合件具有形成於該半導體基板上之複數個汲極區、形成於該等汲極區中之每一者上的一汲極接點及電連接至該等汲極接點中之每一者的一輸出導體。該RF開關進一步包括安置於該等源極區及該等汲極區之上之一閘極層，其中該閘極層界定在該等源極區中之每一者之上之一第一開口及在該等汲極區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至少一些係按一二維陣列配置。
在一些實施例中，該RF開關可進一步包括連接至該輸入導體之一輸入端子及連接至該輸出導體之一輸出端子。
在一些實施例中，該等第一開口及該等第二開口中之每一者可具有一平行四邊形形狀。該等第一開口及該等第二 開口可經配置使得一對開口之相鄰側實質上平行，其中該輸入導體及該輸出導體中之每一者在該等第一開口及該等第二開口中之對應者上對角延伸。在一些實施例中，該平行四邊形形狀可為一正方形形狀，使得該等正方形之該陣列界定一蜂巢紋圖案。
在一些實施例中，該等第一開口及該等第二開口中之至少一些可具有一第一形狀，該第一形狀由具有一中心及沿著一第一方向之一伸長軸線的一細長形狀及中心大致定位於該細長形狀之該中心處的一菱形形狀之一輪廓界定。該菱形形狀可經定向使得一組相對轉角沿著該伸長軸線，且另一組相對轉角實質上垂直於該伸長軸線。該細長形狀可包括一矩形，該矩形之長度沿著該第一方向。該細長形狀可包括沿著該第一方向伸長之一六邊形。具有該第一形狀之該複數個第一開口可形成一第一行，其中在該第一行中之該等第一開口係沿著大致垂直於該第一方向之一第二方向配置。具有該第一形狀之該複數個第二開口可形成一第二行，其中在該第二行中之該等第二開口係沿著該第二方向配置且沿著第一方向自該等第一開口偏移。該第一行之該等第一開口及該第二行之該等第二開口可沿著該第一方向及沿著該第二方向交錯。該輸入導體及該輸出導體中之每一者可沿著該第二方向延伸。
在一些實施例中，該RF開關可進一步包括具有額外第一開口之一第三行，該等額外第一開口沿著該第一方向及該第二方向與該第二行之該等第二開***錯。在一些實施例 中，該RF開關可進一步包括具有額外第二開口之一第四行，該等額外第二開口沿著該第一方向及該第二方向與該第三行之該等第一開***錯。
在一些實施例中，第一開口與第二開口之一相鄰對可包括用於該第一開口之一第一面對部分及用於該第二開口之一第二面對部分。該第一面對部分及該第二面對部分中之至少一者可具有在不同方向上延伸之複數個段。
在一些實施例中，第一開口與第二開口之一相鄰對可包括用於該第一開口之一第一面對部分及用於該第二開口之一第二面對部分。該第一面對部分及該第二面對部分可界定不同於一矩形的一四邊形之相對側。
在一些實施例中，該等源極區、該等汲極區及該閘極可經組態為一金屬氧化物半導體FET(MOSFET)。
在一些實施例中，該RF開關可進一步包括安置於該半導體基板下方之一絕緣物層。該半導體基板可包括一矽基板以便產生一絕緣物上矽(SOI)結構。
在一些實施例中，該形狀可經定尺寸以當與具有一類似大小之矩形開口的一電晶體相比時產生減小的每面積Rds-on值。
根據若干實施，本發明係關於一種用於製造一射頻(RF)開關之方法。該方法包括提供一半導體基板、在該半導體基板上形成複數個源極區及在該半導體基板上形成複數個汲極區。該方法進一步包括在該等源極區及該等汲極區之上形成一閘極層，其中該閘極層界定在該等源極區中之每 一者之上之一第一開口及在該等汲極區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至少一些係按一二維陣列配置。該方法進一步包括在該等源極區及該等汲極區上形成一接點，及形成電連接該等源極接點之一輸入導體及電連接該等汲極接點之一輸出導體。
根據若干教示，本發明係關於一種射頻(RF)開關晶粒，其具有一半導體基板及實施於該基板上之複數個電晶體。每一電晶體包括複數個源極區及複數個汲極區。每一電晶體進一步包括安置於該等源極區及該等汲極區之上之一閘極層，其中該閘極層界定在該等源極區中之每一者之上之一第一開口及在該等汲極區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至少一些係按一二維陣列配置。該晶粒進一步包括形成於每一源極區上之一源極接點及形成於每一汲極區上之一汲極接點。該晶粒進一步包括電連接該等源極接點之一輸入導體及電連接該等汲極接點之一輸出導體。
在若干實施中，本發明係關於一種射頻(RF)切換模組，其具有經組態以收納複數個組件之一封裝基板及安裝於該封裝基板上之一晶粒。該晶粒具有實施於一半導體基板上之複數個電晶體。每一電晶體包括複數個源極區及複數個汲極區。每一電晶體進一步包括安置於該等源極區及該等汲極區之上之一閘極層，其中該閘極層界定在該等源極區中之每一者之上之一第一開口及在該等汲極區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至 少一些係按一二維陣列配置。每一電晶體進一步包括形成於每一源極區上之一源極接點及形成於每一汲極區上之一汲極接點。該晶粒進一步包括電連接該等源極接點之一輸入導體及電連接該等汲極接點之一輸出導體。該模組進一步包括複數個連接器，其經組態以提供該晶粒與該封裝基板之間的電連接。
在一些實施中，本發明係關於一種射頻(RF)器件。該RF器件包括：一收發器，其經組態以處理RF信號；一功率放大器，其經組態以放大由該收發器產生之一RF信號；及一天線，其與該收發器通信且經組態以促進該經放大之RF信號的傳輸。該RF器件進一步包括一切換模組，其耦接至該功率放大器及該天線。該切換模組經組態以將該經放大之RF信號自該功率放大器路由至該天線。該切換模組具有一開關電路，其包括串聯連接之複數個電晶體。每一電晶體包括複數個源極區及複數個汲極區。每一電晶體進一步包括安置於該等源極區及該等汲極區之上之一閘極層，其中該閘極層界定在該等源極區中之每一者之上之一第一開口及在該等汲極區中之每一者之上之一第二開口。該等第一開口及該等第二開口中之至少一些係按一二維陣列配置。每一電晶體進一步包括形成於每一源極區上之一源極接點及形成於每一汲極區上之一汲極接點。該等源極接點連接至用於接收該經放大之RF信號的一輸入導體，且該等汲極接點連接至用於輸出該經放大之RF信號的一輸出導體。
在一些實施中，本發明係關於一種切換裝置，其包括具 有一表面之一半導體基板。該裝置進一步包括形成於該基板上之複數個擴散區以便在該基板之該表面上界定一或多個形狀。該裝置進一步包括電連接至該等擴散區中之選定者的一或多個第一導體，其中該一或多個第一導體能夠連接在一起作為用於該切換裝置之一輸入端。該裝置進一步包括電連接至該等擴散區中之其餘者的一或多個第二導體，其中該一或多個第二導體能夠連接在一起作為用於該切換裝置之一輸出端。與該一或多個第一導體相關聯的該一或多個形狀中之至少一些及與該一或多個第二導體相關聯的該一或多個形狀中之至少一些經定尺寸，以便包括大體相互面對且藉此屬於擴散區之一相鄰對的一第一面對部分及一第二面對部分。該第一面對部分及該第二面對部分中之至少一者具有在不同方向上延伸之複數個段，或該第一面對部分及該第二面對部分界定不同於一矩形的一四邊形之相對側。
在一些實施例中，該裝置可進一步包括一特徵，其形成於該複數個擴散區之間，且經組態以允許控制電荷在連接至該一或多個第一導體之該等區與連接至該一或多個第二導體之該等區之間的流動。此特徵可包括閘極特徵，且連接至該一或多個第一導體之該複數個擴散區可對應於一場效電晶體(FET)之一源極。該複數個擴散區可連接至對應於該FET之一汲極的該一或多個第二導體。此FET可包括一n型FET或一p型FET。此FET可包括一金屬氧化物半導體FET(MOSFET)。
在一些實施例中，該裝置可進一步包括形成於該複數個擴散區上之端子，以便提供在該等擴散區與其各別導體之間的電連接。該裝置可進一步包括：一源極導體層，其經組態以電連接該一或多個第一導體；及一汲極導體層，其經組態以電連接該一或多個第二導體。
在一些實施例中，該裝置可進一步包括安置於該半導體基板下方之一絕緣物層。此半導體基板可包括一矽基板以便產生一絕緣物上矽(SOI)結構。
在一些實施例中，其中該一或多個形狀可包括與連接至該等第一導體之擴散區相關聯的一第一十字形狀，其中該第一十字形狀具有沿著X及Y方向之實質上垂直延伸部，且該等第一十字形擴散區係沿著該X方向配置。該一或多個形狀可進一步包括與連接至該等第二導體之擴散區相關聯的一第二十字形狀，其中該第二十字形狀具有沿著該X方向及該Y方向之實質上垂直延伸部，且該等第二十字形擴散區係沿著該X方向配置且沿著該X方向自該等第一十字形擴散區偏移。
在一些實施例中，該一或多個形狀可進一步包括與連接至該等第二導體之擴散區相關聯的一正方形形狀，其中該正方形形狀具有沿著該X方向及該Y方向之側，且該等正方形擴散區係沿著該X方向配置且沿著該X方向自該等第一十字形擴散區偏移。該一或多個第一十字形狀可進一步包括在該第一十字形狀之中心處的一菱形形狀。
在一些實施例中，該第一十字形狀可包括在該等延伸部 之末端處的傾斜轉角。該一或多個形狀可進一步包括與連接至該等第二導體之擴散區相關聯的一雪花形狀，其中該雪花形狀具有由第一正方形與第二正方形之一組合界定的一周邊，且該第一正方形具有沿著該X方向及該Y方向之側，且該第二正方形相對於該第一正方形旋轉約45度。
在一些實施例中，與連接至該等第一導體之擴散區相關聯的該一或多個形狀可包括一第一六邊形形狀，且該一或多個第一六邊形擴散區可沿著一X方向配置。與連接至該等第二導體之擴散區相關聯的該一或多個形狀可包括一第二六邊形形狀，且該一或多個第二六邊形擴散區可沿著該X方向配置，且沿著該X方向自該等第一六邊形擴散區偏移。
在一些實施例中，該一或多個形狀可包括與連接至該等第一導體之擴散區相關聯的一第一雙菱形形狀，且具有第一及第二斜方形形狀之該第一雙菱形形狀可沿著一X方向接合。可沿著該X方向按一Z字形圖案配置該一或多個第一雙菱形擴散區。該一或多個形狀可包括與連接至該等第二導體之擴散區相關聯的一第二雙菱形形狀，且具有第一及第二斜方形形狀之該第二雙菱形形狀可沿著一Y方向接合。可沿著該X方向(諸如，沿著一給定X線)按一Z字形圖案配置該一或多個第二雙菱形擴散區。
在一些實施例中，該一或多個形狀可包括與連接至該等第一導體之擴散區相關聯的一第一雙菱形形狀，且具有第一及第二斜方形形狀之該第一雙菱形形狀可沿著與一X方 向成約45度之一角度的一方向接合。可沿著該X方向配置該一或多個第一雙菱形擴散區。該一或多個形狀可包括與連接至該等第二導體之擴散區相關聯的一第二雙菱形形狀，且具有第一及第二斜方形形狀之該第二雙菱形形狀可沿著與該X方向成約45度之一角度的一方向接合。該一或多個第二雙菱形擴散區可沿著該X方向配置，且沿著該X方向自該等第一雙菱形擴散區偏移。
在一些實施例中，該一或多個形狀可包括與連接至該等第一導體之擴散區相關聯的一第一六邊形形狀，其中該第一六邊形形狀沿著一Y方向伸展，且該一或多個第一六邊形擴散區可沿著一X方向配置。該一或多個形狀可包括與連接至該等第二導體之擴散區相關聯的一第二六邊形形狀，其中該第二六邊形形狀沿著該Y方向伸展，且該一或多個第二六邊形擴散區可沿著該X方向配置且沿著該X方向自該等第一六邊形擴散區偏移。該一或多個形狀可進一步包括在該第一六邊形形狀及該第二六邊形形狀中之每一者之中心處的一菱形形狀。該第一六邊形形狀及該第二六邊形形狀中之每一者可包括該菱形形狀之沿著該X方向的錐形轉角。該一或多個形狀可進一步包括在該第一伸展之六邊形形狀及該第二伸展之六邊形形狀中之每一者之中心處且在該各別伸展之六邊形形狀與其對應的菱形形狀之維度之間具有一Y維度之一第二伸展之六邊形形狀。
在一些實施例中，該一或多個形狀可包括與連接至該等第一導體之擴散區相關聯的一第一矩形形狀，其中該第一 矩形形狀沿著一Y方向伸展，且該一或多個第一矩形擴散區可沿著一X方向配置。該一或多個形狀可包括與連接至該等第二導體之擴散區相關聯的一第二矩形形狀，其中該第二矩形形狀沿著該Y方向伸展，且該一或多個第二矩形擴散區可沿著該X方向配置且沿著該X方向自該等第一矩形擴散區偏移。該一或多個形狀可進一步包括在該第一伸展之矩形形狀及該第二伸展之矩形形狀中之每一者之中心處的一菱形形狀。
在一些實施例中，該一或多個形狀可包括與連接至該等第一導體之擴散區相關聯的一第一十字形狀，其中該第一十字形狀具有沿著相對於X及Y方向成約45度之方向之實質上垂直延伸部，且該一或多個第一十字形擴散區可沿著該X方向配置。該一或多個形狀可進一步包括與連接至該等第二導體之擴散區相關聯的一第二十字形狀，其中該第二十字形狀具有沿著相對於該X方向及該Y方向成約45度之方向之實質上垂直延伸部，且該一或多個第二十字形擴散區可沿著該X方向配置且沿著該X方向自該等第一十字形擴散區偏移。該第一十字形狀及該第二十字形狀中之每一者可經定尺寸，使得自該形狀之一中心起沿著一給定45度方向的該兩個延伸部沿著該45度線在相反側上偏移。每一偏移延伸部可包括在該延伸部之進一步遠離該45度線之該側上的一傾斜末端轉角。該第一十字形狀及該第二十字形狀中之每一者可進一步包括圍繞每一十字形狀之一中心的一菱形形狀。
在一些實施例中，該一或多個形狀可包括與連接至該等第一導體之擴散區相關聯的一八邊形形狀，且該一或多個八邊形擴散區可沿著一X方向配置。該八邊形形狀可包括一第一伸展之八邊形形狀，其中第一伸展之方向相對於該X方向成約45度之一角度。該一或多個形狀可包括與連接至該等第二導體之擴散區相關聯的一第二伸展之八邊形形狀，其中伸展之方向相對於該X方向成約45度之一角度，且該一或多個第二伸展之八邊形擴散區可沿著該X方向配置且沿著該X方向自該等第一伸展之八邊形擴散區偏移。
根據若干實施，本發明係關於一種射頻(RF)切換器件，其具有串聯配置之複數個電晶體開關。每一開關具有一輸入端及一輸出端，使得一中間開關之一輸出端充當其相鄰開關之一輸入端。每一開關包括經組態以允許控制電荷在該輸入端與該輸出端之間的流動之一特徵。每一開關進一步包括：一半導體基板，其具有一表面；複數個擴散區，其形成於該基板上以便界定在該基板之該表面上的一或多個形狀；一或多個第一導體，其電連接至該等擴散區中之選定者，其中該一或多個第一導體能夠連接在一起作為用於該切換裝置之一輸入端；及一或多個第二導體，其電連接至該等擴散區中之其餘者，其中該一或多個第二導體能夠連接在一起作為用於該切換裝置之一輸出端。與該一或多個第一導體相關聯的該一或多個形狀中之至少一些及與該一或多個第二導體相關聯的該一或多個形狀中之至少一些經定尺寸，以便包括大體相互面對且藉此屬於擴散區之 一相鄰對的一第一面對部分及一第二面對部分。該第一面對部分及該第二面對部分中之至少一者具有在不同方向上延伸之複數個段，或該第一面對部分及該第二面對部分界定不同於一矩形的一四邊形之相對側。
在一些實施例中，該半導體基板可包括一矽基板。該RF切換器件可進一步包括在該矽基板下方之一絕緣物層，以便產生一絕緣物上矽(SOI)結構，以便提供高隔離及高RON/COFF優值。每一電晶體開關可包括一MOSFET開關，使得該輸入端包括一源極。用於控制電流之流動的該特徵可包括一閘極，且該輸出端可包括一汲極。開關之數目可經選擇以便允許高功率RF信號之分壓，其中每一分割之電壓經選擇為小於該SOI結構之一擊穿電壓。該第一面對部分及該第二面對部分之尺寸及配置可經選擇以便產生每一開關之RDS-ON與面積之一相對低乘積。
根據一些實施例，本發明係關於一種用於一無線器件之天線開關模組。該模組包括一切換器件，其經組態以將一或多個RF信號切換至一或多個天線及切換來自一或多個天線之一或多個RF信號。該切換器件包括複數個電晶體開關，其中每一開關具有一輸入端及一輸出端，使得一中間開關之一輸出端充當其相鄰開關之一輸入端，且每一開關包括經組態以允許控制電荷在該輸入端與該輸出端之間的流動之一特徵。每一開關進一步包括：一半導體基板，其具有一表面；複數個擴散區，其形成於該基板上以便界定在該基板之該表面上的一或多個形狀；一或多個第一導 體，其電連接至該等擴散區中之選定者，其中該一或多個第一導體能夠連接在一起作為用於該切換裝置之一輸入端；及一或多個第二導體，其電連接至該等擴散區中之其餘者，其中該一或多個第二導體能夠連接在一起作為用於該切換裝置之一輸出端。與該一或多個第一導體相關聯的該一或多個形狀中之至少一些及與該一或多個第二導體相關聯的該一或多個形狀中之至少一些經定尺寸，以便包括大體相互面對且藉此屬於擴散區之一相鄰對的一第一面對部分及一第二面對部分。該第一面對部分及該第二面對部分中之至少一者具有在不同方向上延伸之複數個段，或該第一面對部分及該第二面對部分界定不同於一矩形的一四邊形之相對側。該模組進一步包括一或多個天線埠，其經組態以允許連接至該一或多個天線。該模組進一步包括一或多個RF埠，其經組態以允許將該一或多個RF信號路由至該一或多個天線及/或路由來自該一或多個天線之該一或多個RF信號。
在若干實施例中，本發明係關於一種用於一無線器件之前端模組。該模組包括一切換器件，其經組態以將一或多個RF信號切換至一或多個天線及切換來自一或多個天線之一或多個RF信號，其中該切換器件包括複數個電晶體開關，且每一開關具有一輸入端及一輸出端，使得一中間開關之一輸出端充當其相鄰開關之一輸入端。每一開關包括經組態以允許控制電荷在該輸入端與該輸出端之間的流動之一特徵。每一開關進一步包括：一半導體基板，其具有 一表面；複數個擴散區，其形成於該基板上以便界定在該基板之該表面上的一或多個形狀；一或多個第一導體，其電連接至該等擴散區中之選定者，其中該一或多個第一導體能夠連接在一起作為用於該切換裝置之一輸入端；及一或多個第二導體，其電連接至該等擴散區中之其餘者，其中該一或多個第二導體能夠連接在一起作為用於該切換裝置之一輸出端。與該一或多個第一導體相關聯的該一或多個形狀中之至少一些及與該一或多個第二導體相關聯的該一或多個形狀中之至少一些經定尺寸，以便包括大體相互面對且藉此屬於擴散區之一相鄰對的一第一面對部分及一第二面對部分。該第一面對部分及該第二面對部分中之至少一者具有在不同方向上延伸之複數個段，或該第一面對部分及該第二面對部分界定不同於一矩形的一四邊形之相對側。該模組進一步包括一或多個RF埠，其經組態以接收該一或多個RF信號且將其提供至該切換器件。該模組進一步包括一或多個輸出RF埠，其經組態以接收來自該切換器件之一輸出RF信號且將該輸出RF信號路由至一所要的目的地。
根據若干實施例，本發明係關於一種無線器件，該無線器件具有一收發器，其經組態以處理接收之一RF信號且傳輸一RF信號。該無線器件進一步包括一天線，其經組態以促進該接收之RF信號之接收及該傳輸信號之傳輸。該無線器件進一步包括至少一切換模組，其經組態以允許一所要的RF信號在該收發器與該天線之間的路由。該切換器件具 有一或多個輸入端及一或多個輸出端。該切換器件進一步包括串聯配置之一或多個MOSFET SOI電晶體開關，其中每一開關包括具有在基板之表面上的一第一形狀之一或多個擴散區及具有在該基板之該表面上的一第二形狀之一或多個擴散區。該第一形狀及該第二形狀經定尺寸以便包括通常相互面對之第一及第二面對部分。該第一面對部分及該第二面對部分中之至少一者具有在不同方向上延伸之複數個段，或該第一面對部分及該第二面對部分界定不同於一矩形的一四邊形之相對側。該切換器件進一步包括互連該一或多個第一形狀之擴散區的一或多個源極導體及互連該一或多個第二形狀之擴散區的一或多個汲極導體。該MOSFET SOI電晶體開關可經組態以便提供高隔離及高RON/COFF優值。該等擴散區之該第一形狀及該第二形狀可經選擇以便產生該切換模組之RDS-ON與面積之一相對低乘積。
在一些實施中，本發明係關於一種用於製造一射頻(RF)切換器件之方法。該方法包括在一絕緣物層上提供或形成具有一隔離井之絕緣物上矽(SOI)結構。該方法進一步包括在該井中形成一或多個源極區及一或多個汲極區，其中該一或多個源極區包括一第一形狀，且該一或多個汲極區包括一第二形狀。該第一形狀及該第二形狀經定尺寸以便包括通常相互面對之第一及第二面對部分。該第一面對部分及該第二面對部分中之至少一者具有在不同方向上延伸之複數個段，或該第一面對部分及該第二面對部分界定不 同於一矩形的一四邊形之相對側。該方法進一步包括在該一或多個源極區與該一或多個汲極區之間形成一閘極。該方法進一步包括形成互連該一或多個源極區中之每一者的一或多個電導體。該方法進一步包括形成互連該一或多個汲極區中之每一者的一或多個電導體。
在一些實施中，本發明係關於一種射頻(RF)開關，其具有一半導體基板及形成於該基板上之一擴散層。該RF開關進一步包括形成於該擴散層上之一閘極層。該閘極層界定按一二維方式配置的複數個塑形之開口且曝露該擴散層的開口形區。該等開口形區中之每一者被分群為一源極區抑或一汲極區。該RF開關進一步包括形成於該等開口形區中之每一者上的一電接點。該RF開關進一步包括經組態以電連接與該等源極區相關聯之該等電接點之一或多個源極導體，及經組態以電連接與該等汲極區相關聯之該等電接點之一或多個汲極導體。
為了總結本發明之目的，本文中已描述了本發明之某些態樣、優勢及新穎特徵。應理解，未必可根據本發明之任一特定實施例達成所有此等優勢。因此，可以達成如本文中所教示之一優勢或優勢群組或使如本文中所教示之一優勢或優勢群組最佳化而未必達成可如本文中所教示或暗示之其他優勢的方式來體現或進行本發明。
本發明係關於與本案在同一日期申請且特此被以引用的方式全部併入本文中之題為「RADIO-FREQUENCY SWITCHES HAVING SILICON-ON-INSULATOR FIELD- EFFECT TRANSISTORS WITH REDUCED LINEAR REGION RESISTANCE」的美國專利申請案第＿＿＿號[代理人案號SKYWRKS.359A2]。
本文中提供之標頭(若有)僅為方便起見，且未必影響所主張之發明的範疇或意義。
本文中揭示與具有一或多個合乎需要之效能特徵之半導體電晶體有關的器件及方法。本文中在實施為絕緣物上矽(SOI)器件之場效電晶體(FET)之內容脈絡中描述此等電晶體。然而，應理解，本發明之一或多個特徵亦可實施於其他類型之電晶體及/或其他製程技術中。舉例而言，雙極接面電晶體(BJT)可經組態以包括本發明之一或多個特徵。在另一實例中，與非SOI製程技術相關聯之電晶體可經組態以包括本發明之一或多個特徵。
本文中在射頻(RF)信號之切換之內容脈絡中描述FET之各種實例。然而，應理解，本發明之一或多個特徵亦可實施於其他類型之應用中。
圖1A展示在一些實施例中，本發明之一或多個特徵可實施於無線器件100(諸如，蜂巢式電話、智慧型手機、平板電腦或經組態用於語音及/或資料通信之任一其他攜帶型器件)中。將無線器件100描繪為包括一電池102或用於收納電池之插座。此電池可將電力提供至無線器件100中之若干其他組件。
將無線器件100描繪為進一步包括一組件104，其經組態 以產生傳輸信號及/或處理接收之信號。在一些實施例中，此等傳輸及接收功能性可實施於分開的組件(例如，傳輸模組及接收模組)中，或實施於同一模組(例如，收發器模組)中。
在一些實施例中，本發明之一或多個特徵可實施於經組態以執行RF信號之傳輸及接收兩者之器件(例如，無線收發器)中、經組態以僅接收之器件(例如，無線接收器)中，或經組態以僅傳輸之器件(例如，無線傳輸器)中。
將無線器件100描繪為進一步包括一開關組件106。此組件可包括(例如)一天線開關模組及/或一前端模組。在一些實施例中，如本文中所描述的與FET開關相關聯之一或多個特徵可實施於開關組件106中。
將無線器件100描繪為進一步包括一天線組件108。此組件可包括一或多個天線以促進RF信號之傳輸及/或接收。
圖1B展示可實施圖1A之無線器件100的方式之一較特定實例。在圖1B中，展示一實例無線器件100包括具有如本文中所描述之組態的一或多個開關。舉例而言，開關106可經組態以提供在(例如)不同頻帶及/或模式、傳輸與接收模式等之間的切換。
在實例無線器件100中，具有複數個功率放大器(PA)之功率放大器(PA)模組96可將經放大之RF信號提供至開關106(經由雙工器93)，且開關106可將經放大之RF信號路由至天線108。PA模組96可自可經組態且按已知方式操作之收發器104接收未放大之RF信號。收發器104亦可經組態以 處理接收之信號。展示收發器104與基頻子系統93互動，基頻子系統93經組態以提供適合於使用者之資料及/或語音信號與適合於收發器104之RF信號之間的轉換。亦展示收發器104連接至一功率管理組件92，功率管理組件92經組態以管理用於無線器件100之操作的功率。此功率管理組件亦可控制無線器件100的基頻子系統93及其他組件之操作。
展示基頻子系統93連接至使用者介面90以促進提供至使用者及自使用者接收的語音及/或資料之各種輸入及輸出。基頻子系統93亦可連接至記憶體91，記憶體91經組態以儲存資料及/或指令以促進無線器件之操作及/或提供用於使用者的資訊之儲存。
在一些實施例中，雙工器94可允許使用一共同天線(例如，108)同時執行傳輸及接收操作。在圖1B中，展示接收之信號經路由至可包括(例如)一低雜訊放大器(LNA)之「Rx」路徑(未圖示)。
實例雙工器94通常用於分頻雙工(FDD)操作。應理解，亦可實施其他類型之雙工組態。舉例而言，具有分時雙工(TDD)組態之無線器件可包括各別低通濾波器(LPF)而非雙工器，且開關(例如，圖1B中之106)可經組態以提供頻帶選擇功能性，以及Tx/Rx(TR)切換功能性。
若干其他無線器件組態可利用本文中描述之一或多個特徵。舉例而言，無線器件不需要為多頻帶器件。在另一實例中，無線器件可包括諸如分集天線之額外天線及諸如 Wi-Fi、Bluetooth及GPS之額外連接性特徵。
圖2A展示在一些實施例中，本發明之一或多個特徵可實施於諸如切換模組110之模組中。此模組可實施為(例如)參看圖1A及圖1B描述之開關組件106。
在圖2A中，將切換模組110描繪為包括一晶粒112、一連接性組件114及一封裝組件116。晶粒112可包括具有如本文中描述之一或多個特徵的一或多個FET。連接性組件114可包括諸如連接器及端子之零件及/或結構，其允許將信號傳送至晶粒112及自晶粒112傳送信號，及將電力傳送至晶粒112上之電路。封裝組件116可包括提供(例如)晶粒112之安裝基板及保護之零件及/或結構。
圖2B及圖2C展示可為圖2A之模組110之一較特定實例的模組110之平面圖及側視圖。實例模組110可包括一封裝基板81，其經組態以收納複數個組件。在一些實施例中，此等組件可包括一晶粒112，其具有如本文中描述之一或多個特徵。舉例而言，晶粒112可包括具有本文中描述之一或多個特徵的一開關電路106。複數個連接墊84可促進至基板81上的連接墊82之電連接(諸如，線結合83)，以促進將各種信號傳遞至晶粒112及自晶粒112傳遞各種信號。
在一些實施例中，安裝於封裝基板81上或形成於封裝基板81上或中之組件可進一步包括(例如)一或多個表面黏著器件(SMD)(例如，87)及一或多個匹配網路(例如，86)。在一些實施例中，該封裝基板81可包括一層壓基板。
在一些實施例中，模組110亦可包括一或多個封裝結構 以(例如)提供保護且促進對模組110之較容易處置。此封裝結構可包括形成於封裝基板81上且經定尺寸以實質上囊封其上之各種電路及組件的包覆成型件88。
應理解，雖然在基於線結合之電連接之內容脈絡中描述模組110，但亦可按其他封裝組態(包括覆晶組態)實施本發明之一或多個特徵。
圖3展示在一些實施中，晶粒120(諸如，圖2之晶粒112)可包括一或多個積體電路(IC)。舉例而言，收發器122可連同一功率放大器124及一開關陣列126一起設在晶粒120上。此等功能組件可實施為分開的IC、實施於單一IC中或按其某一組合來實施。在一些實施例中，開關陣列126可包括具有如本文中描述之一或多個特徵的一或多個FET。
圖4示意性描繪RF電晶體切換陣列130之一實例，其中可實施具有如本文中描述之一或多個特徵的FET。指示為一串聯支路的電晶體146之一陣列134可設在RF埠132與天線埠138之間。在一些實施例中，指示為並聯支路的電晶體146之一陣列140亦可設在RF埠132與共同接地144之間。
RF埠132可包括專用傳輸(TX)埠、專用接收(RX)埠、傳輸/接收(TRX)埠或寬頻(WB)埠。對於TX實例，RF埠132可連接至功率放大器之輸出端。對於RX實例，RF埠132可連接至濾波器，濾波器又可連接至用於基頻處理之ADC。對於TRX及WB實例，RF埠132可連接至各別輸入端及輸出端，用於RF信號之雙向傳遞。天線埠138可連接至一或多個天線。
如圖4中所示，串聯閘控制136及並聯閘控制142可耦接至其各別陣列以便分別提供接通抑或斷開串聯或並聯電晶體堆疊之控制信號。當RF埠132將連接至天線埠138時，可確證串聯閘控制信號，且可撤銷確證並聯閘控制信號。另一方面，當需要對於天線埠138關閉RF埠132且提供電隔離時，可撤銷確證串聯閘控制信號，且可確證並聯閘控制信號。此等並聯支路及並聯閘控制之存在對於RF開關可為可選的，且當RF開關處於關狀態時，可提供較大隔離。
在圖4之實例RF電晶體切換陣列130中，可在電晶體146與閘控制(136或142)之間提供電阻器以便在電晶體146處發現之相對高RF電壓與驅動開關支路之相對低電壓控制邏輯或位準移位器之間提供隔離。在一些實施例中，可在控制電路中提供額外RC濾波以便進一步降低高RF電壓。
在圖4之實例RF電晶體切換陣列130中，將每一電晶體開關中之主體連接描繪為未連接。此主體連接可按若干方式組態，該等方式包括(例如)浮體、動態(作用中)偏壓及二極體偏壓。
在圖4之實例組態中，串聯配置FET器件。在一些實施中，具有如本文中描述之一或多個特徵的FET器件可按其他組態配置。舉例而言，此等FET器件可實施於N極M投開關中。圖5展示此開關具有單極(例如，用於天線埠158)及十投(例如，用於TX、RX及寬頻頻道152)之一實例150。對於具有十個頻道之此實例，開關154(指示為WB1、WB2、WB3、WB4、WB5、WB6、RX2、RX1、TX2及 TX1)可包括FET。在所展示之實例中，寬頻頻道及RX頻道可具備額外啟用開關156以便提供頻道之間的改良之隔離。此額外啟用開關亦可包括FET。
如參看圖4及圖5所描述，RF信號之切換可涉及許多基於FET之開關。在SOI(絕緣物上矽)製程技術之內容脈絡中，FET器件可提供諸如鄰近器件之間的改良之隔離(歸因於在每一器件下方之絕緣物)之優勢。此改良之隔離可導致(例如)較低寄生電容，較低寄生電容可改良在給定效能位準下之功率消耗以及對鎖定(latchup)之抗性。因此，SOI電晶體正愈來愈多地應用作為高頻率RF開關。
在擊穿電壓可相對低之SOI器件之內容脈絡中，切換器件可包括串聯配置之複數個SOI FET開關，以藉由分壓RF信號來提供單一RF開關之功能性。此組態可允許高功率RF信號之切換或在高VSWR(電壓駐波比)條件下之切換。因此，SOI FET器件之數目可增加。
在一些SOI FET組態中，每一電晶體可組態為基於指狀物之器件，其中源極及汲極形狀為矩形(在平面圖中)，且閘極結構在源極與汲極之間延伸，如同矩形指狀物。圖6A及圖6B展示實施為SOI組態的一實例基於指狀物之FET器件之平面圖及側剖視圖。如所示，本文中描述之FET器件可包括一p型FET或一n型FET。因此，雖然一些FET器件在本文中經描述為p型器件，但應理解，與此等p型器件相關聯之各種概念亦可適用於n型器件。
如在圖6A及圖6B中所示，pMOSFET可包括形成於半導 體基板上之一絕緣物層。絕緣物層可自諸如二氧化矽或藍寶石之材料形成。展示一n井形成於該絕緣物中，使得曝露之表面大體界定一矩形區。展示源極(S)及汲極(D)為p摻雜區，其曝露表面大體上界定矩形。如所示，S/D區可經組態使得顛倒源極與汲極功能性。
圖6A及圖6B進一步展示閘極(G)可形成於n井上以便定位於源極與汲極之間。將閘極描繪為具有與源極及汲極一起延伸之矩形形狀。亦展示了n型主體接觸。矩形井、源極及汲極區及主體接觸之形成可藉由若干已知技術達成。另外，此等MOSFET器件之操作可按若干已知方式執行。
圖7A及圖7B展示實施於SOI上的多指狀物FET器件之一實例之平面圖及側剖視圖。矩形n井、矩形p摻雜區、矩形閘極及n型主體接觸之形成可按類似於參看圖6A及圖6B描述之方式的方式達成。
可使圖7A及圖7B之實例多指狀物FET器件操作，使得一FET之汲極充當其相鄰FET之源極。因此，多指狀物FET器件總體上可提供參看圖4描述之分壓功能性。舉例而言，可在最外p摻雜區中之一者(例如，最左p摻雜區)處提供RF信號；且當信號穿過該系列FET時，信號之電壓可劃分到該等FET當中。在此實例中，最右p摻雜區可充當多指狀物FET器件之總汲極。
對於與該器件相關聯之給定面積，圖6及圖7之實例矩形組態通常產生相對高的Rds-on(線性操作區中之電阻)。為了減小Rds-on，可使FET器件較大，此又可不良地增大其 上形成許多此等FET器件的晶粒之大小。在數目增加的SOI FET器件之內容脈絡中，FET器件及晶粒之大小的此增大通常不良。
本文中揭示了可組態FET器件以提供包括每FET面積減小之Rds-on的有利特徵之方式的若干非限制性實例。此特徵亦可表達為Rds-on與FET之面積的乘積。
圖8A展示複數個植入/擴散區經指示為202及212的組態200之平面圖。如本文中所描述，此等區可為n摻雜或p摻雜。在SOI製程技術之內容脈絡中，此等區可形成於一井(p井或n井)(未圖示)中，該井形成於一絕緣物(未圖示)上。在此實例組態中，擴散區202、212中之每一者具有相對於導體206及216之方向的直角斜方形形狀(本文中亦被稱作菱形形狀)。菱形擴散區經配置使得兩個相鄰區之側實質上相互正對，從而導致蜂巢紋狀配置。
展示實例組態200包括形成於擴散區202、212之間的閘極材料210。在此特定實例中，可提供具有用於擴散區202、212之開口的單一閘極結構以同時接通或關斷電荷在擴散區之間的流動。此閘極組態可實施於(例如)參看圖7描述的分壓電晶體系列中。在其他實施例中，可提供不同閘極以便允許分開控制擴散區之群組。
展示實例組態200以在擴散區202、212中之每一者上包括一電接點結構204、214。此接點結構可包括(例如)墊及/或介層孔。展示接點結構204、214由導體206、216電連接成群組。
在此特定實例中，導體206、216經組態以沿著X方向延伸，對角地穿過菱形之相對轉角。在一些實施例中，實例器件200可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體206為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體216及其連接之擴散區可充當汲極。因此，第三、第五及第七導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，第四、第六及第八導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件200可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體206為源極，則連接至其的所有擴散區可充當源極區。第二導體216及其連接之擴散區可充當相對於第一導體206之汲極。同樣地，第二導體216及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
在一些實施中，當與矩形指狀物組態相比時，按蜂巢紋組態配置之菱形擴散區可產生具有減小之(Rds-on)(面積)乘積的RF開關。本文中更詳細地描述此減小之一實例。
圖8A進一步展示一給定菱形擴散區包括其邊界之大體面對屬於鄰近源極或汲極之相鄰擴散區的一部分。舉例而言，區域218包括大體相互面對的兩個相鄰擴散區(屬於各別源極及汲極群組)之側。
圖8B展示此等兩個相鄰擴散區之隔離視圖。在此實例中，兩個相鄰擴散區經指示為212及202。擴散區212包括大體面對屬於擴散區202之側222的側232。在按蜂巢紋組態配置之菱形擴散區之此特定實例中，相鄰擴散區之兩個面對側為矩形之相對側。
如本文中所描述，存在可提供改良之效能(諸如，(Rds-on)(面積)乘積之較大減小)的擴散區之其他形狀及/或此等擴散區之其他配置。參看圖9至圖19描述之各種非限制性實例包括可為n摻雜或p摻雜的各種形狀之植入擴散區。在SOI製程技術之內容脈絡中，此等區可形成於一井(p井或n井)(未圖示)中，該井形成於一絕緣物(未圖示)上。在一些實施中，當與(例如)矩形指狀物組態及/或圖8之菱形/蜂巢紋組態實例相比時，按各種組態配置之此等擴散區可產生具有減小之(Rds-on)(面積)乘積的RF開關。
在圖9至圖19中展示之實例中，針對每一實例組態提供一閘極材料。展示此閘極材料經形成為擴散區之間的單一結構，以便允許同時接通或關斷電荷在擴散區之間的流動。應理解，此閘極組態可實施於(例如)參看圖7描述的分壓電晶體系列中。在其他實施例中，可提供不同閘極以便允許分開控制擴散區之群組。
圖9展示具有指示為302及312之複數個植入/擴散區的組態300之平面圖。在此實例組態中，擴散區302、312中之每一者具有六邊形形狀。在一些實施例中，可使此等六邊形形狀沿著導體306及316之方向伸展。如所示，六邊形擴散區可經配置使得兩個相鄰區之側相互面對，如由318指示。在此特定實例中，此等面對側經描繪為非矩形平行四邊形之相反側。
展示實例組態300包括形成於擴散區302、312之間的閘極材料310。另外，展示實例組態300包括在擴散區302中之每一者上的電接點結構304及在擴散區312中之每一者上的電接點結構314。在其他實施例中，每一擴散區可包括或大或小數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構304、314由導體306、316電連接成群組。
在此特定實例中，導體306、316經組態以沿著X方向、沿著六邊形形狀之伸長方向延伸。在一些實施例中，實例器件300可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體306為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體316及其連接之擴散區可充當汲極。因此，第三、第五及其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，第四、第六及其他偶數編號之導體及其各別擴散 區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件300可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體306為源極，則連接至其的所有擴散區可充當源極區。第二導體316及其連接之擴散區可充當相對於第一導體306之汲極。同樣地，第二導體316及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖10展示具有指示為322及332之複數個植入/擴散區的組態320之平面圖。在此實例組態中，擴散區322、332中之每一者具有八邊形形狀。在一些實施例中，可使此等八邊形形狀沿著一方向伸展，且導體306及316可沿著穿過鄰近於八邊形形狀之伸展側的相對側之方向延伸。如所示，八邊形擴散區可經配置，使得一給定八邊形包括面對兩個不同相鄰區之兩個側。此等面對配置被指示為338a及338b。在此特定實例中，將338a之面對側描繪為矩形之相反側，且將338b之面對側描繪為非矩形平行四邊形之相反側。
展示實例組態320包括形成於擴散區322、332之間的閘極材料330。另外，展示實例組態320包括在擴散區322、332中之每一者上的電接點結構324、334。在其他實施例 中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構324、334由導體326、336電連接成群組。
在一些實施例中，實例器件320可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體326為源極，則連接至其的所有擴散區充當源極區。接著，第二導體336及其連接之擴散區可充當汲極。因此，第三、第五及其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，第四、第六及其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件320可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體326為源極，則連接至其的所有擴散區可充當源極區。第二導體336及其連接之擴散區可充當相對於第一導體326之汲極。同樣地，第二導體336及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖11展示具有指示為342及352之複數個植入/擴散區的 組態340之平面圖。在此實例組態中，擴散區342、352中之每一者具有雙菱形形狀，該形狀可定義為轉角重疊之兩個斜方形形狀。在一些實施例中，此等雙菱形形狀可以交替方式沿著垂直方向(例如，沿著X及Y方向)定向。對於此等交替定向之一對列，一列沿著X方向偏移，使得交替定向亦沿著Y方向存在。在所展示之實例中，導體346連接一對列當中的X方向定向之雙菱形形狀；且導體356連接一對列當中的Y方向定向之雙菱形形狀。如所展示，雙菱形擴散區經配置使得X方向與Y方向雙菱形形狀之一給定對包括指示為358之一面對區域。在此特定實例中，一個雙菱形形狀之末端轉角及其鄰近側大體上面對另一雙菱形形狀之接合部分。因此，可將面對區域大體上定義為「V」形。
展示實例組態340包括形成於擴散區342、352之間的閘極材料350。另外，展示實例組態340包括在雙菱形擴散區342、355之兩個菱形中之每一者上的電接點結構344、354。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構344、354由導體346、356電連接成群組。
在一些實施例中，實例器件340可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體346為 源極，則連接至其的所有擴散區可充當源極區。接著，第二導體356及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件340可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體346為源極，則連接至其的所有擴散區可充當源極區。第二導體356及其連接之擴散區可充當相對於第一導體346之汲極。同樣地，第二導體356及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖12展示具有指示為362及372之複數個植入/擴散區的組態360之平面圖。在此實例組態中，擴散區362、372中之每一者具有類似於圖11之雙菱形形狀的雙菱形形狀。然而，在此實例中，此等雙菱形形狀可經定向，使得對於相連擴散區之一群組，鄰近一區之末端轉角的下部側面對鄰近下一個擴散區之相反末端轉角的上部側。對於下一群組的相連擴散區，此圖案重複但偏移，使得第一群組的擴散區之接合凹入轉角面對在該接合轉角與第二群組的擴散區之末端轉角之間的突出轉角。因此，實例配置產生包括指 示為378a及378b之面對區域的面對區域。面對區域378a可包括為非矩形平行四邊形之相反側的端側。面對區域378b可包括屬於不同群組的一對擴散區之偏移鋸齒形側，以便產生鋸齒形面對區域。
展示實例組態360包括形成於擴散區362、372之間的閘極材料370。另外，展示實例組態360包括在雙菱形擴散區362、372之兩個菱形中之每一者上的電接點結構364、374。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構364、374由導體366、376電連接成群組。
在一些實施例中，實例器件360可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體366為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體376及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件360可經組態以便提供串聯 配置的電晶體之複數個級聯級。舉例而言，若第一導體366為源極，則連接至其的所有擴散區可充當源極區。第二導體376及其連接之擴散區可充當相對於第一導體366之汲極。同樣地，第二導體376及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖13展示具有指示為382及392之複數個植入/擴散區的組態380之平面圖。在此實例組態中，擴散區382、392中之每一者具有十字形狀。在一些實施例中，此等十字形狀可經定向，使得沿著X及Y方向定向垂直延伸部。對於沿著X方向的一對十字形擴散區群組，使一群組沿著X方向偏移，使得一群組之十字形狀定位於另一群組之兩個十字形狀之間的半途(沿著X方向)。按類似方式使一對十字形擴散區群組沿著Y方向偏移。在所展示之實例中，展示導體386及396沿著X方向延伸。如所展示，十字形擴散區可經配置使得屬於兩個群組之兩個相鄰區相互面對，如由398指示。在此特定實例中，將(一個十字形狀之)下部右側凹入轉角及其鄰近側描繪為面對(另一十字形狀之)上部左側凹入轉角及其側。
展示實例組態380包括形成於擴散區382、392之間的閘極材料390。另外，展示實例組態380包括在擴散區382、392中之每一者上的電接點結構384、394。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構 384、394由導體386、396電連接成群組。
在此特定實例中，導體386、396經組態以沿著X方向延伸。在一些實施例中，實例器件380可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體386為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體396及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件380可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體386為源極，則連接至其的所有擴散區可充當源極區。第二導體396及其連接之擴散區可充當相對於第一導體386之汲極。同樣地，第二導體396及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖14及圖15展示在一些實施中，對應於源極及汲極的擴散區之第一群組及第二群組不需要具有相同的形狀。
圖14展示具有複數個植入/擴散區402及複數個植入/擴散 區412(具有與區402之形狀不同的形狀)的組態400之平面圖。在此實例組態中，擴散區402中之每一者具有可由自十字形與具有共同中心之斜方形(其相對轉角沿著十字形之延伸部延伸)之組合產生的輪廓界定之形狀。另外，擴散區412中之每一者具有矩形形狀(例如，正方形)，其具有沿著十字形之延伸部之垂直方向延伸的側。在此實例組態中，正方形區412大約偏移於十字形402之中心之間的半途，使得一給定正方形大致在四個相鄰十字形402之中心處。在所展示之實例中，展示導體406在沿著與十字形402之延伸部相關聯的兩個垂直方向中之一者之方向上延伸穿過十字形402；且展示導體416在大體平行於導體406之方向的方向上延伸穿過正方形區412。如所展示，十字形擴散區及正方形擴散區可經配置使得屬於兩個群組之兩個相鄰區相互面對，如由418指示。在此特定實例中，十字形狀402之上部延伸部之內部分經描繪為面對正方形形狀412之兩個下部鄰近側，以便大體上界定「V」形面對區域。
展示實例組態400包括形成於擴散區402、412之間的閘極材料410。另外，展示實例組態400包括在各別擴散區402、412中之每一者上的電接點結構404、414。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構404、414由導體406、416電連接成群組。
在一些實施例中，實例器件400可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極) 且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體406為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體416及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件400可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體406為源極，則連接至其的所有擴散區可充當源極區。第二導體416及其連接之擴散區可充當相對於第一導體406之汲極。同樣地，第二導體416及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖15展示類似於圖14之實例組態400的組態420之平面圖。植入/擴散區422具有不包括斜方形中心但包括在延伸部之末端處的傾斜轉角之十字形狀。植入/擴散區432具有可由自兩個共有中心之正方形(其中將一者旋轉約45度)產生的輪廓界定之星形形狀。擴散區422及432之配置類似於圖14之實例。如所示，十字形及星形擴散區可經配置使得屬於兩個群組之兩個相鄰區相互面對，如由438指示。在 此特定實例中，十字形狀422之左延伸部的內部分經描繪為面對星形狀432之右轉角及鄰近側。
展示實例組態420包括形成於擴散區422、432之間的閘極材料430。另外，展示實例組態420包括在各別擴散區422、432中之每一者上的電接點結構424、434。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構424、434由導體426、436電連接成群組。
在一些實施例中，實例器件420可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體426為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體436及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件420可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體426為源極，則連接至其的所有擴散區可充當源極區。第二導體436及其連接之擴散區可充當相對於第一導體426之 汲極。同樣地，第二導體436及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖16展示植入/擴散區442、452具有修改之十字形狀的組態440之平面圖。展示十字形狀之四個延伸部中的每一者自垂直中心線朝向順時針方向側偏移。另外，展示在每一延伸部之末端處的順時針方向側轉角包括一斜面。如所展示，擴散區442係沿著導體446之相對於十字形狀之兩個平行延伸部形成約45度之角度的延伸部的大體方向配置。擴散區452經類似地配置及定向；且自擴散區442偏移以便提供區442、452之兩個群組的交錯中心。如所展示，修改之十字形擴散區可經配置使得屬於兩個群組的兩個相鄰區相互面對，如由458指示。在此特定實例中，將與一個十字形之一延伸部相關聯的邊緣描繪為面對由相鄰十字形之兩個鄰近延伸部界定的凹入部分。
展示實例組態440包括形成於擴散區442、452之間的閘極材料450。另外，展示實例組態440包括在各別擴散區442、452中之每一者上的電接點結構444、454。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構444、454由導體446、456電連接成群組。
在一些實施例中，實例器件440可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此 等源極/汲極區可並聯連接。舉例而言，若第一導體446為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體456及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件440可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體446為源極，則連接至其的所有擴散區可充當源極區。第二導體456及其連接之擴散區可充當相對於第一導體446之汲極。同樣地，第二導體456及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖17展示植入/擴散區462、472包括可由矩形及大體上共有中心之斜方形之輪廓界定之形狀的組態460之平面圖。斜方形經定向使得其兩個相對轉角沿著矩形之長度方向。如所展示，擴散區462、472經配置使得矩形之長度方向沿著X方向。展示導體466及476沿著Y方向延伸，以便連接其各別擴散區之中心。擴散區462及擴散區472相互偏移，以便沿著X及Y方向相互交錯。如所展示，擴散區可經配置使得屬於兩個群組之兩個相鄰區相互面對，如由 478指示。在此特定實例中，展示一區的矩形之上部左邊緣及斜方形之上部左邊緣面對另一區的矩形之下部右邊緣及斜方形之下部右邊緣。
展示實例組態460包括形成於擴散區462、472之間的閘極材料470。另外，展示實例組態460包括在各別擴散區462、472中之每一者上的電接點結構464、474。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構464、474由導體466、476電連接成群組。
在一些實施例中，實例器件460可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體466為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體476及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件460可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體466為源極，則連接至其的所有擴散區可充當源極區。第 二導體476及其連接之擴散區可充當相對於第一導體466之汲極。同樣地，第二導體476及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖18A展示植入/擴散區482、492包括可為圖17之擴散區462、472之變化之形狀的組態480之平面圖。展示矩形形狀之末端之轉角為傾斜的以便產生尖端。如所展示，擴散區482、492經配置使得其長度方向沿著X方向。展示導體486及496沿著Y方向延伸，以便連接其各別擴散區之中心。擴散區482及擴散區492相互偏移，以便沿著X及Y方向相互交錯。如所展示，擴散區可經配置使得屬於兩個群組之兩個相鄰區相互面對，如由498指示。在此特定實例中，展示一區的矩形之上部左邊緣及斜方形之上部左邊緣面對另一區的矩形之下部右邊緣及斜方形之下部右邊緣。
展示實例組態480包括形成於擴散區482、492之間的閘極材料490。另外，展示實例組態480包括在各別擴散區482、492中之每一者上的電接點結構484、494。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構484、494由導體486、496電連接成群組。
在一些實施例中，實例器件480可經組態為單一FET器件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體486為 源極，則連接至其的所有擴散區可充當源極區。接著，第二導體496及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件480可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體486為源極，則連接至其的所有擴散區可充當源極區。第二導體496及其連接之擴散區可充當相對於第一導體486之汲極。同樣地，第二導體496及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
圖18B展示可組態FET器件480(諸如，圖18A之實例)之邊緣及轉角的方式之一實例。在該實例中，將不沿著邊緣之植入/擴散區(例如，492)描繪為具有與圖18A之形狀類似的形狀。在一些實施例中，沿著FET器件之邊緣的植入/擴散區可經塑形以保留與對應的相鄰內植入/擴散區之類似面對組態(例如，圖18A中之498)，以及適應邊緣。舉例而言，邊緣區中之每一者(指示為482')具有類似於內區482之右側形狀的右側形狀及經削方以適應FET器件之左邊緣的左側形狀。在另一實例中，沿著上部邊緣的邊緣區中之每 一者(指示為482")具有類似於內區482之下側形狀的下側形狀及經削方以適應FET器件之左邊緣的上側形狀。
在一些實施例中，在FET器件之轉角處的植入/擴散區可經塑形以保留與一或多個相鄰內植入/擴散區之類似面對組態(例如，圖18A中之498)，以及適應轉角。舉例而言，一轉角區(指示為482''')具有經選擇以與一或多個對應的內植入/擴散區產生與其他者(例如，圖18A中之498)類似的面對組態；且展示轉角區482'''之其餘部分適應各別邊緣、各別轉角及相鄰區(例如，482'及482")。
如同圖18A之實例組態，展示一電接點結構484、494安置於圖18B中的植入/擴散區(482、482'、482"、482'''、492)中之每一者處。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構484、494由導體486、496電連接成群組。在一些實施例中，導體486、496可經定尺寸以適應接點結構484、494之形狀及/或植入/擴散區之形狀。舉例而言，在非轉角邊緣區以及內區處之接點結構可經塑形以適應接點結構484、494。在另一實例中，在轉角區482'''處之接點結構可經塑形以適應接點結構484以及轉角區482'''。
在圖18B中展示之實例中，導體486之第一群組可連接至充當用於源極及汲極中之一者之端子的第一共同端子。在一些實施例中，此共同端子(未圖示)可形成於閘極材料之上(例如，沿著FET器件之邊緣中之一者)。類似地，導體496之第二群組可連接至充當用於源極及汲極中之另一者之端子的第二共同端子。在一些實施例中，此共同端子 (未圖示)可形成於閘極材料之上(例如，沿著FET器件之邊緣中之一者)。
在一些實施例中，FET器件之主體可為浮動的，或可具備偏壓。在圖18B中展示之實例中，後者可由連接至複數個接點結構489的連接埠488來提供。此等接點結構(489)可連接至與FET之主體部分電接觸(例如，經由主體接點)之傳導層(未圖示)。
圖19展示植入/擴散區502、512包括可為圖18之擴散區482、492之變化之形狀的組態500之平面圖。展示沿著X方向延伸之縱長部分開始於在中心處之給定寬度，向下變細至較小寬度部分，且結束於相對之尖端。展示導體506及516沿著Y方向延伸，以便連接其各別擴散區之中心。擴散區502及擴散區512相互偏移，以便沿著X及Y方向相互交錯。如所展示，擴散區可經配置使得屬於兩個群組之兩個相鄰區相互面對，如由518指示。在此特定實例中，展示一區的錐形部分之上部右邊緣及斜方形之上部右邊緣面對另一區的錐形部分之下部左邊緣及斜方形之下部左邊緣。
展示實例組態500包括形成於擴散區502、512之間的閘極材料510。另外，展示實例組態500包括在各別擴散區502、512中之每一者上的電接點結構504、514。在其他實施例中，每一擴散區可包括其他數目個此等電接點結構。此等接點結構可包括(例如)墊及/或介層孔。展示接點結構504、514由導體506、516電連接成群組。
在一些實施例中，實例器件500可經組態為單一FET器 件，其中每隔一個導體表示單一FET器件之源極(或汲極)且其他導體表示汲極(或源極)。在此實施例中，複數個此等源極/汲極區可並聯連接。舉例而言，若第一導體506為源極，則連接至其的所有擴散區可充當源極區。接著，第二導體516及其連接之擴散區可充當汲極。因此，任何其他奇數編號之導體及其各別擴散區可充當並聯連接至第一導體之源極。同樣地，任何其他偶數編號之導體及其各別擴散區可充當並聯連接至第二導體之汲極。在一些實施例中，並聯連接且提供單一FET功能性的源極與汲極之此組合件可用作具有複數個級的RF開關之一個級。此複數個級可包括複數個類似組態之FET或不同組態之FET的組合。
在一些實施例中，實例器件500可經組態以便提供串聯配置的電晶體之複數個級聯級。舉例而言，若第一導體506為源極，則連接至其的所有擴散區可充當源極區。第二導體516及其連接之擴散區可充當相對於第一導體506之汲極。同樣地，第二導體516及第三導體可相對於彼此分別充當源極及汲極。此重複源極/汲極組態可繼續，以便產生可用作一系列RF開關的電晶體之所要數目個級聯級。
在一些實施中，按類似於參看圖18B描述之實例的方式，參看圖8至圖19描述的實例組態中之一些或全部可經組態以適應其各別FET器件之邊緣及/或轉角。
圖20展示複數個FET器件可連接於一組合件中以便提供合乎需要之分壓功能性的方式之一實例。為了描述圖20之實例之目的，假定單一FET器件可經組態使得每隔一導體 連接至一或多個源極(或汲極)區，且其他導體連接至一或多個汲極(或源極)區(諸如，參看圖8至圖19所描述之情況)，使得複數個此等源極/汲極區並聯電連接。
圖20展示三個FET器件602、604、606串聯連接之一實例組態600。假設傳導層610為用於三FET組態600之源極端子。則傳導層616可為汲極端子。源極層610可連接至第一FET 602之源極導體(例如，每隔一個導體條)，但與第一FET之汲極導體電隔離。傳導層612可經組態以連接至第一FET 602之汲極導體及第二FET 604之源極導體，但與第一FET之源極導體及第二FET之汲極導體電隔離。類似地，傳導層614可經組態以連接至第二FET 604之汲極導體及第三FET 606之源極導體，但與第二FET之源極導體及第三FET之汲極導體電隔離。汲極層616可連接至第三FET 606之汲極導體，但與第三FET之源極導體電隔離。
圖21展示給定FET器件可經組態以便提供集體源極及集體汲極之方式之另一實例。為了描述圖21之實例之目的，假定該FET器件可經組態使得每隔一個導體連接至一或多個源極(或汲極)區，且其他導體連接至一或多個汲極(或源極)區(諸如，參看圖8至圖19所描述之情況)，使得複數個此等源極/汲極區並聯電連接。
圖21展示單一FET器件630可經劃分成一集體源極及一集體汲極之一實例組態620。展示傳導層660連接至源極端子662，且展示傳導層670連接至汲極端子672。假設源極層660自左側連接至第一導體(640)及第三導體(644)及其各 別擴散區(650、654)(例如，經由介層孔638)，但與第二導體(642)及第四導體(646)及其各別擴散區(652、656)電隔離。接著，汲極層670可連接至第二導體(642)及第四導體(646)及其各別擴散區(652、656)(例如，經由介層孔648)，但與第一導體(640)及第三導體(644)及其各別擴散區(650、654)電隔離。
如此項技術中所理解，對FET之Rds-on有影響的顯著因素可包括頻道性質、用於兩個S/D區的端子之接觸電阻及與兩個S/D區相關聯之性質。假定接觸電阻保持大體相同，已針對不同形狀來評估S/D區的不同形狀之效應。
執行矩形源極/汲極組態與菱形源極/汲極組態的效能之比較。關於簡單指狀物組態(矩形)NMOS器件藉由HSpice來數值評估Rds-on之頻道組件。實例器件具有約10 μm/0.32 μm之縱橫比W/L。此特定實例NMOS縱橫比粗略地對應於典型的RF開關TX支路堆疊之單一指狀物。自HSpice評估獲得Rds-on的約2.46 Ω之數值計算值，且接著將此值用以使用2-D EM模擬來校準針對器件幾何形狀之有效頻道摻雜。此可藉由對於指狀物幾何形狀反覆地執行PISCES演算法且變化頻道摻雜直至單元之Rds-on大致匹配2.46 Ω值來實現。一旦經校準，可接著將對應的摻雜位準用於針對菱形幾何形狀NMOS器件之模型中。
前述矩形及菱形幾何形狀(700及710)之實例尺寸展示於圖22及圖23中。在圖22中，將矩形擴散區描繪為702及704；且其尺寸及分隔展示於標尺上。在圖23中，展示相 互面對的菱形之部分(712、714)；且其尺寸及分隔展示於標尺上。在圖22及圖23中之每一者中，與沿著曲線之右側的等值線標尺(contour scale)相關聯之值為電位值(單位：伏特)。
圖22及圖23亦展示矩形及菱形組態之電位等值曲線。此等電位等值曲線係藉由用諸如EasyMesh之適當組態之開放原始碼程式產生PISCES幾何檔案(*.mesh)來獲得。此程式可將2維區分割成三角形之陣列，諸如，在圖22及圖23中所展示之三角形。
基於前述實例分析，矩形組態產生約(33.8 kΩ)(0.84 μm)(0.44 μm)=12.5 kΩ．μm2的Rds-on與面積之計算乘積。對於菱形組態，計算Rds-on與面積之此乘積為約(17.5 kΩ)(0.594 μm)(0.887 μm)=9.2 kΩ．μm2，其比矩形情況的該乘積小約26%。
在一些實施中，本文中參看圖9至圖21描述的實例中之一些或全部可具有比矩形及菱形情況兩者之(Rds-on)(面積)乘積低的(Rds-on)(面積)乘積。亦可提供與矩形及菱形組態不同之其他組態，以便產生此等合乎需要的減小之(Rds-on)(面積)乘積值。
圖24展示可經實施以製造與本文中描述之實例相關聯的FET結構之程序800。圖25展示在對應於圖24之程序800之各種步驟的不同階段時之結構。
在區塊812，可形成或提供具有絕緣物層之隔離井的SOI結構，以便產生結構820，其中將井指示為828且將絕緣物 層指示為824。亦展示在絕緣物層824下方之基板822以及將井828隔離之絕緣物826。
在區塊814中，擴散區可形成於該井中，使得該等區具有包括面對部分之佔據面積，該等面對部分包括具有在不同方向上延伸之複數個段的至少一部分抑或界定非矩形四邊形之相對側。在一些實施例中，此等面對部分可界定矩形之相對側。此步驟可產生具有形成於井828上之第一擴散區832及第二擴散區834的結構830。此等擴散區可經組態以個別地或與其他擴散區相結合地充當源極及汲極。
在區塊816中，一或多個電接點端子可形成於該等擴散區中之每一者上。此步驟可產生具有安置於第一擴散區832上之電接點端子842及安置於第二擴散區834上之電接點端子844的結構840。此等電接點端子可個別地或與其他接點端子相結合地連接至源極及汲極。
區塊818展示在一些實施中，一閘極可形成於第一擴散區與第二擴散區之間。此步驟可產生具有安置於井828上且在第一擴散區832與第二擴散區834之間的閘極852之結構850。
在一些實施中，可利用若干製程技術來製造與擴散區、閘極開口、接觸墊及/或導體相關聯之各種實例形狀。此等製程技術可包括(例如)具有選定形狀之一或多個遮罩，該一或多個遮罩促進諸如基於光微影之步驟(涉及蝕刻、遮蔽、沈積及類似者)的製程步驟。
除非上下文另有明確要求，否則貫穿描述及申請專利範 圍，詞「包含」及類似者應按包括性意義解釋，而非排他性或詳盡性意義；亦即，按「包括(但不限於)」之意義解釋。如本文中大體使用之詞「耦接」指可直接連接或經由一或多個中間元件連接之兩個或兩個以上元件。另外，當用於本申請案中時，詞「本文中」、「上文」、「下文」及類似意思之詞應指代本申請案整體而非指代本申請案之任何特定部分。當上下文准許時，前述實施方式中之使用單數或複數數目之詞亦可分別包括複數或單數數目。關於兩種或兩種以上項目之清單的詞「或」，該詞涵蓋其所有以下解釋：清單中之任一項目、清單中之所有項目及清單中之項目之任何組合。
本發明之實施例之以上詳細描述並不意欲為詳盡的或將本發明限於上文揭示之精確形式。如熟習相關技術者將認識到，雖然在上文出於說明性目的而描述本發明之特定實施例及實例，但在本發明之範疇內可能有各種等效修改。舉例而言，雖然按給定次序呈現程序或區塊，但替代性實施例可按不同次序執行具有多個步驟的常式或使用具有多個區塊的系統，且可刪除、移動、添加、再分、組合及/或修改一些程序或區塊。此等程序或區塊中之每一者可按各種各樣之不同方式來實施。又，雖然有時將程序或區塊展示為連續執行，但可替代地並行執行此等程序或區塊，或可在不同時間執行此等程序或區塊。
本文中提供的本發明之教示可應用於其他系統，未必為上文描述之系統。上文描述之各種實施例之元件及動作可 經組合以提供另外實施例。
雖然已描述了本發明之一些實施例，但此等實施例僅作為實例來呈現，且並不意欲限制本發明之範疇。實際上，本文中描述之新穎方法及系統可以各種各樣之其他形式體現；此外，在不脫離本發明之精神的情況下，可對本文中所描述之方法及系統的形式進行各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本發明之範疇及精神的此等形式或修改。
81‧‧‧封裝基板
82‧‧‧連接墊
83‧‧‧線結合
84‧‧‧連接墊
86‧‧‧匹配網路
87‧‧‧表面黏著器件(SMD)
88‧‧‧包覆成型件
90‧‧‧使用者介面
91‧‧‧記憶體
92‧‧‧功率管理組件
93‧‧‧基頻子系統
94‧‧‧雙工器
96‧‧‧功率放大器(PA)模組
100‧‧‧無線器件
102‧‧‧電池
104‧‧‧收發器
106‧‧‧開關組件/開關/開關電路
108‧‧‧天線
110‧‧‧切換模組
112‧‧‧晶粒
114‧‧‧連接性組件
116‧‧‧封裝組件
120‧‧‧晶粒
122‧‧‧收發器
124‧‧‧功率放大器
126‧‧‧開關陣列
130‧‧‧RF電晶體切換陣列
132‧‧‧RF埠
134‧‧‧陣列
136‧‧‧閘控制
138‧‧‧天線埠
140‧‧‧陣列
142‧‧‧閘控制
144‧‧‧共同接地
146‧‧‧電晶體
150‧‧‧實例
152‧‧‧寬頻頻道
154‧‧‧開關
156‧‧‧啟用開關
158‧‧‧天線埠
200‧‧‧實例組態/實例器件
202‧‧‧植入/擴散區
204‧‧‧植入/擴散區、電接點結構
206‧‧‧第一導體
210‧‧‧閘極材料
212‧‧‧擴散區
214‧‧‧電接點結構
216‧‧‧第二導體
218‧‧‧區域
222‧‧‧側
232‧‧‧側
300‧‧‧實例組態/實例器件
302‧‧‧植入/擴散區
304‧‧‧電接點結構
306‧‧‧第一導體
310‧‧‧閘極材料
312‧‧‧植入/擴散區
314‧‧‧電接點結構
316‧‧‧第二導體
318‧‧‧相互面對的兩個相鄰區之側
320‧‧‧實例組態/實例器件
322‧‧‧植入/擴散區
324‧‧‧電接點結構
326‧‧‧第一導體
330‧‧‧閘極材料
332‧‧‧植入/擴散區
334‧‧‧電接點結構
336‧‧‧第二導體
338a‧‧‧面對配置
338b‧‧‧面對配置
340‧‧‧實例組態/實例器件
342‧‧‧植入/擴散區
344‧‧‧電接點結構
346‧‧‧第一導體
350‧‧‧閘極材料
352‧‧‧植入/擴散區
354‧‧‧電接點結構
356‧‧‧第二導體
358‧‧‧面對區域
360‧‧‧實例組態/實例器件
362‧‧‧植入/擴散區、雙菱形擴散區
364‧‧‧電接點結構
366‧‧‧第一導體
370‧‧‧閘極材料
372‧‧‧植入/擴散區、雙菱形擴散區
374‧‧‧電接點結構
376‧‧‧第二導體
378a‧‧‧面對區域
378b‧‧‧面對區域
380‧‧‧實例組態/實例器件
382‧‧‧植入/擴散區
384‧‧‧電接點結構
386‧‧‧第一導體
390‧‧‧閘極材料
392‧‧‧植入/擴散區
394‧‧‧電接點結構
396‧‧‧第二導體
398‧‧‧十字形擴散區之配置
400‧‧‧實例組態/實例器件
402‧‧‧植入/擴散區、十字形、十字形狀
404‧‧‧電接點結構
406‧‧‧第一導體
410‧‧‧閘極材料
412‧‧‧植入/擴散區、正方形區、正方形形狀
414‧‧‧電接點結構
416‧‧‧第二導體
418‧‧‧相互面對的兩個相鄰區
420‧‧‧實例組態/實例器件
422‧‧‧植入/擴散區、十字形狀
424‧‧‧電接點結構
426‧‧‧第一導體
430‧‧‧閘極材料
432‧‧‧植入/擴散區、星形狀
434‧‧‧電接點結構
436‧‧‧第二導體
438‧‧‧相互面對的兩個相鄰區
440‧‧‧實例組態/實例器件
442‧‧‧植入/擴散區
444‧‧‧電接點結構
446‧‧‧第一導體
450‧‧‧閘極材料
452‧‧‧植入/擴散區
454‧‧‧電接點結構
456‧‧‧第二導體
458‧‧‧相互面對的兩個相鄰區
460‧‧‧實例組態/實例器件
462‧‧‧植入/擴散區
464‧‧‧電接點結構
466‧‧‧第一導體
470‧‧‧閘極材料
472‧‧‧植入/擴散區
474‧‧‧電接點結構
476‧‧‧第二導體
478‧‧‧相互面對的兩個相鄰區
480‧‧‧實例組態/實例器件/FET器件
482‧‧‧植入/擴散區
482'‧‧‧邊緣區、植入/擴散區
482"‧‧‧邊緣區、植入/擴散區
482'''‧‧‧轉角區、植入/擴散區
484‧‧‧電接點結構/接點結構
486‧‧‧導體/第一導體
488‧‧‧連接埠
489‧‧‧接點結構
490‧‧‧閘極材料
492‧‧‧植入/擴散區
494‧‧‧電接點結構/接點結構
496‧‧‧導體/第二導體
498‧‧‧相互面對的兩個相鄰區/面對組態
500‧‧‧實例組態/實例器件
502‧‧‧植入/擴散區
504‧‧‧電接點結構
506‧‧‧第一導體
510‧‧‧閘極材料
512‧‧‧植入/擴散區
514‧‧‧電接點結構
516‧‧‧第二導體
518‧‧‧相互面對的兩個相鄰區
600‧‧‧實例組態/三FET組態
602‧‧‧FET器件/第一FET
604‧‧‧FET器件/第二FET
606‧‧‧FET器件/第三FET
610‧‧‧源極層
612‧‧‧傳導層
614‧‧‧傳導層
616‧‧‧汲極層
620‧‧‧實例組態
630‧‧‧單一FET器件
638‧‧‧介層孔
640‧‧‧第一導體
642‧‧‧第二導體
644‧‧‧第三導體
646‧‧‧第四導體
648‧‧‧介層孔
650‧‧‧擴散區
652‧‧‧擴散區
654‧‧‧擴散區
656‧‧‧擴散區
660‧‧‧傳導層/源極層
662‧‧‧源極端子
670‧‧‧傳導層/汲極層
672‧‧‧汲極端子
700‧‧‧矩形幾何形狀
702‧‧‧矩形擴散區
704‧‧‧矩形擴散區
710‧‧‧菱形幾何形狀
712‧‧‧相互面對的菱形之部分
714‧‧‧相互面對的菱形之部分
800‧‧‧程序
820‧‧‧結構
822‧‧‧基板
824‧‧‧絕緣物層
826‧‧‧絕緣物
828‧‧‧井
830‧‧‧結構
832‧‧‧第一擴散區
834‧‧‧第二擴散區
840‧‧‧結構
842‧‧‧電接點端子
844‧‧‧電接點端子
850‧‧‧結構
852‧‧‧閘極
圖1A示意性描繪具有一切換組件之無線器件，該切換組件可經組態以包括本發明之一或多個特徵。
圖1B示意性描繪圖1A之無線器件之一較特定實例。
圖2A示意性描繪可經組態以包括本發明之一或多個特徵之一切換模組。
圖2B展示圖2A之切換模組之一較特定實例之平面圖。
圖2C展示圖2B之切換模組之側視圖。
圖3示意性描繪具有一開關陣列之晶粒，該開關陣列可經組態以包括本發明之一或多個特徵。
圖4展示具有沿著一給定開關支路之複數個場效電晶體(FET)的開關陣列之一實例。
圖5展示在一些實施中，具有本發明之一或多個特徵的RF開關可呈N極M投組態。
圖6A及圖6B展示具有指狀物組態的一實例絕緣物上矽(SOI)金屬氧化物半導體FET(MOSFET)器件之平面圖及剖 視圖。
圖7A及圖7B展示具有多指狀物組態的SOI MOSFET器件之一實例陣列之平面圖及剖視圖。
圖8A及圖8B展示按蜂巢紋組態配置的菱形FET器件之一實例陣列。
圖9展示六邊形FET器件之一實例陣列。
圖10展示八邊形FET器件之一實例陣列。
圖11展示雙菱形FET器件之一實例陣列。
圖12展示圖11之陣列之變化之一實例。
圖13展示十字形FET器件之一實例陣列。
圖14展示十字形FET器件及菱形FET器件之一實例陣列。
圖15展示十字形FET器件及星形FET器件之一實例陣列。
圖16展示修改之星形FET器件之一實例陣列。
圖17展示具有矩形與菱形形狀之組合的FET器件之一實例陣列。
圖18A展示具有為圖17之實例形狀之變化之形狀的FET器件之一實例陣列。
圖18B展示可組態圖18A之實例陣列之邊緣及/或轉角的方式之一實例。
圖19展示具有為圖18之實例形狀之變化之形狀的FET器件之一實例陣列。
圖20展示用於互連FET器件陣列之源極區與汲極區的金 屬互連組態之一實例。
圖21展示圖20之組態之變化之一實例。
圖22展示在矩形FET器件之源極與汲極之間的一電位等值線圖案。
圖23展示在菱形FET器件之源極與汲極之間的一電位等值線圖案。
圖24展示可經實施以製造具有如本文中描述之一或多個特徵的一或多個FET器件之程序。
圖25展示與圖24之程序相關聯的製造之各種階段。
480‧‧‧實例組態/實例器件/FET器件
482'‧‧‧邊緣區、植入/擴散區
482"‧‧‧邊緣區、植入/擴散區
482'''‧‧‧轉角區、植入/擴散區
484‧‧‧電接點結構/接點結構
486‧‧‧導體/第一導體
488‧‧‧連接埠
489‧‧‧接點結構
490‧‧‧閘極材料
492‧‧‧植入/擴散區
494‧‧‧電接點結構/接點結構
496‧‧‧導體/第二導體

Claims (19)

  1. 一種電晶體，其包含：一半導體基板；複數個第一擴散區，其形成於該半導體基板上；複數個第二擴散區，其形成於該半導體基板上；及一閘極層，其安置於該等第一擴散區及該等第二擴散區之上，該閘極層界定在該等第一擴散區中之每一者之上的一第一開口及在該等第二擴散區中之每一者之上的一第二開口，該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀，該等第一開口與該等第二開口之一相鄰對經配置俾使在一個別相鄰對中該第一開口係大致垂直於該個別相鄰對中之該第二開口，該等第一開口及該等第二開口之一相鄰對包括用於該第一開口之一第一面對部分及用於該第二開口之一第二面對部分，該第一面對部分及該第二面對部分界定其間之一「V」形面對區域。
  2. 如請求項1之電晶體，其進一步包含形成於該等第一擴散區及該等第二擴散區中之每一者上的一接點特徵。
  3. 如請求項2之電晶體，其進一步包含電連接該等第一擴散區上之該等接點特徵的一第一導體，及電連接該等第二擴散區上之該等接點特徵的一第二導體。
  4. 如請求項3之電晶體，其中該第一導體進一步連接至一源極端子，且該第二導體進一步連接至一汲極端子。
  5. 如請求項4之電晶體，其中該等第一開口中之至少一些 具有沿著一第一方向之一伸長軸線。
  6. 如請求項5之電晶體，其中該複數個第二開口中之至少一些具有沿著一第二方向之一伸長軸線，該第二方向大致垂直於該第一方向。
  7. 如請求項1之電晶體，其中該第一導體及該第二導體中之每一者沿著一第一方向以一Z字形(zigzag)延伸。
  8. 如請求項1之電晶體，其中該電晶體為一金屬氧化物半導體場效電晶體(MOSFET)。
  9. 如請求項1之電晶體，其進一步包含安置於該半導體基板下方之一絕緣物層，該半導體基板包括一矽基板以產生一絕緣物上矽(SOI)結構。
  10. 如請求項1之電晶體，其中該形狀經定尺寸以當與具有一類似大小之矩形開口的一電晶體相比時產生一減小的每面積Rds-on值。
  11. 如請求項1之電晶體，其中該等第一開口及該等第二開口之每一者具有由兩個菱形重疊其轉角而界定之一形狀。
  12. 如請求項7之電晶體，其中該等第一開口經配置於該第一導體之該Z字形之轉角，且該等第二開口經配置於該第二導體之該Z字形之轉角。
  13. 一種半導體晶粒，其包含：一半導體基板；及複數個電晶體，其實施於該基板上，每一電晶體包括複數個第一擴散區及複數個第二擴散區，每一電晶體進 一步包括安置於該等第一擴散區及該等第二擴散區之上之一閘極層，該閘極層界定在該等第一擴散區中之每一者之上的一第一開口及在該等第二擴散區中之每一者之上的一第二開口，該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀，該等第一開口與該等第二開口之一相鄰對經配置俾使在一個別相鄰對中該第一開口係大致垂直於該個別相鄰對中之該第二開口，該等第一開口及該等第二開口之一相鄰對包括用於該第一開口之一第一面對部分及用於該第二開口之一第二面對部分，該第一面對部分及該第二面對部分界定其間之一「V」形面對區域。
  14. 如請求項13之半導體晶粒，其中該等第一開口及該等第二開口之每一者具有由兩個菱形重疊其轉角而界定之一形狀。
  15. 如請求項13之半導體晶粒，其進一步包含形成於該等第一擴散區及該等第二擴散區之每一者上之一接點特徵、電連接至該等第一擴散區上之該等接點特徵之一第一導體、及電連接至該等第二擴散區上之該等接點特徵之一第二導體，該第一導體及該第二導體之每一者沿著一第一方向以一Z字形(zigzag)延伸。
  16. 一種射頻器件，其包含：一收發器，其經組態以處理射頻信號；一功率放大器，其經組態以放大由該收發器產生之一射頻信號； 一天線，其與該收發器通信且經組態以促進該經放大之射頻信號的傳輸；及一切換模組，其耦接至該功率放大器及該天線，該切換模組經組態以將該經放大之射頻信號自該功率放大器路由至該天線，該切換模組具有一開關電路，該開關電路包括串聯連接之複數個電晶體，每一電晶體包括複數個第一擴散區及複數個第二擴散區，每一電晶體進一步包括安置於該等第一擴散區及該等第二擴散區之上之一閘極層，該閘極層界定在該等第一擴散區中之每一者之上之一第一開口及在該等第二擴散區中之每一者之上之一第二開口，該等第一開口及該等第二開口中之至少一些具有不同於一矩形之一形狀，該等第一開口與該等第二開口之一相鄰對經配置俾使在一個別相鄰對中該第一開口係大致垂直於該個別相鄰對中之該第二開口，該等第一開口及該等第二開口之一相鄰對包括用於該第一開口之一第一面對部分及用於該第二開口之一第二面對部分，該第一面對部分及該第二面對部分界定其間之一「V」形面對區域。
  17. 如請求項16之射頻器件，其中該射頻器件為一攜帶型無線器件。
  18. 如請求項16之射頻器件，其中該等第一開口及該等第二開口之每一者具有由兩個菱形重疊其轉角而界定之一形狀。
  19. 如請求項16之射頻器件，其進一步包含形成於該等第一 擴散區及該等第二擴散區之每一者上之一接點特徵、電連接至該等第一擴散區上之該等接點特徵之一第一導體、及電連接至該等第二擴散區上之該等接點特徵之一第二導體，該第一導體及該第二導體之每一者沿著一第一方向以一Z字形(zigzag)延伸。
TW101141917A 2011-11-09 2012-11-09 用於射頻應用之場效電晶體結構之器件及方法 TWI599043B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161557709P 2011-11-09 2011-11-09

Publications (2)

Publication Number Publication Date
TW201330270A TW201330270A (zh) 2013-07-16
TWI599043B true TWI599043B (zh) 2017-09-11

Family

ID=48224012

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101141917A TWI599043B (zh) 2011-11-09 2012-11-09 用於射頻應用之場效電晶體結構之器件及方法
TW101141918A TWI582946B (zh) 2011-11-09 2012-11-09 具有線性區電阻減少之絕緣物上矽場效電晶體之射頻開關

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101141918A TWI582946B (zh) 2011-11-09 2012-11-09 具有線性區電阻減少之絕緣物上矽場效電晶體之射頻開關

Country Status (5)

Country Link
US (4) US9159743B2 (zh)
KR (3) KR101859253B1 (zh)
CN (1) CN103999227B (zh)
TW (2) TWI599043B (zh)
WO (1) WO2013070971A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859253B1 (ko) 2011-11-09 2018-05-18 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
US9721936B2 (en) 2013-08-07 2017-08-01 Skyworks Solutions, Inc. Field-effect transistor stack voltage compensation
US9621327B2 (en) * 2013-09-17 2017-04-11 Skyworks Solutions, Inc. Systems and methods related to carrier aggregation front-end module applications
US9837324B2 (en) 2013-11-12 2017-12-05 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having improved on-resistance performance
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
US20150171860A1 (en) * 2013-11-13 2015-06-18 Skyworks Solutions, Inc. Circuits and methods for improved quality factor in a stack of transistors
US9653477B2 (en) 2014-01-03 2017-05-16 International Business Machines Corporation Single-chip field effect transistor (FET) switch with silicon germanium (SiGe) power amplifier and methods of forming
WO2015130670A1 (en) * 2014-02-25 2015-09-03 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
US9337284B2 (en) * 2014-04-07 2016-05-10 Alpha And Omega Semiconductor Incorporated Closed cell lateral MOSFET using silicide source and body regions
US9484305B2 (en) * 2014-07-21 2016-11-01 Skyworks Solutions, Inc. Offset contacts for reduced off capacitance in transistor switches
US20160191085A1 (en) * 2014-08-13 2016-06-30 Skyworks Solutions, Inc. Transmit front end module for dual antenna applications
US9768772B1 (en) * 2014-08-14 2017-09-19 Amazon Technologies, Inc. Polarity adaptive power source apparatus
JP2016149743A (ja) 2015-02-15 2016-08-18 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 整合ネットワークの排除によりサイズが低減された電力増幅器
US9654155B2 (en) * 2015-02-15 2017-05-16 Skyworks Solutions, Inc. Cascode amplifier segmentation for enhanced thermal ruggedness
KR102579277B1 (ko) 2015-02-15 2023-09-14 스카이워크스 솔루션즈, 인코포레이티드 강화된 열적 견고성을 위해 스태거형 캐스코드 레이아웃을 갖는 전력 증폭기
US9893684B2 (en) 2015-02-15 2018-02-13 Skyworks Solutions, Inc. Radio-frequency power amplifiers driven by boost converter
CN105896959B (zh) * 2015-02-15 2019-03-08 天工方案公司 交错的双输出电荷泵
US10050522B2 (en) 2015-02-15 2018-08-14 Skyworks Solutions, Inc. Interleaved dual output charge pump
US9525443B1 (en) * 2015-10-07 2016-12-20 Harris Corporation RF communications device with conductive trace and related switching circuits and methods
KR102594543B1 (ko) * 2015-11-13 2023-10-26 스카이워크스 솔루션즈, 인코포레이티드 통합 스위치-필터 네트워크
WO2017173322A1 (en) * 2016-03-31 2017-10-05 Skyworks Solutions, Inc. Body contacts for field-effect transistors
US10116347B1 (en) * 2017-01-05 2018-10-30 CoolStar Technology, Inc. Lossless switch for radio frequency front-end module
TWM547757U (zh) 2017-01-20 2017-08-21 杰力科技股份有限公司 功率晶片及其電晶體結構
US10700063B2 (en) 2017-12-31 2020-06-30 Skyworks Solutions, Inc. Devices and methods for layout-dependent voltage handling improvement in switch stacks
US11146269B1 (en) * 2018-02-05 2021-10-12 Rambus Inc. Low power cryogenic switch
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory
US10749512B2 (en) * 2018-10-08 2020-08-18 Skyworks Solutions, Inc. Switch control circuitry
JP2021106336A (ja) 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュール及び通信装置
US11804435B2 (en) 2020-01-03 2023-10-31 Skyworks Solutions, Inc. Semiconductor-on-insulator transistor layout for radio frequency power amplifiers
US11943939B2 (en) * 2021-01-04 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method
US11671135B2 (en) * 2021-10-01 2023-06-06 Psemi Corporation Methods and apparatus for reducing switching time of RF FET switching devices

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880309A (en) * 1987-04-14 1989-11-14 General Signal Corporation Dark field target design system for alignment of semiconductor wafers
EP0446857B1 (en) * 1990-03-12 1996-07-24 Fujitsu Limited Alignment mark, in particular for semiconductor device
JP3016298B2 (ja) * 1992-02-26 2000-03-06 日本電気株式会社 半導体装置
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
KR0137611B1 (ko) * 1994-07-07 1998-04-28 김주용 반도체 소자의 패턴 얼라인먼트 마크
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
EP0845815A3 (en) * 1996-11-28 1999-03-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
US6097114A (en) * 1998-08-17 2000-08-01 Nikon Corporation Compact planar motor having multiple degrees of freedom
US6222230B1 (en) * 1998-12-03 2001-04-24 Advanced Micro Devices, Inc. Method of making an elevated source/drain with enhanced graded sidewalls for transistor scaling integrated with spacer formation
JP2000208759A (ja) * 1999-01-12 2000-07-28 Rohm Co Ltd 半導体装置
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US7515882B2 (en) * 2002-12-17 2009-04-07 Kelcourse Mark F Apparatus, methods and articles of manufacture for a multi-band switch
US7869770B2 (en) * 2002-12-17 2011-01-11 M/A-Com Technology Solutions Holdings, Inc. Apparatus, methods and articles of manufacture for a multi-band switch
DE10259634B4 (de) * 2002-12-18 2008-02-21 Qimonda Ag Verfahren zur Herstellung von Kontakten auf einem Wafer
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
TWI229936B (en) * 2003-04-18 2005-03-21 Samsung Electronics Co Ltd MOS transistor having a mesh-type gate electrode
US6867083B2 (en) * 2003-05-01 2005-03-15 Semiconductor Components Industries, Llc Method of forming a body contact of a transistor and structure therefor
US6897561B2 (en) 2003-06-06 2005-05-24 Semiconductor Components Industries, Llc Semiconductor power device having a diamond shaped metal interconnect scheme
US6933562B1 (en) * 2003-06-27 2005-08-23 National Semiconductor Corporation Power transistor structure with non-uniform metal widths
JP4412922B2 (ja) * 2003-06-27 2010-02-10 株式会社ルネサステクノロジ 半導体装置
KR100564578B1 (ko) * 2003-09-29 2006-03-28 삼성전자주식회사 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법
JP2005116969A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
TWI228297B (en) * 2003-12-12 2005-02-21 Richtek Techohnology Corp Asymmetrical cellular metal-oxide semiconductor transistor array
US7388260B1 (en) * 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US7052968B1 (en) * 2004-04-07 2006-05-30 Advanced Micro Devices, Inc. Method and system for aligning IC die to package substrate
US7313779B1 (en) * 2004-10-12 2007-12-25 Transmeta Corporation Method and system for tiling a bias design to facilitate efficient design rule checking
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
US7751047B2 (en) * 2005-08-02 2010-07-06 Asml Netherlands B.V. Alignment and alignment marks
US7265041B2 (en) 2005-12-19 2007-09-04 Micrel, Inc. Gate layouts for transistors
CN1996593B (zh) * 2006-01-04 2010-05-12 中芯国际集成电路制造(上海)有限公司 利用浮动和/或偏置多晶硅区域的静电保护***和方法
US7956384B2 (en) * 2006-06-23 2011-06-07 Alpha & Omega Semiconductor Ltd. Closed cell configuration to increase channel density for sub-micron planar semiconductor power device
JP5307991B2 (ja) * 2007-07-27 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US20100002345A1 (en) 2008-07-02 2010-01-07 Skyworks Solutions, Inc. Radio frequency switch electrostatic discharge protection circuit
US9076798B2 (en) * 2009-05-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing structures for semiconductor substrates and methods of fabrication thereof
US9064947B2 (en) * 2009-08-04 2015-06-23 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9818857B2 (en) * 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US8265569B2 (en) * 2009-09-14 2012-09-11 Analog Devices, Inc. Apparatus and method for transmit/receive switching
US8791508B2 (en) * 2010-04-13 2014-07-29 Gan Systems Inc. High density gallium nitride devices using island topology
JP2011249485A (ja) * 2010-05-25 2011-12-08 Panasonic Corp スイッチング素子、高周波信号スイッチ及び高周波信号増幅モジュール
KR101859253B1 (ko) 2011-11-09 2018-05-18 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
US9148194B2 (en) * 2012-07-07 2015-09-29 Skyworks Solutions, Inc. Radio-frequency switch system having improved intermodulation distortion performance
US10403624B2 (en) * 2017-05-26 2019-09-03 Stmicroelectronics Design And Application S.R.O. Transistors with octagon waffle gate patterns

Also Published As

Publication number Publication date
KR20190032637A (ko) 2019-03-27
TWI582946B (zh) 2017-05-11
KR102052307B1 (ko) 2019-12-04
US9064746B2 (en) 2015-06-23
KR20140089589A (ko) 2014-07-15
US9159743B2 (en) 2015-10-13
WO2013070971A2 (en) 2013-05-16
US20180308862A1 (en) 2018-10-25
KR20180032688A (ko) 2018-03-30
KR101859253B1 (ko) 2018-05-18
TW201330270A (zh) 2013-07-16
US10014321B2 (en) 2018-07-03
WO2013070971A3 (en) 2013-07-04
US20130115895A1 (en) 2013-05-09
US20130130630A1 (en) 2013-05-23
TW201330227A (zh) 2013-07-16
US20160133645A1 (en) 2016-05-12
CN103999227B (zh) 2017-06-09
CN103999227A (zh) 2014-08-20
KR101962585B1 (ko) 2019-03-26

Similar Documents

Publication Publication Date Title
TWI599043B (zh) 用於射頻應用之場效電晶體結構之器件及方法
TWI652797B (zh) 場效電晶體堆疊之電壓補償
TWI600160B (zh) 高電壓電晶體與低電壓非平面電晶體的單體集成
US10950635B2 (en) Orthogonal transistor layouts
US9236372B2 (en) Combined output buffer and ESD diode device
US20150365088A1 (en) Radio frequency devices having reduced intermodulation distortion
US20140009212A1 (en) Body-gate coupling to improve linearity of radio-frequency switch
US20140009205A1 (en) Switching device having a discharge circuit for improved intermodulation distortion performance
US9978747B2 (en) Transistors having offset contacts for reduced off capacitance
US11682699B2 (en) Switch body connections to achieve soft breakdown
US20140009209A1 (en) Radio-frequency switch having dynamic body coupling
US20170302266A1 (en) Radio-frequency devices with frequency-tuned body bias
US9418992B2 (en) High performance power cell for RF power amplifier
JP5764742B2 (ja) 接合型電界効果トランジスタ、その製造方法及びアナログ回路
US20140009207A1 (en) Radio-frequency switch having dynamic gate bias resistance and body contact
US10109581B2 (en) Semiconductor device
TW201409609A (zh) 一種電子裝置