TWI597624B - 電容感測暨通訊整合電路以及使用其之互動系統 - Google Patents

電容感測暨通訊整合電路以及使用其之互動系統 Download PDF

Info

Publication number
TWI597624B
TWI597624B TW105117509A TW105117509A TWI597624B TW I597624 B TWI597624 B TW I597624B TW 105117509 A TW105117509 A TW 105117509A TW 105117509 A TW105117509 A TW 105117509A TW I597624 B TWI597624 B TW I597624B
Authority
TW
Taiwan
Prior art keywords
microprocessor
input
output pin
voltage
sensing electrode
Prior art date
Application number
TW105117509A
Other languages
English (en)
Other versions
TW201743164A (zh
Inventor
羅立聲
李仙耀
Original Assignee
凌通科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凌通科技股份有限公司 filed Critical 凌通科技股份有限公司
Priority to TW105117509A priority Critical patent/TWI597624B/zh
Priority to US15/612,697 priority patent/US10402024B2/en
Priority to JP2017109928A priority patent/JP6464498B2/ja
Priority to CN201710406988.5A priority patent/CN107465426B/zh
Application granted granted Critical
Publication of TWI597624B publication Critical patent/TWI597624B/zh
Publication of TW201743164A publication Critical patent/TW201743164A/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H3/00—Dolls
    • A63H3/02—Dolls made of fabrics or stuffed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H3/00—Dolls
    • A63H3/28—Arrangements of sound-producing means in dolls; Means in dolls for producing sounds
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H3/00—Dolls
    • A63H3/36—Details; Accessories
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H33/00—Other toys
    • A63H33/26—Magnetic or electric toys
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22—Capacitive coupling
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H2200/00—Computerized interactive toys, e.g. dolls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Description

電容感測暨通訊整合電路以及使用其之互動系統
本發明係關於一種通訊電路的技術，更進一步來說，本發明係關於一種電容感測暨通訊整合電路以及使用其之互動系統。
第1圖是先前通訊技術的傳送接收裝置的電路圖。請參考第1圖，此傳送接收裝置包括一天線101、一傳送電路102、一調變電路103、一放大電路104、一濾波電路105、一比較電路106以及一解調變電路107。當訊號被天線所接收時，放大電路104將所接收的訊號進行前置放大，之後，濾波電路105與比較電路106對前置放大的訊號作相關波形處理，最後由解調變電路107進行解調變以獲得一接收資料。另外，當有資料需要傳輸時，所欲傳輸的資料會先經過調變電路103的調變，之後，藉由傳送電路102的訊號處理後，由天線101輸出。
然而，在目前現行的電路中，若同時需要達到具有觸控功能以及資料傳送接收的通訊功能，實際 電路是上述第1圖的電路區塊以及另外一個負責觸控的區塊。因此，若要同時達到觸控功能以及資料傳送接收的通訊功能將會造成電路過於複雜，電路所佔據的面積也會較大，進而使得產品的體積過大或重量過重。
本發明的一目的在於提供一種電容感測暨通訊整合電路以及使用其之互動系統，藉由極少數元件，達到可以進行通訊且電容感測的效果。
本發明的另一目的在於提供一種電容感測暨通訊整合電路以及使用其之互動系統，藉由減少元件數，達到縮小產品體積的效果。
有鑒於此，本發明提供一種電容感測暨通訊整合電路，包括微一處理器、一感應電極與一諧振電路。其中，微處理器包括一第一輸入輸出接腳以及一第二輸入輸出接腳。感應電極耦接微處理器的第一輸入輸出接腳。諧振電路包括一輸入端以及一輸出端。諧振電路的輸入端耦接微處理器的第二輸入輸出接腳。諧振電路的輸出端耦接感應電極。其中，當進行電容感測時，微處理器的第一輸入輸出接腳藉由對感應電極的充放電狀態，以判定感應電極之電容變化。當進行資料輸出時，微處理器的第一輸入輸出接腳被設定為高阻抗，微處理器的第二輸入輸出接腳根據一傳輸資料，輸出或不輸出一高頻載波。高頻載波藉由諧振電路之諧振，放大高頻載波之振幅。
本發明提供一種互動系統，包括一第一互動裝置與一第二互動裝置。其中，第一互動裝置，包括一第一電容感測暨通訊整合電路，第一電容感測暨通訊整合電路包括一第一微處理器、一第一感應電極與一第一諧振電路。其中，第一微處理器包括一第一輸入輸出接腳以及一第二輸入輸出接腳。第一感應電極耦接第一微處理器的第一輸入輸出接腳。第一諧振電路包括一輸入端以及一輸出端，其中，第一諧振電路的輸入端耦接第一微處理器的第二輸入輸出接腳。第一諧振電路的輸出端耦接第一感應電極。第二互動裝置包括一第二電容感測暨通訊整合電路，第二電容感測暨通訊整合電路包括一第二微處理器、一第二感應電極與一輸出電路。其中，第二微處理器包括一第一輸入輸出接腳。第二感應電極耦接第二微處理器的第一輸入輸出接腳。輸出電路耦接第二電容感測暨通訊整合電路。其中，當第一電容感測暨通訊整合電路進行電容感測時，第一微處理器的第一輸入輸出接腳藉由對第一感應電極的充放電狀態，以判定第一感應電極之電容值變化。其中，當第一互動裝置輸出資料時，第一微處理器的第一輸入輸出接腳被設定為高阻抗，第一微處理器的第二輸入輸出接腳根據一傳輸資料，輸出或不輸出一高頻載波。其中，高頻載波藉由第一諧振電路之諧振，放大高頻載波之振幅。其中，當第二互動裝置由第一互動裝置接收資料時，第二微處理器用以根據第二微處理器的第一輸入輸出接腳所檢測出的電容值的不穩定期間之封包，判斷第 二感應電極所接收之高頻載波的封包，以解碼出由第一互動裝置所傳輸的傳輸資料。根據傳輸資料，第二電容感測暨通訊整合電路控制輸出電路輸出一對應的輸出效果。
依照本發明較佳實施例所述之電容感測暨通訊整合電路，微處理器更包括一第三輸入輸出接腳。其中，電容感測暨通訊整合電路更包括一阻抗元件。阻抗元件包括一第一端以及一第二端，其第一端耦接微處理器的第三輸入輸出接腳，且阻抗元件的第二端耦接微處理器的第一輸入輸出接腳。其中，當進行電容感測時。微處理器的第一輸入輸出接腳被設為一第一共接電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，且微處理器的第三輸入輸出接腳被設為一第一特定電壓當感應電極之電壓由第一共接電壓充電至一第一電壓時，微處理器的第一輸入輸出接腳被設為一第二共接電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，微處理器的第三輸入輸出接腳被設為一第二特定電壓。當感應電極由第二共接電壓被放電到一第二電壓時，微處理器的第一輸入輸出接腳被設為第一共接電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，且微處理器的第三輸入輸出接腳被設為第一特定電壓。其中，微處理器根據感應電極由第一共接電壓充電至第一電壓的時間加上感應電極由第二共接電壓被放電到第二電壓的時間，判斷感應電極之電容變化。其中，第一特定電壓大於或等於第一電壓，且第一電壓大於第一共接電壓。第二特定電壓小於或等於第二電壓，且第二電 壓小於第二共接電壓。
依照本發明較佳實施例所述之電容感測暨通訊整合電路，微處理器更包括一第三輸入輸出接腳，電容感測暨通訊整合電路更包括一阻抗元件。其中，阻抗元件包括一第一端以及一第二端。其阻抗元件的第一端耦接微處理器的第三輸入輸出接腳，且阻抗元件的第二端耦接微處理器的第一輸入輸出接腳。當進行電容感測時，微處理器的第一輸入輸出接腳被設為一第一共接電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，且微處理器的第三輸入輸出接腳被設為一第一特定電壓，以透過微處理器的第三輸入輸出接腳對該感應電極進行充電。當經過一第一預設時間時，微處理器記錄感應電極的一第一時間電壓後，微處理器的第一輸入輸出接腳被設為一第二共接電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，微處理器的第三輸入輸出接腳被設為一第二特定電壓，以透過微處理器的第三輸入輸出接腳對感應電極進行放電。當經過一第二預設時間時，微處理器記錄該感應電極的一第二時間電壓後，微處理器的第一輸入輸出接腳被設為第一共接電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，且微處理器的第三輸入輸出接腳被設為第一特定電壓。其中，微處理器根據該第一時間電壓以及該第二時間電壓，判斷感應電極之電容變化。其中，第一特定電壓大於或等於第一時間電壓，且第一時間電壓大於第一共接電壓。第二特定電壓小於或等於第二時間電壓，且該第 二時間電壓小於第二共接電壓。
依照本發明較佳實施例所述之電容感測暨通訊整合電路，電容感測暨通訊整合電路更包括一阻抗元件。阻抗元件包括一第一端以及一第二端。阻抗元件的第一端耦接微處理器的第一輸入輸出接腳，且阻抗元件的第二端耦接一共接電壓。進行電容感測時，微處理器的第一輸入輸出接腳對感應電極充電到一第一電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，當感應電極由第一電壓被放電到一第二電壓時，微處理器根據感應電極由第一電壓放電到第二電壓的時間，判斷感應電極之電容變化。
依照本發明較佳實施例所述之電容感測暨通訊整合電路，電容感測暨通訊整合電路更包括一阻抗元件。阻抗元件包括一第一端以及一第二端，阻抗元件的第一端耦接該微處理器的第一輸入輸出接腳，且阻抗元件的第二端耦接一共接電壓。進行電容感測時，微處理器的第一輸入輸出接腳對感應電極充電到一第一電壓後，微處理器的第一輸入輸出接腳被設為高阻抗，當經過一預設時間，微處理器根據感應電極由第一電壓被放電到的電壓，判斷感應電極之電容變化。
依照本發明較佳實施例所述之電容感測暨通訊整合電路，上述微處理器更包括一第四輸入輸出接腳。諧振電路包括一電感、一電容與一電阻。電容包括一第一端以及一第二端，電感的第一端耦接微處理器的第 二輸入輸出接腳，電感的第二端耦接感應電極。電容包括一第一端以及一第二端，電容的第一端耦接微處理器的第四輸入輸出接腳，電容的第二端耦接感應電極。電阻包括一第一端以及一第二端，電阻的第一端耦接微處理器的第二輸入輸出接腳，電阻的第二端耦接電感的第一端。當進行資料輸出時，微處理器的第一輸入輸出接腳被設定為高阻抗，且第四輸入輸出接腳被設為一共接電壓。進行電容感測時，微處理器的第二輸入輸出接腳以及第四輸入輸出接腳被設定為高阻抗。
依照本發明較佳實施例所述之電容感測暨通訊整合電路，微處理器用以根據第一輸入輸出接腳所檢測出的電容值的不穩定期間之封包，判斷感應電極所接收之高頻載波的封包，以解碼出由外部電路所傳輸的傳輸資料。
本發明的精神在於利用微處理器的接腳輸出高頻載波，再透過諧振電路進行諧振，來放大高頻載波的電場，並透過感應電極將電場射出。另外，微處理器的另一接腳，透過上述感應電極感測電容。藉此，本發明所提出的電路設計應用同一個感應電極，同時達到進行資料傳送與接收的通訊功能以及電容感測的功能。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
101‧‧‧天線
102‧‧‧傳送電路
103‧‧‧調變電路
104‧‧‧放大電路
105‧‧‧濾波電路
106‧‧‧比較電路
107‧‧‧解調變電路
201、202‧‧‧互動裝置
203、204、303、503、703、803、1203、1303、1403、1503、1603‧‧‧感應電極
301、501、701、801、1201、1301、1401、1501、1601‧‧‧電容感測暨通訊整合電路
302、502、702、802、1202、1302、1402、1502、1602‧‧‧微處理器
304、504、704、804、1204、1304、1404、1504、1604‧‧‧諧振電路
305、505、705、805、1205、1305、1405、1505、1605‧‧‧電感
306、506、706、806、1206、1306、1406、1506、1606‧‧‧電容
IO1‧‧‧第一輸入輸出接腳
IO2‧‧‧第二輸入輸出接腳
IO3‧‧‧第三輸入輸出接腳
IO4‧‧‧第四輸入輸出接腳
601、602、1001、1002、1101、1102‧‧‧波形
707、807、1207、1407、1507、1508、1608‧‧‧電阻
第1圖是先前通訊技術的傳送接收裝置的電路圖。
第2圖繪示為本發明一較佳實施例的互動系統的示意圖。
第3圖繪示為本發明一較佳實施例的第一互動裝置201的電路示意圖。
第4圖繪示為本發明一較佳實施例的電容感測暨通訊整合電路301的操作波形示意圖。
第5圖繪示為本發明一較佳實施例的兩個感應電極接近時的電路示意圖。
第6圖繪示為本發明一較佳實施例的資料傳輸的波形示意圖。
第7圖繪示為本發明一較佳實施例的第一互動裝置201的電路示意圖。
第8圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。
第9圖繪示為本發明一較佳實施例的電容感測暨通訊整合電路801的操作波形示意圖。
第10圖繪示為在電容感測期間T_sense內感應電極803的充放電示意圖。
第11圖繪示為在電容感測期間T_sense內感應電極803的充放電示意圖。
第12圖繪示為本發明一較佳實施例的 第一互動裝置201的電路示意圖。
第13圖繪示為本發明一較佳實施例的第一互動裝置201的電路示意圖。
第14圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。
第15圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。
第16圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。
第2圖繪示為本發明一較佳實施例的互動系統的示意圖。請參考第2圖，此互動系統包括第一互動裝置201以及第二互動裝置202。第一互動裝置201具有4個電容感應電極203。第二互動裝置202具有4個電容感應電極204。在此實施例中，第一互動裝置201與第二互動裝置202例如分別是一隻玩偶。當使用者使用手指碰觸上述電容感應電極203時，第一互動裝置201會發出聲音或動作回應。同樣地，當使用者使用手指碰觸上述電容感應電極204時，第二互動裝置202會發出聲音或動作回應。在以下實施例中，利用原本存在的電容感應電極203以及204進行通訊，以使兩個互動裝置201以及202能夠分辨出使用者手指處碰、第一互動裝置201的電容感應電極203與第二互動裝置202的電容感應電極204之間的接 觸、第二互動裝置202本身的兩個電容感應電極204互相接觸的狀況以及第一互動裝置201本身的兩個電容感應電極203互相接觸的狀況。
第3圖繪示為本發明一較佳實施例的第一互動裝置201的電路示意圖。請參考第3圖，此第一互動裝置201包括一電容感測暨通訊整合電路301，此電容感測暨通訊整合電路301包括一微處理器302、一感應電極303以及一諧振電路304。微處理器302在此實施例中，包括一第一輸入輸出接腳(IO1)以及一第二輸入輸出接腳(IO2)。感應電極303耦接微處理器302的第一輸入輸出接腳IO1。在此實施例中，諧振電路304例如是以一電感305與一電容306構成。電感305的一端耦接微處理器302的第二輸入輸出接腳IO2，另一端耦接電容306的一端以及感應電極303，電容306的另一端耦接共接電壓VSS。
第4圖繪示為本發明一較佳實施例的電容感測暨通訊整合電路301的操作波形示意圖。電容感測暨通訊整合電路301的操作分為電容感測期間T_sense與資料傳輸期間T_trans。當進行電容感測T_sense時，微處理器302的第二輸入輸出接腳IO2維持設置為高阻抗。微處理器302先透過第一輸入輸出接腳IO1對感應電極303以及電容306進行充電。接下來，當充電到電壓VDD時，微處理器302將第一輸入輸出接腳IO1設定為高阻抗，使感應電極303以及電容306開始放電。同時，微處理器302 的第一輸入輸出接腳IO1偵測放電的電壓。當偵測出感應電極303以及電容306放電到VDD/2時，微處理器302又重新開始透過第一輸入輸出接腳IO1對感應電極303以及電容306進行充電。以此類推，重複進行充電與放電。在電容感測期間T_sense，若使用者手指接近感應電極303時，將使得感應電極303的等效電容增加，使得充放電時間增加。因此，微處理器302藉由偵測第一輸入輸出接腳IO1對感應電極303的充放電時間，判定出感應電極303的電容變化，進一步判斷使用者是否有接觸上述互動裝置201。
接著，當進行資料輸出(T_trans)時，微處理器302的第一輸入輸出接腳IO1被設定為高阻抗，微處理器302根據一傳輸資料進行調變，決定第二輸入輸出接腳IO2輸出或不輸出一高頻載波。由於此高頻載波的頻率趨近於諧振電路304的共振頻率，因此，此高頻載波將藉由諧振電路304之諧振，放大高頻載波之振幅，同時。也透過感應電極303輸出放大後的高頻載波。
在本發明實施例中，當兩個互動裝置201與202的兩個感應電極接近時，如第5圖所示。第5圖繪示為本發明一較佳實施例的兩個感應電極接近時的電路示意圖。請參考第5圖，第5圖繪示兩個電容感測暨通訊整合電路301與501以及兩個輸出電路311與511。其中，電容感測暨通訊整合電路301已經揭露於上述第3圖，而輸出電路311耦接與微處理器302。電容感測暨通 訊整合電路501包括微處理器502、感應電極503以及諧振電路504，由於電容感測暨通訊整合電路501的電路操作與電容感測暨通訊整合電路301雷同，故不再詳加贅述。另外，輸出電路511耦接與微處理器502。
在本實施例中，第一互動裝置201內的感應電極為303，第二互動裝置202的感應電極為503。其中，為了方便說明本實施例，在此先假設兩個感應電極303與503分別設置於兩個玩偶的手，並且兩個玩偶的手互相靠近或接觸，也就是兩個感應電極303與503接近的狀態。並且，假設在電容感測期間T_sense內，感應電極503接收到感應電極303輸出的高頻載波。此時，由於接收端的感應電極503收到快速的電場變化，使得微處理器502偵測到在極短的時間感應電極503以及電容506的電壓就已經到達放電到VDD/2，微處理器502根據由電壓VDD到VDD/2的時間(RC充放電時間)，判斷出此時的電容值變得非常的小。此種情況，在物理現象是不可能發生的，故此時，微處理器502便會判定外界正在傳送資料，微處理器502便會切換到接收模式。換句話說，由於外加電場的影響，使得微處理器502偵測到快速且相當不穩定的電容變化，微處理器502將判斷出此時需進行訊號接收，並控制電容感測暨通訊整合電路501維持在電容感測的模式。
第6圖繪示為本發明一較佳實施例的資料傳輸的波形示意圖。請參考第6圖，波形601繪示為傳 送端輸出的波形。本實施例的傳送端例如為電容感測暨通訊整合電路301，並且，在第6圖中，傳送端例例如是利用高頻載波維持的時間長短來表示傳輸資料。另外，第6圖中的波形602繪示為接收端所擷取出的封包波形，本實施例的接收端例如為電容感測暨通訊整合電路501。在本實施例中，接收端的微處理器502此時維持在電容感測模式，當傳送端正在傳送高頻載波時，由於接收端的感應電極503收到快速的電場變化，使得微處理器502偵測到在極短的時間感應電極503的電壓就已經到達VDD/2，此時，微處理器502根據由電壓VDD到VDD/2的時間(RC充放電時間)，估測出此時的電容值小於正常的電容值(本實施例例如為感應電極503加上電容506的電容值)。當傳送端沒有傳送高頻載波時，接收端的感應電極503沒有受到外界的電場影響，感應電極503以及電容506維持一般的充放電時間，因此，微處理器502將估測出此時的電容值維持不變(感應電極503加上電容506的電容值)。換句話說，傳送端傳送高頻載波時，接收端會一直偵測到很低的電容值。反之，傳送端沒有傳送高頻載波時，接收端則偵測到電容值不變。藉此，接收端將能夠擷取出傳送端輸出資料的封包，以解調出傳送端欲輸出的傳輸資料。
在本實施例中，上述傳輸資料例如是互動指令或裝置資訊等等。在接收端解調出傳輸資料之後，微處理器502將依據傳輸資料，驅動輸出電路511輸出對應的輸出效果，以進行對應的互動行為，例如發出特定聲 音或特定動作。在本實施例中，上述傳輸資料例如包括一代碼欄位，該代碼欄位用以記載互動裝置的代碼。以上述實施例為例，上述第一互動裝置201與第二互動裝置202例如具有不同的裝置代碼，當兩個玩偶的手互相接觸(也就是兩個感應電極303與503接近時)，並且進行資料傳輸時，接收端即可透過傳輸資料中的代碼欄位，得知第一互動裝置201的代碼。接著，微處理器501將判斷出傳送端為其他的互動裝置，並驅動輸出電路進行對應的互動行為，例如驅動輸出電路發出「哈囉」的音效。
由於傳輸資料中包括一裝置代碼，因此接收端的互動裝置由代碼欄位將可以得知此時是接觸到本身的感應電極，還是其他互動裝置的感應電極，用以判斷後續的互動行為。舉例來說，上述第一互動裝置201的玩偶的兩隻手例如分別配置一個感應電極，當玩偶自己的手碰到自己的手時，內部的微處理器302透過傳輸資料中的代碼欄位資訊，判斷出此時接觸到本身的感應電極，並驅動輸出電路311進行對應的互動行為，例如驅動輸出電路311發出「笑聲」的音效。換句話說，本發明可以進行兩個互動裝置之間的互動，也可以在單一互動裝置上進行互動行為。
在上述第2圖的實施例中，玩偶的身上被配置有四個感應電極。在本實施例中，上述的傳輸資料中還可以包括感應電極的位置資訊，因此，當兩個感應電極傳輸資料時，接收端除了可以得知裝置代碼之外，還可 以得知感應電極的位置資訊，因而進行不同的互動。舉例來說，當第一互動裝置201的玩偶自己的手碰到第二互動裝置202的腳時，內部的微處理器透過傳輸資料中的裝置代碼資訊以及感應電極的位置資訊，判斷出此時接觸到其他互動裝置中配置於腳部的感應電極，並驅動輸出電路進行對應的互動行為，例如驅動輸出電路發出「生氣」的音效。
上述代碼欄位可以例如是配置於傳輸資料中的前導部分(preamble)，並且具有一固定的資料格式，因此，當接收端進行解調時，即可透過前導部分進行資料同步，同時判斷出此時接收的資料是否為外界的干擾訊號。
另外，本實施例的傳輸資料還可以例如是包括一信息欄位，用以裝載互動指令或特定信息等等。舉例來說，傳輸資料內包括玩偶的姓名(例如是瑪莉)。當互動裝置201的手接近互動裝置202的手時，互動裝置201透過感應電極303將傳輸資料輸出給互動裝置202的感應電極。互動裝置202的微處理器502在解調出傳輸資料之後，將驅動輸出電路進行對應的互動行為，發出「嗨，瑪莉」的聲音。
上述實施例皆為申請人研發多時的創作結果，申請人提交的附件影片中，有兩個互動裝置的電路，當兩個互動裝置的感應電極接近時，兩個互動裝置透過感應電極互相傳輸資料，使得兩個互動裝置進行互動行 為。
在上述的實施例中，互動裝置例如是包含四個感應電極，並且感應電極例如分佈在互動裝置的手部跟腳部。然而，本領域具有通常知識者應當知道，互動裝置上的感應電極數目會依照產品設計而決定，且感應電極的位置也是隨產品設計而決定。舉例來說，感應電極也可以配置於玩偶的頭部或肚子。並且，上述的輸出電路雖然是例如為一喇叭，以進行各種特定音效的互動行為。然而，本領域具有通常知識者應當知道，輸出電路也可以例如是其他種類的驅動電路，用以進行不同型態的互動行為，例如是驅動玩偶進行特定的動作或特定的燈光效果等等。另外，上述互動裝置是以玩偶做為舉例，然本領域具有通常知識者應當知道，本發明也可應用於其他電子產品或家電產品等等。
在上述實施例中的資料傳輸期間T_trans內，傳送端例如是對上述傳輸資料進行調變之後，決定輸出或不輸出一高頻載波。以上述第6圖為例，傳送端例如是採用脈波寬度調變(Pulse Width Modulation，PWM)技術，責任週期較長的例如表示為1，責任週期較短的例如表示為0。然而，本領域具有通常知識者應當知道本發明並未限定傳輸資料的調變方法，本發明除了採用脈波寬度調變技術之外，還可以採用脈波位置調變(Pulse Position Modulation，PPM)技術、曼徹斯特(Manchester)編碼技術、雙相位編碼(Bi Phase encoding)技術或是其 他數位調變技術等等。
為了本領域具有通常知識者能夠透過本實施例的說明，具體實現本發明，以下將舉出另一實施例說明上述互動裝置的電路圖。第7圖繪示為本發明一較佳實施例的第一互動裝置201的電路示意圖。請參考第7圖，互動裝置201包括一電容感測暨通訊整合電路701，此電容感測暨通訊整合電路701包括微處理器702、感應電極703、諧振電路704與一阻抗元件707。其中，電容感測暨通訊整合電路701的電路操作與上述第3圖中的電容感測暨通訊整合電路301雷同，故相同部分不再詳加贅述。不同點在於，在第一輸入輸出接腳IO1與共接電壓VSS之間，多耦接一阻抗元件707。在本實施例中，阻抗元件707以一電阻作為舉例。當電容感測暨通訊整合電路701操作於電容感測期間T_sense，電阻707用以多提供一放電路徑，使電容感測更加精確。
上述電容感測期間T_sense，感應電極(303與703)皆由電壓VDD放電到VDD/2作為舉例，然本領域具有通常知識者應當知道，上述電壓VDD與電壓VDD/2可以例如是不同的電壓值，舉例來說，上述感應電極(303與307)可以例如是由電壓VDD放電到0.25VDD。因此，本發明並未限定上述感應電容充電與放電的值。
另外，在電容感測期間內，上述實施例是以固定的放電目標電壓(VDD/2)為例，並利用微處理器的輸入輸出接腳來計算時間，藉此判斷感應電極的電容 值是否變化。然而，參考上述實施例之後，所屬技術領域具有通常知識者應當可以理解，上述實施例中，微處理器(302與702)也可以是固定放電的時間，再藉由微處理器(302與702)的第一輸入輸出接腳IO1檢測感應電極被放電的電壓值大小，進而判斷感應電極的電容值是否變化。
為了本領域具有通常知識者能夠透過本實施例的說明，具體實現本發明，以下將舉出另一實施例說明上述互動裝置的電路圖。第8圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。請參考第8圖，互動裝置201包括一電容感測暨通訊整合電路801，此電容感測暨通訊整合電路801包括微處理器802、感應電極803、諧振電路804與一阻抗元件807。微處理器802在此實施例中，包括一第一輸入輸出接腳(IO1)、一第二輸入輸出接腳(IO2)以及一第三輸入輸出接腳(IO3)。感應電極803耦接微處理器802的第一輸入輸出接腳IO1。在此實施例中，諧振電路804例如以一電感805與一電容806構成，與上述第3圖相同。阻抗元件807在本實施例中例如以一電阻實施，其一端耦接至微處理器802的第三輸入輸出接腳IO3，另一端耦接至感應電極803。
第9圖繪示為本發明一較佳實施例的電容感測暨通訊整合電路801的操作波形示意圖。請同時參考第8與第9圖，波形901是微處理器802的第一輸入輸出接腳IO1的波形。電容感測暨通訊整合電路801的操作 分為電容感測期間T_sense與資料傳輸期間T_trans。其中，在資料傳輸期間T_trans內，微處理器802的第二輸入輸出接腳IO2的操作相同於上述第3圖中的微處理器802的第二輸入輸出接腳IO2，故不再詳加贅述。而微處理器802的第一輸入輸出接腳IO1與第三輸入輸出接腳皆被設定為高阻抗。另外，在資料傳輸期間T_trans，互動裝置的互動方式也與上述第5圖與第6圖相同，故不再詳加贅述。
在電容感測期間T_sense內，微處理器802的第二輸入輸出接腳IO2維持設定為高阻抗。當一開始進行電容感測時，微處理器802先將其第一輸入輸出接腳IO1設為共接電壓VSS。接著，微處理器802再將第一輸入輸出接腳IO1設為高阻抗，同時，將第三輸入輸出接腳IO3設為電壓VDD，以對感應電極803以及電容806進行充電，此時，第一輸入輸出接腳IO1則用以偵測感應電極803的電壓。當感應電極803以及電容806充電到一第一電壓(例如為VDD/2)時，微處理器802先將第一輸入輸出接腳IO1設為電壓VDD，接著，微處理器802再將第一輸入輸出接腳IO1設為高阻抗，並且微處理器的第三輸入輸出接腳IO3被設為共接電壓VSS，使感應電極803以及電容806開始經由電阻807進行放電，此時，第一輸入輸出接腳IO1則用以偵測感應電極803的電壓。。
接下來，當感應電極803以及電容806放電到第二電壓(例如為VDD/2)時，微處理器802的第 一輸入輸出接腳IO1先被設為共接電壓VSS，接著，微處理器802的第一輸入輸出接腳IO1被設為高阻抗，且微處理器802的第三輸入輸出接腳IO3被設為電壓VDD，使感應電極803以及電容806又開始進行充電，並且重複上述充電與放電的操作。第10圖繪示為在電容感測期間T_sense內感應電極803的充放電示意圖。由於感應電極803在沒有觸碰的情況下，其等效電容是不會改變的，故在第一輸入輸出接腳IO1所測量到的電壓波形將會是一個週期性的波形，如波形1001。當有導體或使用者觸碰到感應電極803時，其等效電容將會變大，在第一輸入輸出接腳IO1所測量到的電壓波形的週期也會變大，如波形1002。因此，微處理器802只要透過偵測感應電極803由共接電壓VSS充電到第一電壓時間以及由電壓VDD放電到第二電壓的時間，就可以偵測出感應電極803之電容變化，並判斷出感應電極803是否有被接近或觸碰。
上述第一電壓為充電預設到達的電壓值，第二電壓為放電預設到達的電壓值，為了方便說明本發明實施例，在上述第9圖的波形示意圖中，第一電壓與第二電壓皆是以VDD/2作為舉例，然本領域具有通常知識者應當知道，第一電壓與第二電壓之值可以是不同的電壓組合，例如第一電壓是0.75VDD，第二電壓是0.25VDD。因此，電壓預設值是只要能夠讓感應電極進行充放電，且微處理器能夠藉由充放電的時間偵測出電容的變化，就可以用來作為第一電壓與第二電壓的預設值。
另外，在上述感應電極的充電過程中，第三輸入輸出接腳是被設定為電壓VDD，然而，本領域具有通常知識者應當知道，感應電極充電時，第三輸入輸出接腳設定的電壓值只要比上述第一電壓大，就可以達到充電的操作，因此，感應電極在充電的過程中，本發明並未限定第三輸入輸出接腳的電壓設定值為VDD。同樣地，在在上述感應電極的放電過程中，第三輸入輸出接腳是被設定為電壓VSS，然而，本領域具有通常知識者應當知道，感應電極放電時，第三輸入輸出接腳設定的電壓值只要比上述第二電壓小，就可以達到放電的操作，因此，感應電極在放電的過程中，本發明並未限定第三輸入輸出接腳的電壓設定值為共接電壓VSS。
上述實施例是以固定充放電的目標電壓(第一電壓與第二電壓)，並利用微處理器的輸入輸出接腳，計算時間，藉此判斷感應電極的電容是否變化。然而，參考上述實施例之後，所屬技術領域具有通常知識者應當可以理解，若固定充放電的時間，再藉由微處理器的輸入輸出接腳檢測感應電極被充放電的電壓值，亦可以用來判斷感應電極的電容是否變化。以下，提供一固定時間檢測電壓的方式進行電容感測之實施例。
在電容感測期間T_sense內，微處理器802的第二輸入輸出接腳IO2同樣地維持設定為高阻抗。當一開始進行電容感測時，微處理器802先將其第一輸入輸出接腳IO1設為共接電壓VSS。接著，微處理器802再 將第一輸入輸出接腳IO1設為高阻抗，同時，將第三輸入輸出接腳IO3設為電壓VDD，以對感應電極803以及電容806進行充電。
當感應電極803開始充電時，微處理器即開始計數一第一預設時間，當第一預設時間到期時，微處理器802偵測並記錄此時的感應電極803電壓，此時記錄的感應電極803電壓為第一時間電壓。接著，微處理器802先將第一輸入輸出接腳IO1設為電壓VDD，之後，將第一輸入輸出接腳IO1設為高阻抗，將第三輸入輸出接腳設為共接電壓VSS，使感應電極803以及電容806開始經由電阻807進行放電。
當感應電極803開始放電時，微處理器即開始計數一第二預設時間，當第二預設時間到期時，微處理器802偵測並記錄此時的感應電極803的電壓，此時記錄的感應電極803電壓為第二時間電壓。接著，微處理器802的第一輸入輸出接腳IO1先被設為共接電壓VSS，之後，微處理器802的第一輸入輸出接腳IO1被設為高阻抗，且微處理器802的第三輸入輸出接腳IO3被設為電壓VDD，使感應電極803以及電容806又開始進行充電，並且重複上述充電與放電的操作。第11圖繪示為在電容感測期間T_sense內感應電極803的充放電示意圖。由於感應電極803在沒有觸碰的情況下，其等效電容是不會改變的，故在第一輸入輸出接腳IO1所測量到的電壓波形將會是一個週期性的波形，如波形1101。當有導體或使用者觸 碰到感應電極803時，其等效電容將會變大，在第一輸入輸出接腳IO1所測量到的電壓波形的週期也會變大，如波形1102。因此，微處理器802只要透過偵測感應電極803由共接電壓VSS充電到第一電壓時間以及由電壓VDD放電到第二電壓的時間，就可以偵測出感應電極803之電容變化，並判斷出感應電極803是否有被觸碰。
在上述實施例中的第3、第7與第8圖中，諧振電路(304、704與804)皆以電感與電容串聯作為舉例，並且，在電容感測期間T_sense內，耦接於諧振電路的第二輸入輸出接腳IO2皆是***作在高阻抗的狀態，僅第一輸入輸出接腳IO1進行電壓偵測，第三輸入輸出接腳IO3則是對感應電極充放電。以下將舉出一實施例，提供一電阻在諧振電路中，讓第二輸入輸出接腳IO2在電容感測期間T_sense，也可以對感應電極充放電。
第12圖繪示為本發明一較佳實施例的第一互動裝置201的電路示意圖。請參考第12圖，互動裝置201包括一電容感測暨通訊整合電路1201，此電容感測暨通訊整合電路1201包括微處理器1202、感應電極1203與諧振電路1204。諧振電路1204包括一電感1205、一電阻1207與一電容1206。其中，電阻1207一端串接於電感1205，另一端串接電容1206與感應電極1203。另外，本實施例的電容感測暨通訊整合電路1201操作波形相同於上述第9圖的操作波形。
由於在電容感測期間T_sense，電路是 處於低頻操作，因此，在電容感測期間，電感1205可以視為短路。在電容感測期間T_sense內，微處理器的1202的第二輸入輸出接腳IO2用以對感應電極1203充放電，其操作與上述第8圖中的第三輸入輸出接腳IO3相同。在電容感測期間T_sense內，微處理器的1202的第一輸入輸出接腳IO1用以進行電壓偵測，其操作與上述第8圖中的第一輸入輸出接腳IO1相同，故不再詳加贅述。接著，在資料傳輸期間，第一輸入輸出接腳IO1與第二輸入輸出接腳IO2的操作分別與與上述第3中的第一輸入輸出接腳IO1與第二輸入輸出接腳IO2的操作相同，故不再詳加贅述。
上述電阻1207耦接於電感1205與感應電極1203之間，然而，本領域劇通常知識者應當知道，電阻1207也可以耦接於第二輸入輸出接腳IO2與電感1205之間。
上述實施例中的第3圖、第7圖、第8圖與第12圖中的諧振電路(304、704、804、1204)皆以電感與電容串聯作為舉例。為了本領域具有通常知識者能夠透過本實施例的說明，來實施本發明，以下將舉例說明諧振電路中電容與電感並聯的電路。第13圖繪示為本發明一較佳實施例的第一互動裝置201的電路示意圖。請參考第13圖，互動裝置201包括一電容感測暨通訊整合電路1301，此電容感測暨通訊整合電路1301包括微處理器1302、感應電極1303與諧振電路1304。微處理器302在 此實施例中，至少包括三個接腳，分別為第一輸入輸出接腳IO1、第二輸入輸出接腳IO2與第四輸入輸出接腳IO4。感應電極1303耦接至為處器1302的第一輸入輸出接腳IO1。諧振電路1304包括電感1305與電容1306。電感1305的一端耦接到第二輸入輸出接腳IO2，另一端耦接到感應電極1303。電容1306的一端耦接到第四輸入輸出接腳，另一端耦接到感應電極1303。其中，電容感測暨通訊整合電路1301的操作波形與上述第4圖的操作波形相同。
在電容感測期間T_sense內，微處理器1302的第二輸入輸出接腳IO2與第四輸入輸出輸出接腳IO4皆被設為高阻抗，而微處理器1302的第一輸入輸出接腳IO1則是對感應電極1303進行充放電，其中，微處理器1302的第一輸入輸出接腳IO1的操作與上述第3圖中的微處理器302的第一輸入輸出接腳IO1相同，故相同部分不再詳加贅述。不同的地方在於，微處理器的第四輸入輸出接腳IO4在電容感測期間T_sense內一直維持於高阻抗的狀態，因此，當微處理器1302的第一輸入輸出接腳IO1對感應電極1303充放電時，並不會同時對電容1306進行充放電。
另外，在資料傳輸期間T_trans內，微處理器1302的第一輸入輸出接腳IO1被設為高阻抗，其第四輸入輸出接腳被設為共接電壓VSS。微處理器1302的第二輸入輸出接腳IO2將根據一傳輸資料，決定輸出或不輸出一高頻載波。此高頻載波的頻率趨近於諧振電路 1304的共振頻率，因此，此高頻載波將藉由諧振電路1304之諧振，放大高頻載波之振幅，再藉由感應電極1303輸出放大後的高頻載波。
在上述第3圖中諧振電路中，電感305與電容306串聯，而感應電極303被充放電時候，諧振電路304中的電容306也同時被充放電。因此，當感應電極303的電容值因觸碰而改變時，微處理器302較不能敏銳地偵測到感應電極303的電容值改變，因而使得實際應用此電路時，電容306不能設計選擇過大的電容值。相較於第13圖的諧振電路1304，電容1306與電感1305並聯，且微處理器1302使用另一根接腳來耦接電容1306。此諧振電路1304的耦接方式使得在電容感測期間，電容1306不會被充放電。因此，當感應電極1303的電容值因觸碰而改變時，微處理器1302也能夠更敏銳地偵測到感應電極1303的電容值改變。並且，實際應用此電路時，電容1306就能根據所需要的諧振頻率設計對應的電容值。
為了本領域具有通常知識者能夠透過本實施例的說明，具體實現本發明，以下將舉出另一實施例說明上述互動裝置的電路設計。第14圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。請參考第14圖，互動裝置201包括一電容感測暨通訊整合電路1401，此電容感測暨通訊整合電路1401包括微處理器1402、感應電極1403、諧振電路1404與一阻抗元件1407。微處理器1402在此實施例中，包括一第一輸入輸出接腳IO1、一 第二輸入輸出接腳IO2、一第三輸入輸出接腳IO3與一第四輸入輸出接腳IO4。感應電極1403耦接微處理器1402的第一輸入輸出接腳IO1。在此實施例中，諧振電路1404包括一電感1405與一電容1406，其耦接關係與上述第13圖相同。阻抗元件1407例如以一電阻實施，其一端耦接至第三輸入輸出接腳IO3，另一端耦接至感應電極1403。
電容感測暨通訊整合電路1401的操作波形圖與上述第9圖的波形雷同，波形901例如是微處理器1402的第一輸入輸出接腳IO1的波形。電容感測暨通訊整合電路1401的操作分為電容感測期間T_sense與資料傳輸期間T_trans。在電容感測期間T_sense內，微處理器1402的第二輸入輸出接腳IO2與第四輸入輸出接腳IO4皆維持設定為高阻抗。另外，在電容感測期間T_sense內，微處理器1402的第一輸入輸出接腳IO1的操作則相同於上述第8圖中之微處理器802的第一輸入輸出接腳IO1的操作。同樣地，在電容感測期間(T_sense)內，微處理器1402的第三輸入輸出接腳IO3的操作則是相同於上述第8圖中之微處理器802的第三輸入輸出接腳IO3的操作。
在資料傳輸期間T_trans內，微處理器1402的第一輸入輸出接腳IO1與第三輸入輸出接腳IO3皆被設為高阻抗，其第四輸入輸出接腳被設為共接電壓。微處理器1402的第二輸入輸出接腳IO2將根據一傳輸資料，決定輸出或不輸出一高頻載波。此高頻載波的頻率趨近於諧振電路1404的共振頻率，因此，此高頻載波將藉 由諧振電路1404之諧振，放大高頻載波之振幅，再藉由感應電極1403輸出放大後的高頻載波。
第15圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。互動裝置201包括一電容感測暨通訊整合電路1501，此電容感測暨通訊整合電路1501包括微處理器1502、感應電極1503、諧振電路1504以及阻抗元件1507。此電容感測暨通訊整合電路1501的電路元件與其耦接關係皆類似於上述第14圖，故相同部分不再贅述。本實施例中第15圖的電路與上述第14圖的電路不同點在於，諧振電路1504除了包括電感1505與電容1506之外，還包括一電阻1508。其中，該電阻1508可以例如是耦接於微處理器1502的第二輸入輸出接腳IO2與電感1505之間。另外本實施例的電阻1508也可以例如是耦接於電感1505與感應電極1503之間。電阻1508用以調整諧振電路1504的品質因素(quality factor)。另外，本實施例中第15圖的電路操作與上述第14圖的操作電路相同，故不再詳加贅述。
為了本領域具有通常知識者能夠透過本實施例的說明，具體實現本發明，以下將舉出另一實施例說明上述互動裝置的電路圖。第16圖繪示為本發明一較佳實施例的互動裝置201的電路示意圖。請參考第16圖，互動裝置201包括一電容感測暨通訊整合電路1601，此電容感測暨通訊整合電路1601包括微處理器1602、感應電極1603與諧振電路1604。其中，諧振電路1604包括 電感1605、電容1606與電阻1608。諧振電路1604的耦接關係與上述第15圖的諧振電路1504相同，故不再詳加贅述。
在電容感測期間T_sense內，電容感測暨通訊整合電路1601之操作與上第13圖中的電容感測暨通訊整合電路1301類似。換句話說，在電容感測期間T_sense內，微處理器1602的第一輸入輸出接腳IO1的操作相同於上述第13圖中微處理器1302的第一輸入輸出接腳IO1的操作。此時的第一輸入輸出接腳IO1被用來對感應電極1603充放電，並且在第一輸入輸出接腳IO1設定為高阻抗時，用來偵測感應電極1603的電壓，以進行電容感測。在電容感測期間T_sense內，微處理器1302的第二輸入輸出接腳IO2與第四輸入輸出接腳IO4維持在高阻抗。
另外，由於本實施例提供一電阻在諧振電路1604中，讓第二輸入輸出接腳IO2在電容感測期間T_sense，不再處於高阻抗的狀態，也可以對感應電極1603進行充放電。換句話說，在電容感測期間T_sense內，微處理器1602的第二輸入輸出接腳IO2的操作相似於上述第12圖中微處理器1202的第二輸入輸出接腳IO2的操作。同樣地，在電容感測期間T_sense內，微處理器1602的第二輸入輸出接腳IO2的操作相似於上述第8圖中微處理器802的第三輸入輸出接腳IO3的操作。微處理器1602的第一輸入輸出接腳IO1則是用來進行電壓偵測。其中， 在電容感測期間，微處理器1602的第一輸入輸出接腳IO1的操作相同於上述第12圖中的微處理器1202的第一輸入輸出接腳IO1的操作，而微處理器1202的第四輸入輸出接腳則維持於高阻抗。另外，在資料傳輸期間T_trans內，微處理器1602的三個輸入輸出接腳(IO1~IO3)的操作則分別相同於上述第13圖中的微處理器1302的三個輸入輸出接腳(IO1~IO3)的操作。
在上述實施例中的各種諧振電路是以一電感與一電容來實施，或是以一電感、一電容與一電阻來實施。本發明具有通常知識者應當知道，諧振電路多個電感以及電容來實施，因此，本發明並未限定諧振電路的設計。
綜上所述，本發明的精神在於利用微處理器的接腳輸出高頻載波，再透過諧振電路進行諧振，來放大高頻載波的電場，並透過感應電極將電場射出。另外，微處理器的另一接腳，透過上述感應電極感測電容。藉此，本發明實施例所提出的電路設計皆是利用同一個感應電極，同時達到進行資料傳送與接收的通訊功能以及電容感測的功能。並且，本發明實施例提出的電路外部電路使用極少數的元件，就可以達到通訊與電容感應的功能，因此大大降低了外部電路的所佔據面積以及複雜度。
在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及 以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
301‧‧‧電容感測暨通訊整合電路
302‧‧‧微處理器
303‧‧‧感應電極
304‧‧‧諧振電路
305‧‧‧電感
306‧‧‧電容
IO1‧‧‧第一輸入輸出接腳
IO2‧‧‧第二輸入輸出接腳

Claims (18)

  1. 一種電容感測暨通訊整合電路，包括：一微處理器，包括一第一輸入輸出接腳以及一第二輸入輸出接腳；一感應電極，耦接該微處理器的第一輸入輸出接腳；以及一諧振電路，包括一輸入端以及一輸出端，其中，該諧振電路的輸入端耦接該微處理器的第二輸入輸出接腳，其中，該諧振電路的輸出端耦接該感應電極，其中，當進行電容感測時，該微處理器的第一輸入輸出接腳藉由對該感應電極的充放電狀態，以判定該感應電極之電容變化，其中，當進行資料輸出時，該微處理器的第一輸入輸出接腳被設定為高阻抗，該微處理器的第二輸入輸出接腳根據一傳輸資料，輸出或不輸出一高頻載波，其中，該高頻載波藉由該諧振電路之諧振，放大該高頻載波之振幅。
  2. 如申請專利範圍第1項所記載之電容感測暨通訊整合電路，其中，該微處理器更包括：一第三輸入輸出接腳，其中，該電容感測暨通訊整合電路更包括：一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該微處理器的第三輸入輸出接腳，且該阻抗元件的第二端耦接該微處理器的第一輸入輸 出接腳，其中，當進行電容感測時：該微處理器的第一輸入輸出接腳被設為一第一共接電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，且該微處理器的第三輸入輸出接腳被設為一第一特定電壓當該感應電極之電壓由該第一共接電壓充電至一第一電壓時，該微處理器的第一輸入輸出接腳被設為一第二共接電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，該微處理器的第三輸入輸出接腳被設為一第二特定電壓，當該感應電極由該第二共接電壓被放電到一第二電壓時，該微處理器的第一輸入輸出接腳被設為該第一共接電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，且該微處理器的第三輸入輸出接腳被設為該第一特定電壓，其中，該微處理器根據該感應電極由該第一共接電壓充電至該第一電壓的時間加上該感應電極由該第二共接電壓被放電到該第二電壓的時間，判斷該感應電極之電容變化，其中，該第一特定電壓大於或等於該第一電壓，且該第一電壓大於該第一共接電壓，其中，該第二特定電壓小於或等於該第二電壓，且該第二電壓小於第二共接電壓。
  3. 如申請專利範圍第1項所記載之電容感測暨通訊整合電路，其中，該微處理器更包括：一第三輸入輸出接腳， 其中，該電容感測暨通訊整合電路更包括：一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該微處理器的第三輸入輸出接腳，且該阻抗元件的第二端耦接該微處理器的第一輸入輸出接腳，其中，當進行電容感測時：該微處理器的第一輸入輸出接腳被設為一第一共接電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，且該微處理器的第三輸入輸出接腳被設為一第一特定電壓，以透過該微處理器的第三輸入輸出接腳對該感應電極進行充電，當經過一第一預設時間時，該微處理器記錄該感應電極的一第一時間電壓後，該微處理器的第一輸入輸出接腳被設為一第二共接電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，該微處理器的第三輸入輸出接腳被設為一第二特定電壓，以透過該微處理器的第三輸入輸出接腳對該感應電極進行放電，當經過一第二預設時間時，該微處理器記錄該感應電極的一第二時間電壓後，該微處理器的第一輸入輸出接腳被設為該第一共接電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，且該微處理器的第三輸入輸出接腳被設為該第一特定電壓，其中，該微處理器根據該第一時間電壓以及該第二時間電壓，判斷該感應電極之電容變化， 其中，該第一特定電壓大於或等於該第一時間電壓，且該第一時間電壓大於該第一共接電壓，其中，該第二特定電壓小於或等於該第二時間電壓，且該第二時間電壓小於第二共接電壓。
  4. 如申請專利範圍第1項所記載之電容感測暨通訊整合電路，更包括：一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該微處理器的第一輸入輸出接腳，且該阻抗元件的第二端耦接一共接電壓，其中，進行電容感測時：該微處理器的第一輸入輸出接腳對該感應電極充電到一第一電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，當該感應電極由該第一電壓被放電到一第二電壓時，該微處理器根據該感應電極由該第一電壓放電到該第二電壓的時間，判斷該感應電極之電容變化。
  5. 如申請專利範圍第1項所記載之電容感測暨通訊整合電路，更包括：一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該微處理器的第一輸入輸出接腳，且該阻抗元件的第二端耦接一共接電壓，其中，進行電容感測時：該微處理器的第一輸入輸出接腳對該感應電極充電 到一第一電壓後，該微處理器的第一輸入輸出接腳被設為高阻抗，當經過一預設時間，該微處理器根據該感應電極由該第一電壓被放電到的電壓，判斷該感應電極之電容變化。
  6. 如申請專利範圍第1項所記載之電容感測暨通訊整合電路，其中，該微處理器更包括：一第四輸入輸出接腳，其中，該諧振電路包括：一電感，包括一第一端以及一第二端，其中，該電感的第一端耦接該微處理器的第二輸入輸出接腳，該電感的第二端耦接該感應電極；以及一電容，包括一第一端以及一第二端，其中，該電容的第一端耦接該微處理器的第四輸入輸出接腳，該電容的第二端耦接該感應電極，其中，當進行資料輸出時，該微處理器的第一輸入輸出接腳被設定為高阻抗，且該第四輸入輸出接腳被設為一共接電壓。
  7. 如申請專利範圍第6項所記載之電容感測暨通訊整合電路，其中，該諧振電路更包括：一電阻，包括一第一端以及一第二端，其中，該電阻的第一端耦接該微處理器的第二輸入輸出接腳，該電阻的第二端耦接該電感的第一端。
  8. 如申請專利範圍第6項所記載之電容感測暨通訊整合電路，其中，進行電容感測時，該微處理器的第二輸入輸出接腳以及該第四輸入輸出接腳被設定為高阻抗。
  9. 如申請專利範圍第1項所記載之電容感測暨通訊整合電路，其中，該微處理器用以根據該微處理器的第一輸入輸出接腳所檢測出的電容值的不穩定期間之封包，判斷該感應電極所接收之高頻載波的封包，以解碼出由外部電路所傳輸的傳輸資料。
  10. 一種互動系統，包括：一第一互動裝置，包括：一第一電容感測暨通訊整合電路，包括：一第一微處理器，包括一第一輸入輸出接腳以及一第二輸入輸出接腳；一第一感應電極，耦接該第一微處理器的第一輸入輸出接腳；以及一第一諧振電路，包括一輸入端以及一輸出端，其中，該第一諧振電路的輸入端耦接該第一微處理器的第二輸入輸出接腳，其中，該第一諧振電路的輸出端耦接該第一感應電極；以及一第二互動裝置，包括：一第二電容感測暨通訊整合電路，包括：一第二微處理器，包括一第一輸入輸出接腳；以及一第二感應電極，耦接該第二微處理器的第一輸入輸出接腳；以及一輸出電路，耦接該第二電容感測暨通訊整合電路，其中，當該第一電容感測暨通訊整合電路進行電容感測時，該第一微處理器的第一輸入輸出接腳藉由對該第一感應電極的充放電狀態，以判定該第一感應電極之電容值變化，其中，當該第一互動裝置輸出資料時，該第一微處理 器的第一輸入輸出接腳被設定為高阻抗，該第一微處理器的第二輸入輸出接腳根據一傳輸資料，輸出或不輸出一高頻載波，其中，該高頻載波藉由該第一諧振電路之諧振，放大該高頻載波之振幅，其中，當該第二互動裝置由該第一互動裝置接收資料時，該第二微處理器用以根據該第二微處理器的第一輸入輸出接腳所檢測出的電容值的不穩定期間之封包，判斷該第二感應電極所接收之高頻載波的封包，以解碼出由第一互動裝置所傳輸的傳輸資料，其中，根據該傳輸資料，該第二電容感測暨通訊整合電路控制該輸出電路輸出一對應的輸出效果。
  11. 如申請專利範圍第10項所記載之互動系統，其中，該第一微處理器更包括：一第三輸入輸出接腳，其中，該第一電容感測暨通訊整合電路更包括：一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該第一微處理器的第三輸入輸出接腳，且該阻抗元件的第二端耦接該第一微處理器的第一輸入輸出接腳，其中，當進行電容感測時：該第一微處理器的第一輸入輸出接腳被設為一第一共接電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，且該第一微處理器的第三輸入輸出接腳被設為一 第一特定電壓，當該第一感應電極之電壓由該第一共接電壓充電至一第一電壓時，該第一微處理器的第一輸入輸出接腳被設為一第二共接電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，該第一微處理器的第三輸入輸出接腳被設為一第二特定電壓，當該第一感應電極由該第二共接電壓被放電到一第二電壓時，該第一微處理器的第一輸入輸出接腳被設為該第一共接電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，且該第一微處理器的第三輸入輸出接腳被設為該第一特定電壓，其中，該第一微處理器根據該第一感應電極由該第一共接電壓充電至該第一電壓的時間加上該第一感應電極由該第二共接電壓被放電到該第二電壓的時間，判斷該第一感應電極之電容變化，其中，該第一特定電壓大於或等於該第一電壓，且該第一電壓大於該第一共接電壓，其中，該第二特定電壓小於或等於該第二電壓，且該第二電壓小於第二共接電壓。
  12. 如申請專利範圍第10項所記載之互動系統，其中，該第一微處理器更包括：一第三輸入輸出接腳，其中，該第一電容感測暨通訊整合電路更包括： 一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該第一微處理器的第三輸入輸出接腳，且該阻抗元件的第二端耦接該第一微處理器的第一輸入輸出接腳，其中，當進行電容感測時：該第一微處理器的第一輸入輸出接腳被設為一第一共接電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，且該第一微處理器的第三輸入輸出接腳被設為一第一特定電壓，以透過該第一微處理器的第三輸入輸出接腳對該第一感應電極進行充電，當經過一第一預設時間時，該第一微處理器記錄該第一感應電極的一第一時間電壓後，該第一微處理器的第一輸入輸出接腳被設為一第二共接電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，該第一微處理器的第三輸入輸出接腳被設為一第二特定電壓，以透過該第一微處理器的第三輸入輸出接腳對該第一感應電極進行放電，當經過一第二預設時間時，該第一微處理器記錄該第一感應電極的一第二時間電壓後，該第一微處理器的第一輸入輸出接腳被設為該第一共接電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，且該第一微處理器的第三輸入輸出接腳被設為該第一特定電壓，其中，該第一微處理器根據該第一時間電壓以及該第二時間電壓，判斷該第一感應電極之電容變化，其中，該第一特定電壓大於或等於該第一時間電壓， 且該第一時間電壓大於該第一共接電壓，其中，該第二特定電壓小於或等於該第二時間電壓，且該第二時間電壓小於第二共接電壓。
  13. 如申請專利範圍第10項所記載之互動系統，其中，該第一電容感測暨通訊整合電路更包括：一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該第一微處理器的第一輸入輸出接腳，且該阻抗元件的第二端耦接一共接電壓，其中，當該第一電容感測暨通訊整合電路進行電容感測時：該第一微處理器的第一輸入輸出接腳對該第一感應電極充電到一第一電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，當該第一感應電極由該第一電壓被放電到一第二電壓時，該第一微處理器根據該第一感應電極由該第一電壓放電到該第二電壓的時間，判斷該第一感應電極之電容變化。
  14. 如申請專利範圍第10項所記載之互動系統，其中，該第一電容感測暨通訊整合電路更包括：一阻抗元件，包括一第一端以及一第二端，其中，該阻抗元件的第一端耦接該第一微處理器的第一輸入輸出接腳，且該阻抗元件的第二端耦接一共接電壓，其中，進行電容感測時： 該第一微處理器的第一輸入輸出接腳對該第一感應電極充電到一第一電壓後，該第一微處理器的第一輸入輸出接腳被設為高阻抗，當經過一預設時間，該第一微處理器根據該第一感應電極由該第一電壓被放電到的電壓，判斷該第一感應電極之電容變化。
  15. 如申請專利範圍第10項所記載之互動系統，其中，該第一微處理器更包括：一第四輸入輸出接腳，其中，該第一諧振電路包括：一第一電感，包括一第一端以及一第二端，其中，該第一電感的第一端耦接該第一微處理器的第二輸入輸出接腳，該第一電感的第二端耦接該第一感應電極；以及一第一電容，包括一第一端以及一第二端，其中，該第一電容的第一端耦接該第一微處理器的第四輸入輸出接腳，該第一電容的第二端耦接該第一感應電極，其中，當進行資料輸出時，該第一微處理器的第一輸入輸出接腳被設定為高阻抗，且該第一微處理器的第四輸入輸出接腳被設為一共接電壓。
  16. 如申請專利範圍第15項所記載之互動系統，其中，該第一諧振電路更包括：一第一電阻，包括一第一端以及一第二端，其中，該第一電阻的第一端耦接該第一微處理器的第二輸入輸出 接腳，該第一電阻的第二端耦接該第一電感的第一端。
  17. 如申請專利範圍第15項所記載之互動系統，其中，當該第一電容感測暨通訊整合電路進行電容感測時，該第一微處理器的第二輸入輸出接腳以及該第四輸入輸出接腳被設定為高阻抗。
  18. 如申請專利範圍第10項所記載之互動系統，其中，該第二微處理器更包括：一第二輸入輸出接腳，其中，該第二電容感測暨通訊整合電路更包括：一第二諧振電路，包括一輸入端以及一輸出端，其中，該第二諧振電路的輸入端耦接該第二微處理器的第二輸入輸出接腳，其中，該第二諧振電路的輸出端耦接該第二感應電極；以及其中，當該第二電容感測暨通訊整合電路進行電容感測時，該第二微處理器的第一輸入輸出接腳藉由對該第二感應電極的充放電狀態，以判定該第二感應電極之電容值變化，其中，當該第二互動裝置輸出資料時，該第二微處理器的第一輸入輸出接腳被設定為高阻抗，該第二微處理器的第二輸入輸出接腳根據一傳輸資料，輸出或不輸出該高頻載波，其中，該高頻載波藉由該第二諧振電路之諧振，放大該高頻載波之振幅， 其中，當該第二互動裝置由該第一互動裝置接收資料時，該第二微處理器用以根據該第二微處理器的第一輸入輸出接腳所檢測出的電容值的不穩定期間之封包，判斷該第二感應電極所接收之高頻載波的封包，以解碼出由第一互動裝置所傳輸的傳輸資料。
TW105117509A 2016-06-03 2016-06-03 電容感測暨通訊整合電路以及使用其之互動系統 TWI597624B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105117509A TWI597624B (zh) 2016-06-03 2016-06-03 電容感測暨通訊整合電路以及使用其之互動系統
US15/612,697 US10402024B2 (en) 2016-06-03 2017-06-02 Integrated communication and capacitive sensing circuit and interactive system using the same
JP2017109928A JP6464498B2 (ja) 2016-06-03 2017-06-02 容量性感知と通信を具備する統合回路、及びそれらを用いたインタラクティブシステム
CN201710406988.5A CN107465426B (zh) 2016-06-03 2017-06-02 电容感测暨通信整合电路以及使用其的互动***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105117509A TWI597624B (zh) 2016-06-03 2016-06-03 電容感測暨通訊整合電路以及使用其之互動系統

Publications (2)

Publication Number Publication Date
TWI597624B true TWI597624B (zh) 2017-09-01
TW201743164A TW201743164A (zh) 2017-12-16

Family

ID=60483733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117509A TWI597624B (zh) 2016-06-03 2016-06-03 電容感測暨通訊整合電路以及使用其之互動系統

Country Status (4)

Country Link
US (1) US10402024B2 (zh)
JP (1) JP6464498B2 (zh)
CN (1) CN107465426B (zh)
TW (1) TWI597624B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6749017B2 (ja) * 2016-11-17 2020-09-02 東京パーツ工業株式会社 静電容量式近接センサおよびこの静電容量式近接センサを備えるドアハンドル装置
KR102656423B1 (ko) * 2016-12-30 2024-04-09 엘지디스플레이 주식회사 터치센싱시스템 및 이를 포함한 표시장치
JP7107547B2 (ja) * 2018-02-16 2022-07-27 東京パーツ工業株式会社 静電容量式近接センサおよびこの静電容量式近接センサを用いた人体検知方法
US20210356297A1 (en) * 2020-05-12 2021-11-18 Nxp Usa, Inc. Capacitive sensing

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515654B1 (en) * 2000-10-13 2003-02-04 Taiwan Regular Electronics Touch-type pointing device with wireless input capability
EP1795860B1 (en) * 2004-09-28 2012-11-14 Aisin Seiki Kabushiki Kaisha Antenna assembly and door handle unit
US8022935B2 (en) * 2006-07-06 2011-09-20 Apple Inc. Capacitance sensing electrode with integrated I/O mechanism
JP5104150B2 (ja) * 2007-09-14 2012-12-19 オムロン株式会社 検知装置および方法、並びにプログラム
JP4846690B2 (ja) * 2007-11-05 2011-12-28 株式会社イトーキ 人体通信端末装置及び人体通信端末装置の認証処理方法
JP2009253478A (ja) * 2008-04-02 2009-10-29 Sony Ericsson Mobilecommunications Japan Inc 情報通信装置、情報通信装置の制御方法
US8378967B2 (en) * 2009-02-27 2013-02-19 Denso Corporation Wearable electrical apparatus
JP5517251B2 (ja) * 2010-06-07 2014-06-11 トヨタ紡織株式会社 タッチセンサ及びタッチ検出方法
CN102725717B (zh) * 2010-06-10 2015-12-02 英派尔科技开发有限公司 触摸面板设备之间的通信
JP5908644B2 (ja) * 2012-03-15 2016-04-26 インテル コーポレイション 可搬装置のための近距離場通信（ｎｆｃ）および近接センサー
CN102916729B (zh) * 2012-09-04 2014-12-10 深圳市汇顶科技股份有限公司 一种触摸屏终端的近场通信方法、***及触摸屏终端
US8798695B1 (en) * 2012-09-17 2014-08-05 Amazon Technologies, Inc. Proximity sensor using antennas of a user device
JP2014082735A (ja) * 2012-09-26 2014-05-08 Panasonic Corp 通信機器及び電子機器
US20140267104A1 (en) * 2013-03-18 2014-09-18 Qualcomm Incorporated Optimized adaptive thresholding for touch sensing
WO2014207866A1 (ja) * 2013-06-27 2014-12-31 富士通株式会社 パルス発生器，半導体集積回路および無線データ伝送方法
KR102242363B1 (ko) * 2014-09-11 2021-04-20 삼성전자주식회사 전자 장치 및 전자 장치에서 그립 센싱 방법
US9628594B2 (en) * 2014-10-31 2017-04-18 Semtech Corporation Method and device for capacitive near-field communication in mobile devices
US9832037B2 (en) * 2014-12-22 2017-11-28 Sierra Wireless, Inc. Method and apparatus for register setting via multiplexed chip contacts
US10015744B2 (en) * 2015-01-05 2018-07-03 Qualcomm Incorporated Low power operations in a wireless tunneling transceiver
JP6745808B2 (ja) * 2015-06-22 2020-08-26 シグマセンス，エルエルシー 改善された性能のために同時機能を利用するマルチタッチセンサ及び静電気式ペンデジタル化システム
JP6551915B2 (ja) * 2015-07-06 2019-07-31 シグマセンス，エルエルシー 内圧、傾き及び回転についてのペンシステム

Also Published As

Publication number Publication date
TW201743164A (zh) 2017-12-16
US20170351359A1 (en) 2017-12-07
US10402024B2 (en) 2019-09-03
CN107465426B (zh) 2020-10-13
CN107465426A (zh) 2017-12-12
JP6464498B2 (ja) 2019-02-06
JP2017220930A (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
TWI597624B (zh) 電容感測暨通訊整合電路以及使用其之互動系統
US11537221B2 (en) Timing synchronization of active stylus and touch sensor
CN104995586B (zh) 数字化***的笔
JP6198855B2 (ja) 無線充電器
CN103887895A (zh) 用于感应式电源供应器的供电模块及电流信号检测方法
JP6093350B2 (ja) 容量性接触センサのための評価方法および評価デバイス
US20150202516A1 (en) Interactive amusement system, interactive wearing system and data transmission circuit for biological contact
KR20200045286A (ko) 터치 장치 및 이의 터치 검출 방법
TWI615760B (zh) 觸控偵測方法與電容式感測裝置
US20190043376A1 (en) Automatic page detection method for print article and print article using the same
CN105511693A (zh) 触控通讯***与触控通讯方法
KR101135358B1 (ko) 노이즈 제거가 가능한 터치 감지 장치 및 방법
TWI480791B (zh) 觸控裝置及其觸控面板的驅動方法
CN109407867B (zh) 触控检测***及其检测方法、触控装置
KR102414225B1 (ko) 터치 장치 및 이의 터치 검출 방법
CN216083667U (zh) 触控检测装置、触控屏、电子设备和触控***
TWI739461B (zh) 指標元件
JP2006024127A (ja) 情報伝送装置
CN113934328A (zh) 触控检测装置、触控屏、电子设备和触控***
JPH036726A (ja) 位置検出装置