TWI594943B - 製造混合整合構件的方法以及這種混合整合構件 - Google Patents

Description

製造混合整合構件的方法以及這種混合整合構件

本發明係關於一種製造一混合整合構件的方法，該構件包括至少一MEMS(微電機系統)元件、一用於該MEMS元件之微機械結構的罩蓋及至少一ASIC(特定應用積體電路)基板。

鑒於本發明之方法特別適於製造諸如加速度感測器與轉速感測器等慣性感測器，下文將以此類構件為例說明本發明，但本發明之方法亦可用來製造具其他功能之構件。若是慣性感測器，則該MEMS元件之微機械結構包括至少一感震質量，其彈性懸掛於微機械結構內部，故會在加速度作用下發生偏轉。離心力或旋轉運動亦能引起此等加速度。偵測並評價感震質量之偏轉。為此，該構件一方面須配設信號偵測用電路元件，例如配設測量用電容器的電極或者配設壓電電阻。另一方面還需設置用於處理與評價測量信號的評價電路。此外還應將MEMS元件之微機械結構封裝。藉此便能為感測器結構提供對感測器之衰減特性同樣起決定性共同作用之壓力狀況。此舉亦為MEMS元件之微機械結構提供相應防護措施以免受雜質及外部因素(如水分、外部氣體及微粒)的影響。

US 2011/0012247 A1描述一種製造豎向整合之構件的方法，該構件具有一MEMS元件、一用於該MEMS元件之微機械結構的罩蓋及一 ASIC基板。根據此習知方法，構件的此三組成部分係獨立製成，為每個組成部分皆提供一相應之基礎基板。將MEMS基板接合之前經過處理及(視情況)結構化之ASIC基板。根據US 2011/0012247 A1，MEMS基板之處理工藝既可在將其安裝於ASIC基板前又可在之後進行，但必須在安裝罩蓋基板過程中結束。在MEMS元件之微機械結構上安裝罩蓋基板前，必須首先對罩蓋基板實施結構化。為此，同樣要將罩蓋基板接合於ASIC基板上。

該習知方法能夠對具微機械感測器功能及評價電路之堅固構件進行低成本量產，因為該方法除在晶圓複合體中製造各構件組成部分-MEMS元件、罩蓋及ASIC-外，還能將此等組成部分安裝為一晶圓級感測器構件。此外還能以晶圓級對MEMS功能及ASIC功能進行電性測試以及對各感測器構件進行補償。此點同樣有助於降低生產成本。

該習知方法的部分態樣在實踐中具有某些缺點。例如，製造此三構件組成部分時需要使用三個基礎基板，此點提高材料成本及處理難度。此外，構件安裝過程中必須實施兩個彼此獨立且相對複雜的接合工藝。最後，透過此種方法所生產的構件之結構高度相對較高。

本發明提出一種製造混合整合構件的簡單而低成本之方法，該等構件包括至少一MEMS元件、一用於該MEMS元件之微機械結構的罩蓋及至少一ASIC基板，該方法可達到更高的小型化水平。

本發明透過以下方式來實現此點：在一層結構中製造該MEMS元件之微機械結構以及該罩蓋，且以同一半導體基板為出發點。為此，將至少一罩蓋層鍍覆於該半導體基板的第一表面。自(另一)第二表 面出發對該半導體基板進行處理及結構化，以便產生MEMS結構並將其曝露。再將該半導體基板以該MEMS結構化之第二表面安裝於該ASIC基板上。

與US 2011/0012247 A1所述方法不同，本發明係以薄層技術在MEMS基板的一表面上生長至少一罩蓋層來製成罩蓋。為此可採用便於控制且成本相對較低之習知半導體工藝。其中，即使不採用接合工藝亦在MEMS基板與罩蓋結構間產生一密封複合體，其結構高度僅略低於該MEMS元件之微機械結構的高度。

本發明之製造方法可具多種實施方案，特別是在實現該罩蓋結構方面、實現該MEMS結構方面以及在為該MEMS元件與該ASIC基板建立連接方面。處理順序主要視待製造之構件的類型與用途而定。

根據該方法的一種較佳實施方案，首先將至少一犧牲層鍍覆至該半導體基板的第一表面並實施結構化，使得該犧牲層構成一占位元件，用於在該半導體基板中之待製造之MEMS結構與該待製造之罩蓋結構之間形成一空腔。在此情況下，唯有針對性地去除犧牲層材料方能將該MEMS結構曝露。有若干非常可靠的相關工藝可供選擇，因此，可利用該至少一結構化犧牲層來在最低罩蓋高度條件下確保該MEMS元件之微機械結構的可動性。位於該半導體基板(下文亦稱MEMS基板)的該一表面上的該結構化犧牲層較佳亦可用作對該MEMS基板實施結構化時的蝕刻中止層，因為此處必然產生在該MEMS基板的整個厚度上延伸並與位於該罩蓋結構下方之該空腔連同的溝槽。

如前所述，該罩蓋或罩蓋結構可包含多個罩蓋層。因此，可 將連接線、一重新佈線及/或信號偵測用電路元件(如測量用電容器的電極)整合於該罩蓋結構之此種層結構。為此，僅需將至少一導電層裝入該罩蓋之層結構、以相應方式受到結構化並用一或多個絕緣層使其與鄰接之半導體材料絕緣。

該用於該MEMS元件之基礎基板的厚度通常明顯大於需要在該半導體基板中製成之微機械結構的結構高度。該MEMS結構在該半導體基板的整個厚度上延伸，因此，在此情況下建議首先對該半導體基板進行薄化處理，直至其厚度達到MEMS結構之期望結構高度。有利者係對該半導體基板的第二表面進行薄化處理。其中，可對該表面實施相應製備，使其至少就粗糙度而言適於安裝至該ASIC基板上。

較佳利用溝槽工藝製造該MEMS結構，因為該工藝能製成具有極高深寬比的溝槽結構。針對該半導體基板的該第二表面進行蝕刻。為此而對該表面實施相應遮蔽。如前所述，有利者係為該半導體基板之第一表面上的犧牲層選用某種材料，使得該結構化之犧牲層構成針對溝槽工藝之蝕刻中止層。與純粹的時控方案相比，該方案能更準確地產生蝕刻深度。隨後可利用犧牲層蝕刻工藝簡單地將溝槽上的犧牲層材料去除，以便在該罩蓋之層結構與該半導體基板中的微機械結構之間產生一空腔並將該微機械結構曝露。

此處需要注意的是，亦可以毋需犧牲層的方式來在該罩蓋結構之層結構與該半導體基板中的微機械結構之間產生一空腔，具體方式為：利用一非等向性蝕刻工藝擴張溝槽之底部區域，直至該微機械結構受到基蝕。

較佳利用接合工藝來為該包含罩蓋或罩蓋結構之MEMS元件與該ASIC基板建立連接，因為該方式既能為MEMS元件與ASIC基板實現密封式機械連接，又能為二者建立可靠的電連接。有多種工藝可供選擇，下文將結合本發明之實施例進行詳細說明。

本發明之方法的最終產品為一種構件，該構件包括至少一MEMS元件、一用於該MEMS元件之微機械結構的罩蓋及至少一ASIC基板。該MEMS元件之微機械結構實施於一半導體基板中且在該半導體基板的整個厚度上延伸。該罩蓋實施於該半導體基板上的一層結構中，該MEMS元件安裝於該ASIC基板上，使得該微機械結構的一面被該罩蓋封閉，另一面被該ASIC基板封閉。

就原則而言，藉由該構件結構可實現一種透過ASIC基板將構件機械固定於載體上並受到電接觸的二級安裝，以及實現一種透過罩蓋使得構件與載體機械連接及電連接的二級安裝。該混合整合MEMS元件與外部環境進行電接觸的實現方式主要取決於該構件之二級安裝的類型。無論何種情況，該罩蓋之層結構較佳包含至少一導電層，該導電層中設有連接線、一重新佈線及/或信號偵測用電路元件。可透過引線接合來為該混合整合構件與外部環境建立電連接。該ASIC基板上必須設有相應的曝露連接墊。在此情況下透過該ASIC基板來二次安裝該構件。該MEMS元件及該ASIC基板亦可透過該MEMS元件之層結構中的若干貫穿接點來電連接外包裝或印刷電路板，該等貫穿接點自該半導體基板之朝向該ASIC基板的表面出發以貫穿該半導體基板及整個層結構的方式在該半導體基板上延伸。藉由該方案可實現一種透過倒裝晶片安裝將帶罩蓋之構件安裝於載體上的二 級安裝。作為替代方案，亦可透過設置於該ASIC基板中的貫穿接點來使該MEMS元件及該ASIC基板電連接外包裝或印刷電路板。

本文開篇已指出，本發明之方法及相應之構件結構特別適於製造慣性感測器。根據本發明，該MEMS元件之微機械結構在該半導體基板的整個厚度上延伸，因此，可在該感測器結構中構建相對更大的感震質量。用於偵測感震質量之偏轉的電路元件可-根據信號偵測之具體類型-整合於該MEMS之微機械結構中、整合於該罩蓋結構中以及/或者整合於該ASIC中，而用於感測器信號之評價電路的至少部分則整合於該ASIC基板上。

10‧‧‧半導體基板，MEMS基板

11‧‧‧接合點

12‧‧‧溝槽

13‧‧‧感震質量

15‧‧‧基板背面

20‧‧‧犧牲層，氧化層

21‧‧‧空腔

22‧‧‧剩餘的區域

30‧‧‧罩蓋層，罩蓋

40‧‧‧載體

41‧‧‧膠黏層

50‧‧‧接合層

51‧‧‧障壁層

52‧‧‧Cu層

53‧‧‧層生長

54‧‧‧錫層

55‧‧‧接合框，接合連接

56‧‧‧電接點

57‧‧‧電接點

58‧‧‧接合層

60‧‧‧ASIC基板

61‧‧‧接觸墊，連接墊

70‧‧‧Cu充填物，Cu

75‧‧‧TSV孔

76‧‧‧氧化層

100‧‧‧MEMS元件

101‧‧‧構件

102‧‧‧構件

圖1至7藉由一慣性感測器構件於製造過程中之結構的剖視圖來說明本發明之方法；圖8a、8b為外部電接觸本發明所製慣性感測器構件之兩不同方案的剖視圖；及圖9為包含接合層之半導體基板的詳圖。

如前所述，本發明具有多種較佳設計方案及改良方案。該等方案一方面可參閱附屬項，另一方面可參閱下文中利用附圖對本發明之多個實施例所作的說明。

本發明之製造混合整合構件的方法，以兩個彼此獨立地受到處理之半導體基板為出發點。其一半導體基板(下文稱作ASIC基板)上較佳整合用於該構件的一信號處理電路及評價電路的至少部分。該ASIC基板 中還可設有若干貫穿接點，即所謂“TSV”(矽穿孔，Through Silicon Via)，該等貫穿接點例如實施為填有鎢或銅的盲孔。該等TSV用於在二級安裝範圍內對構件進行外部電接觸。本發明不對ASIC基板之CMOS處理工藝進行進一步說明，本文亦不予詳述。

圖1示出另一半導體基板10，下文亦稱之為MEMS基板。本實施例中係指單晶矽晶圓10。該MEMS基板10的一表面上已生長了一用作犧牲層20的氧化層。該氧化層20可藉由熱氧化而產生，亦可藉由CVD工藝、LPCVD工藝或PECVD工藝沈積於MEMS基板10的該表面上。氧化層20隨後受到過結構化處理，以便在待製造之微機械感測器結構所在位置上以及該感測器區域外部將該氧化層去除。為此，首先將一遮蔽層鍍覆至該閉合式氧化層20並實施光微影結構化。再利用一蝕刻工藝將該遮蔽層之曝露區域內的氧化物材料去除。圖1為具結構化犧牲層20之未經結構化的MEMS基板10。該犧牲層20起占位元件作用，用於在待製造之微機械感測器結構與待製造之罩蓋結構之間形成一空腔。

下一磊晶工藝係在具結構化犧牲層20之MEMS基板10的第一表面上生長一由多晶矽構成的較厚罩蓋層30，參閱圖2。罩蓋層30之厚度為20μm至50μm。該罩蓋層30將待製造之微機械感測器結構密封以免其受環境因素及微粒的影響。

此處需要注意的是，亦可將多個罩蓋層鍍覆於該具結構化犧牲層之基板表面，使得該罩蓋或罩蓋結構由一層結構、而非一層構成。例如可將電連接線及/或信號偵測用電路元件整合於此種層結構。為此，僅需在該層結構內的兩隔離層之間夾層式構造至少一導電層(如摻雜多晶矽層) 並實施結構化。

將該至少一罩蓋層30鍍覆完畢後，將MEMS基板10倒裝地、即以其罩蓋層30接合一載體40。載體40僅用於對背面將於下一處理工序受到結構化之MEMS基板10進行固定。至遲在將該結構化MEMS基板10安裝於ASIC基板後將該載體重新移除。因此，利用某種膠黏層41來為罩蓋層30與載體40建立連接，此種膠黏層雖具一定溫度穩定性，但仍能被乾淨地去除。膠黏層41較為柔軟，以便對罩蓋層30之表面上可能存在的表面形貌加以補償。圖3所示MEMS基板10具有結構化犧牲層20、罩蓋層30及載體40。

此時，對該相對較厚之MEMS基板10進行薄化處理，直至其厚度大致等於MEMS元件之期望結構高度。該期望結構高度通常為20μm至150μm。為此，先對MEMS基板10之背面15進行研磨再實施拋光，以便去除矽晶體之劃痕及損傷。該拋光工藝亦用於使得基板背面15達到適於將該MEMS元件安裝於該ASIC基板上的粗糙度。本實施例係將該MEMS元件接合該ASIC基板。為此，將接合層50鍍覆至經過上述預處理之基板背面15並實施結構化，參閱圖4。

圖9詳細示出了接合層50的結構，下面結合圖9對此種接合層之製造過程進行詳細說明。首先往基板背面鍍覆一障壁層51(例如，Ta/TaN或者Ti/TiN)及(視需要)一或多個黏接層，再透過PVD工藝或濺鍍工藝在上面沈積一較薄的Cu層52。再在該較薄的Cu層52上鍍覆一漆層並實施光微影結構化，以便藉由電流沈積來將非遮蔽之區域內的Cu層52加厚。所造成的層生長在此用53表示。本實施例中，最後還鍍覆一錫(Sn) 層54，其同樣僅生長於非遮蔽之表面區。之後，例如利用一濕氏化學背面蝕刻工藝將漆遮罩以及將位於漆遮罩下方區域之較薄Cu層及障壁層去除。以下將透過上述結構化處理而形成之層51至54稱作結構化之接合層50。需要針對下文將述之處理步驟採取相應必要措施：必須為接合層50鍍覆額外的鈍化防護層，以免該接合層受下文將述之工藝的影響。本文不對該等防護層進行專門說明。

此時，為MEMS基板10之具有結構化接合層50的背面設置一用於隨後之非等向性蝕刻工藝的蝕刻遮罩，其中，將一微機械感測器結構置入MEMS基板10。該蝕刻工藝較佳選用溝槽蝕刻工藝，因其所產生之結構具有極高的深寬比。亦即，本發明之方法在一相對較小的晶片面積上產生若干在該MEMS基板的整個厚度上延伸之MEMS結構。該溝槽遮罩可採用結構化之光阻層。蝕刻深度很大、即MESM基板較厚時，建議採用氧化物遮罩。圖5為移除溝槽遮罩後的結構化MEMS基板10。此時，該微機械感測器結構包含一或多個彈性懸掛的感震質量13，其由MEMS基板10內的溝槽12定義且曝露出來。該等溝槽12自基板背面貫穿MEMS基板10的整個厚度直至犧牲層20，該犧牲層在此亦用作針對溝槽蝕刻工藝之蝕刻中止層。

下一處理步驟係部分去除犧牲層20，以便將感震質量13曝露從而使其能夠發生偏轉。在此過程中在罩蓋層30與微機械感測器結構之間形成一空腔21。該犧牲層20之剩餘的區域22將該微機械感測器結構機械連接罩蓋層30，參閱圖6。本實施例中，該微機械感測器結構亦藉由接合點11直接接合罩蓋層30，該接合點源於對氧化層20的結構化處理。在 透過溝槽12所實施之蝕刻作用下(例如，用氣相之氫氟酸實施蝕刻)將犧牲層材料去除。之後可再用一有機抗黏層塗佈該微機械感測器結構之表面，以防該感震質量黏著於鄰接之結構元件上。

隨後將經此處理之MEMS基板10接合該受到獨立處理之ASIC基板60。為此，為ASIC基板60之表面設置一對應於MENS基板10之背面上的接合層50而結構化的Cu層或者Cu/Su層。位於ASIC基板60之表面上的此種Cu層可為ASIC基板60之配線的一部分。此時，僅需針對接合工藝對該Cu層實施相應調理即可。該金屬接合工藝係將MEMS基板10與ASIC基板60永久連接在一起，參閱圖7。在此過程中，既形成純機械連接件(如接合框55)，又使該二元件10與60間形成相應電接點56及57。接合連接55較佳將該微機械感測器結構與ASIC基板60隔絕，其中，可在ASIC基板60與罩蓋層30間的空腔內設置一定內壓。此外亦可使得罩蓋層30透過MEMS基板10與ASIC基板60間的接合連接55、56、57電連接ASIC基板60。

可利用一基於SLID法(固液擴散，Solid Liquid Interdiffusion)或TLP法(瞬間液相，Transient Liquid Phase)之接合工藝來製造位於MEMS基板10與ASIC基板60間的上述接合連接。使得Cu與Sn形成一金屬間相，如Cu₃Sn來實現此點。該金屬間相的熔化溫度高於形成此相所需之(真正意義上的)接合溫度。

作為替代方案，亦可採用基於熱壓縮的接合工藝。此時，利用一晶圓鍵合機並施加一定溫度及壓力來使MEMS基板與ASIC基板此二晶圓永久相連。此處毋需設置Sn中間層。為提高此種Cu-Cu連接之強度， 可隨後將該晶圓疊堆置於高溫下一定時間。

根據另一安裝方案，採用一共晶接合工藝來為MEMS基板與ASIC基板建立永久性連接，其中，在MEMS基板10之背面上設置一含鍺層，在ASIC基板之表面上設置一相應結構化之鋁層。為此，例如利用一濺鍍工藝(物理氣相沈積)或者自氣相出發藉由PE-CVD或LPCVD來在MEMS基板10之背面上沈積一鍺層及/或矽鍺層。再用濕氏化學蝕刻或電漿蝕刻對該層實施結構化。ASIC基板之表面上的鋁層可為該ASIC基板之配線的一部分。此時，僅需針對接合工藝對該鋁層實施相應調理即可。該鋁層可由Al、Cu含量為0.5%的Al或者由Cu含量為0.5%且矽含量為1%的Al構成。

將經處理之MEMS基板10安裝於ASIC基板60後，將膠黏層41移除，從而將僅應用於製造工藝的載體40從晶圓疊堆上重新拿開。接合步驟完畢後，該晶圓複合體具有足夠的穩定性來應對其他晶圓再加工工藝。

在二級安裝範圍內通常透過引線接合來電接觸此類構件。其中，圖8a所示構件101之ASIC基板60的表面上構建有若干接觸墊61。利用鋸切或蝕刻工藝將接觸墊61之上的MEMS元件100之材料移除，從而將接觸墊61曝露以便透過引線接合來對構件101進行外部接觸。

作為引線接合式外部接觸的替代方案，可在ASIC基板中設置若干銅製貫穿接點，即所謂“TSV”(矽穿孔通道，Through Silicon Via)，以便向外導引該構件之電信號。本文未繪示該構件方案。

此類TSV亦可構建於MEMS基板中或者構建於MEMS基板 上的層結構中，採用此方案後，透過罩蓋可電接觸整個構件，而非僅電接觸MEMS元件。該構件方案參閱圖8b。

根據該構件方案，在薄化處理前且在沈積及結構化接合層50後在MEMS基板10的背面蝕刻若干深寬比為5：1至10：1的圓形TSV孔75。該等TSV孔75自基板背面15出發貫穿罩蓋層30延伸至該罩蓋層之表面。該等TSV孔75之側壁塗有一氧化層76，用於與鄰接的半導體材料絕緣。之後再以圖9所示方式製出接合層50。藉由電流沈積Cu來將較薄的Cu層加厚時，用Cu70將該等TSV孔75完全填滿。將MEMS基板10安裝於ASIC基板60上後，TSV孔75的該Cu充填物70連同接合層58一起為位於ASIC基板60之表面上的連接墊61與罩蓋表面建立導電連接，以便向外導引ASIC基板60之電信號。

在此情況下，該構件102可透過晶圓級封裝(WLP，如倒裝晶片安裝)之工藝受到進一步處理且適於直接安裝於印刷電路板。

作為替代方案，亦可於晶圓接合完畢後再設置該等TSV。

10‧‧‧半導體基板，MEMS基板

30‧‧‧罩蓋層，罩蓋

55‧‧‧接合框，接合連接

56‧‧‧電接點

57‧‧‧電接點

60‧‧‧ASIC基板

61‧‧‧接觸墊

100‧‧‧MEMS元件

101‧‧‧構件

Claims (13)

1. 一種製造一混合整合構件(101；102)的方法，該構件至少包括一MEMS元件(100)、一用於該MEMS元件之微機械結構的罩蓋及一ASIC基板(60)；其特徵在於，在一層結構中製造該MEMS元件(100)之微機械結構以及該罩蓋(30)，且以同一半導體基板(10)為出發點，其中：將至少一罩蓋層(30)鍍覆於該半導體基板(10)的第一表面，並且自該半導體基板之(另一)第二表面(15)出發對該半導體基板(10)進行處理及結構化，以便產生該微機械MEMS結構並將其曝露，及將該半導體基板(10)以該MEMS結構化之第二表面(15)安裝於該ASIC基板(60)上，其中，將至少一犧牲層(20)鍍覆至該半導體基板(10)的第一表面並實施結構化，使得該犧牲層構成一占位元件，用於在MEMS結構與罩蓋(30)之間形成一空腔(21)，將該至少一罩蓋層(30)以覆蓋該至少一犧牲層(20)的方式鍍覆至該半導體基板(10)的第一表面。
2. 如申請專利範圍第1項之方法，其中，在一包含至少一導電層的層結構中實現該罩蓋，對該導電層實施結構化以形成連接線、一重新佈線及/或信號偵測用電路元件。
3. 如申請專利範圍第1或2項之方法，其中，對該半導體基板(10)之第二表面(15)進行薄化處理，直至達到該MEMS結構之結構高度。
4. 如申請專利範圍第1項之方法，其中，利用一溝槽工藝將該MEMS結構置入該半導體基板(10)的第二表面(15)，其中，該結構化犧牲層(20)在該半導體基板(10)之第一表面上用作蝕刻中止層。
5. 如申請專利範圍第4項之方法，其中，在該半導體基板(10)之第二表面(15)上將該等溝槽(12)上的該至少一犧牲層(20)之材料至少部分地去除，以便將該MEMS結構曝露並在MEMS結構與罩蓋(30)之間產生一空腔(21)。
6. 如申請專利範圍第1或2項之方法，其中，利用一接合工藝來為該包含該罩蓋(30)之MEMS元件(100)與該ASIC基板(60)建立機械連接及電連接。
7. 如申請專利範圍第6項之方法，其中，透過AlGe接合層、CuCu接合層、CuSn接合層及/或AuSi接合層來為該MEMS元件(100)與該ASIC基板(60)建立連接。
8. 一種混合整合構件，包括至少一MEMS元件(100)、一用於該MEMS(100)元件之微機械結構的罩蓋(30)及至少一ASIC基板(60)；特定言之藉由如申請專利範圍第1至8項中任一項之方法製成，其中，該MEMS元件(100)之微機械結構實施於一半導體基板(10)中且在該半導體基板(10)的整個厚度上延伸，該罩蓋(30)實施於該半導體基板(10)上的一層結構中，及該MEMS元件(100)安裝於該ASIC基板(60)上，使得該微機械結構的一面被該罩蓋(30)封閉，另一面被該ASIC基板(60)封閉。
9. 如申請專利範圍第8項之混合整合構件，其中，該罩蓋之層結構包含至少一導電層，該導電層中構建有連接線、一重新佈線及/或信號偵測用電路元件。
10. 如申請專利範圍第8或9項之混合整合構件(102)，其中，該MEMS元件(100)之該層結構中構建有若干貫穿接點(70，75，76)，該等貫穿接點自朝向該ASIC基板(60)的安裝面出發以貫穿該半導體基板(10)及整個層結構(30)的方式在該半導體基板(10)上延伸。
11. 如申請專利範圍第8或9項之混合整合構件，其中，該ASIC基板(60)中構建有用於在二級安裝範圍內對該構件進行外部電接觸的貫穿接點(TSV)。
12. 如申請專利範圍第8或9項之混合整合構件(101)，其中，該ASIC基板(60)之朝向該MEMS元件(100)的頂面上構建有接觸墊(61)，該等接觸墊(61)用來在二級安裝範圍內透過該MEMS元件(100)中的孔口對該構件(101)進行外部電接觸。
13. 如申請專利範圍第8或9項之混合整合構件，其係為一種慣性感測器構件，其中，該MEMS元件(100)之微機械結構包含至少一感震質量(13)且配設用於偵測該感震質量(13)之偏轉的電路元件，且其中該ASIC基板(60)上整合用於感測器信號之評價電路的至少部分。