TWI594671B - Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method - Google Patents

Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method Download PDF

Info

Publication number
TWI594671B
TWI594671B TW103144015A TW103144015A TWI594671B TW I594671 B TWI594671 B TW I594671B TW 103144015 A TW103144015 A TW 103144015A TW 103144015 A TW103144015 A TW 103144015A TW I594671 B TWI594671 B TW I594671B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
conductive layer
hole
aperture
Prior art date
Application number
TW103144015A
Other languages
English (en)
Other versions
TW201625081A (zh
Inventor
Guo-Fu Su
Kun-Jin Lin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW103144015A priority Critical patent/TWI594671B/zh
Priority to CN201510098933.3A priority patent/CN105992458B/zh
Priority to US14/659,977 priority patent/US9468101B2/en
Publication of TW201625081A publication Critical patent/TW201625081A/zh
Application granted granted Critical
Publication of TWI594671B publication Critical patent/TWI594671B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

軟性電路板微孔徑導電通孔結構及製造方法
本發明係關於一種軟性電路板微孔徑導電通孔技術,特別是指一種軟性電路板微孔徑導電通孔結構及其製造方法,具有較大的導電接觸面積、降低電路阻抗、確保導電可靠度的優勢。
軟性電路板的技術已普遍使用在現今各種電子設備、通訊設備、儀器設備中。為了實現電路的佈設,一般都需在軟性電路板上形成電路路徑及導電通孔結構。圖1顯示習知軟性電路板導電通孔結構的示意圖,其係在一軟性電路板的結構中包括有一介質層、一第一導電層及一第二導電層,其中該第一導電層及該第二導電層係分別形成在該介質層的一第一表面及一第二表面。
為了要在軟性電路板中形成一導電通孔結構,一般是在軟性電路板中開設一通孔,再於該通孔的孔壁以電鍍方式形成一電鍍層(例如銅層),再利用蝕刻的技術形成電導通路徑,以使第一導電層與第二導電層的預設導電路徑透過該電鍍層形成導電。
此習知的軟性電路板導電通孔結構雖然可以符合大部份的電子電路使用,但在導電路徑及佈線間距越來越精細的趨勢下,已不符現代產業的需求。況且,以該習知技術所形成的導電通孔結構中,具有較大的鍍銅厚度,並不符現代產業的需求,也不利於軟性電路板的使用。
鑑於習知技術的缺失,本發明的目的即是提供一種軟性電路板微孔徑導電通孔結構設計。本發明利用在軟性電路板的兩個導 電層所形成的貫孔及預設定義的曝露區、再結合導電漿料層的填注,而在軟性電路板形成微孔徑導電通孔結構,期使所製成的微孔徑導電通孔結構具有較大的導電接觸面積,以降低電路阻抗、確保導電可靠度。
本發明的目的即是提供一種軟性電路板微孔徑導電通孔結構的製造方法,本發明以簡化製程、不需進行電鍍製程之下即可完成軟性電路板的微孔徑導電通孔結構。
本發明為達到上述目的所採用之技術手段係在一軟性電路板的一第一導電層形成有一第一貫孔並定義有一第一曝露區、一第二導電層具有一第二貫孔並定義有一第二曝露區、一介質層具有一介質層貫孔對應於該第二導電層的該第二貫孔。一導電漿料層填注於該第二導電層的該第二貫孔、該介質層的該介質層貫孔、該第一導電層的該第一貫孔中,且該導電漿料層覆蓋接觸於該第一導電層的該第一曝露區及該第二導電層的該第二曝露區。
本發明較佳實施例中,其中,該導電漿料層的底部更凸出該第一導電層的該底面,而在該第一導電層的該底面形成一弧形柱帽。
其中,該導電漿料層係為銀、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一。
其中,該第一導電層及該第二導電層各形成有一絶緣層。
其中,該第一導電層的該底面與該第一絶緣層之間更包括有一下防護層。
其中,該第二導電層的該頂面與該第二絶緣層之間更包括有一上防護層。
其中,該第二貫孔、該介質層貫孔、該第一貫孔、該第 一曝露區、該第二曝露區、該第三曝露區的表面各別形成有一防氧化層。
在功效方面,本發明相較於習知技術,具有製程簡化、不需進行電鍍製程即可完成軟性電路板的微孔徑導電通孔結構的優點。再者,本發明中的導電漿料層在填注於該第二導電層的該第二貫孔、該介質層的該介質層貫孔、該第一導電層的該第一貫孔中之後,該導電漿料層更有效覆蓋接觸於該第一導電層的該第一曝露區及該第二導電層的該第二曝露區,故導電接觸面積較大,可有效降低電路阻抗、確保導電可靠度。
本發明在軟性電路板完成微孔徑結構之後,可先進行表面防氧化處理,以在微孔徑結構中的各個曝露區、各個貫孔的表面各形成一防氧化層。而在本發明中所使用的上覆蓋層與下覆蓋層中,可採用具有防護層的結構,以在進行表面防氧化處理的過程中,防止電鍍液滲入的問題。
本發明所採用的具體實施例,將藉由以下之實施例及附呈圖式作進一步之說明。
100‧‧‧軟性電路板
200‧‧‧微孔徑結構
1‧‧‧介質層
10a‧‧‧通孔
10b‧‧‧電鍍層
11‧‧‧第一表面
12‧‧‧第二表面
13‧‧‧介質層貫孔
2‧‧‧第一導電層
21‧‧‧第一貫孔
22‧‧‧底面
3‧‧‧第二導電層
31‧‧‧第二貫孔
32‧‧‧頂面
4‧‧‧上覆蓋層
4a‧‧‧上防護層
41‧‧‧未覆蓋區域
5‧‧‧下覆蓋層
5a‧‧‧下防護層
51‧‧‧未覆蓋區域
6‧‧‧導電漿料層
61‧‧‧弧形柱帽
7‧‧‧第一絶緣層
8‧‧‧第二絶緣層
9‧‧‧防氧化層
A1‧‧‧第一曝露區
A2‧‧‧第二曝露區
A3‧‧‧第三曝露區
L‧‧‧雷射能量
圖1顯示習知軟性電路板導電通孔結構的示意圖。
圖2顯示本發明先製備一軟性電路板的示意圖。
圖3顯示圖2中的軟性電路板經飾刻後在第一導電層與第二導電層分別形成第一貫孔與第二貫孔的示意圖。
圖4顯示本發明第一實施例在圖3的軟性電路板形成一上覆蓋層及一下覆蓋層的示意圖。
圖5顯示在圖4的軟性電路板形成一微孔徑結構的示意圖。
圖6顯示本發明在圖5的微孔徑結構中填注一導電漿料層的示意圖。
圖7顯示圖6中的上覆蓋層及下覆蓋層予以去除後的示意圖。
圖8顯示圖7中的第一導電層的底面形成一第一絶緣層以及在第二導電層的頂面形成一第二絶緣層的示意圖。
圖9顯示本發明第一實施例的流程圖。
圖10顯示本發明第二實施例在圖3的軟性電路板形成一上覆蓋層及一下覆蓋層的示意圖。
圖11顯示在圖10的軟性電路板形成一微孔徑結構的示意圖。
圖12顯示在圖11的微孔徑結構中進行表面防氧化處理而形成防氧化層的示意圖。
圖13顯示本發明在圖12的微孔徑結構中填注一導電漿料層的示意圖。
圖14顯示圖13中的上覆蓋層及下覆蓋層予以去除後的示意圖。
圖15顯示圖14中的第一導電層的底面形成一第一絶緣層以及在第二導電層的頂面形成一第二絶緣層的示意圖。
圖16顯示本發明第二實施例的流程圖。
請參閱圖2~8所示,其顯示本發明第一實施例在製造軟性電路板微孔徑導電通孔結構的剖視示意圖,而圖9係顯示本發明第一實施例的流程圖。茲同時參閱圖2~9對本發明第一實施例的結構及製造方法作一說明。
如圖2所示,在製造本發明軟性電路板微孔徑導電通孔結構時,係首先製備一軟性電路板100(步驟101),該軟性電路板100包括有一介質層1、一第一導電層2及一第二導電層3,其中該第一導電層2及該第二導電層3係分別形成在該介質層1的一第一表面11及一第二表面12。
如圖3所示,在第一導電層2形成一第一貫孔21(步驟102)而曝露出介質層1的第一表面11,並在第二導電層3形成一第二 貫孔31而曝露出介質層1的第二表面12(步驟103)。第二導電層3的第二貫孔31的開設位置係對應於第一導電層2的第一貫孔21,且第二貫孔31的孔徑較該第一貫孔21的孔徑大。
第一導電層2具有一底面22。第一導電層2在相反於該底面22的表面(即面向該介質層1的第一表面11的表面)且鄰近於該第一貫孔21的周邊區域,定義有一第一曝露區A1。
第二導電層3具有一頂面32,並在該頂面32相鄰於該第二貫孔31的周邊區域定義有一第二曝露區A2。
如圖4所示,本發明第一實施例中,在第二導電層3的頂面32形成一上覆蓋層4(步驟104)。該上覆蓋層4可選自油墨材料並以塗佈的方式所形成。本發明實施例中亦可在第一導電層2的底面22另形成一下覆蓋層5。
之後,如圖5所示,藉由雷射能量L或其它方式在上覆蓋層4開設一未覆蓋區域41(步驟105)。該未覆蓋區域41恰對應於第二曝露區A2,故使第二導電層3的第二曝露區A2曝露出。
下覆蓋層5亦開設一未覆蓋區域51(步驟106)。未覆蓋區域51的孔徑比第一導電層2的第一貫孔21的孔徑為大,而在該第一導電層2的底面22定義出一第三曝露區A3。
同時,可利用第二導電層3作為遮罩,而在介質層1形成一對應於第二貫孔31的介質層貫孔13(步驟107)。由於介質層貫孔13係對應於該第二導電層3的該第二貫孔31,故使第一導電層2的第一曝露區A1曝露出。在完成上述步驟之後,即在軟性電路板100形成一微孔徑結構200。
然後,如圖6所示,即可將一導電漿料層6填注於上覆蓋層4的未覆蓋區域41、第二導電層3的第二貫孔31、介質層1的介質層貫孔13、第一導電層2的第一貫孔21中(步驟108),且該導電漿 料層6覆蓋接觸於第一導電層2的第一曝露區A1及第二導電層3的第二曝露區A2。該導電漿料層6係可為銀、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一。
該導電漿料層6在填注在第一導電層2的第一貫孔21中時,該導電漿料層6的底部通過第一導電層2的第一貫孔21而凸出第一導電層2的底面22,而在第一導電層2的底面22形成一弧形柱帽61,該弧形柱帽61覆蓋接觸於該第一導電層2的該第三曝露區A3。
如圖7所示,完成導電漿料層6的填注之後,在該導電漿料層6呈稠狀狀態而未固化前,即可將上覆蓋層4及下覆蓋層5去除(步驟109)。
如圖8所示,最後可在第一導電層2的底面22形成一第一絶緣層7(步驟110)、以及在第二導電層3的頂面32及導電漿料層6的表面形成一第二絶緣層8(步驟111)作為保護層。
在完成上述本發明的製造步驟之後所形成的本發明微孔徑導電通孔結構即包括有:一介質層1、一第一導電層2及一第二導電層3,其中該第一導電層2及該第二導電層3係分別形成在該介質層1的一第一表面11及一第二表面12。
該第一導電層2具有一第一貫孔21,該第一導電層2具有一底面22,而在相反於底面22的表面並相鄰於該第一貫孔21的周邊區域,定義有一第一曝露區A1。
該第二導電層3具有一第二貫孔31,該第二導電層3具有一頂面32,而在該頂面32並相鄰於該第二貫孔31的周邊區域定義有一第二曝露區A2,該第二貫孔31係對應於該第一導電層2的該第一貫孔21,且該第二貫孔31的孔徑較該第一貫孔21的孔徑大。
該介質層1具有一介質層貫孔13,對應於該第二導電層 3的該第二貫孔31,使該第一導電層2的該第一曝露區A1曝露出。
一導電漿料層6,填注於該第二導電層3的該第二貫孔31、該介質層1的該介質層貫孔13、該第一導電層2的該第一貫孔21中,且該導電漿料層6覆蓋接觸於該第一導電層2的該第一曝露區A1及該第二導電層3的該第二曝露區A2。本發明較佳實施例結構中,該導電漿料層6填注在該第一導電層2的該第一貫孔21中時,該導電漿料層6的底部更凸出該第一導電層2的該底面22,而在第一導電層2的底面22形成一弧形柱帽61,該弧形柱帽61覆蓋接觸於第一導電層2的第三曝露區A3。
請參閱圖10~15所示,其顯示本發明第二實施例在製造軟性電路板微孔徑導電通孔結構的剖視示意圖,而圖16係顯示本發明第二實施例的流程圖。本實施例的組成構件與流程與前述第一實施例大致相同,故相同元件乃標示相同的元件編號,以資對應。茲同時參閱圖10~16對本發明第二實施例的結構及製造方法作一說明。
在實施本發明第二實施例時,同樣先製備如同第一實施例中圖2、3所示的軟性電路板100結構。然後,如圖10所示,在軟性電路板100上形成一上覆蓋層4及一下覆蓋層5(步驟104a)。在本實施例中,該上覆蓋層4的底面係更包含有一上防護層4a、以及在該下覆蓋層5的頂面係更包含有一下防護層5a。
之後,如圖11所示,藉由雷射能量L或其它方式在上覆蓋層4連同上防護層4a開設一未覆蓋區域41(步驟105)。該未覆蓋區域41恰對應於第二曝露區A2,故使第二導電層3的第二曝露區A2曝露出。
下覆蓋層5亦連同下防護層5a開設一未覆蓋區域51(步驟106)。未覆蓋區域51的孔徑比第一導電層2的第一貫孔21的孔徑為大,而在該第一導電層2的底面22定義出一第三曝露區A3。
同時,可利用第二導電層3作為遮罩,而在介質層1形成一對應於第二貫孔31的介質層貫孔13(步驟107)。由於介質層貫孔13係對應於該第二導電層3的該第二貫孔31,故使第一導電層2的第一曝露區A1曝露出。在完成上述步驟之後,即在軟性電路板100形成一微孔徑結構200。
如圖12所示,在完成前述的微孔徑結構200之後,可先進行表面防氧化處理而在第二曝露區A2、第二貫孔31、第一曝露區A1、第一貫孔21的表面各形成一防氧化層9(步驟108a)。進行表面防氧化處理時可採用例如習知金屬表面電鍍的處理方式,而在進行該電鍍處理時,藉由該上防護層4a及下防護層5a可防止電鍍液滲入第一導電層2與介質層1間的間隙、以及第二導電層3與介質層1間的間隙。
然後,如圖13所示,即可將一導電漿料層6填注於上覆蓋層4的未覆蓋區域41、第二導電層3的第二貫孔31、介質層1的介質層貫孔13、第一導電層2的第一貫孔21中(步驟108),且該導電漿料層6覆蓋接觸於第一導電層2的第一曝露區A1及第二導電層3的第二曝露區A2。
該導電漿料層6在填注在第一導電層2的第一貫孔21中時,該導電漿料層6的底部通過第一導電層2的第一貫孔21而凸出第一導電層2的底面22,而在第一導電層2的底面22形成一弧形柱帽61,該弧形柱帽61覆蓋接觸於該第一導電層2的該第三曝露區A3。
如圖14所示,完成導電漿料層6的填注之後,在該導電漿料層6呈稠狀狀態而未固化前,即可將上覆蓋層4及下覆蓋層5去除(步驟109a),而留下上防護層4a於第二導電層3的頂面32、以及留下下防護層5a於第一導電層2的底面22。
如圖15所示,最後可在下防護層5a的底面形成一第一 絶緣層7(步驟110a)、以及在上防護層4a的表面及導電漿料層6的表面形成一第二絶緣層8(步驟111a)作為保護層。
以上實施例僅為例示性說明本發明之較佳結構及方法,而非用於限制本發明。任何熟於此項技藝之人士均可在本發明之結構設計及精神下,對上述實施例進行修改及變化,唯這些改變仍屬本發明之精神及以下所界定之專利範圍中。因此本發明之權利保護範圍應如後述之申請專利範圍所列。
1‧‧‧介質層
11‧‧‧第一表面
12‧‧‧第二表面
13‧‧‧介質層貫孔
2‧‧‧第一導電層
21‧‧‧第一貫孔
22‧‧‧底面
3‧‧‧第二導電層
31‧‧‧第二貫孔
32‧‧‧頂面
6‧‧‧導電漿料層
61‧‧‧弧形柱帽
7‧‧‧第一絶緣層
8‧‧‧第二絶緣層
A1‧‧‧第一曝露區
A2‧‧‧第二曝露區
A3‧‧‧第三曝露區

Claims (21)

  1. 一種軟性電路板微孔徑導電通孔結構,係在一軟性電路板中包括有一介質層、一第一導電層及一第二導電層,其中該第一導電層及該第二導電層係分別形成在該介質層的一第一表面及一第二表面,其特徵在於:該第一導電層具有一第一貫孔,該第一導電層具有一底面,而在相反於底面的表面並相鄰於該第一貫孔的周邊區域,定義有一第一曝露區;該第二導電層具有一第二貫孔,該第二導電層具有一頂面,而在該頂面並相鄰於該第二貫孔的周邊區域定義有一第二曝露區,該第二貫孔係對應於該第一導電層的該第一貫孔,且該第二貫孔的孔徑較該第一貫孔的孔徑大;該介質層具有一介質層貫孔,對應於該第二導電層的該第二貫孔,使該第一導電層的該第一曝露區曝露出;一導電漿料層,填注於該第二導電層的該第二貫孔、該介質層的該介質層貫孔、該第一導電層的該第一貫孔中,且該導電漿料層覆蓋接觸於該第一導電層的該第一曝露區及該第二導電層的該第二曝露區,該導電漿料層在填注在該第一導電層的該第一貫孔中時,該導電漿料層的底部更凸出該第一導電層的該底面,而在該第一導電層的該底面形成一弧形柱帽。
  2. 如申請專利範圍第1項所述之軟性電路板微孔徑導電通孔結構,其中該導電漿料層係為銀、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一。
  3. 如申請專利範圍第1項所述之軟性電路板微孔徑導電通孔結構,更包括有一第一絶緣層,覆蓋在該第一導電層的該底面。
  4. 如申請專利範圍第1項所述之軟性電路板微孔徑導電通孔結構,更包括有一第二絶緣層,覆蓋在該第二導電層的該頂面及該導電漿料層。
  5. 如申請專利範圍第4項所述之軟性電路板微孔徑導電通孔結構,其中該第二導電層的該頂面與該第二絶緣層之間更包括有一上防護層。
  6. 一種軟性電路板微孔徑導電通孔結構,係在一軟性電路板中包括有一介質層、一第一導電層及一第二導電層,其中該第一導電層及該第二導電層係分別形成在該介質層的一第一表面及一第二表面,其特徵在於:該第一導電層具有一第一貫孔,該第一導電層具有一底面,而在相反於底面的表面並相鄰於該第一貫孔的周邊區域,定義有一第一曝露區;該第二導電層具有一第二貫孔,該第二導電層具有一頂面,而在該頂面並相鄰於該第二貫孔的周邊區域定義有一第二曝露區,該第二貫孔係對應於該第一導電層的該第一貫孔,且該第二貫孔的孔徑較該第一貫孔的孔徑大;該介質層具有一介質層貫孔,對應於該第二導電層的該第二貫孔,使該第一導電層的該第一曝露區曝露出;一導電漿料層,填注於該第二導電層的該第二貫孔、該介質層的該介質層貫孔、該第一導電層的該第一貫孔中,且該導電漿料層覆蓋接觸於該第一導電層的該第一曝露區及該第二導電層的該第二曝露區;一下防護層,形成在該第一導電層的該底面。
  7. 如申請專利範圍第6項所述之軟性電路板微孔徑導電通孔結構,其 中該導電漿料層係為銀、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一。
  8. 如申請專利範圍第6項所述之軟性電路板微孔徑導電通孔結構,更包括有一第二絶緣層,覆蓋在該第二導電層的該頂面及該導電漿料層。
  9. 如申請專利範圍第8項所述之軟性電路板微孔徑導電通孔結構,其中該第二導電層的該頂面與該第二絶緣層之間更包括有一上防護層。
  10. 一種軟性電路板微孔徑導電通孔結構,係在一軟性電路板中包括有一介質層、一第一導電層及一第二導電層,其中該第一導電層及該第二導電層係分別形成在該介質層的一第一表面及一第二表面,其特徵在於:該第一導電層具有一第一貫孔,該第一導電層具有一底面,而在相反於底面的表面並相鄰於該第一貫孔的周邊區域,定義有一第一曝露區;該第二導電層具有一第二貫孔,該第二導電層具有一頂面,而在該頂面並相鄰於該第二貫孔的周邊區域定義有一第二曝露區,該第二貫孔係對應於該第一導電層的該第一貫孔,且該第二貫孔的孔徑較該第一貫孔的孔徑大;該介質層具有一介質層貫孔,對應於該第二導電層的該第二貫孔,使該第一導電層的該第一曝露區曝露出;一導電漿料層,填注於該第二導電層的該第二貫孔、該介質層的該介質層貫孔、該第一導電層的該第一貫孔中,且該導電漿料層覆蓋接觸於該第一導電層的該第一曝露區及該第二導電層的該第二曝露區; 其中該第二貫孔、該介質層貫孔、該第一貫孔、該第一曝露區、該第二曝露區的表面各別形成有一防氧化層。
  11. 如申請專利範圍第10項所述之軟性電路板微孔徑導電通孔結構,其中該導電漿料層係為銀、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一。
  12. 如申請專利範圍第10項所述之軟性電路板微孔徑導電通孔結構,更包括有一第一絶緣層,覆蓋在該第一導電層的該底面。
  13. 如申請專利範圍第10項所述之軟性電路板微孔徑導電通孔結構,更包括有一第二絶緣層,覆蓋在該第二導電層的該頂面及該導電漿料層。
  14. 如申請專利範圍第13項所述之軟性電路板微孔徑導電通孔結構,其中該第二導電層的該頂面與該第二絶緣層之間更包括有一上防護層。
  15. 一種軟性電路板微孔徑導電通孔結構的製造方法,包括下列步驟:(a)製備一軟性電路板,該軟性電路板包括有一介質層、一第一導電層及一第二導電層,其中該第一導電層及該第二導電層係分別形成在該介質層的一第一表面及一第二表面;(b)在該第一導電層形成一第一貫孔,該第一導電層具有一底面,該第一導電層在相反於該底面的表面且鄰近於該第一貫孔的一周邊區域定義有一第一曝露區;(c)在該第二導電層形成一第二貫孔,該第二導電層具有一頂面,而在該頂面並相鄰於該第二貫孔的一周邊區域定義有一第二曝露區,該第二貫孔係對應於該第一導電層的該第一貫孔,且該第二貫孔的孔徑較該第一貫孔的孔徑大;(d)在該第二導電層的該頂面形成一上覆蓋層; (e)在該上覆蓋層形成一未覆蓋區域,該未覆蓋區域對應於該第二曝露區,而使該第二曝露區曝露出;(f)在該介質層形成一介質層貫孔,該介質層貫孔對應於該第二導電層的該第二貫孔,使該第一導電層的該第一曝露區曝露出;(g)將一導電漿料層填注於該上覆蓋層的該未覆蓋區域、該第二導電層的該第二貫孔、該介質層的該介質層貫孔、該第一導電層的該第一貫孔中,且該導電漿料層覆蓋接觸於該第一導電層的該第一曝露區及該第二導電層的該第二曝露區;(h)將該上覆蓋層去除。
  16. 如申請專利範圍第15項所述之軟性電路板微孔徑導電通孔結構的製造方法,其中步驟(d)中,更包括在該第一導電層的該底面形成一下覆蓋層,該下覆蓋層具有一未覆蓋區域,且該未覆蓋區域的孔徑比該第一導電層的該第一貫孔的孔徑為大,而在該第一導電層的該底面定義出一第三曝露區;步驟(g)中,該導電漿料層在填注在該第一導電層的該第一貫孔中時,該導電漿料層的底部更凸出該第一導電層的該底面而在該第一導電層的該底面形成一弧形柱帽,該弧形柱帽覆蓋接觸於該第一導電層的該第三曝露區。
  17. 如申請專利範圍第15項所述之軟性電路板微孔徑導電通孔結構的製造方法,其中步驟(g)中,該導電漿料層係為銀、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一。
  18. 一種軟性電路板微孔徑導電通孔結構的製造方法,包括下列步驟:(a)製備一軟性電路板,該軟性電路板包括有一介質層、一第一導電層及一第二導電層,其中該第一導電層及該第二導電層係分別形成在該介質層的一第一表面及一第二表面;(b)在該第一導電層形成一第一貫孔,該第一導電層具有一底面, 該第一導電層在相反於該底面的表面且鄰近於該第一貫孔的一周邊區域定義有一第一曝露區;(c)在該第二導電層形成一第二貫孔,該第二導電層具有一頂面,而在該頂面並相鄰於該第二貫孔的一周邊區域定義有一第二曝露區,該第二貫孔係對應於該第一導電層的該第一貫孔,且該第二貫孔的孔徑較該第一貫孔的孔徑大;(d)在該第二導電層的該頂面形成一上覆蓋層,該上覆蓋層係包括有一上防護層;(e)在該上覆蓋層形成一未覆蓋區域,該未覆蓋區域對應於該第二曝露區,而使該第二曝露區曝露出;(f)在該介質層形成一介質層貫孔,該介質層貫孔對應於該第二導電層的該第二貫孔,使該第一導電層的該第一曝露區曝露出;(g)將一導電漿料層填注於該上覆蓋層的該未覆蓋區域、該第二導電層的該第二貫孔、該介質層的該介質層貫孔、該第一導電層的該第一貫孔中,且該導電漿料層覆蓋接觸於該第一導電層的該第一曝露區及該第二導電層的該第二曝露區;(h)將該上覆蓋層去除,留下該上防護層在該第二導電層的該頂面。
  19. 如申請專利範圍第18項所述之軟性電路板微孔徑導電通孔結構的製造方法,其中步驟(g)之前,更包括在該第二貫孔、該介質層貫孔、該第一貫孔、該第一曝露區、該第二曝露區的表面各形成一防氧化層的步驟。
  20. 如申請專利範圍第18項所述之軟性電路板微孔徑導電通孔結構的製造方法,其中步驟(d)中,更包括在該第一導電層的該底面形成一下覆蓋層,該下覆蓋層係包括有一下防護層,該下覆蓋層具有一未覆蓋區域,且該未覆蓋區域的孔徑比該第一導電層的該第一貫孔的 孔徑為大,而在該第一導電層的該底面定義出一第三曝露區;步驟(g)中,該導電漿料層在填注在該第一導電層的該第一貫孔中時,該導電漿料層的底部更凸出該第一導電層的該底面而在該第一導電層的該底面形成一弧形柱帽,該弧形柱帽覆蓋接觸於該第一導電層的該第三曝露區;步驟(h)之後,更包括將該下覆蓋層去除,留下該下防護層在該第一導電層的該底面。
  21. 如申請專利範圍第18項所述之軟性電路板微孔徑導電通孔結構的製造方法,其中步驟(g)中,該導電漿料層係為銀、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一。
TW103144015A 2014-12-17 2014-12-17 Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method TWI594671B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103144015A TWI594671B (zh) 2014-12-17 2014-12-17 Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method
CN201510098933.3A CN105992458B (zh) 2014-12-17 2015-03-06 软性电路板微孔径导电通孔结构及制造方法
US14/659,977 US9468101B2 (en) 2014-12-17 2015-03-17 Microvia structure of flexible circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103144015A TWI594671B (zh) 2014-12-17 2014-12-17 Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method

Publications (2)

Publication Number Publication Date
TW201625081A TW201625081A (zh) 2016-07-01
TWI594671B true TWI594671B (zh) 2017-08-01

Family

ID=56131177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144015A TWI594671B (zh) 2014-12-17 2014-12-17 Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method

Country Status (3)

Country Link
US (1) US9468101B2 (zh)
CN (1) CN105992458B (zh)
TW (1) TWI594671B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020122166A1 (ja) * 2018-12-12 2020-06-18 タツタ電線株式会社 シールドプリント配線板及びシールドプリント配線板の製造方法
EP4098086A4 (en) * 2020-01-31 2024-03-06 Ttm Technologies Inc. CIRCUIT BOARD ASSEMBLY USING ENGINEERED THERMAL PATHS AND MANUFACTURING PROCESSES

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
TW201008429A (en) * 2008-08-06 2010-02-16 Flexium Interconnect Inc Double-sided flexible printed circuit and the processing method thereof
US20140151896A1 (en) * 2012-12-05 2014-06-05 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing tsv exclusion zone
TW201427524A (zh) * 2012-12-28 2014-07-01 Zhen Ding Technology Co Ltd 可撓折的電路板及其製作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138294A (en) * 1979-04-11 1980-10-28 Matsushita Electric Ind Co Ltd Method of forming through hole connector
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
FR2717308B1 (fr) * 1994-03-14 1996-07-26 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions dans des circuits intégrés.
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
AU5238898A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
JP4067604B2 (ja) * 1997-08-20 2008-03-26 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
US6276055B1 (en) * 1998-09-02 2001-08-21 Hadco Santa Clara, Inc. Method and apparatus for forming plugs in vias of a circuit board layer
US6541755B1 (en) * 1998-11-25 2003-04-01 Ricoh Company, Ltd. Near field optical probe and manufacturing method thereof
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US6671951B2 (en) * 1999-02-10 2004-01-06 Matsushita Electric Industrial Co., Ltd. Printed wiring board, and method and apparatus for manufacturing the same
CN100450331C (zh) * 1999-12-15 2009-01-07 松下电器产业株式会社 电路形成基板的制造方法
US6858937B2 (en) * 2000-03-02 2005-02-22 Micron Technology, Inc. Backend metallization method and device obtained therefrom
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US20020151165A1 (en) * 2001-04-17 2002-10-17 Chung Henry Wei-Ming Advanced interconnection for integrated circuits
US20040150103A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Sacrificial Metal Liner For Copper
US20040152295A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Sacrificial metal liner for copper
KR100641070B1 (ko) * 2004-07-06 2006-10-31 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP4728153B2 (ja) * 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5760394B2 (ja) * 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
US20120111625A1 (en) * 2010-11-09 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for filling via hole thereof
TWI578857B (zh) * 2013-06-19 2017-04-11 Adv Flexible Circuits Co Ltd Flexible circuit board differential mode signal transmission line anti - attenuation grounding structure
TWI578866B (zh) * 2013-06-19 2017-04-11 Adv Flexible Circuits Co Ltd Conductive circuit layer conductive structure of flexible circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
TW201008429A (en) * 2008-08-06 2010-02-16 Flexium Interconnect Inc Double-sided flexible printed circuit and the processing method thereof
US20140151896A1 (en) * 2012-12-05 2014-06-05 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing tsv exclusion zone
TW201427524A (zh) * 2012-12-28 2014-07-01 Zhen Ding Technology Co Ltd 可撓折的電路板及其製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法

Also Published As

Publication number Publication date
CN105992458A (zh) 2016-10-05
TW201625081A (zh) 2016-07-01
US20160183371A1 (en) 2016-06-23
US9468101B2 (en) 2016-10-11
CN105992458B (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
US9516753B2 (en) Wiring substrate and method for manufacturing wiring substrate
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
TWI484875B (zh) 電路板及電路板製作方法
KR101987374B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI665949B (zh) 柔性電路板及其製作方法
TWI492690B (zh) 電路板製作方法
TWI414224B (zh) 雙面線路板之製作方法
TWI672086B (zh) 電路板的製作方法
TWI594671B (zh) Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method
TWI699143B (zh) 印刷電路板及製造印刷電路板之方法
TW201446084A (zh) 電路板及其製作方法
TWI599281B (zh) 封裝載板及其製作方法
TWI606763B (zh) 電路板及其製作方法
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JP5865769B2 (ja) 多層配線基板の製造方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
TWI360214B (en) Package substrate and method for fabricating the s
KR20170041530A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP5860303B2 (ja) 配線基板およびその製造方法
JP2010087018A (ja) 配線基板およびその製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI420992B (zh) 電路板製作方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP7129476B2 (ja) 積層体及びその製造方法
JP2004095913A (ja) プリント配線基板及びその製造方法