TWI589125B - 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統 - Google Patents

渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統 Download PDF

Info

Publication number
TWI589125B
TWI589125B TW105127390A TW105127390A TWI589125B TW I589125 B TWI589125 B TW I589125B TW 105127390 A TW105127390 A TW 105127390A TW 105127390 A TW105127390 A TW 105127390A TW I589125 B TWI589125 B TW I589125B
Authority
TW
Taiwan
Prior art keywords
bit
fence
code
digital data
turbo
Prior art date
Application number
TW105127390A
Other languages
English (en)
Other versions
TW201807958A (zh
Inventor
張錫嘉
林振揚
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW105127390A priority Critical patent/TWI589125B/zh
Priority to US15/439,697 priority patent/US10103841B2/en
Application granted granted Critical
Publication of TWI589125B publication Critical patent/TWI589125B/zh
Publication of TW201807958A publication Critical patent/TW201807958A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Description

渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系 統
本發明是有關於渦輪碼，特別是指一種用於去穿刺渦輪編碼的數位資料之方法與裝置，以及一種渦輪解碼器系統。
渦輪碼(Turbo Codes)為一種錯誤校正碼，並且因其特殊的錯誤校正能力而已普遍應用於各種各樣的無線通訊系統。
例如於一發射器，參考圖1，一傳統渦輪編碼器係用來編碼作為一輸入碼的資訊位元，且通常包含兩個迴旋編碼器(Convolutional Encoder)11，12、一交錯器(Interleaver)13及一穿刺模組(Puncture module)14。該輸入碼在正常及交錯順序階段時被編碼，作為一第一同位檢查碼的第一同位檢查位元、及作為一第二同位檢查碼的第二同位檢查位元與該輸入碼，即系統位元，一起分別在該正常與交錯順序階段時被產生。在經由一無線通訊通 道傳送該輸入碼與該第一及第二同位檢查碼之前，該穿刺模組14藉由刪除該輸入碼與該等同位檢查碼的某些碼位元之方式來處理穿刺操作，以便提高傳送碼率。穿刺操作被分類成週期性與非週期性類型，週期性穿刺意指在該碼的每一週期中穿刺位元的位元位置與數量是相同的。
參考圖2，顯示了對於一個被表示為S00S01S02S03S04S05S06S07S08S09S10S11S12S13S14的15-位元資料碼之編碼及穿刺的例子。一開始，一發射器的一碼率-1/2編碼器(圖未示)將該15-位元資料碼編碼以產生一表示為P00P01P02P03P04P05P06P07P08P09P10P11P12P13P14的15-位元同位檢查碼以及該15-位元資料碼。然後，在一穿刺操作中，12個同位位元從該15-位元同位檢查碼被刪除(但此例中該資料碼未刪除任何資料位元)，因而產生了一個表示為P00＊＊P03＊＊＊＊＊＊＊＊P12＊＊之穿刺的15-位元同位檢查碼，其中“＊”表示一穿刺位元。
例如於一接收器，參考圖3，一種傳統渦輪解碼器系統係用來將所接收到的渦輪碼，例如被穿刺且發射自該發射器的該資料碼與該第一及第二同位檢查碼(即，系統位元、第一同位檢查位元及第二同位檢查位元)，在該正常及交錯順序階段間疊代地解碼。該傳統渦輪解碼器系統包含一去穿刺模組21及一疊代解碼器20， 該疊代解碼器20由兩個soft-in/soft-out(SISO)解碼器22，23、兩個交錯器25，26及一個去交錯器24構成。在疊代解碼前，為了重建原始碼，例如，該無穿刺的資料碼及該無穿刺的同位檢查碼，該去穿刺模組21藉由將零***到每個所接收到的碼中且分別在所有穿刺的位元位置之方式來處理去穿刺操作，藉此將所接收碼的長度延長到它無穿刺的長度。換言之，經由該渦輪解碼器，每個去穿刺碼能被視為原始無穿刺的碼。
再參考圖2，依照相同的例子，在一接收器的去穿刺操作中，12個表示為“0”的零被***到所接收的同位檢查碼且分別在所有穿刺的位元位置，因而產生了一個表示為P0000P0300000000P1200的去穿刺15-位元同位檢查碼。
在一SISO解碼器的每個解碼階段中，執行了於第一篇論文(by Hagenauer,E.Offer,and L.Papke,“Iterative decoding of binary block and convolutional codes,”IEEE Trans.Inf.Theory,vol.42,no.2,pp.429-445,Mar.1996)所提出的一種SISO演算法，而且對於每個資料符號(data symbol)產生了一個外來值，這些外來值被遞送到下一個解碼階段作為每個專用資料符號的先驗(a priori)輸入。藉由在每個解碼階段中更新及交換軟(soft)值，能獲得每個資料符號之後驗(a posteriori)值的可靠的對數近似比(Log Likelihood Ratio；LLR)，以實現較佳的位元錯 誤率(Bit Error Rate；BER)。
對於用來執行SISO演算法並遞送軟值的SISO解碼器而言，解碼柵欄(Decoding Trellis)是必要的。有兩種解碼柵欄被用來執行最大後驗機率(Maximum a Posteriori Probability；MAP)，其在第二篇論文(by L.R.Bahl,J.Cocke,F.Jelinek,and J.Raviv,“Optimal decoding of linear codes for minimizing symbol error rate,”IEEE Trans.Inf.Theory,vol.IT-20,pp.284-287,Mar.1974)被提出。一種為一傳統柵欄，且另一種為一互反雙重柵欄(Reciprocal Dual Trellis)。為節省硬體資源及輸出延遲，於第三篇論文(by S.A.Barbulescu,“Sliding window and interleaver design,”IET Electronics letters,vol.37,no.21,pp.1299-1300,Oct.2001)所揭露的一滑移窗口(Sliding Window；SW)解碼排程通常被應用於渦輪解碼器。
用了該傳統柵欄的SISO解碼器對於低碼率操作能達成良好硬體效率，例如在966mW功率消耗下的1Gbps處理量，其已揭露於第四篇論文(by C.Roth,S.Belfanti,C.Benkeser,and Q.Huang,“Efficiency parallel turbo decoding for high throughput wireless systems,”IEEE Trans.Circuits Syst.I,vol.58,no.6,pp.1412-1420,Jun.2014)。當該傳統柵欄被應用來完成MAP演算法時，SW的大小必須因操作碼率增加而被放大以維持良好錯誤校正能力。應注意的是，在高碼率操作時，因為需 要寬的SW，所以用該傳統柵欄的SISO解碼器恐苦於相對長的解碼延遲與相對大的電路面積。
為了解決上述問題，如同第五篇論文(by C.-Y.Lin,C.-C.Wong,and H.-C.Chang,“A 40 nm 535 Mbps multiple code-rate turbo decoder chip using reciprocal dual trellis,”IEEE J.Solid-state Circuits,vol.48,no.11,pp.2662-2670,Nov.2013)所揭露的用了該互反雙重柵欄的SISO解碼器已證明出對於高碼率操作具有較佳硬體效率，即，較高的單位面積處理量(Mbps/k-gates)。SW解碼排程能被應用到用了該互反雙重柵欄且用於產生軟可靠度(Soft Reliabilities)的SISO解碼器。因此，對於圖3的該疊代解碼器20，在結合該互反雙重柵欄與該傳統柵欄時能共用該等SISO解碼器22，23中的某些計算單元。在解碼週期性穿刺碼時，在該互反雙重柵欄中的平行LLR計算單元必須同時被啟動以提高解碼速度。然而，用了該互反雙重柵欄的SISO解碼器受限於週期性穿刺碼的應用。
因此，用了上述解碼柵欄其中一單一者的渦輪解碼器恐無法符合對於任意碼率操作的高處理量需求。
因此，本發明的目的，即在提供一種用於去穿刺渦輪編碼的數位資料之方法與裝置，以及一種渦輪解碼器系統，其能克服習知技藝之上述缺點中的至少一者。
根據本發明的一個觀點，提供了一種藉由一去穿刺裝置來實施的去穿刺渦輪編碼的數位資料之方法。該渦輪編碼的數位資料對應於發送的渦輪編碼數位資料，該發送的渦輪編碼數位資料係基於一預定無線通訊協定並藉由穿刺原始的渦輪編碼數位資料而獲得，該原始的渦輪編碼數位資料包括一D-位元系統碼及一用於錯誤校正的D-位元同位檢查碼，該渦輪編碼的數位資料具有一L-位元長度並包括一由多個系統位元構成的系統碼、及一由多個同位檢查位元構成的同位檢查碼。該方法包含以下步驟：(A)根據L、D、及一由該預定無線通訊協定所定義出且關聯於該D-位元系統碼之穿刺位元數量的穿刺參數，獲得該渦輪編碼的數位資料的該同位檢查碼的該等同位檢查位元數量Ep，其中Ep是一正整數；(B)當該渦輪編碼的數位資料的該系統碼中存在有任何穿刺位元時，將一個或更多個零補到該渦輪編碼的數位資料的該系統碼中並且分別在該(等)穿刺位元的位元位置以形成一去穿刺系統碼；及(C)根據Ep/D之值，將至少一個零補到該渦輪編碼的數位資料的該同位檢查碼中，以使得該等同位檢查位元與該所補的至少一個零-位元在位元位置上是週期性地排列，以便形成一去穿刺同位檢查碼，該去穿刺同位檢查碼與該去穿刺系統碼共同構成對應 於該渦輪編碼的數位資料的去穿刺的渦輪編碼數位資料。
在一些實施態樣中，該預定無線通訊協定為一進階長期演進(Long Term Evolution-Advanced；LTE-A)協定，且在步驟(C)中，對於該去穿刺同位檢查碼，當Ep/D≧1/2時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者在位置上是連續的，當1/2>Ep/D≧1/4時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有一個位元位置，當1/4>Ep/D≧1/8時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有三個位元位置，當1/8>Ep/D≧1/16時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有七個位元位置，及當1/16>Ep/D≧1/32時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有十五個位元位置。
根據本發明的另一觀點，提供了一種渦輪碼數位資料的去穿刺裝置，其用於去穿刺渦輪編碼的數位資料以產生去穿刺的渦輪編碼數位資料。該渦輪編碼的數位資料對應於發送的渦輪編碼數位資料，該發送的渦輪編碼數位資料係基於一預定無線通訊協定並藉由穿刺原始的渦輪編碼數位資料而獲得，該原始的渦輪編碼數位資料包括一D-位元系統碼及一用於錯誤校正的D-位元同位檢查碼，該渦輪編碼的數位資料具有一L-位元長度並包括一由多個系統位元構成的系統碼、及一由多個同位檢查位元構成的同位檢查碼。 該裝置包含一柵欄控制器及一補零模組。
該柵欄控制器係組配來根據L、D、及一由該預定無線通訊協定所定義出且關聯於該D-位元系統碼之穿刺位元數量的穿刺參數，獲得該渦輪編碼的數位資料的該同位檢查碼的該等同位檢查位元數量Ep，其中Ep是一正整數，並且計算Ep/D之值，而且根據該渦輪編碼的數位資料的碼率，產生一柵欄控制輸出。該柵欄控制輸出指示出不同解碼柵欄其中的一個要被一渦輪解碼器用來解碼該去穿刺渦輪編碼數位資料的目標者。
該補零模組被用來接收該渦輪編碼的數位資料，並電連接該柵欄控制器以接收來自該柵欄控制器的Ep/D之值。該補零模組係組配來當該渦輪編碼的數位資料的該系統碼中存在有任何穿刺位元時，將一個或更多個零補到該渦輪編碼的數位資料的該系統碼中並且分別在該(等)穿刺位元的位元位置以形成一去穿刺系統碼，並且根據Ep/D之值，將至少一個零補到該渦輪編碼的數位資料的該同位檢查碼中，以使得該等同位檢查位元與該所補的至少一個零-位元在位元位置上是週期性地排列，以便形成一去穿刺同位檢查碼，該去穿刺同位檢查碼與該去穿刺系統碼共同構成對應於該渦輪編碼的數位資料的去穿刺的渦輪編碼數位資料。
在一些實施態樣中，該預定無線通訊協定為一進階長期演進(Long Term Evolution-Advanced；LTE-A)協定，且對於 該去穿刺同位檢查碼，當Ep/D≧1/2時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者在位置上是連續的，當1/2>Ep/D≧1/4時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有一個位元位置，當1/4>Ep/D≧1/8時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有三個位元位置，當1/8>Ep/D≧1/16時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有七個位元位置，及當1/16>Ep/D≧1/32時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有十五個位元位置。
在一些實施態樣中，該等不同解碼柵欄包含一適合於自1/3至1/2的碼率範圍的柵欄、一適合於自1/2至2/3的碼率範圍的週期-2互反雙重柵欄、一適合於自2/3至4/5的碼率範圍的週期-4互反雙重柵欄、一適合於自4/5至8/9的碼率範圍的週期-8互反雙重柵欄、一適合於自8/9至16/17的碼率範圍的週期-16互反雙重柵欄、及一適合於一大於16/17的碼率的週期-32互反雙重柵欄。
在一些實施態樣中，當Ep/D≧1/2時，該目標解碼柵欄為該柵欄，當1/2>Ep/D≧1/4時，該目標解碼柵欄為該週期-2互反雙重柵欄，當1/4>Ep/D≧1/8時，該目標解碼柵欄為該週期-4互反雙重柵欄，當1/8>Ep/D≧1/16時，該目標解碼柵欄為該週期-8互反雙重柵欄，當1/16>Ep/D≧1/32時，該目標解碼柵欄為該週期 -16互反雙重柵欄，以及當Ep/D<1/32時，該目標解碼柵欄為該週期-32互反雙重柵欄。
根據本發明又一觀點，提供了一種渦輪解碼器系統，其用於解碼渦輪編碼的數位資料。該渦輪編碼的數位資料對應於發送的渦輪編碼數位資料，該發送的渦輪編碼數位資料係基於一預定無線通訊協定並藉由穿刺原始的渦輪編碼數位資料而獲得，該原始的渦輪編碼數位資料包括一D-位元系統碼及一用於錯誤校正的D-位元同位檢查碼，該渦輪編碼的數位資料具有一L-位元長度並包括一由多個系統位元構成的系統碼、及一由多個同位檢查位元構成的同位檢查碼。該渦輪解碼器系統包含一柵欄控制器、一補零模組及一渦輪解碼器。
該柵欄控制器系組配來根據L、D、及一由該預定無線通訊協定所定義出且關聯於該D-位元系統碼之穿刺位元數量的穿刺參數，獲得該渦輪編碼的數位資料的該同位檢查碼的該等同位檢查位元數量Ep，其中Ep是一正整數，而且計算Ep/D之值，並且根據該渦輪編碼的數位資料的碼率，產生一柵欄控制輸出，該柵欄控制輸出指示出不同解碼柵欄其中的一個目標者。
該補零模組被用來接收該渦輪編碼的數位資料，並電連接該柵欄控制器以接收來自該柵欄控制器的Ep/D之值。該補零模組係組配來當該渦輪編碼的數位資料的該系統碼中存在有任何穿 刺位元時，將一個或更多個零補到該渦輪編碼的數位資料的該系統碼中並且分別在該(等)穿刺位元的位元位置以形成一去穿刺系統碼，並且根據Ep/D之值，將至少一個零補到該渦輪編碼的數位資料的該同位檢查碼中，以使得該等同位檢查位元與該所補的至少一個零-位元在位元位置上是週期性地排列，以便形成一去穿刺同位檢查碼，該去穿刺同位檢查碼與該去穿刺系統碼共同構成對應於該渦輪編碼的數位資料的去穿刺的渦輪編碼數位資料。
該渦輪解碼器係電連接該柵欄控制器與該補零模組以接收來自該柵欄控制器的柵欄控制輸出，及來自該補零模組的該去穿刺系統碼、該去穿刺第一同位檢查碼與該去穿刺第二同位檢查碼，該渦輪解碼器能夠提供該等不同的解碼柵欄，且係組配來根據該柵欄控制輸出選擇性提供該目標解碼柵欄並利用該目標解碼柵欄解碼該去穿刺系統碼、該去穿刺第一同位檢查碼及該去穿刺第二同位檢查碼。
在一些實施態樣中，該預定無線通訊協定為一進階長期演進(Long Term Evolution-Advanced；LTE-A)協定，且對於該去穿刺同位檢查碼，當Ep/D≧1/2時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者在位置上是連續的，當1/2>Ep/D≧1/4時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有一個位元位置，當1/4>Ep/D≧1/8時， 該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有三個位元位置，當1/8>Ep/D≧1/16時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有七個位元位置，及當1/16>Ep/D≧1/32時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有十五個位元位置。
在一些實施態樣中，該等不同解碼柵欄包含一適合於自1/3至1/2的碼率範圍的柵欄、一適合於自1/2至2/3的碼率範圍的週期-2互反雙重柵欄、一適合於自2/3至4/5的碼率範圍的週期-4互反雙重柵欄、一適合於自4/5至8/9的碼率範圍的週期-8互反雙重柵欄、一適合於自8/9至16/17的碼率範圍的週期-16互反雙重柵欄、及一適合於一大於16/17的碼率的週期-32互反雙重柵欄。
在一些實施態樣中，當Ep/D≧1/2時，該目標解碼柵欄為該柵欄，當1/2>Ep/D≧1/4時，該目標解碼柵欄為該週期-2互反雙重柵欄，當1/4>Ep/D≧1/8時，該目標解碼柵欄為該週期-4互反雙重柵欄，當1/8>Ep/D≧1/16時，該目標解碼柵欄為該週期-8互反雙重柵欄，當1/16>Ep/D≧1/32時，該目標解碼柵欄為該週期-16互反雙重柵欄，以及當Ep/D<1/32時，該目標解碼柵欄為該週期-32互反雙重柵欄。
本發明的功效在於：由於該柵欄控制器3及該補零模組4的運作，本發明渦輪解碼器系統能使用該目標解碼柵欄且在一相對 小的SW下，以一相對快速的解碼速度，解碼已經過非週期性穿刺且所具有的碼率被允許在一較廣範圍的渦輪編碼數位資料。
20‧‧‧疊代解碼器
21‧‧‧去穿刺模組
22‧‧‧SISO解碼器
23‧‧‧SISO解碼器
24‧‧‧去交錯器
25‧‧‧交錯器
26‧‧‧交錯器
3‧‧‧柵欄控制器
4‧‧‧補零模組
5‧‧‧渦輪解碼器
7‧‧‧LLR計算模組
71‧‧‧LLR計算單元
71’‧‧‧LLR計算單元
72‧‧‧LLR控制器
SC‧‧‧系統碼
PCC1‧‧‧第一同位檢查碼
PCC2‧‧‧第二同位檢查碼
SCdep‧‧‧去穿刺系統碼
PCC1dep‧‧‧去穿刺第一同位檢查碼
PCC2dep‧‧‧去穿刺第一同位檢查碼
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一示意方塊圖，其繪示一傳統渦輪編碼器；圖2繪示了對於一15-位元資料碼的編碼、穿刺及去穿刺操作的範例；圖3是一示意方塊圖，其繪示一傳統渦輪解碼器系統；圖4是一示意方塊圖，其顯示本發明渦輪解碼器系統的一實施例；圖5是一示意方塊圖，其示例地繪示該實施例的一SISO解碼器；圖6示例地繪示一以二維矩陣形式的原始196-位元系統碼；圖7示例地繪示一藉由穿刺圖6的該原始196-位元系統碼所獲得的184-位元系統碼；圖8示例地繪示一藉由穿刺一原始196-位元第一/二同位檢查碼所獲得的89-位元第一/二同位檢查碼；圖9是一圖，其示例地繪示對於碼率-0.53渦輪編碼的數位資 料，分別藉由一用傳統基數-2柵欄的傳統渦輪解碼器與用週期-2互反雙重柵欄的該實施例且在相同為32的SW大小之情況下所獲得的模擬BER性能；及圖10是一圖，其示例地繪示對於碼率-0.85的渦輪編碼的數位資料，分別藉由用了該傳統基數-2柵欄且在SW大小為64之情況下的該傳統渦輪解碼器以及用週期-8互反雙重柵欄且在SW大小為12之情況下該實施例所獲得的模擬BER性能。
在本發明被詳細描述的前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參考圖4，所顯示的本發明渦輪解碼器系統的實施例被用來解碼渦輪編碼的數位資料，該渦輪編碼的數位資料對應於一(從一發射器)發送的渦輪編碼數位資料，該發送的渦輪編碼數位資料係藉由根據一預定無線通訊協定來穿刺一由該發射器的一渦輪編碼器所產生的原始的渦輪編碼數位資料而獲得，該原始的渦輪編碼數位資料包括一D-位元系統碼、及用於錯誤校正的一D-位元第一同位檢查碼與一D-位元地二同位檢查碼。在本實施例中，該預定無線通訊協定例如為一進階長期演進(Long Term Evolution-Advanced；LTE-A)協定(以下簡稱LTE-A協定)。該 渦輪編碼的數位資料具有一L-位元長度，並包括一由多個系統位元構成的系統碼SC、及一由多個第一同位檢查位元構成的第一同位檢查碼PCC1、及一由多個第二同位檢查位元構成的第二同位檢查碼PCC2。應注意的是，該系統碼SC的該等系統位元可由K個資訊位元、及由該預定無線通訊協定所定義的專用位元，例如，由LTE-A協定所定義的四個尾位元。該第一同位檢查位元的數量係完全相同於該第二同位檢查位元的數量。
該渦輪解碼器系統包含一柵欄控制器3、一補零模組4及一渦輪解碼器5。在本實施例中，該柵欄控制器3與該補零模組4共同構成一種用於去穿刺該渦輪編碼的數位資料以產生去穿刺的渦輪編碼數位資料的裝置。
該柵欄控制器13係組配來根據L、D及一來自該發射器的穿刺參數獲得該渦輪編碼的數位資料的該第一/二同位檢查碼的該等第一/二同位檢查位元的數量Ep，其中Ep是一正整數。該穿刺參數係由該預定無線通訊協定所定義，並相關於從該原始的渦輪編碼數位資料的該D-位元系統碼被穿刺的位元數量。例如，該穿刺參數可為LTE-A協定所定義的冗餘版本(Redundancy Version)RV。該柵欄控制器3計算出Ep/D之值，並根據該渦輪編碼的數位資料的碼率產生一柵欄控制輸出。該柵欄控制輸出指示出多個不同的解碼柵欄其中的一個目標解碼柵欄。在此，該渦輪編碼的數位資料之碼 率被定義為K/L之比。
在此實施例中，例如，按照LTE-A協定，該等不同解碼柵欄包括諸如上述第四篇論文中所揭露的該傳統柵欄且適合於自1/3至1/2的碼率範圍的一柵欄、一適合於自1/2至2/3的碼率範圍的週期-2互反雙重柵欄、一適合於自2/3至4/5的碼率範圍的週期-4互反雙重柵欄、一適合於自4/5至8/9的碼率範圍的週期-8互反雙重柵欄、一適合於自8/9至16/17的碼率範圍的週期-16互反雙重柵欄、及一適合於一大於16/17的碼率的週期-32互反雙重柵欄。
另一方面，該柵欄控制器3亦可根據Ep/D之值來決定該目標解碼柵欄。例如，當Ep/D≧1/2時，該目標解碼柵欄為該柵欄，當1/2>Ep/D≧1/4時，該目標解碼柵欄為該週期-2互反雙重柵欄，當1/4>Ep/D≧1/8時，該目標解碼柵欄為該週期-4互反雙重柵欄，當1/8>Ep/D≧1/16時，該目標解碼柵欄為該週期-8互反雙重柵欄，當1/16>Ep/D≧1/32時，該目標解碼柵欄為該週期-16互反雙重柵欄，以及當Ep/D<1/32時，該目標解碼柵欄為該週期-32互反雙重柵欄。
該補零模組4被用來接收該渦輪編碼的數位資料，並電連接該柵欄控制器3用以接收來自該柵欄控制器3的Ep/D之值。該補零模組4係組配來在該渦輪編碼的數位資料的該系統碼中存在有任何穿刺位元時，將一個或更多個零補到該渦輪編碼的數位資料的該 系統碼中並且分別在該(等)穿刺位元的位元位置以形成一去穿刺系統碼SCdep，並組配來根據Ep/D之值，將至少一個零補到該渦輪編碼的數位資料的該等第一及第二同位檢查碼(PCC1，PCC2)的每一者中，以使得該第一同位檢查位元與該所補的至少一個零-位元在位元位置上係呈週期性地排列，以便形成一去穿刺第一同位檢查碼PCC1dep，並使得該第二同位檢查位元與該所補的至少一個零-位元在位元位置上係呈週期性地排列，以便形成一去穿刺第二同位檢查碼PCC2dep。在本實施例中，該去穿刺系統碼SCdep、該去穿刺第一同位檢查碼PCC1dep及該去穿刺第二同位檢查碼PCC2dep共同構成對應於該渦輪編碼的數位資料的該去穿刺的渦輪編碼數位資料。
依照一個由該補零模組4所執行的簡單補零操作例子，對於一表示為P00＊＊P03＊＊＊＊＊＊＊＊P12＊＊之穿刺的15-位元同位檢查碼，其中“＊”表示一穿刺位元，因而獲得的一去穿刺15-位元同位檢查碼為P00＊＊P03＊＊0＊＊0＊＊P12＊＊。因此，該補零模組4亦能被視為一種使非週期性地穿刺碼能夠利用互反雙重柵欄來解碼的去穿刺機構。
在本實施例中，對於該去穿刺第一/二同位檢查碼PCC1dep/PCC2dep，當Ep/D≧1/2時，該等第一/二同位檢查位元與該所補的至少一個零-位元中任兩相鄰者在位置上是連續的。在 此情況下，該去穿刺第一/二同位檢查碼PCC1dep/PCC2dep的該(等)所補的零-位元的數量係完全相同於該D-位元第一/二同位檢查碼的該(等)穿刺位元的數量。當1/2>Ep/D≧1/4時，該等第一/二同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有一個位元位置。當1/4>Ep/D≧1/8時，該等第一/二同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有三個位元位置。當1/8>Ep/D≧1/16時，該等第一/二同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有七個位元位置。當1/16>Ep/D≧1/32時，該等第一/二同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有十五個位元位置。
該渦輪解碼器，諸如一疊代解碼器，電連接該補零模組4及該柵欄控制器3用以接收來自該柵欄控制器3的該柵欄控制輸出，以及來自該補零模組4的該去穿刺的渦輪編碼數位資料(即，該去穿刺系統碼SCdep、該去穿刺第一同位檢查碼PCC1dep及該去穿刺第二同位檢查碼PCC2dep)。該渦輪解碼器5能夠提供該等不同的解碼柵欄，且係組配來根據該柵欄控制輸出選擇性地提供該目標解碼柵欄，並使用該目標解碼柵欄來解碼該去穿刺系統碼SCdep、該去穿刺第一同位檢查碼PCC1dep及該去穿刺第二同位檢查碼PCC2dep。在本實施例中，例如，該渦輪解碼器5可具有一相似於圖3所示的該疊代解碼器20的硬體結構。
圖5示例地繪示該渦輪解碼器5中所包含的每個SISO解碼器的結構。該SISO解碼器包含多個被圖5的一假想線所圍住的共用硬體組件以及一對數近似比(Log Likelihood Ratio；LLR)計算模組7(以下簡稱LLR計算模組)。由於本發明的特徵並非在於該等已為此技藝者所熟知的共用硬體組件之結構，為簡潔之故，而在此省略了該等共用硬體組件的細節。應注意的是，該LLR計算模組7包含多個LLR計算單元70，71’、及一LLR控制器72，該LLR控制器72電連接該等LLR計算單元71，71’及該柵欄控制器3(圖未示)。在本實施例中，該等LLR計算單元71，71’的數量可為32個，但不限於此。該LLR控制器72接收來自該柵欄控制器3的該柵欄控制輸出，且係組配來根據該柵欄控制輸出來控制該等LLRR計算單元71，71’的操作，以使該LLR計算單元71’通常被啟動且該等LLR計算單元71，71'其中所有啟動者的數量係相同於該柵欄控制輸出所指示的該目標解碼柵欄的週期數。因此，例如，若該柵欄控制輸出所指示的該目標解碼柵欄為該傳統柵欄時，該等共同硬體組件及該LLR計算單元71’共同促成該傳統柵欄的操作。依照另一例，若該柵欄控制輸出所指示的該目標解碼柵欄為該週期-4互反雙重柵欄時，該等共用硬體組件、該LLR計算單元71’及另外三個啟動的LLD計算單元71共同促成該週期-4互反雙重柵欄的操作。
如同在一發射器處的一個例子，參考圖6，所示的一原始 196-位元系統碼係經由根據一由該LTE-A協定所定義的預定原則的欄間置換(Inter-column Permutation)操作後所獲得的一二維矩陣形式，其中“X”表示一無效位元，“y00”~“y191”分別表示第一個至第192個資訊位元，且“T00”~“T03”分別表示第一個至第四個尾位元。在此例中，D=196，且K=192(=D-4)。同樣地，一對應於該原始196-位元系統碼的原始196-位元第一/二同位檢查碼具有相同如圖6所示的結構。對於發送具有一362-位元長度的渦輪編碼的數位資料，即，L=362，根據RV=0的穿刺參數，該原始192-位元系統碼所執行的一穿刺程序係藉由穿刺圖6的該二維矩陣的第一及第二欄中的12個位元，即，位於圖7的一陰影區的y04、y36、y68、y100、y132、y164、y20、y52、y84、y116、y148及y180，以致如圖7的一格子區所指示的一184-位元穿刺系統碼因而被獲得。另一方面，該原始196-位元第一/二同位檢查碼被穿刺成為如圖8的一格子區所指示的一89-位元穿刺第一/二同位檢查碼。於此情況，該184-位元穿刺系統碼、該89-位元穿刺第一同位檢查碼及該89-位元穿刺第二同位檢查碼共同構成要被發送至本發明的該渦輪解碼器系統且被本發明的該渦輪解碼器系統解碼的該渦輪編碼的數位資料。
按照上例，該渦輪解碼器系統在接收到來自該發射器的該渦輪編碼的數位資料、L、D及該穿刺參數後，該柵欄控制器3獲 得Ep=89(=1/2(362-(196-12)))以及該渦輪編碼的數位資料的碼率為0.53(=K/L=192/362)，且計算出Ep/D之值為0.53(=89/196)，並根據0.53的碼率產生該柵欄控制輸出，該柵欄控制輸出指示出該週期-2互反雙重柵欄為該目標解碼柵欄。然後，該補零模組4將12個零補到該184-位元系統碼中且分別在所有穿刺位元，即，位於圖7的一陰影區的y04、y36、y68、y100、y132、y164、y20、y52、y84、y116、y148及y180的位元位置，以形成一196-位元去穿刺系統碼。由於1/2>Ep/D≧1/4，該補零模組4將8個零補到該第一/二同位檢查碼且分別在該等穿刺位元其中的9個穿刺位元，即，位於圖8的一陰影區的y146、y178、y02、y34、y66、y98、y130、y162及T02的位元位置，以使得該等第一/二同位檢查位元與該等所捕的零-位元中任兩個相鄰者係間隔有一個位元位置，以形成一98-位元去穿刺第一/二同位檢查碼。之後，該渦輪解碼器5的每個SISO解碼器的該LLR控制器72根據指示出該週期-2互反雙重柵欄作為該目標解碼柵欄的該柵欄控制輸出而啟動來執行LLR計算。
圖9示例地繪示對於該上述已經非週期性地穿刺的碼率-0.53渦輪編碼的數位資料，分別藉由一用傳統基數-2柵欄的傳統渦輪解碼器以及用週期-2互反雙重柵欄的該實施例且在相同為32的SW大小之情況下所獲得的模擬位元錯誤率(Bit Error Rate； BER)(以下簡稱BER)性能。從圖9可看出，本發明該渦輪解碼器系統能達到相似於習知技藝的BER性能。值得注意的是，用該週期-2互反雙重柵欄的該等SISO解碼器能將解碼速度提升到約為用該傳統基數-2柵欄的該傳統渦輪解碼器的解碼速度的兩倍。
圖10示例地繪示對於已經非週期性地穿刺的碼率-0.85的渦輪編碼的數位資料，分別藉由用了該傳統基數-2柵欄且在SW大小為64之情況下該傳統渦輪解碼器以及用了該週期-8互反雙重柵欄且在SW大小為12之情況下的該渦輪解碼器系統所獲得的模擬BER性能。從圖10可看出，本發明該渦輪解碼器系統能達到相似於習知技藝的BER性能。值得注意的是，用該週期-8互反雙重柵欄的該等SISO解碼器能將解碼速度提升到約為用該傳統基數-2柵欄的該傳統渦輪解碼器的解碼速度的八倍。
綜上所述，由於該柵欄控制器3及該補零模組4的運作，本發明渦輪解碼器系統能使用該目標解碼柵欄且在一相對小的SW下，以一相對快速的解碼速度，解碼已經過非週期性穿刺且所具有的碼率被允許在一較廣範圍的渦輪編碼數位資料，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍 內。
3‧‧‧柵欄控制器
4‧‧‧補零模組
5‧‧‧渦輪解碼器
SC‧‧‧系統碼
PCC1‧‧‧第一同位檢查碼
PCC2‧‧‧第二同位檢查碼
SCdep‧‧‧去穿刺系統碼
PCC1dep‧‧‧去穿刺第一同位檢查碼
PCC1dep‧‧‧去穿刺第二同位檢查碼

Claims (10)

  1. 一種去穿刺渦輪編碼的數位資料之方法，藉由一去穿刺裝置來實施，該渦輪編碼的數位資料對應於發送的渦輪編碼數位資料，該發送的渦輪編碼數位資料係基於一預定無線通訊協定並藉由穿刺原始的渦輪編碼數位資料而獲得，該原始的渦輪編碼數位資料包括一D-位元系統碼及一用於錯誤校正的D-位元同位檢查碼，該渦輪編碼的數位資料具有一L-位元長度並包括一由多個系統位元構成的系統碼、及一由多個同位檢查位元構成的同位檢查碼，該方法包含以下步驟：(A)根據L、D、及一由該預定無線通訊協定所定義出且關聯於該D-位元系統碼之穿刺位元數量的穿刺參數，獲得該渦輪編碼的數位資料的該同位檢查碼的該等同位檢查位元數量Ep，其中Ep是一正整數；(B)當該渦輪編碼的數位資料的該系統碼中存在有任何穿刺位元時，將一個或更多個零補到該渦輪編碼的數位資料的該系統碼中並且分別在該(等)穿刺位元的位元位置以形成一去穿刺系統碼；及(C)根據Ep/D之值，將至少一個零補到該渦輪編碼的數位資料的該同位檢查碼中，以使得該等同位檢查位元與該所補的至少一個零-位元在位元位置上係呈週期性地排列，以便形成一去穿刺同位檢查碼，該去穿刺同位檢查碼與該去穿刺系統碼共同構成對應於該渦輪編碼的數位資料的去穿刺的渦輪編碼數位資料。
  2. 如請求項1所述的方法，該預定無線通訊協定為一進階長期演進(Long Term Evolution-Advanced；LTE-A)協定，其中，在步驟(C)中，對於該去穿刺同位檢查碼：當Ep/D≧1/2時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者在位置上是連續的；當1/2>Ep/D≧1/4時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有一個位元位置；當1/4>Ep/D≧1/8時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有三個位元位置；當1/8>Ep/D≧1/16時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有七個位元位置；及當1/16>Ep/D≧1/32時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有十五個位元位置。
  3. 一種渦輪碼數位資料的去穿刺裝置，用於去穿刺渦輪編碼的數位資料以產生去穿刺的渦輪編碼數位資料，該渦輪編碼的數位資料對應於發送的渦輪編碼數位資料，該發送的渦輪編碼數位資料係基於一預定無線通訊協定並藉由穿刺原始的渦輪編碼數位資料而獲得，該原始的渦輪編碼數位資料包括一D-位元系統碼及一用於錯誤校正的D-位元同位檢查碼，該渦輪編碼的數位資料具有一L-位元長度並包括 一由多個系統位元構成的系統碼、及一由多個同位檢查位元構成的同位檢查碼，該裝置包含：一柵欄控制器，組配來根據L、D、及一由該預定無線通訊協定所定義出且關聯於該D-位元系統碼之穿刺位元數量的穿刺參數，獲得該渦輪編碼的數位資料的該同位檢查碼的該等同位檢查位元數量Ep，其中Ep是一正整數，計算Ep/D之值，及根據該渦輪編碼的數位資料的碼率，產生一柵欄控制輸出，該柵欄控制輸出指示出不同解碼柵欄其中的一個要被一渦輪解碼器用來解碼該去穿刺渦輪編碼數位資料的目標者；及一補零模組，用來接收該渦輪編碼的數位資料，並電連接該柵欄控制器以接收來自該柵欄控制器的Ep/D之值，該補零模組係組配來當該渦輪編碼的數位資料的該系統碼中存在有任何穿刺位元時，將一個或更多個零補到該渦輪編碼的數位資料的該系統碼中並且分別在該(等)穿刺位元的位元位置以形成一去穿刺系統碼，及根據Ep/D之值，將至少一個零補到該渦輪編碼的數位資料的該同位檢查碼中，以使得該等同位檢查位元與該所補的至少一個零-位元在位元位置上係呈週期性地排列，以便形成一去穿刺同位檢查碼，該去穿刺同位檢查碼與該去穿刺系統碼共同構成對應於該渦輪編碼的數位 資料的該去穿刺的渦輪編碼數位資料。
  4. 如請求項3所述的渦輪碼數位資料的去穿刺裝置，其中：該預定無線通訊協定為一進階長期演進(Long Term Evolution-Advanced；LTE-A)協定；及對於該去穿刺同位檢查碼，當Ep/D≧1/2時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者在位置上是連續的，當1/2>Ep/D≧1/4時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有一個位元位置，當1/4>Ep/D≧1/8時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有三個位元位置，當1/8>Ep/D≧1/16時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有七個位元位置，及當1/16>Ep/D≧1/32時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有十五個位元位置。
  5. 如請求項4所述的渦輪碼數位資料的去穿刺裝置，其中，該等不同解碼柵欄包含一適合於自1/3至1/2的碼率範圍的柵欄、一適合於自1/2至2/3的碼率範圍的週期-2互反雙重柵欄、一適合於自2/3至4/5的碼率範圍的週期-4互反雙重柵欄、一適合於自4/5至8/9的碼率範圍的週期-8互反雙重柵 欄、一適合於自8/9至16/17的碼率範圍的週期-16互反雙重柵欄、及一適合於一大於16/17的碼率的週期-32互反雙重柵欄。
  6. 如請求項5所述的渦輪碼數位資料的去穿刺裝置，其中：當Ep/D≧1/2時，該目標解碼柵欄為該柵欄；當1/2>Ep/D≧1/4時，該目標解碼柵欄為該週期-2互反雙重柵欄；當1/4>Ep/D≧1/8時，該目標解碼柵欄為該週期-4互反雙重柵欄；當1/8>Ep/D≧1/16時，該目標解碼柵欄為該週期-8互反雙重柵欄；當1/16>Ep/D≧1/32時，該目標解碼柵欄為該週期-16互反雙重柵欄；及當Ep/D<1/32時，該目標解碼柵欄為該週期-32互反雙重柵欄。
  7. 一種渦輪解碼器系統，用於解碼渦輪編碼的數位資料，該渦輪編碼的數位資料對應於發送的渦輪編碼數位資料，該發送的渦輪編碼數位資料係基於一預定無線通訊協定並藉由穿刺原始的渦輪編碼數位資料而獲得，該原始的渦輪編碼數位資料包括一D-位元系統碼及一用於錯誤校正的D-位元同位檢查碼，該渦輪編碼的數位資料具有一L-位元長度並包括一由多個系統位元構成的系統碼、及一由多個同位檢查位元構成的同位檢查碼，該渦輪解碼器系統包含： 一柵欄控制器，組配來根據L、D、及一由該預定無線通訊協定所定義出且關聯於該D-位元系統碼之穿刺位元數量的穿刺參數，獲得該渦輪編碼的數位資料的該同位檢查碼的該等同位檢查位元數量Ep，其中Ep是一正整數，計算Ep/D之值，及根據該渦輪編碼的數位資料的碼率，產生一柵欄控制輸出，該柵欄控制輸出指示出不同解碼柵欄其中的一個目標者；一補零模組，用來接收該渦輪編碼的數位資料，並電連接該柵欄控制器以接收來自該柵欄控制器的Ep/D之值，該補零模組係組配來當該渦輪編碼的數位資料的該系統碼中存在有任何穿刺位元時，將一個或更多個零補到該渦輪編碼的數位資料的該系統碼中並且分別在該(等)穿刺位元的位元位置以形成一去穿刺系統碼，及根據Ep/D之值，將至少一個零補到該渦輪編碼的數位資料的該同位檢查碼中，以使得該等同位檢查位元與該所補的至少一個零-位元在位元位置上係呈週期性地排列，以便形成一去穿刺同位檢查碼，該去穿刺同位檢查碼與該去穿刺系統碼共同構成對應於該渦輪編碼的數位資料的去穿刺的渦輪編碼數位資料；及一渦輪解碼器，電連接該柵欄控制器與該補零模組以接收來自該柵欄控制器的柵欄控制輸出，及來自該補零模 組的該去穿刺系統碼、該去穿刺第一同位檢查碼與該去穿刺第二同位檢查碼，該渦輪解碼器能夠提供該等不同的解碼柵欄，且係組配來根據該柵欄控制輸出選擇性提供該目標解碼柵欄並利用該目標解碼柵欄解碼該去穿刺系統碼、該去穿刺第一同位檢查碼及該去穿刺第二同位檢查碼。
  8. 如請求項7所述的渦輪解碼器系統，其中：該預定無線通訊協定為一進階長期演進(Long Term Evolution-Advanced；LTE-A)協定；及對於該去穿刺同位檢查碼，當Ep/D≧1/2時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者在位置上是連續的，當1/2>Ep/D≧1/4時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有一個位元位置，當1/4>Ep/D≧1/8時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有三個位元位置，當1/8>Ep/D≧1/16時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有七個位元位置，及當1/16>Ep/D≧1/32時，該等同位檢查位元與該所補的至少一個零-位元中任兩相鄰者間係間隔有十五個位元位置。
  9. 如請求項8所述的渦輪解碼器系統，其中，該等不同解碼柵欄包含一適合於自1/3至1/2的碼率範圍的柵欄、一適合於自1/2至2/3的碼率範圍的週期-2互反雙重柵欄、一適合於自2/3至4/5的碼率範圍的週期-4互反雙重柵欄、一適合於自4/5至8/9的碼率範圍的週期-8互反雙重柵欄、一適合於自8/9至16/17的碼率範圍的週期-16互反雙重柵欄、及一適合於一大於16/17的碼率的週期-32互反雙重柵欄。
  10. 如請求項9所述的渦輪解碼器系統，其中：當Ep/D≧1/2時，該目標解碼柵欄為該柵欄；當1/2>Ep/D≧1/4時，該目標解碼柵欄為該週期-2互反雙重柵欄；當1/4>Ep/D≧1/8時，該目標解碼柵欄為該週期-4互反雙重柵欄；當1/8>Ep/D≧1/16時，該目標解碼柵欄為該週期-8互反雙重柵欄；當1/16>Ep/D≧1/32時，該目標解碼柵欄為該週期-16互反雙重柵欄；及當Ep/D<1/32時，該目標解碼柵欄為該週期-32互反雙重柵欄。
TW105127390A 2016-08-26 2016-08-26 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統 TWI589125B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105127390A TWI589125B (zh) 2016-08-26 2016-08-26 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統
US15/439,697 US10103841B2 (en) 2016-08-26 2017-02-22 Method and device for de-puncturing turbo-coded digital data, and turbo decoder system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105127390A TWI589125B (zh) 2016-08-26 2016-08-26 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統

Publications (2)

Publication Number Publication Date
TWI589125B true TWI589125B (zh) 2017-06-21
TW201807958A TW201807958A (zh) 2018-03-01

Family

ID=59688251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127390A TWI589125B (zh) 2016-08-26 2016-08-26 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統

Country Status (2)

Country Link
US (1) US10103841B2 (zh)
TW (1) TWI589125B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113258940B (zh) * 2021-06-15 2021-10-08 成都星联芯通科技有限公司 turbo译码方法、装置、译码设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561695B (en) * 2001-10-22 2003-11-11 Motorola Inc Block puncturing for turbo code based incremental redundancy
US20050097431A1 (en) * 2003-10-30 2005-05-05 Nokia Corporation Noise and quality detector for use with turbo coded signals
US20080074297A1 (en) * 1998-08-27 2008-03-27 Mustafa Eroz Method for a general near optimal turbo code trellis termination
TW200943739A (en) * 2008-02-26 2009-10-16 Samsung Electronics Co Ltd Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
US20100017678A1 (en) * 2003-10-24 2010-01-21 Julien Pons Hierarchical Trellis Coded Modulation
US20100064197A1 (en) * 2001-02-23 2010-03-11 Qualcomm Incorporated Random-access multi-directional cdma2000 turbo code interleaver
US20100287453A1 (en) * 2009-02-02 2010-11-11 Telefonaktiebolaget Lm Ericsson (Publ) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
TW201626732A (zh) * 2015-01-12 2016-07-16 晨星半導體股份有限公司 迴旋編碼的解碼方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511082A (en) 1994-05-10 1996-04-23 General Instrument Corporation Of Delaware Punctured convolutional encoder
IL141800A0 (en) 1999-07-06 2002-03-10 Samsung Electronics Co Ltd Rate matching device and method for a data communication system
US8386902B1 (en) 2009-12-16 2013-02-26 Raytheon Company Method and apparatus for rational puncturing of forward error correcting codes
EP3072308B1 (en) * 2013-11-22 2018-01-31 Kamstrup A/S Consumption meter with error-correction

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080074297A1 (en) * 1998-08-27 2008-03-27 Mustafa Eroz Method for a general near optimal turbo code trellis termination
US20100064197A1 (en) * 2001-02-23 2010-03-11 Qualcomm Incorporated Random-access multi-directional cdma2000 turbo code interleaver
TW561695B (en) * 2001-10-22 2003-11-11 Motorola Inc Block puncturing for turbo code based incremental redundancy
US20100017678A1 (en) * 2003-10-24 2010-01-21 Julien Pons Hierarchical Trellis Coded Modulation
US20050097431A1 (en) * 2003-10-30 2005-05-05 Nokia Corporation Noise and quality detector for use with turbo coded signals
TW200943739A (en) * 2008-02-26 2009-10-16 Samsung Electronics Co Ltd Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
US20100287453A1 (en) * 2009-02-02 2010-11-11 Telefonaktiebolaget Lm Ericsson (Publ) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
TW201626732A (zh) * 2015-01-12 2016-07-16 晨星半導體股份有限公司 迴旋編碼的解碼方法

Also Published As

Publication number Publication date
US20180062789A1 (en) 2018-03-01
US10103841B2 (en) 2018-10-16
TW201807958A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
EP2493079B1 (en) Turbo-decoding with contention-free qpp interleavers
US7873893B2 (en) Method and apparatus for encoding and decoding data
RU2019125256A (ru) Конкатенированный полярный код с перемежением
CA2317202A1 (en) Channel decoder and method of channel decoding
WO2007029114A2 (en) System, transmitter, receiver, method, and computer program product for structured interleaved zigzag coding
KR101435830B1 (ko) 인터리빙 수행 방법
JP2004533175A (ja) 相補的エンコーダ／デコーダに対する方法及び装置
TWI589125B (zh) 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統
KR19990081470A (ko) 터보복호기의 반복복호 종료 방법 및 그 복호기
US7395492B2 (en) Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using tail bits in turbo code
KR20090091254A (ko) 터보 디코더 장치 및 방법
CN108476027B (zh) 窗***织的turbo(wi-turbo)码
US7565594B2 (en) Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using embedded error detection capability of turbo code
Le et al. Dual trellis construction for high-rate punctured convolutional codes
CN108880569B (zh) 一种基于反馈分组马尔科夫叠加编码的速率兼容编码方法
Cheng et al. Rate-compatible path-pruned convolutional codes and their applications on channels with insertion, deletion and substitution errors
CN113437981B (zh) 一种基于多维编码的空间耦合串行级联码编码方法
Yeh et al. Interblock memory for turbo coding
Shalini et al. Implementation Of Turbo Decoder For Completing Communication System In IVS
KR20070112326A (ko) 고속 데이터 전송에 적합한 터보 부호화 방법 및 장치
CN105227193A (zh) 基于LDPC的Turbo结构码混合级联编译码方法
Matsumine et al. Punctured parallel concatenated convolutional lattice codes
RU2541844C1 (ru) Способ декодирования кода-произведения с использованием упорядоченного по весу смежного класса векторов ошибок и устройство его реализующее
Varma et al. Reconfigurable Viterbi Decoder
JP2001326577A (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法