TWI582506B

TWI582506B - 畫素陣列以及畫素結構

Info

Publication number: TWI582506B
Application number: TW105117957A
Authority: TW
Inventors: 劉維勲; 李珉澤; 陳奎百
Original assignee: 友達光電股份有限公司
Priority date: 2016-06-07
Filing date: 2016-06-07
Publication date: 2017-05-11
Also published as: TW201743122A; CN106125415B; CN106125415A

Description

畫素陣列以及畫素結構

本發明係關於一種畫素陣列以及畫素結構，尤指一種具有高對比之液晶顯示面板之畫素陣列以及畫素結構。

液晶顯示面板由於具有輕薄短小與節能等優點，已被廣泛地應用在各式電子產品，如智慧型手機(smart phone)、筆記型電腦(notebook computer)、平板電腦(tablet PC)。為了提供廣視角顯示效果，一種聚合物穩定配向型(Polymer-Stabilized Alignment, PSA)液晶顯示面板已普遍地被用來製作高對比及廣視角的顯示器，如電視(TV)、監視器(Monitor)、筆記型電腦(notebook computer)與公共訊息傳遞用之看板（Public Information Display）。聚合物穩定配向型液晶顯示面板的製作的方式在於液晶材料中加入少許的光固化配向單體，並對液晶材料施加電壓使得液晶分子產生預傾角，再適當地照射紫外光使液晶分子的預傾角固定並完成聚合物的穩定。然而，於傳統液晶顯示面板中，為了避免畫素電極與資料線之間的耦合電容過大，畫素電極與資料線之間會有一間隙，因此在暗態時，畫素電極並無法控制對應間隙的液晶分子，光線容易從間隙洩漏出，造成暗態漏光。儘管間隙可透過黑色矩陣遮蔽，但如此設計則會限縮畫素的開口率。

在此先前技術部份中公開的上述內容僅是為了加強對本發明背景的理解。因此，其可能包括不構成現有技術的任何部分且不構成現有技術可能對本領域具有通常知識者給出啟示的內容。

本發明之目的之一在於提供一種畫素陣列以及畫素結構，其透過錯位設置畫素電極的第一部分與第二部分並搭配彎折結構之遮蔽電極與共通電極以提升畫素的開口率，並避免資料線與畫素電極之間產生暗態漏光。

本發明之一實施例提供一種畫素陣列，包括基板、第一子畫素、第二子畫素、第一資料線以及共通電極。第一子畫素設置於基板上，其中第一子畫素包含一第一畫素電極以及一第一遮蔽電極。第二子畫素設置於基板上，並與第一子畫素彼此相鄰，其中第二子畫素包含一第二畫素電極以及一第二遮蔽電極。第一資料線位於第一子畫素與第二子畫素之間，其中第一畫素電極與第一資料線之間具有一第一狹縫，且第二畫素電極與第一資料線之間具有一第二狹縫。共通電極沿著第一資料線設置，共通電極包含彼此電性連接的一第一子共通電極以及一第二子共通電極，其中第一子共通電極和第一遮蔽電極係與第一狹縫遮蔽重疊設置，以及第二子共通電極和第二遮蔽電極係與第二狹縫重疊設置。

本發明之另一實施例提供一種畫素結構，包括第一基板、掃描線、資料線、主動元件、第一遮蔽電極、畫素電極以及共通電極。掃描線設置於第一基板上。資料線與掃描線交錯設置，其中資料線沿一方向延伸，且資料線沿其延伸方向上具有彼此相對的一第一側與一第二側。主動元件與掃描線和資料線電性連接。第一遮蔽電極設置於第一基板上，第一遮蔽電極包括一第一條狀部、一第二條狀部以及一第一連接部，其中第一連接部的兩端分別與第一條狀部和第二條狀部連接，藉此第一連接部與第一條狀部和第二條狀部分別形成一彎折結構。畫素電極與主動元件電性連接，畫素電極包括一第一部分與一第二部分，分別設置於第一連接部的兩側，第一部分具有彼此相對的一第一邊與一第二邊，第二部分具有彼此相對的一第三邊與一第四邊，第一邊連接第三邊，第二邊連接第四邊，其中第一條狀部與畫素電極的第一邊重疊設置，第二條狀部與畫素電極的第四邊重疊設置，並且資料線與畫素電極的第三邊之間無狹縫。共通電極沿著資料線設置，其中共通電極包含彼此電性連接的一第一子共通電極以及一第二子共通電極，第一子共通電極與資料線的第一側重疊設置，以及第二子共通電極與資料線的第二側重疊設置。

為使熟悉本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第3圖，第1圖繪示了本發明第一實施例之畫素陣列的俯視示意圖，第2圖繪示了沿著第1圖剖線A-A’之剖面示意圖，第3圖繪示了沿著第1圖剖線B-B’之剖面示意圖。如第1圖至第3圖所示，本實施例所提供之畫素陣列PA可包括複數個畫素結構PS，呈陣列方式排列。為清楚顯示畫素陣列PA，第1圖僅以三個排列於同一列之畫素結構PS示意，但本發明不以此為限。畫素結構PS可包括第一基板Sub1、資料線DL、掃描線SL、子畫素SP與共通電極CE。資料線DL大體上沿第一方向D1設置，掃描線SL大體上沿第二方向D2設置，且資料線DL與掃描線SL彼此交錯設置，並定義出子畫素SP。資料線DL與掃描線SL可透過一絕緣層IN1彼此電性絕緣。舉例而言，第一方向D1可與第二方向D2垂直，但不限於此。於本發明中，與第一方向的D1銳角夾角在10度以內的延伸方向均可視為大體上沿第一方向D1設置。於本實施例中，畫素結構PS可另包括第二基板Sub2與顯示介質DM。第一基板Sub1與第二基板Sub2彼此相對設置，且顯示介質DM設置於第一基板Sub1與第二基板Sub2之間。第一基板Sub1與第二基板Sub2可分別包括透明基板例如玻璃基板、塑膠基板、石英基板、藍寶石基板或其他適合的硬質基板或可撓式基板。本實施例之資料線DL、掃描線SL與子畫素SP設置於第一基板Sub1與顯示介質DM之間的第一基板Sub1上，但不限於此。另外，第二基板Sub2可例如為一彩色濾光片基板，包含對向電極CTE、彩色濾光層CF以及黑色矩陣BM，且顯示介質DM包括一聚合物穩定配向液晶層，使畫素陣列PA可應用於液晶顯示面板中，但本發明不限於此。

子畫素SP可包括主動元件AD、遮蔽電極SE及畫素電極PE。主動元件AD可例如為薄膜電晶體元件，其閘極G、源極S與汲極D分別與對應之掃描線SL、對應之資料線DL以及畫素電極PE電性連接。遮蔽電極SE可用以遮蔽(shielding)畫素電極PE與資料線DL之間的暗態漏光並降低畫素電極PE與資料線DL之間的電容耦合程度。畫素電極PE可透過另一絕緣層IN2與資料線DL電性絕緣。

為清楚說明各畫素結構PS以及相鄰之畫素結構PS之間的配置關係，下文以排列於同一列且彼此相鄰之第一畫素結構PS1與第二畫素結構PS2為例，但不限於此。請進一步參考第4圖，且一併參考第1圖至第3圖。第4圖繪示了本發明第一實施例之畫素結構之資料線、掃描線與子畫素之俯視示意圖。如第4圖所示，第一畫素結構PS1與第二畫素結構PS2之子畫素SP分別為第一子畫素SP1與第二子畫素SP2。第一子畫素SP1與第二子畫素SP2之遮蔽電極SE分別為第一遮蔽電極SE1與第二遮蔽電極SE2，第一子畫素SP1與第二子畫素SP2之畫素電極PE分別為第一畫素電極PE1以及第二畫素電極PE2。第一畫素結構PS1與第二畫素結構PS2之資料線DL分別為第一資料線DL1與第二資料線DL2，第一資料線DL1位於第一子畫素SP1與第二子畫素SP2之間，且第二子畫素SP2之第二遮蔽電極SE2與第二畫素電極PE2位於第一資料線DL1與第二資料線DL2之間。

具體而言，第一遮蔽電極SE1可包括第一條狀部SEP1、第二條狀部SEP2以及第一連接部SEC1，其中第一連接部SEC1的兩端分別與第一條狀部SEP1和第二條狀部SEP2連接，藉此第一連接部SEC1與第一條狀部SEP1和第二條狀部SEP2形成一彎折結構。精確地說，第一條狀部SEP1與第二條狀部SEP2分別從第一連接部SEC1的兩端點朝相反方向延伸，第一條狀部SEP1與第二條狀部SEP2可大體上沿第二方向D2設置，以形成類似閃電的形狀圖案，也可以說是階梯狀。舉例而言，第一條狀部SEP1與第一連接部SEC1的夾角以及第二條狀部SEP2與第一連接部SEC1的夾角可介於75度至105度之間。同樣地，第二遮蔽電極SE2可與第一遮蔽電極SE1具有相同的彎折結構，亦即第二遮蔽電極SE2可包括第三條狀部SEP3、第四條狀部SEP4以及第二連接部SEC2，第二連接部SEC2的兩端分別與第三條狀部SEP3和第四條狀部SEP4連接，藉此第二連接部SEC2與第三條狀部SEP3和第四條狀部SEP4亦形成與第一遮蔽電極SE1具有相同形狀圖案之彎折結構。精確地說，第三條狀部SEP3與第四條狀部SEP4分別從第二連接部SEC2的兩端點朝相反方向延伸，且第三條狀部SEP3與第四條狀部SEP3可大體上沿第二方向D2設置。舉例而言，第三條狀部SEP3與第二連接部SEC2的夾角以及第四條狀部SEP4與第二連接部SEC2的夾角可介於75度至105度之間。於本實施例中，第一遮蔽電極SE1、第二遮蔽電極SE2與掃描線SL係由同一圖案化金屬層所構成，且第一遮蔽電極SE1和第二遮蔽電極SE2與掃描線SL結構上彼此分離。並且，第一遮蔽電極SE1與第二遮蔽電極SE2可分別包括第三連接部SEC3，且第三連接部SEC3以串聯方式彼此相連接而形成一共通線。於本實施例中，第一遮蔽電極SE1與第二遮蔽電極SE2之第三連接部SEC3係分別與第一條狀部SEP1以及第三條狀部SEP3連接，而未與第二條狀部SEP2以及第四條狀部SEP4連接。於另一變化實施例中，遮蔽電極SE亦可與掃描線SL由不同的金屬層所構成。

第一畫素電極PE1與第二畫素電極PE2可分別包括第一部分P1與第二部分P2。第一畫素電極PE1之第一部分P1與第二部分P2分別設置於第一連接部SEC1的兩側，同樣地第二畫素電極PE2之第一部分P1與第二部分P2分別設置於第二連接部SEC2的兩側。第一部分P1具有彼此相對的一第一邊S1與一第二邊S2，且第二部分P2具有彼此相對的一第三邊S3與一第四邊S4，其中第一畫素電極PE1之第一邊S1與第三邊S3面對第一資料線DL1，第二邊S2與第四邊S4面對第三資料線DL3，而第二畫素電極PE2之第一邊S1與第三邊S3面對第二資料線DL2，第二邊S2與第四邊S4面對第一資料線DL1。第一邊S1可連接第三邊S3，且第二邊S2可連接第四邊S4。換句話說，第一資料線DL沿其延伸方向(即第一方向D1)具有彼此相對的一第一側DLS1與一第二側DLS2，而第一畫素電極PE1鄰近第一資料線DL1的第一側DLS1可包括第一邊S1與第三邊S3，且第二畫素電極PE2鄰近第一資料線DL1的第二側DLS2可包括第二邊S2與第四邊S4。

具體而言，畫素電極PE並非為矩形，而是矩形之第一部分P1與矩形之第二部分P2可於第一方向D1上錯位設置，使得第一邊S1與第三邊S3並非位於同一直線上，且第二邊S2與第四邊S4並非位於同一直線上。並且，第一邊S1係透過一轉折邊與第三邊S3連接，同理第二邊S2係透過另一轉折邊與第四邊S4連接。於本實施例中，第一部分P1設置於第二部分P2與掃描線SL之間。第一畫素電極PE1之第一部分P1的第一邊S1較第二部分P2的第三邊S3遠離第一資料線DL1，且第一部分P1的第一邊S1與第一資料線DL1於第一基板Sub1的垂直投影方向Z上不重疊，因此第一資料線DL1與第一畫素電極PE1之第一邊S1之間具有一第一狹縫ST1。也就是，第一邊S1與第一資料線DL1之間的間距大於第三邊S3與第一資料線DL1之間的間距。第二畫素電極PE2之第二部分P2的第四邊S4較第一部分P1的第二邊S2遠離所面對之第一資料線DL1，且第二部分P2的第四邊S4與第一資料線DL1於垂直投影方向Z上不重疊，因此第一資料線DL1與第二畫素電極PE2之第四邊S4之間具有一第二狹縫ST2。也就是，第四邊S4與第一資料線DL1之間的間距大於第二邊S2與第一資料線DL1之間的間距。於本實施例中，第一畫素電極PE1之第二部分P2的第三邊S3與第一資料線DL1的第一側DLS1於垂直投影方向Z上可無間隙，且第一畫素電極PE1之第三邊S3與第一遮蔽電極SE1於垂直投影方向Z上不重疊。較佳地，第一畫素電極PE1之第三邊S3與第一資料線DL1面對第三邊S3之側邊可在垂直投影方向Z上實質上對齊，意即彼此重疊，以提升畫素的開口率，並避免第一資料線DL1與第一畫素電極PE1之第二部分P2之間產生漏光。第二畫素電極PE2之第一部分P1的第二邊S2係與第一資料線DL1的第二側DLS2於垂直投影方向Z上可無間隙，且第二畫素電極PE2之第二邊S2與第二遮蔽電極SE2於垂直投影方向Z上不重疊。較佳地，第二畫素電極PE2之第二邊S2與第一資料線DL1面對第二邊S2之側邊可在垂直投影方向Z上實質上對齊，意即兩者可彼此重疊，以提升畫素的開口率，並避免第一資料線與第二畫素電極PE2之第一部分P1之間產生漏光。於變化實施例中，第一資料線DL1亦可與第二畫素電極PE2之第一部分P1部分重疊，及/或第一資料線DL1亦可與第一畫素電極PE1之第二部分P2部分重疊。

請參考第5圖，且一併參考第1圖至第3圖。第5圖繪示了本發明第一實施例之畫素陣列之共通電極與資料線之俯視示意圖。如第1圖至第3圖與第5圖所示，第一畫素結構PS1與第二畫素結構PS2之共通電極CE分別為第一共通電極CE1與第二共通電極CE2，第一共通電極CE1沿著第一資料線DL1設置，且第二共通電極CE2沿著第二資料線DL2設置。第一共通電極CE1與第二共通電極CE2具有相同結構，下文將以第一共通電極CE1與其對應之第一資料線DL1為例來做說明。第一共通電極CE1可包括彼此電性連接之第一子共通電極SCE1以及第二子共通電極SCE2。第一子共通電極SCE1與對應之第一資料線DL1的第一側DLS1於垂直投影方向Z上重疊設置，且第二子共通電極SCE2與對應之第一資料線DL1的第二側DLS2重疊設置。

值得說明的是，第一遮蔽電極SE1的第一條狀部SEP1與第一畫素電極PE1的第一邊S1於垂直投影方向Z上彼此重疊設置，且第一遮蔽電極SE1的第一條狀部SEP1與對應之第一資料線DL1的第一側DLS1之間具有一第三狹縫ST3。並且，第一子共通電極SCE1與第一資料線DL1的第一側DLS1以及第三狹縫ST3於垂直投影方向Z上重疊。藉此，第一條狀部SEP1與第一子共通電極SCE1不僅可用以遮蔽第一畫素電極PE1之第一部分P1與對應之第一資料線DL1之間的電容耦合效應，還可避免第一資料線DL1與第一畫素電極PE1的第一邊S1之間的第一狹縫ST1產生漏光，進而提高對比。精確地說，當液晶顯示面板在運作時，第一遮蔽電極SE1與第一共通電極CE1會施加共通電壓，因此第一資料線DL1傳遞訊號所產生的電場可受到第一遮蔽電極SE1與第一共通電極CE1的吸引而降低對第一畫素電極PE1的第一部分P1干擾，進而有效地遮蔽第一畫素電極PE1的第一部分P1與對應之第一資料線DL1之間的電容耦合效應。除此之外，由於第一遮蔽電極SE1、第一共通電極CE1與對向電極CTE係施加共通電壓，因此位於第一條狀部SEP1與第一子共通電極SCE1正上方以及第一條狀部SEP1與第一子共通電極SCE1之間之顯示介質DM中的液晶分子可受到共通電壓所產生的電場的控制而避免光線穿透，如此可避免第一資料線DL1與第一邊S1之間的第一狹縫ST1產生漏光，特別是在畫素呈現暗態時可有效地避免光線洩漏，以提升畫面的對比度。較佳地，第一子共通電極SCE1與第一遮蔽電極SE1之第一條狀部SEP1可共同將第一狹縫ST1遮蔽，也就是第一共通電極CE1之第一子共通電極SCE1於垂直投影方向Z上與第一遮蔽電極SE1之第一條狀部SEP1彼此重疊，以提升遮蔽漏光的效果，並降低第一畫素電極PE1與第一資料線DL1之間的電容耦合。同理，與第一畫素電極PE1具有相同結構之第二畫素電極PE2與第二資料線DL2之間的電容耦合亦可被降低。

同樣地，第二遮蔽電極SE2的第四條狀部SEP4與第二畫素電極PE2的第四邊S4於垂直投影方向Z上重疊設置，且第二遮蔽電極SE2的第四條狀部SEP4與對應之第一資料線DL1的第二側DLS2之間具有一第四狹縫ST4。並且，第二子共通電極SCE2與第一資料線DL1的第二側DLS2以及第四狹縫ST4於垂直投影方向Z上重疊。因此，第四條狀部SEP4與第二子共通電極SCE2不僅可用以遮蔽第二畫素電極PE2之第二部分P2與對應之第一資料線DL1之間的電容耦合效應，還可避免第一資料線DL1與第二畫素電極PE2之第四邊S4之間的第二狹縫ST2產生漏光，特別是在畫素呈現暗態時可有效地避免光線洩漏，進而提高畫面的對比。較佳地，第二子共通電極SCE2與第二遮蔽電極SE2之第四條狀部SEP4可共同將第二狹縫ST2遮蔽，也就是第一共通電極CE1之第二子共通電極SCE2於垂直投影方向Z上與第二遮蔽電極SE2之第四條狀部SEP4彼此重疊，以提升遮蔽漏光的效果，並降低第二畫素電極PE2與第一資料線DL1之間的電容耦合。同理，與第二畫素電極PE2具有相同結構之第一畫素電極PE1與第三資料線DL3之間的電容耦合亦可被降低。

另外，由於第一畫素電極PE1之第三邊S3與第一資料線DL1的第一側DLS1之間在垂直投影方向Z上可無間隙，以避免其間產生漏光，因此第二子共通電極SCE2與對應之第一資料線DL1的第一側DLS1於垂直投影方向Z上可不重疊設置。並且，由於第二畫素電極PE2之第二邊S2與第一資料線DL1的第二側DLS2之間在垂直投影方向Z上可無間隙，以避免其間產生漏光，因此第一子共通電極SCE1與對應之第一資料線DL1的第二側DLS2於垂直投影方向Z上可不重疊設置。

於本實施例中，第一共通電極CE1可分別另包括一橋接部CEB，橫跨對應之第一資料線DL1，並連接於第一子共通電極SCE1與第二子共通電極SCE2之間，使第一子共通電極SCE1、第二子共通電極SCE2以及橋接部CEB構成另一彎折結構。更具體而言，第一子共通電極SCE1的一端除了可透過橋接部CEB與同一第一共通電極CE1之第二子共通電極SCE2連接之外，另一端還可與排列於同一第二方向D2上並相鄰之另一共通電極CE之第二子共通電極SCE2連接。並且，第一共通電極CE1與第二共通電極CE2可分別包括共通連接部CEC，使得第一共通電極CE1之第一子共通電極SCE1可透過共通連接部CEC與第二共通電極CE2之第一子共通電極SCE1電性連接，且第一共通電極CE1之第二子共通電極SCE2可透過另一共通連接部CEC與第二共通電極CE2之第二子共通電極SCE2電性連接。藉此，畫素陣列PA之共通電極CE可形成一網狀結構，且網狀結構具有複數個開口O，分別對應一個畫素結構PS。每個畫素電極PE設置於對應之開口O內。值得說明的是，本實施例之第一共通電極CE1係與第一畫素電極PE1以及第二畫素電極PE2可由同一圖案化透明導電層所構成，透過錯位設置之第一畫素電極PE1與第二畫素電極PE2，第一共通電極CE1可設置於第一畫素電極PE1與第二畫素電極PE2之間，並與第一畫素電極PE1與第二畫素電極PE2分隔開。也就是第一共通電極CE1之第一子共通電極SCE1與第二子共通電極SCE2不僅可在製程可容忍範圍內分別以一定間距與兩相鄰之第一畫素電極PE1與第二畫素電極PE2分隔開，還可透過橋接部CEB連接，使共通電極CE構成網狀結構，進而降低畫素陣列PA中共通電極CE的連接電阻。於另一變化實施例中，共通電極CE與畫素電極PE亦可由不同的透明導電層所構成。

於本實施例中，畫素電極PE可包括四配向區，且第一部分P1對應兩配向區，第二部分P2對應另兩配向區。下文以第一畫素結構PS1為例，但不限於此。具體請參考第6圖，第6圖繪示了本發明第一實施例之第一畫素結構之俯視示意圖。如第6圖所示，本實施例之第一畫素電極PE1之第一部分P1對應至少一第一配向區AR1，第二部分P2對應至少一第二配向區AR2。第一畫素電極PE1可包括一第一主幹電極ME1、複數條第一分支電極BE1以及複數條第二分支電極BE2，第一主幹電極ME1與第一連接部SEC1於垂直投影方向Z上重疊，且第一分支電極BE1與第二分支電極BE2分別設置於第一主幹電極ME1的兩側，以形成至少一第一配向區AR1與至少一第二配向區AR2。具體而言，第一主幹電極ME1沿著第一方向D1設置，且第一畫素電極PE1可另包括一第二主幹電極ME2，沿著第二方向D2設置，並與第一主幹電極ME1交錯。並且，第一分支電極BE1可區分為第一子分支電極SBE1以及第二子分支電極SBE2，第一子分支電極SBE1與第二子分支電極SBE2分別設置於第二主幹電極ME2的兩側，以形成兩個第一配向區AR1，且第一配向區AR1具有不同的配向方向。第二分支電極BE2可區分為第三子分支電極SBE3以及第四子分支電極SBE4，第三子分支電極SBE3與第四子分支電極SBE4分別設置於第二主幹電極ME2的兩側，以形成兩個第二配向區AR2，且第二配向區AR2具有不同的配向方向。第一子分支電極SBE1、第二子分支電極SBE2、第三子分支電極SBE3以及第四子分支電極SBE4可分別不平行於第一主幹電極ME1與第二主幹電極ME2。第一子分支電極SBE1、第二子分支電極SBE2、第三子分支電極SBE3以及第四子分支電極SBE4可與第一主幹電極ME1和第二主幹電極ME2形成米字形結構。舉例而言，第一子分支電極SBE1、第二子分支電極SBE2、第三子分支電極SBE3以及第四子分支電極SBE4的延伸方向可分別與第一主幹電極ME1的延伸方向具有夾角例如45度，但不限於此。於另一變化實施例中，第一畫素電極PE1可不包括第二主幹電極，而第一分支電極BE1彼此平行，第二分支電極BE2彼此平行，且第一分支電極BE1的延伸方向與第二分支電極BE2的延伸方向對稱於第一主幹電極ME1，使第一分支電極BE1與第二分支電極BE2分別形成單一第一配向區AR1與單一第二配向區AR2。值得一提的是，由於第一主幹電極ME1位於第一配向區AR1與第二配向區AR2之間，因此第一主幹電極ME1係對應畫素之暗區。本實施例之第一連接部SEC1係沿著第一主幹電極ME1設置，較佳與第一主幹電極ME1完全重疊，使得第一連接部SEC1可對應畫素之暗區設置，而不會影響畫素的顯示。

值得說明的是，於本實施例之畫素陣列PA的設計中，位於第一資料線DL1之第一側DLS1與第二側DLS2之第一畫素電極PE1與第二畫素電極PE2分別以第二部分P2以及第一部分P1與第一資料線DL1重疊設置，而第一畫素電極PE1之第一部分P1以及第二畫素電極PE2之第二部分P2則與第一資料線DL1之間具有狹縫，如此可在第一資料線DL1與第一畫素電極PE1或第二畫素電極PE2之間的耦合電容在容許的範圍下，提升畫素陣列PA的畫素開口率。並且，透過具有彎折結構之第一遮蔽電極SE1與第二遮蔽電極SE2以及第一子共通電極SCE1與第二子共通電極SCE2不僅可遮蔽位於第一資料線DL1之第一側DLS1之第一狹縫ST1與第二側DLS2之第二狹縫ST2，還可降低第一資料線DL1與第一畫素電極PE1之第一部分P1以及第二畫素電極PE2之第二部分P2之間的耦合電容。

本發明之畫素結構與畫素陣列並不以上述實施例為限。下文將繼續揭示本發明之其它實施例或變化實施例，然為了簡化說明並突顯各實施例或變化實施例之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。

請參考第7圖與第8圖，第7圖與第8圖分別繪示了本發明第一實施例之另一變化實施例之畫素結構對應第1圖之剖線A-A’與B-B’的剖面示意圖。如第7圖與第8圖所示，本實施例所提供之畫素結構PS’之第一共通電極CE1於垂直投影方向Z上可不與第一遮蔽電極SE1重疊設置。具體而言，第一共通電極CE1之第一子共通電極SCE1可不與第一遮蔽電極SE1之第一條狀部SEP1重疊設置，且兩者之間於垂直投影方向Z上可具有一第五狹縫ST5。第一共通電極CE1之第二子共通電極SCE2可不與第二遮蔽電極SE2之第四條狀部SEP4重疊設置，且兩者之間於垂直投影方向Z上可具有一第六狹縫ST6。值得說明的是，由於第一遮蔽電極SE1、第一共通電極CE1與對向電極CTE係施加共通電壓，因此不僅第一遮蔽電極SE1之第一條狀部SEP1、第二遮蔽電極SE2之第四條狀部SEP4、第一子共通電極SCE1與第二子共通電極SCE2之正上方的液晶分子可受到共通電壓所產生的電場的控制而避免光線穿透，並且位於第一遮蔽電極SE1之第一條狀部SEP1與第一子共通電極SCE1之間以及位於第二遮蔽電極SE2之第四條狀部SEP4與第二子共通電極SCE2之間的液晶分子亦可受到此電場的控制而避免光線穿透，進而避免第一狹縫ST1與第二狹縫ST2產生漏光。

請參考第9圖，第9圖繪示了本發明第二實施例之畫素陣列對應第1圖之剖線A-A’的剖面示意圖。如第9圖所示，相較於第一實施例，本實施例所提供的畫素結構PS”的彩色濾光片CF’係設置於畫素電極PE與第一基板Sub1之間，即所謂彩色濾光片於陣列上(color filter on array, COA)類型之畫素結構。舉例而言，彩色濾光片CF’可設置於畫素電極PE與絕緣層IN2之間。

請參考第10圖，第10圖繪示了本發明第三實施例之畫素陣列的俯視示意圖。如第10圖所示，本實施例所提供的畫素陣列PA’更包括一第三畫素結構PS3，其包括第三子畫素SP3，設置於第一基板(圖未示)上。第三畫素結構PS3與第一畫素結構PS1排列於同一行(即排列於第二方向D2上)且彼此相鄰。因此，第三子畫素SP3與第一子畫素SP1分別設置於掃描線SL的兩側。於本實施例中，第三子畫素SP3包括一第三畫素電極PE3以及一第三遮蔽電極SE3，並且第一遮蔽電極SE1與第三遮蔽電極SE3具有相同的形狀圖案。也就是說，位於兩相鄰列之畫素結構PS之遮蔽電極SE可具有相同的形狀圖案。本實施例之第一畫素結構PS1與第三畫素結構PS3可與上述第一實施例之第一畫素結構相同，因此不多贅述。

請參考第11圖，第11圖繪示了本發明第四實施例之畫素陣列的俯視示意圖。如第11圖所示，相較於第三實施例，本實施例所提供的畫素陣列PA”之第一遮蔽電極SE1與第三遮蔽電極SE3’的形狀圖案對稱於掃描線SL。具體而言，本實施例之第三畫素結構PS3’的第三遮蔽電極SE3’可包括一第五條狀部SEP1’、一第六條狀部SEP2’、一第一連接部SEC1以及一第三連接部SEC3。第三遮蔽電極SE3’之第五條狀部SEP1’與第六條狀部SEP2’係分別沿著第二方向D2與朝相反方向延伸。第三遮蔽電極SE3’的形狀圖案與第一遮蔽電極SE1的形狀圖案對稱於掃描線SL。於本實施例中，第五條狀部SEP1’係連接於第一連接部SEC1與第三連接部SEC3之間。並且，第三畫素電極PE3’之第一部分P1’的第一邊S1’較第二部分P2’的第三邊S3’鄰近第一資料線DL1，且第二部分P2’的第四邊S4’較第一部分P1’的第二邊S2’鄰近第三資料線DL3。因此，第三遮蔽電極SE3’的第五條狀部SEP1’與第三畫素電極PE3’的第二邊S2’於垂直投影方向上彼此重疊設置，且第三遮蔽電極SE3’的第六條狀部SEP2’與第三畫素電極PE3’的第三邊S3’於垂直投影方向上彼此重疊設置。另外，第三畫素結構PS3’之第一子共通電極SCE1’係與第一資料線DL1的第二側DLS2於垂直投影方向上重疊設置，且第二子共通電極SCE2’與第一資料線DL1的第一側DLS1重疊設置。

綜上所述，於本發明之畫素陣列中，位於第一資料線之第一側與第二側之第一畫素電極與第二畫素電極分別以第一畫素電極的第二部分以及第二畫素電極的第一部分與第一資料線重疊設置，而第一畫素電極的第一部分以及第二畫素電極的第二部分則與第一資料線之間具有狹縫，如此可在第一資料線與第一畫素電極或第二畫素電極之間的耦合電容在容許的範圍下，提升畫素陣列的畫素開口率。並且，透過具有彎折結構之第一遮蔽電極與第二遮蔽電極以及第一子共通電極與第二子共通電極不僅可遮蔽位於第一資料線之第一側之第一狹縫與第二側之第二狹縫，還可降低第一資料線與第一畫素電極之第一部分以及第二畫素電極之第二部分之間的耦合電容。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

AD‧‧‧主動元件

AR1‧‧‧第一配向區

AR2‧‧‧第二配向區

BE1‧‧‧第一分支電極

BE2‧‧‧第二分支電極

BM‧‧‧黑色矩陣

CE、CE’‧‧‧彩色濾光片

CE‧‧‧共通電極

CE1‧‧‧第一共通電極

CE2‧‧‧第二共通電極

CTE‧‧‧對向電極

CEB‧‧‧橋接部

CEC‧‧‧共通連接部

D1‧‧‧第一方向

D2‧‧‧第二方向

DL‧‧‧資料線

DL1‧‧‧第一資料線

DL2‧‧‧第二資料線

DL3‧‧‧第三資料線

DLS1‧‧‧第一側

DLS2‧‧‧第二側

DM‧‧‧顯示介質

IN1、IN2‧‧‧絕緣層

ME1‧‧‧第一主幹電極

ME2‧‧‧第二主幹電極

P1、P1’‧‧‧第一部分

P2、P2’‧‧‧第二部分

PA、PA’、PA”‧‧‧畫素陣列

PS、PS’、PS”‧‧‧畫素結構

PS1‧‧‧第一畫素結構

PS2‧‧‧第二畫素結構

PS3、PS3’‧‧‧第三畫素結構

PE‧‧‧畫素電極

PE1‧‧‧第一畫素電極

PE2‧‧‧第二畫素電極

PE3、PE3’‧‧‧第三畫素電極

Sub1‧‧‧第一基板

Sub2‧‧‧第二基板

SP‧‧‧子畫素

SP1‧‧‧第一子畫素

SP2‧‧‧第二子畫素

SP3、SP3’‧‧‧第三子畫素

SL‧‧‧掃描線

S1、S1’‧‧‧第一邊

S2、S2’‧‧‧第二邊

S3、S3’‧‧‧第三邊

S4、S4’‧‧‧第四邊

SE‧‧‧遮蔽電極

SE1‧‧‧第一遮蔽電極

SE2‧‧‧第二遮蔽電極

SE3、SE3’‧‧‧第三遮蔽電極

SEP1‧‧‧第一條狀部

SEP2‧‧‧第二條狀部

SEP3‧‧‧第三條狀部

SEP4‧‧‧第四條狀部

SEP1’‧‧‧第五條狀部

SEP2’‧‧‧第六條狀部

SEC1‧‧‧第一連接部

SEC2‧‧‧第二連接部

SEC3‧‧‧第三連接部

ST1‧‧‧第一狹縫

ST2‧‧‧第二狹縫

ST3‧‧‧第三狹縫

ST4‧‧‧第四狹縫

ST5‧‧‧第五狹縫

ST6‧‧‧第六狹縫

SBE1‧‧‧第一子分支電極

SBE2‧‧‧第二子分支電極

SBE3‧‧‧第三子分支電極

SBE4‧‧‧第四子分支電極

SCE1、SCE1’‧‧‧第一子共通電極

SCE2、SCE2’‧‧‧第二子共通電極

O‧‧‧開口

Z‧‧‧垂直投影方向

D‧‧‧汲極

G‧‧‧閘極

S‧‧‧源極

第1圖繪示了本發明第一實施例之畫素陣列的俯視示意圖。第2圖繪示了沿著第1圖剖線A-A’之剖面示意圖。第3圖繪示了沿著第1圖剖線B-B’之剖面示意圖。第4圖繪示了本發明第一實施例之畫素陣列之資料線、掃描線與子畫素之俯視示意圖。第5圖繪示了本發明第一實施例之畫素陣列之共通電極與資料線之俯視示意圖。第6圖繪示了本發明第一實施例之畫素結構之俯視示意圖。第7圖與第8圖繪示了本發明第一實施例之另一變化實施例之畫素陣列分別對應剖線A-A’與B-B’的剖面示意圖。第9圖繪示了本發明第二實施例之畫素陣列對應剖線A-A’的剖面示意圖。第10圖繪示了本發明第三實施例之畫素陣列的俯視示意圖。第11圖繪示了本發明第四實施例之畫素陣列的俯視示意圖。