TWI579820B - 顯示器及其驅動方法 - Google Patents

Description

顯示器及其驅動方法

本揭示內容是有關於一種顯示器及其驅動方法，且特別是有關於一種偵測時脈訊號的顯示器及其驅動方法。

一般而言，液晶顯示裝置包含有畫素陣列、閘極驅動電路以及源極驅動電路。源極驅動電路係用以提供多個資料電壓訊號。閘極驅動電路則用以提供多個閘極訊號。正常的情況下，閘極驅動電路會根據時脈控制器(Clock controller)提供的時脈訊號依序輸出閘極訊號，藉此控制畫素單元中的畫素電晶體的導通和截止，進而控制資料訊號寫入至所述畫素單元。

然而，在一些外部訊號干擾的情況下會導致時脈控制器的輸出異常，亦即其輸出的時脈訊號不完整。在此情況下，閘極訊號的不正常輸出不僅造成液晶顯示裝置在當下的畫面周期無法正常顯示，亦同時造成後續的畫面周期異常顯示。

本揭示內容之一態樣是在提供一種顯示器。顯示器包含閘極驅動電路、畫素陣列、時脈控制器以及時脈偵測單元。閘極驅動電路用以輸出複數個閘極訊號。畫素陣列電性耦接閘極驅動電路，具有多列畫素，分別用以接收閘極訊號而更新。時脈控制器電性耦接閘極驅動電路，用以輸出時脈訊號至閘極驅動電路，使得閘極驅動電路根據時脈訊號的複數個脈衝輸出閘極訊號，在一個畫面周期內時脈訊號的脈衝具有一脈衝總數以更新列畫素。時脈偵測單元電性耦接時脈控制器，用以偵測時脈訊號，以根據時脈訊號的脈衝輸出回授訊號至時脈控制器，在畫面周期的更新期間中當偵測到時脈訊號的第一部分脈衝個數少於脈衝總數時，時脈偵測單元致能回授訊號，以使時脈控制器用以根據回授訊號提供第二部分脈衝給閘極驅動電路。

本揭示內容之次一態樣是在提供一種驅動方法，用於顯示器，顯示器包含畫素陣列、時脈控制器、閘極驅動電路以及時脈偵測單元。閘極驅動電路用以輸出複數個閘極訊號，畫素陣列電性耦接閘極驅動電路，畫素陣列具有多列畫素分別用以接收閘極訊號而更新。驅動方法包含：輸出時脈訊號至閘極驅動電路，使得閘極驅動電路根據時脈訊號的複數個脈衝輸出閘極訊號，其中在一個畫面周期內時脈訊號的脈衝具有一脈衝總數以更新列畫素；偵測時脈訊號，以根據時脈訊號的脈衝輸出回授訊號至時脈控制器；在畫面周期的更新期間中，當偵測到時脈訊號的第一部分脈衝個數 少於脈衝總數時，致能回授訊號；以及根據回授訊號提供時脈訊號的第二部分脈衝給閘極驅動電路。

100,400,600,900‧‧‧顯示器

110,610‧‧‧閘極驅動電路

111~118,611~614‧‧‧移位暫存器

119‧‧‧移位器

121~128‧‧‧正反器

130,630‧‧‧畫素陣列

140,640‧‧‧時脈控制器

410,910‧‧‧時脈偵測單元

FB‧‧‧回授訊號

A1~A8‧‧‧及閘

G1~G8‧‧‧閘極訊號

I1~I8‧‧‧預閘極訊號

R1~R8‧‧‧列畫素

YCLK‧‧‧時脈訊號

YDIO,ST‧‧‧起始觸發訊號

YOE‧‧‧遮蔽訊號

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下。然而，應瞭解到，為符合在產業中實務利用的情況，許多的特徵並未符合比例繪示。實際上，為了闡述以下的討論，許多特徵的尺寸可能被任意地增加或縮減。

〔第1圖〕繪示一種顯示器之示意圖；〔第2圖〕繪示第1圖中閘極驅動電路一操作波形之示意圖；〔第3圖〕繪示第1圖中閘極驅動電路另一操作波形之示意圖；〔第4圖〕繪示根據本揭示之一實施例中一種顯示器之示意圖；〔第5圖〕繪示第4圖中閘極驅動電路一操作波形之示意圖；〔第6圖〕繪示一種顯示器之示意圖；〔第7圖〕繪示第6圖中閘極驅動電路一操作波形之示意圖；〔第8圖〕繪示第6圖中閘極驅動電路另一操作波形之示意圖；〔第9圖〕繪示根據本揭示之一實施例中一種顯示器之示意圖〔第10圖〕繪示第9圖中閘極驅動電路一操作波形之示意圖；以及 〔第11圖〕根據本揭示之一實施例中一種驅動方法之流程圖。

以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件元件相互操作或動作。在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。

請參閱第1圖，其繪示一種顯示器100之示意 圖。顯示器100包含閘極驅動電路110、畫素陣列130以及時脈控制器140，實際應用中顯示器100可能更包含源極驅動器以及其他顯示元件，源極驅動器耦接時脈控制器140用以提供多個資料電壓訊號。在此為了方便說明，顯示器100中僅繪示閘極驅動電路110、畫素陣列130以及時脈控制器140。顯示器100可以是電視螢幕、電腦螢幕、手機螢幕或任何具有顯示功能的顯示裝置。如第1圖所示，閘極驅動電路110用以輸出閘極訊號G1~G8，此處僅以8個閘極訊號為例，實際應用中閘極訊號可以為6個、10個或任意整數個並不以此為限。畫素陣列130電性耦接閘極驅動電路110，具有多列畫素R1~R8，分別用以接收閘極訊號G1~G8而更新(第1圖中所繪示的列畫素R1~R8為了方便說明而繪示為直向，實際上列畫素R1~R8為橫向設置)。時脈控制器140電性耦接閘極驅動電路110，用以輸出時脈訊號YCLK至閘極驅動電路110，使得閘極驅動電路110根據時脈訊號YCLK的脈衝輸出閘極訊號G1~G8。

除此之外，閘極驅動電路110包含移位暫存器111~118以及移位器119。移位暫存器111~118分別對應輸出閘極訊號G1~G8，移位暫存器111~118各自包含正反器121~128以及及閘A1~A8。其中正反器121~128彼此串聯耦接用以根據時脈訊號YCLK以及起始觸發訊號YDIO分別輸出複數個預閘極訊號I1~I8。在此例中，正反器121~128為D型正反器，然而在其他例中正反器121~128亦可為JK型正反器、T型正反器或任何根據時脈訊號改變輸 出訊號的正反器。及閘A1~A8電性耦接正反器121~128用以根據預閘極訊號I1~I8，以及遮蔽訊號YOE分別對應輸出閘極訊號G1~G8。遮蔽訊號YOE用以決定閘極訊號G1~G8致能的時間長度，但在此例中遮蔽訊號YOE始終保持致能準位(例如邏輯高準位)，亦即預閘極訊號I1~I8與閘極訊號G1~G8的操作波形將一致，在其他例中可透過縮短遮蔽訊號YOE致能的時間來降低閘極訊號G1~G8的致能時間。移位器119用以提供閘極訊號G1~G8致能準位(例如邏輯高準位)以及非致能準位(邏輯低準位)。其中移位器119控制閘極訊號G1~G8位於邏輯高準位的時間彼此不重疊，在一實施例中，移位器119用以在時脈訊號YCLK切換至邏輯高準位時依序將閘極訊號G1~G8切換至邏輯高準位。在其他實施例中，時脈訊號並不限於一個，可以是兩個以上的時脈訊號，移位器119用以根據多個時脈訊號依序將閘極訊號G1~G8切換至邏輯高準位。此外，在一些實施例中閘極訊號G1~G8並不限於依序驅動，可以在同一時間內同時致能多個閘極訊號，例如先同時致能閘極訊號G1、G3、G5、G7，而後同時致能閘極訊號G2、G4、G6、G7，本揭示並不以此為限。

另外，關於時脈訊號YCLK、起始觸發訊號YDIO以及閘極訊號G1~G8的詳細波形在此請一併參閱第2圖，第2圖繪示第1圖中閘極驅動電路110一操作波形之示意圖。由於正反器121在時間t1時受起始觸發訊號YDIO以及時脈訊號YCLK致能，正反器121在時間t1將閘極訊號G1 切換為致能準位，然而可以看到起始觸發訊號YDIO在時間t2切換為非致能準位，因此正反器121根據時脈訊號YCLK在時間t3以後將閘極訊號G1切換為非致能準位。另外，由於正反器122與正反器121串聯耦接，因此正反器122在時間t3受預閘極訊號I1(圖式中無繪示，在此等同於閘極訊號G1的波形)以及時脈訊號YCLK致能，正反器122在時間t3將閘極訊號G2切換為致能準位，同樣地由於預閘極訊號I1(G1)在時間t3後維持在非致能準位，因此正反器122在時間t3將閘極訊號G2切換為非致能準位。後續的閘極訊號G3~G8同上述的方式依序在畫面周期T1內致能。除此之外，畫面周期T1包含更新期間T11與非更新期間T12。在更新期間T11內閘極訊號G1~G8依序致能完畢，也就是說畫面周期T1內剩餘的非更新期間T12內並沒有閘極訊號受到致能直到下一更新期間T21開始，通常而言，畫面周期(Frame Period)定義為顯示器第一列至最後一列完成周期更新的一個周期時間，或者，部分技術中，在一畫面周期內並非所有列畫素都會受到更新，因此畫面周期也可定義為顯示器完成該畫面中，預設需要更新的列畫素的一個周期時間。可以看到的是在畫面周期T1內，時脈訊號YCLK的脈衝具有脈衝總數(例如8個)以更新列畫素R1~R8。關於畫面周期T2內閘極驅動電路110的操作重複畫面周期T1內的操作，故在此不另贅述。

請參閱第3圖，繪示第1圖中閘極驅動電路另一操作波形之示意圖。與第2圖不同的是原先應在時間t4致能 的時脈控制器140由於受到環境因素干擾(例如外部訊號干擾)而時脈訊號YCLK無正常致能，因此正反器122則將閘極訊號G2持續地維持在致能準位，且後續的閘極訊號G3~G8亦因此無法依序致能，故使用者在畫面周期T1觀察到顯示器100的畫面有異常顯示的情況(例如只出現一半的更新後畫面)。此外，僅管在畫面周期T2內的時間t5時脈控制器140再度輸出正常的時脈訊號YCLK，但由於閘極訊號G2仍然持續保持致能準位，故在時間t5將同時造成正反器121以及正反器123分別將閘極訊號G1以及閘極訊號G3切換為致能準位。因此使用者在畫面周期T2仍然觀察到顯示器100的畫面有異常顯示的情況。

請參閱第4圖，其繪示根據本揭示之一實施例中一種顯示器400之示意圖。顯示器400包含閘極驅動電路110、畫素陣列130、時脈控制器140以及時脈偵測單元410。實際應用中顯示器400可能更包含源極驅動器以及其他顯示元件，源極驅動器耦接時脈控制器140用以提供多個資料電壓訊號。在此為了方便說明，顯示器400中僅繪示閘極驅動電路110、畫素陣列130、時脈控制器140以及時脈偵測單元410。閘極驅動電路110、畫素陣列130以及時脈控制器140與第1圖中的說明相同，在此不另贅述。時脈偵測單元410電性耦接時脈控制器140，用以偵測時脈訊號YCLK。以根據時脈訊號YCLK的脈衝輸出回授訊號FB至時脈控制器140。在一些實施例中，回授訊號FB包含異常警示資訊以及停止時間點資訊(例如透過脈衝或者其它電壓變 化的方式來表示)，舉例來說請一併參閱第5圖，當時脈訊號YCLK在時間t4無正常致能的時候，回授訊號FB則包含異常警示資訊(目前時脈控制器140已異常)以及停止時間點資訊(時間t4)。

在畫面周期(例如T1、T2)的更新期間中(例如T11)當偵測到時脈訊號YCLK的第一部分脈衝P1個數少於脈衝總數時，時脈偵測單元410致能回授訊號FB，以使時脈控制器140用以根據回授訊號FB提供第二部分脈衝P2給閘極驅動電路110。舉例來說，在此實施例中由於閘極驅動電路110輸出8個閘極驅動訊號G1~G8，因此更新列畫素R1~R8的脈衝總數為8個(亦即正常情況下時脈訊號YCLK在更新期間T11中致能的次數為8次)，當時脈訊號YCLK的第一部分脈衝P1個數只有2個時，或者說時脈訊號YCLK的部分脈衝未能正確的產生時，則剩餘未能輸出的第二部份脈衝P2個數可以例如為脈衝總數減去第一部分脈衝P1個數(在此例中第二部份脈衝P2個數即為剩下的6個脈衝)，時脈控制器140根據所接收到的回授訊號FB輸出第二部份脈衝P2(亦即剩下的6個脈衝)。第一部分脈衝P1個數可以例如是畫面周期T1之更新期間T11中的脈衝個數，一般來說在正常情況下，時脈控制器140會在更新期間T11中將所有用以更新列畫素的脈衝依序輸出，也就是說脈衝總數即為畫面周期T1之更新期間T11中的脈衝個數，則時脈控制器140無需輸出第二部份脈衝P2(亦即更新期間T11中無剩餘須輸出的脈衝)。在一些實施例中，時脈控制器140由於受到環境因素 干擾(例如外部訊號干擾)而時脈訊號YCLK的脈衝輸出因此中斷，而中斷前所輸出的脈衝個數即為第一部分脈衝P1個數，此時畫面周期T1之更新期間T11中的脈衝個數不足預定的脈衝總數，則時脈控制器140根據所接收到的回授訊號FB輸出剩餘的第二部份脈衝P2(第二部份脈衝P2個數即為脈衝總數減去第一部分脈衝P1個數)。

如上所述，在一些實施例中回授訊號FB包含異常警示資訊(目前時脈控制器140已異常)以及停止時間點資訊(時間t4)，故時脈控制器140得以根據停止時間點資訊(時間t4)計算第二部份脈衝P2之脈衝個數(6個脈衝訊號)。如第5圖所示，第二部份脈衝P2在非更新期間T12輸出，使得閘極訊號G3~G8得以在畫面周期T1結束前依序致能完畢，因此僅管使用者在畫面周期T1觀察到顯示器100的畫面有異常顯示的情況，但在畫面周期T2則恢復正常顯示。

此外，由於非更新期間T12較短於更新期間T11，因此在此實施例中時脈控制器140以高於第一部份脈衝P1的頻率來輸出第二部分脈衝P2，然而在一些實施例中，當非更新期間T12等於或較長於更新期間T11時，第二部份脈衝P2亦可用第一部份脈衝P1或小於第一部份脈衝P1的頻率來輸出。又或者在一些實施例中，第二部分脈衝P2亦可在更新期間(例如T11)內輸出，並不限於在非更新期間內輸出。上述舉例中僅以閘極訊號為8個的情況說明，然而實際應用中閘極訊號可能為數百個或數千個，並不以特定數字為限。

請參閱第6圖，其繪示一種顯示器600之示意圖。顯示器600包含閘極驅動電路610、畫素陣列630以及時脈控制器640。與第1圖所示的時脈控制器140不同的是，時脈控制器640用以輸出時脈訊號CK、時脈訊號XCK以及起始觸發訊號ST至閘極驅動電路610。實際應用中顯示器600可能更包含源極驅動器以及其他顯示元件，源極驅動器耦接時脈控制器640用以提供多個資料電壓訊號。在此為了方便說明，顯示器600中僅繪示閘極驅動電路610、畫素陣列630以及時脈控制器640。同樣地，閘極驅動電路610用以輸出閘極訊號G1~Gn(圖式中僅繪示G1~G4)。畫素陣列630電性耦接閘極驅動電路610，具有多列畫素R1~Rn(圖式中僅繪示R1~R4)，分別用以接收閘極訊號G1~Gn而更新。閘極驅動電路610包含移位暫存器611~614。

請一併參閱第7圖，其繪示第6圖中閘極驅動電路610一操作波形之示意圖。與第1圖所示的移位暫存器111~118不同的是，移位暫存器611~614同時接收兩組時脈訊號(時脈訊號CK以及時脈訊號XCK)，而奇數組的移位暫存器例如移位暫存器611、613根據時脈訊號CK致能閘極訊號G1、G3，偶數組的移位暫存器例如移位暫存器612、614根據時脈訊號XCK致能閘極訊號G2、G4。也就是說，隨著時脈訊號CK以及時脈訊號XCK交錯地致能，閘極訊號G1~G4仍然在更新期間T11內依序致能。同樣地，在畫面周期T1內，時脈訊號YCLK的脈衝具有脈衝總數(例如n個)以更新列畫素R1~Rn。關於移位暫存器611~614依序致能 閘極訊號G1~G4的操作如同第1圖中移位暫存器111~118的操作，故在此不另贅述。除此之外，在本實施例中時脈控制器640輸出兩組時脈訊號(時脈訊號CK以及時脈訊號XCK)，然而在其他實施例中時脈控制器640可以輸出4組、8組或任意數目之時脈訊號，並不以此為限。另外，此實施例中的時脈訊號CK以及時脈訊號XCK亦可以互換，例如奇數組的移位暫存器根據時脈訊號XCK致能閘極訊號G1、G3，偶數組的移位暫存器根據時脈訊號XCK致能閘極訊號G2、G4。

請參閱第8圖，其繪示第6圖中閘極驅動電路610另一操作波形之示意圖。與第7圖不同的是原先應在時間t4’致能的時脈控制器640由於受到環境因素干擾(例如外部訊號干擾)而時脈訊號CK以及時脈訊號XCK無正常致能，因此移位暫存器612則將閘極訊號G2持續地維持在致能準位，且後續的閘極訊號G2~Gn亦因此無法依序致能，故使用者在畫面周期T1觀察到顯示器600的畫面有異常顯示的情況(例如只出現一半的畫面)。除此之外，僅管在畫面周期T2內的時間t5’時脈控制器640再度輸出正常的時脈訊號CK，但由於閘極訊號G2仍然持續保持致能準位，故在時間t5’將同時造成移位暫存器611以及移位暫存器613分別將閘極訊號G1以及閘極訊號G3切換為致能準位。因此使用者在畫面周期T2仍然觀察到顯示器100的畫面有異常顯示的情況。

請參閱第9圖，其繪示根據本揭示之一實施例中 一種顯示器900之示意圖。顯示器900包含閘極驅動電路610、畫素陣列630、時脈控制器640以及時脈偵測單元910。實際應用中顯示器900可能更包含源極驅動器以及其他顯示元件，源極驅動器耦接時脈控制器640用以提供多個資料電壓訊號。在此為了方便說明，顯示器900中僅繪示閘極驅動電路610、畫素陣列630、時脈控制器640以及時脈偵測單元910。閘極驅動電路610、畫素陣列630以及時脈控制器640與第6圖相同，在此不另贅述。時脈偵測單元910電性耦接時脈控制器640，用以偵測時脈訊號CK以及時脈訊號XCK。以根據時脈訊號CK或時脈訊號XCK的脈衝輸出回授訊號FB至時脈控制器640。在一些實施例中，回授訊號FB包含異常警示資訊以及停止時間點資訊，舉例來說請一併參閱第10圖，當時脈訊號CK在時間t4’無正常致能的時候，回授訊號FB則包含異常警示資訊(目前時脈控制器640已異常)以及停止時間點資訊(時間t4’)。

在畫面周期(例如T1、T2)的更新期間(例如T11)中當偵測到時脈訊號CK或時脈訊號XCK的第一部分脈衝P1個數少於脈衝總數時，時脈偵測單元910致能回授訊號FB，以使時脈控制器640用以根據回授訊號FB提供第二部分脈衝P2給閘極驅動電路610。與先前實施例不同的是，此例中有2個時脈訊號亦即時脈訊號CK、時脈訊號XCK，因此時脈訊號CK以及時脈訊號XCK的脈衝個數分別佔據更新所有列畫素的脈衝總數的一半。舉例來說，閘極驅動電路610輸出n個閘極驅動訊號G1~Gn，因此更新列畫素 R1~Rn的脈衝總數即為n個，而時脈訊號CK以及時脈訊號XCK的脈衝個數分別為n/2個(亦即時脈訊號CK在更新期間T11中致能的次數為n/2次，且時脈訊號XCK在更新期間T11中致能的次數亦為n/2次)。同樣地第一部分脈衝P1個數亦同時包含時脈訊號CK以及時脈訊號XCK的脈衝個數，當時脈訊號CK以及時脈訊號XCK的第一部分脈衝P1個數只有2個時，時脈控制器640根據所接收到的回授訊號FB輸出第二部份脈衝P2(亦即將剩下的n-2個脈衝交替地致能時脈訊號CK以及時脈訊號XCK)。如上所述，在一些實施例中回授訊號FB包含異常警示資訊(目前時脈控制器640已異常)以及停止時間點資訊(時間t4’)，故時脈控制器640得以根據停止時間點資訊(時間t4’)計算第二部份脈衝P2之脈衝個數(n-2個脈衝訊號)。如第10圖所示，第二部份脈衝P2在非更新期間T12輸出，使得閘極訊號G3~Gn得以在畫面周期T1結束前依序致能完畢，因此僅管使用者在畫面周期T1觀察到顯示器900的畫面有異常顯示的情況，但在畫面周期T2則恢復正常顯示。

此外，由於非更新期間T12較短於更新期間T11，因此在此實施例中時脈控制器640以高於第一部份脈衝P1的頻率來輸出第二部分脈衝P2，然而在一些實施例中，當非更新期間T12等於或較長於更新期間T11時，第二部份脈衝P2亦可用第一部份脈衝P1或小於第一部份脈衝P1的頻率來輸出。又或者在一些實施例中，第二部分脈衝P2亦可在更新期間(例如T11)內輸出，並不限於在非更新期 間內輸出。

請參閱第11圖，其繪示根據本揭示之一實施例中一種驅動方法1100之流程圖。於此實施例中的偵測方法1100可配合用於先前實施例中的顯示器400以及顯示器900上，但不僅以此為限，亦可用於具相等性的其他顯示裝置上。

如第11圖所示，此實施例中的偵測方法1100首先執行步驟S1110，輸出時脈訊號至閘極驅動電路，使得閘極驅動電路根據時脈訊號的脈衝輸出閘極訊號，其中在一個畫面周期內時脈訊號的脈衝具有一脈衝總數以更新列畫素。

接著，執行步驟S1120，偵測時脈訊號，以根據時脈訊號的脈衝輸出回授訊號至時脈控制器。

接著，執行步驟S1130，在畫面周期的更新期間中，當偵測到時脈訊號的第一部分脈衝個數少於脈衝總數時，致能回授訊號。

接著，執行步驟S1140，根據回授訊號提供時脈訊號的第二部分脈衝給閘極驅動電路。

綜上所述，本揭示文件提供一種顯示器及其驅動方法，且特別是有關於一種偵測時脈訊號的顯示器及其驅動方法。透過時脈偵測單元偵測時脈訊號，當時脈訊號異常時控制閘極訊號得以在畫面周期結束前依序致能完畢，因此僅管使用者在此畫面周期觀察到顯示器的畫面有異常顯示的情況，但在後續的畫面周期則恢復正常顯示。

雖然本揭示內容已以實施方式揭露如上，然其 並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

400‧‧‧顯示器

110‧‧‧閘極驅動電路

111~118‧‧‧移位暫存器

119‧‧‧移位器

121~128‧‧‧正反器

130‧‧‧畫素陣列

140‧‧‧時脈控制器

410‧‧‧時脈偵測單元

FB‧‧‧回授訊號

A1~A8‧‧‧及閘

G1~G8‧‧‧閘極訊號

I1~I8‧‧‧預閘極訊號

R1~R8‧‧‧列畫素

YCLK‧‧‧時脈訊號

YDIO‧‧‧起始觸發訊號

YOE‧‧‧遮蔽訊號

Claims (10)

1. 一種顯示器，包含：一閘極驅動電路，用以輸出複數個閘極訊號；一畫素陣列，電性耦接該閘極驅動電路，具有多列畫素，分別用以接收該些閘極訊號而更新；一時脈控制器，電性耦接該閘極驅動電路，用以輸出一時脈訊號至該閘極驅動電路，使得該閘極驅動電路根據該時脈訊號的複數個脈衝輸出該些閘極訊號，在一個畫面周期內該時脈訊號的該些脈衝具有一脈衝總數以更新該些列畫素；以及一時脈偵測單元，電性耦接該時脈控制器，用以偵測該時脈訊號，以根據該時脈訊號的該些脈衝輸出一回授訊號至該時脈控制器，在該畫面周期的一更新期間中當偵測到該時脈訊號的一第一部分脈衝個數少於該脈衝總數時，該時脈偵測單元致能該回授訊號，以使該時脈控制器用以根據該回授訊號提供該時脈訊號的一第二部分脈衝給該閘極驅動電路。
2. 如申請專利範圍第1項所述之顯示器，其中該閘極驅動電路包含複數個移位暫存器分別對應輸出該些閘極訊號，該些移位暫存器各自包含一正反器以及一及閘，其中該些正反器彼此串聯耦接用以根據該時脈訊號以及一起始觸發訊號分別輸出複數個預閘極訊號，該些及閘電性耦接該些正反器用以根據該些預閘極訊號以及一遮蔽訊號分別對應輸出該些閘極訊號。
3. 如申請專利範圍第1項所述之顯示器，其中該畫面周期包含該更新期間與一非更新期間，該時脈控制器用以在該非更新期間輸出該第二部份脈衝。
4. 如申請專利範圍第1至3項中任一項所述之顯示器，該第二部份脈衝的頻率高於該第一部份脈衝的頻率。
5. 如申請專利範圍第1至3項中任一項所述之顯示器，該回授訊號包含一異常警示資訊以及一停止時間點資訊。
6. 如申請專利範圍第5項所述之顯示器，其中該時脈控制器接收到該異常警示資訊後根據該停止時間點資訊計算該第二部份脈衝之脈衝個數，並致能以輸出該第二部份脈衝訊號。
7. 一種驅動方法，用於一顯示器，該顯示器包含一畫素陣列、一時脈控制器、一閘極驅動電路以及一時脈偵測單元，該閘極驅動電路用以輸出複數個閘極訊號，該畫素陣列電性耦接該閘極驅動電路，該畫素陣列具有多列畫素分別用以接收該些閘極訊號而更新，其中該驅動方法包含：輸出一時脈訊號至該閘極驅動電路，使得該閘極驅動電路根據該時脈訊號的複數個脈衝輸出該些閘極訊號，其中在 一個畫面周期內該時脈訊號的該些脈衝具有一脈衝總數以更新該些列畫素；偵測該時脈訊號，以根據該時脈訊號的該些脈衝輸出一回授訊號至該時脈控制器；在該畫面周期的一更新期間中，當偵測到該時脈訊號的一第一部分脈衝個數少於該脈衝總數時，致能該回授訊號；以及根據該回授訊號提供該時脈訊號的一第二部分脈衝給該閘極驅動電路。
8. 如申請專利範圍第7項所述之驅動方法，其中該畫面周期包含該更新期間與一非更新期間，根據該回授訊號提供該時脈訊號的一第二部分脈衝給該閘極驅動電路係為在該非更新期間內輸出該第二部份脈衝。
9. 如申請專利範圍第7至8項中任一項所述之驅動方法，該第二部份脈衝的頻率高於該第一部份脈衝的頻率。
10. 如申請專利範圍第7項所述之驅動方法，更包含：接收一異常警示資訊後根據一停止時間點資訊計算該第二部份脈衝之脈衝個數，並致能以輸出該第二部份脈衝。