TWI575492B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI575492B
TWI575492B TW105105953A TW105105953A TWI575492B TW I575492 B TWI575492 B TW I575492B TW 105105953 A TW105105953 A TW 105105953A TW 105105953 A TW105105953 A TW 105105953A TW I575492 B TWI575492 B TW I575492B
Authority
TW
Taiwan
Prior art keywords
node
switch
signal
coupled
voltage level
Prior art date
Application number
TW105105953A
Other languages
English (en)
Other versions
TW201730863A (zh
Inventor
林志隆
賴柏成
賴柏君
柯健專
蔡孟杰
陳勇志
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105105953A priority Critical patent/TWI575492B/zh
Priority to CN201610408389.2A priority patent/CN105869565B/zh
Application granted granted Critical
Publication of TWI575492B publication Critical patent/TWI575492B/zh
Publication of TW201730863A publication Critical patent/TW201730863A/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Description

閘極驅動電路
本發明係關於一種閘極驅動電路,特別是一種於觸控偵測階段後對節點再充電以輸出閘極驅動信號的閘極驅動電路。
隨著技術的演進,現今的面板往往整合有顯示以及觸控功能,以提供便利的操作介面給使用者。在內嵌式(in-cell)觸控面板中,內嵌式觸控面板在同一塊基板上設置有閘極驅動電路以及觸控電路,且閘極驅動信號線與觸控信號線彼此可能會很接近,因此閘極驅動信號與觸控信號會彼此干擾。由於閘極驅動信號的強度較強,經由電容耦合效應,閘極驅動信號往往會造成雜訊而干擾觸控信號,而降低了觸控操作的訊雜比(signal to noise ratio, SNR)。
在傳統的作法中,為了避免觸控信號被閘極驅動信號所干擾,一般在致能觸控電路的觸控感測期間時,會將閘極驅動電路中的幾個特定信號拉低至低準位,以避免閘極驅動電路與觸控電路同時運作而彼此干擾。但於此同時,如何讓閘極驅動電路於觸控感測期間過後能重新正常運作,則成為設計閘極驅動電路時必須思考的問題。另一方面,由於閘極驅動電路的元件在這樣的架構下容易受到長時間的偏壓應力(voltage stress)影響,閘極驅動電路裡的元件也容易有老化的問題。
本發明在於提供一種閘極驅動電路,以在觸控感測期間之後仍能重新正常運作,並防止閘極驅動電路中的元件太快地老化。
本發明所揭露的閘極驅動電路,包括驅動開關、輸入模組、下拉模組、第一開關、第二開關、第三開關、電容與重置開關。輸入模組耦接第一節點。下拉模組耦接驅動開關的一端。第一開關的一端耦接充電信號端,另一端耦接第二節點,控制端耦接儲存節點。儲存節點被饋入輸入信號。第二開關的一端耦接第二參考電壓端,另一端耦接第三節點,控制端耦接儲存節點。第三開關的一端耦接第三節點,另一端耦接第一節點,控制端耦接第二節點。電容的兩端分別耦接儲存節點與第二節點。重置開關的一端耦接第一節點,另一端耦接第一參考電壓端,控制端耦接重置信號端。驅動開關依據第一節點的電壓準位選擇性地調整驅動信號的電壓準位為時脈信號的電壓準位,且第一節點被饋入輸入信號。輸入模組用以依據前一級的驅動信號或後一級的驅動信號選擇性地調整輸入信號的電壓準位。下拉模組用以依據第一下拉信號或第二下拉信號選擇性地將驅動開關耦接至第一參考電壓端,以調整驅動信號的電壓準位。
綜合以上所述,本發明提供了一種閘極驅動電路,藉由將資料電壓預存在一儲存節點中,因而得以在觸控感測階段時,暫停閘極驅動電路的操作,並洩掉部分節點的電壓以避免元件會受到長時間的偏壓應力。且在觸控感測階段結束之後,再以儲存節點所儲存的電壓以及相應的開關元件重新對相應的節點充電。藉此,得以讓閘極驅動電路在觸控感測期間之後再次產生所欲的閘極驅動信號,並同時避免閘極驅動電路中的元件受到長時間的偏壓應力之影響而快速老化。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參照圖1,圖1係為根據本發明一實施例所繪示之閘極驅動器的功能方塊示意圖。如圖1所示,閘極驅動器1包括閘極驅動電路10_1~10_N……。其中,N為一大於3的正整數。在此實施例中,閘極驅動電路10_1~10_N……彼此依序串接,閘極驅動電路10_1~10_N……用以產生驅動信號G[1]~G[N]……。更詳細地來說,閘極驅動電路10_1依據時脈信號CK與啟動信號ST[1]產生驅動信號G[1]。啟動信號ST[1]係為所屬技術領域具有通常知識者所能自行定義,在此並不加以限制。相仿地,閘極驅動電路10_2依據時脈信號CK與驅動信號G[1]產生驅動信號G[2]。至於閘極驅動電路10_3~10_N……的相關作動當可依圖1與上述內容類推,於此則不再贅述。閘極驅動電路10_1~10_N例如係以非晶矽(Amorphous Silicon, A-Si)製程、多晶矽(Poly-Silicon)製程或低溫矽基板(low-temperature silicon substrate)製程製成,在此並不加以限制。後續係以圖1的架構為示範例進行說明,然實際上閘極驅動器1也可採用一傳二或一傳三的架構,而並不以此實施例為限。
請接著參照圖2,圖2係為根據圖1所繪示之其中一個閘極驅動電路的一種實施態樣的電路示意圖。在圖2所對應的實施例中係以閘極驅動電路10_N為例進行介紹,然其餘的閘極驅動電路所具有之結構及作動與閘極驅動電路10_N相仿,所屬技術領域具有通常知識者當可從本說明書類推而得。如圖2所示,閘極驅動電路10_N具有驅動開關Td、輸入模組120、下拉模組140、第一開關T1、第二開關T2、第三開關T3與、電容C1與重置開關Trst。
驅動開關Td的第一端耦接時脈信號端以接收時脈信號CK。驅動開關Td的第二端耦接輸出端NG,驅動開關Td選擇性地經由輸出端NG提供驅動信號G[N]。驅動開關Td的控制端耦接第一節點NQ,第一節點NQ被饋入有輸入信號Sin,且第一節點NQ具有電壓準位Q[N]。輸入模組120耦接第一節點NQ,且輸入模組120接收第一輸入電壓U2D、第二輸入電壓D2U、前一級的驅動信號G[N-1]與後一級的驅動信號G[N+1]。下拉模組140耦接輸出端NG與第一參考電壓端,下拉模組140經由第一參考電壓端接收第一參考電壓VSS。穩壓模組160耦接第一節點NQ與第一參考電壓端,穩壓模組160經由第一參考電壓端接收第一參考電壓VSS。後續係以第一參考電壓VSS為低電壓準位進行說明。
在一實施例中,當掃描方向是由上往下的時候,第一輸入電壓U2D為高電壓準位,第二輸入電壓D2U為低電壓準位,而當掃描方向是由下往上的時候,第一輸入電壓U2D為低電壓準位,第二輸入電壓D2U為高電壓準位。所述的掃描方向及第一輸入電壓U2D與第二輸入電壓D2U的相對大小係為所屬技術領域具有通常知識者所能自由定義,在此不予贅述。後續係以掃描方向是由上往下,且第一輸入電壓U2D為高電壓準位且第二輸入電壓D2U為低電壓準位的實施例進行說明。
第一開關T1的一端耦接充電信號端以接收充電信號Cha,第一開關T1的另一端耦接第二節點NB,第一開關T1的控制端耦接儲存節點NA。儲存節點NA被饋入輸入信號Sin。儲存節點NA具有電壓準位A[N],且第二節點NB具有電壓準位B[N]。第二開關T2的一端耦接第二參考電壓端以接收第二參考電壓VDD,第二開關T2的另一端耦接一第三節點NC,第二開關T2的控制端耦接儲存節點NA。後續係以第二參考電壓VDD為高電壓準位進行說明。第三開關T3的一端耦接第三節點NC,第三開關T3的另一端耦接第一節點NQ,第三開關T3的控制端耦接第二節點NB。電容C1的兩端分別耦接儲存節點NA與第二節點NB。重置開關Trst的一端耦接第一節點NQ,重置開關Trst的另一端耦接第一參考電壓端以接收第一參考電壓VSS,重置開關Trst的控制端耦接重置信號端以接收重置信號Srst。第三節點NC具有電壓準位C[N]。
驅動開關Td依據第一節點NQ的電壓準位Q[N]選擇性地調整驅動信號G[N]的電壓準位為時脈信號CK[N]的電壓準位。從另一個角度來說,驅動開關Td係受控於電壓準位Q[N]而選擇性地將輸出端NG導通至時脈信號端。在一實施例中,當電壓準位Q[N]為高電壓準位時,驅動開關Td被導通而將驅動信號G[N]的電壓準位調整為時脈信號CK[N]的電壓準位。
輸入模組120用以依據前一級的驅動信號G[N-1]或後一級的驅動信號G[N+1]而選擇性地將輸入信號Sin的電壓準位調整為第一輸入電壓U2D或第二輸入電壓D2U。在圖2所示的實施例中,輸入模組120例如更具有第一輸入開關Tin1與第二輸入開關Tin2。第一輸入開關Tin1的一端接收第一輸入電壓U2D,第一輸入開關Tin1的另一端耦接第一節點NQ,第一輸入開關Tin1的控制端接收前一級的驅動信號G[N-1]。第二輸入開關Tin2的一端接收第二輸入電壓D2U,第二輸入開關Tin2的另一端耦接第一節點NQ,第二輸入開關Tin2的控制端接收後一級的驅動信號G[N+1]。因此,當前一級的驅動信號G[N-1]為高電壓準位而後一級的驅動信號G[N+1]為低電壓準位時,第一輸入開關Tin1導通而第二輸入開關Tin2不導通,第一節點NQ的電壓準位Q[N]被調整至第一輸入電壓U2D。當前一級的驅動信號G[N-1]為低電壓準位而後一級的驅動信號G[N+1]為高電壓準位時,第一輸入開關Tin1不導通而第二輸入開關Tin2導通,第一節點NQ的電壓準位Q[N]被調整至第二輸入電壓D2U。
下拉模組140用以依據第一下拉信號XCK或第二下拉信號P[N]而選擇性地將輸出端NG耦接至第一參考電壓端,以選擇性地將驅動信號G[N]的電壓準位調整為第一參考電壓VSS。其中,第一下拉信號XCK例如為反向的時脈信號CK,第二下拉信號P[N]例如為閘極驅動電路10_N中某一個節點的電壓準位或者也可以是一個外部的驅動信號,在此係以第二下拉信號P[N]為閘極驅動電路10_N中一節點的電壓準位為例進行說明。上述僅為舉例示範,實際上均不以此為限。如圖所示,下拉模組140例如具有下拉開關Tpd1、Td2。下拉開關Tpd1的兩端分別耦接輸出端NG與第一參考電壓端,下拉開關Tpd1的控制端接收第一下拉信號XCK。下拉開關Tpd2的兩端分別耦接輸出端NG與第一參考電壓端,下拉開關Tpd2的控制端接收第二下拉信號P[N]。當第一下拉信號XCK與第二下拉信號P[N]的其中之一為高電壓準位時,下拉開關Tpd1、Tpd2被對應地導通,以將輸出端NG耦接至第一參考電壓端。
此外,在圖2所示的實施例當中,閘極驅動電路10_N更具有電容C2與第四開關T4。電容C2的兩端分別耦接於驅動開關Td的一端與驅動開關Td的控制端,以形成一耦合路徑。第四開關T4的兩端耦接於第一節點NQ與儲存節點NA之間,第四開關T4的控制端接收第一下拉信號XCK。第四開關T4依據第一下拉信號XCK而選擇性地將輸入信號Sin饋入至儲存節點NA。在此實施例中,當第一下拉信號XCK為高電壓準位時,第四開關T4被導通而將輸入信號Sin饋入至儲存節點NA。在其他的實施例中,輸入信號Sin可以是以不同的方式被饋入至儲存節點NA中,請容後再舉其他例子說明。
為求敘述簡明,在此定義上述與後續提到的高電壓準位為同樣的高電壓準位VH,並定義上述的低電壓準位為同樣的低電壓準位VL。然而,於實務上,上述各信號可以分別具有不同的高電壓準位或者是不同的低電壓準位,此係為所屬技術領域具有通常知識者所能自由設計,在此並不加以限制。
請一併參照圖3以說明閘極驅動電路的作動方式,圖3係為根據圖2所繪示之閘極驅動電路的時序示意圖。如圖3所示,閘極驅動電路10_N的一個操作期間中被定義有上拉階段ST1、觸控感測階段ST2、復充電階段ST3、驅動階段ST4、過渡階段ST5與下拉階段ST6。其中,當閘極驅動電路10_N所屬的觸控面板進行觸控感測時,閘極驅動電路10_N才會進入觸控感測階段ST2,並再接著進入復充電階段ST3,且依序進入驅動階段ST4、過渡階段ST5與下拉階段ST6。而當閘極驅動電路10_N所屬的觸控面板未進行觸控感測時,閘極驅動電路10_N依序進入上拉階段ST1、復充電階段ST3、驅動階段ST4、過渡階段ST5與下拉階段ST6。後續係以閘極驅動電路10_N所屬的觸控面板進行觸控感測的操作方式為例進行說明。
在上拉階段ST1中,前一級的驅動信號G[N-1]與第一下拉信號XCK為高電壓準位VH。此時,第一輸入開關Tin1、第一開關T1、第二開關T2、第四開關T4、驅動開關Td與下拉開關Tpd1被導通。對應地,輸入信號Sin的電壓準位被調整至第一輸入電壓U2D,且輸入信號Sin被饋入至第一節點NQ與儲存節點NA,使得第一節點NQ的電壓準位Q[N]與儲存節點NA的電壓準位A[N]近乎相同。第二節點NB的電壓準位B[N]為低電壓準位VL。第三節點NC的電壓準位C[N]為高電壓準位VH。而輸出端NG被耦接至第一參考電壓端,因此驅動信號G[N]為低電壓準位VL。其中,第二開關T2的三個端點的電壓準位都很接近高電壓準位VH或者是就等於高電壓準位VH,因此第二開關T2在此階段較不受偏壓應力的影響,因此不至於快速劣化而仍保有原本的充電能力。依據上述作動方式,第一開關T1、第二開關T2與第三開關T3也可被定義為一暫存模組,用以暫時儲存輸入信號Sin的電壓準位於暫存模組中的儲存節點NA。
在一實施例中,各節點於上拉階段ST1時的電壓準位可表達如下:                                      Q[N]=VH-VTH_Tin1                                      G[N]=VL                                      A[N]=VH-VTH_Tin1                                      B[N]=VL                                      C[N]=VH-VTH_Tin1-VTH_T2 其中,VTH_Tin1為第一輸入開關Tin1的導通電壓,VTH_T2為第二開關T2的導通電壓。
在觸控感測階段ST2中,閘極驅動電路10_N所屬的觸控面板進行觸控感測,重置信號Srst被拉至高電壓準位VH,而圖3繪示的其他信號則為低電壓準位VL。此時,重置開關Trst被導通,第一節點NQ被耦接至第一參考電壓端,電壓準位Q[N]對應地被拉低為低電壓準位VL,驅動信號G[N]也為低電壓準位VL。而由於儲存節點NA暫存有輸入信號Sin的電壓準位,第一開關T1與第二開關T2也被導通。上述其餘節點的電壓準位則大致上維持不變。在一實施例中,觸控感測階段ST2的時間長度例如為200微秒(micro second, μs)而較其他階段來的長,但由於電壓準位Q[N]在此階段中被拉低,而得以防止驅動開關Td在此階段中長時間受到偏壓應力的影響。在一實施例中,各節點於觸控感測階段ST2時的電壓準位可以表達如下:                                      Q[N]=VL                                      G[N]=VL                                      A[N]=VH-VTH_Tin1                                      B[N]=VL                                      C[N]=VH-VTH_Tin1-VTH_T2
在復充電階段ST3中,充電信號Cha為高電壓準位,而圖3繪示的其他信號則為低電壓準位VL。此時,第一開關T1、第二開關T2、第三開關T3被導通。對應地,第一節點NQ的電壓準位Q[N]被拉高為高電壓準位VH而使得驅動開關Td被導通。換句話說,雖然電壓準位Q[N]在觸控感測階段ST2被拉低,但是藉由上述的時序操作,而得以藉由第一開關T1、第二開關T2、第三開關T3與儲存節點NA的電壓準位A[N]再次將電壓準位Q[n]調整至相對較高的電壓準位,而大致上回復到上拉階段ST1時的狀況。
從電路設計的考量來說,第二開關T2與第三開關T3對第一節點NQ的充電能力會被設計成相仿於第一輸入開關Tin1對第一節點NQ的充電能力。如前述地,由於第二開關T2與第三開關T3能避免被長時間的偏壓應力影響而保有原本的充電能力,因此,雖然閘極驅動電路10_N在上拉階段ST1與復充電階段ST3分別經由不同的充電路徑對第一節點NQ,還是都能將電壓準位Q[N]拉至相仿的電壓準位,而使得閘極驅動電路10_N無論是否經歷觸控感測階段ST2都能輸出一致的驅動信號G[N]。在一種定義方式中,第三開關T3也可被視為充電開關,其兩端分別耦接第二參考電壓端與第一節點NQ,當第三開關T3也就是充電開關的控制端被耦接至充電信號端時,第三開關T3依據充電信號Cha選擇性地將第一節點NQ導通至第二參考電壓端。至於如何依據電壓準位Q[N]輸出驅動信號G[N]的相關細節請參見後續的敘述。在一實施例中,各節點於復充電階段ST3時的電壓準位可以表達如下:                                      Q[N]=VH-VTH_T3                                      G[N]=VL                                      A[N]=VH-VTH_Tin1+(VH-VL)                                      B[N]=VH                                      C[N]=VH 其中,VTH_T3為第三開關T3的導通電壓。
在驅動階段ST4中,時脈信號CK被調整為高電壓準位VH,而圖3繪示的其他信號則為低電壓準位VL。此時,第一開關T1、第二開關T2與驅動開關Td導通。第一節點NQ的電壓準位經由電容C2所形成的耦合路徑而被時脈信號CK推得更高,進而使驅動開關Td穩定地導通。對應地,驅動信號G[N]為高電壓準位VH,且驅動信號G[N]的電壓準位與波形會接近於閘極驅動電路10_N所屬之顯示面板未進行觸控感測階段時的電壓準位與波形。在一實施例中,各節點於驅動階段ST4時的電壓準位可以表達如下:                                      Q[N]=VH-VTH_T2+(VH-VL)                                      G[N]=VH                                      A[N]=VH-VTH_Tin1                                      B[N]=VL                                      C[N]=VH-VTH_Tin1-VTH_T2
在過渡階段ST5中,各信號均為低電壓準位VL。對應地,驅動信號G[N]為低電壓準位VL。在一實施例中,各節點於過渡階段ST5時的電壓準位可以表達如下:                                      Q[N]=VH-VTH_T2                                      G[N]=VL                                      A[N]=VH-VTH_Tin1                                      B[N]=VL                                      C[N]=VH-VTH_Tin1-VTH_T2
在下拉階段ST6中,第一下拉信號XCK與後一級的驅動信號G[N+1]為高電壓準位VH。此時,第二輸入開關Tin2與第四開關T4被導通而使得儲存節點NA的電壓準位被調整為低電壓準位VL。下拉開關Tpd1被導通而使得驅動信號G[N]穩定地維持在低電壓準位VL。在一實施例中,各節點於下拉階段ST6時的電壓準位可以表達如下:                                      Q[N]=VL                                      G[N]=VL                                      A[N]=VL                                      B[N]=VL                                      C[N]=VH-VTH_Tin1-VTH_T2
在此實施例中,除了上述之功效之外,藉由第二開關T2與第三開關T3及相應的時序操作,還得以防止第二參考電壓端對第一節點NQ的漏電流,從而避免使電壓準位Q[N]受第二參考電壓端的漏電影響而失準。此外,第四開關T4可用以對儲存節點NA充電,也可用以在操作期間之外對儲存節點NA穩壓,而使得閘極驅動電路10_N的元件數進一步地更加精簡。穩壓的相關細節請見後續敘述。在此實施例中,大部分的開關元件在一個操作期間中僅被導通一次,而降低了操作的次數,也緩解了各開關元件老化的問題。
事實上,如圖2所示,閘極驅動電路10_N更可具有穩壓模組160,穩壓模組160例如具有電容C3與穩壓開關TS1、TS2。電容C3的一端耦接時脈信號端以接收時脈信號CK,電容C3的另一端耦接穩壓開關TS1的一端與穩壓開關TS2的控制端。穩壓開關TS1的另一端耦接第一參考電壓端以接收第一參考電壓VSS,穩壓開關TS1的控制端耦接第一節點NQ以接收電壓準位Q[N]。穩壓開關TS2的一端耦接第一節點NQ,穩壓開關TS2的另一端耦接第一參考電壓端以接收第一參考電壓VSS。穩壓模組160依據電壓準位Q[N]與時脈信號CK的電壓準位選擇性地將第一節點NQ導通至第一參考電壓端。藉由穩壓模組160,閘極驅動電路10_N得以在操作期間之外,也就是在其他級的閘極驅動電路10_1~10_N-1~…作動時,使儲存節點NA與輸出端NG維持相應的電壓準位,進而避免各節點浮接(floating)造成畫面失真。而儲存節點NA則先經由第四開關T4選擇性地耦接至第一節點NQ,再經由穩壓模組160進行進一步的穩壓。
請接著參照圖4,圖4係為根據圖1所繪示之其中一個閘極驅動電路的另一種實施態樣的電路示意圖。在圖4所示的實施例中,閘極驅動電路10_N’的結構與作動方式大致上與圖2所示的閘極驅動電路10_N相仿,於此不再贅述。與圖2所對應之實施例不同的是,在圖4所示的實施例中,輸入模組120’具有多個第一輸入開關與多個第二輸入開關,也就是第一輸入開關Tin1’、Tin3’與第二輸入開關Tin2’、Tin4’。此外,圖4所示的實施例並不具有第四開關T4而具有第五開關T5。
第一輸入開關Tin1’與第二輸入開關Tin2’相對於其他元件的耦接關係相仿於圖2中的第一輸入開關Tin1與第二輸入開關Tin2,於此不再贅述。而第一輸入開關Tin3’的兩端分別耦接儲存節點NA與第一輸入電壓U2D,第一輸入開關Tin3’的控制端接收有前一級的驅動訊號G[N-1]。第二輸入開關Tin4’ 的兩端分別耦接儲存節點NA與第二輸入電壓D2U,第二輸入開關Tin4’的控制端接收有後一級的驅動訊號G[N+1]。第五開關T5的兩端分別耦接儲存節點NA與第一參考電壓端,第五開關T5的控制端則耦接第二下拉信號P[N]。
在此實施例中,輸入模組120’用以依據前一級的驅動信號G[N-1]、後一級的驅動信號G[N+1]、第一輸入電壓U2D與第二輸入電壓D2U,以提供輸入信號Sin’給第一節點NQ,且提供輸入信號Sin”給儲存節點NA,從而選擇性地調整電壓準位Q[N]與電壓準位A[N]。輸入信號Sin”具有與輸入信號Sin’相仿的電壓準位,因此在圖4所示的實施例中,電壓準位Q[N]與電壓準位A[N]於上拉階段ST1中也會被調整至相仿的電壓準位。後續的相關細節係如前述,於此不再贅述。
在此實施例中,第二下拉信號P[N]是穩壓模組160中一個節點的電壓準位。但如前述地,第二下拉信號P[N]也可以是一個外部信號。而就此實施例而言,當閘極驅動電路10_N在操作期間之外,也就是在其他級的閘極驅動電路10_1~10_N-1~…作動時,儲存節點NA得以經由第五開關T5耦接至第一參考電壓端,而使電壓準位A[N]為持低電壓準位VL,避免儲存節點NA浮接而影響到驅動信號G[N]的電壓準位。另一方面,在此實施例中,各開關元件在一個操作期間中僅被導通一次,而降低了操作的次數,也緩解了各開關元件老化的問題。
綜合以上所述,本發明提供了一種閘極驅動電路,藉由將資料電壓預存在一儲存節點中,因而得以在觸控感測階段時,除了暫停閘極驅動電路的操作之外,更洩掉至少一節點的電壓以避免元件會受到長時間的偏壓應力影響而劣化,進而保有各開關的充電能力。另一方面,在觸控感測階段結束之後,再以儲存節點所儲存的電壓驅動相應的開關以重新對相應的節點充電,以產生與預期一致的驅動信號。藉此,得以在整合觸控功能於顯示面板的同時,讓閘極驅動電路與觸控電路盡可能地互不影響,同時,更能避免閘極驅動電路中的元件受到長時間的偏壓應力之影響而快速劣化。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1‧‧‧閘極驅動器
10_1~10_N……、10_N’‧‧‧閘極驅動電路
120、120’‧‧‧輸入模組
140‧‧‧下拉模組
160‧‧‧穩壓模組
C1、C2、C3‧‧‧電容
CK‧‧‧時脈信號
Cha‧‧‧充電信號
D2U‧‧‧第二輸入信號
U2D‧‧‧第一輸入信號
G[1]、G[2]、G[3]~ G[N-1]、G[N]、G[N+1]……‧‧‧驅動信號
NA‧‧‧儲存節點
NB‧‧‧第二節點
NC‧‧‧第三節點
NG‧‧‧輸出端
NQ‧‧‧第一節點
P[N]‧‧‧第二下拉信號
Q[N]‧‧‧電壓準位
ST[1]‧‧‧啟動信號
ST1‧‧‧上拉階段
ST2‧‧‧觸控感測階段
ST3‧‧‧復充電階段
ST4‧‧‧驅動階段
ST5‧‧‧過渡階段
ST6‧‧‧下拉階段
Sin、Sin’、Sin”‧‧‧輸入信號
Srst‧‧‧重置信號
T1‧‧‧第一開關
T2‧‧‧第二開關
T3‧‧‧第三開關
T4‧‧‧第四開關
T5‧‧‧第五開關
Td‧‧‧驅動開關
Tin1、Tin1’、Tin3’‧‧‧第一輸入開關
Tin2、Tin2’、Tin4’‧‧‧第二輸入開關
Tpd1、Tpd2‧‧‧下拉開關
Trst‧‧‧重置開關
Ts1、Ts2‧‧‧穩壓開關
VDD‧‧‧第二參考電壓準位
VSS‧‧‧第一參考電壓準位
XCK‧‧‧第一下拉信號
圖1係為根據本發明一實施例所繪示之閘極驅動器的功能方塊示意圖。 圖2係為根據圖1所繪示之其中一個閘極驅動電路的一種實施態樣的電路示意圖。 圖3係為根據圖2所繪示之閘極驅動電路的時序示意圖。 圖4係為根據圖1所繪示之其中一個閘極驅動電路的另一種實施態樣的電路示意圖。
10_N‧‧‧閘極驅動電路
120‧‧‧輸入模組
140‧‧‧下拉模組
160‧‧‧穩壓模組
C1、C2、C3‧‧‧電容
CK‧‧‧時脈信號
Cha‧‧‧充電信號
D2U‧‧‧第一輸入電壓
U2D‧‧‧第二輸入電壓
G[N-1]、G[N]、G[N+1]......‧‧‧驅動信號
NA‧‧‧儲存節點
NB‧‧‧第二節點
NC‧‧‧第三節點
NG‧‧‧輸出端
NQ‧‧‧第一節點
P[N]‧‧‧第二下拉信號
Q[N]‧‧‧電壓準位
Sin‧‧‧輸入信號
Srst‧‧‧重置信號
T1‧‧‧第一開關
T2‧‧‧第二開關
T3‧‧‧第三開關
T4‧‧‧第四開關
Td‧‧‧驅動開關
Tin1‧‧‧第一輸入開關
Tin2‧‧‧第二輸入開關
Tpd1、Tpd2‧‧‧下拉開關
Trst‧‧‧重置開關
Ts1、Ts2‧‧‧穩壓開關
VDD‧‧‧第二參考電壓準位
VSS‧‧‧第一參考電壓準位
XCK‧‧‧第一下拉信號

Claims (9)

  1. 一種閘極驅動電路,包括:一驅動開關,依據一第一節點的電壓準位選擇性地調整一驅動信號的電壓準位為一時脈信號的電壓準位,且該第一節點被饋入一輸入信號;一輸入模組,耦接該第一節點,用以依據前一級的該驅動信號或後一級的該驅動信號選擇性地調整該輸入信號的電壓準位;一下拉模組,耦接該驅動開關的一端,用以依據一第一下拉信號或一第二下拉信號選擇性地將該驅動開關耦接至一第一參考電壓端,以調整該驅動信號的電壓準位;一第一開關,該第一開關的一端耦接一充電信號端,另一端耦接一第二節點,控制端耦接一儲存節點,該儲存節點被饋入該輸入信號;一第二開關,該第二開關的一端耦接一第二參考電壓端,另一端耦接一第三節點,控制端耦接該儲存節點; 一第三開關,該第三開關的一端耦接該第三節點,另一端耦接該第一節點,控制端耦接該第二節點;一電容,該電容的兩端分別耦接該儲存節點與該第二節點;以及一重置開關,該重置開關的一端耦接該第一節點,另一端耦接該第一參考電壓端,控制端耦接一重置信號端。
  2. 如請求項1所述之閘極驅動電路,更包括一第四開關,該第四開關的一端耦接該儲存節點,另一端耦接該第一節點,該第四開關依據該第一下拉信號選擇性地將該儲存節點耦接至該第一節點。
  3. 如請求項2所述之閘極驅動電路,其中該輸入模組包括:一第一輸入開關,一端耦接該第一節點,依據前一級的該驅動信號選擇性地將該第一節點的電壓準位調整至一第一輸入電壓;以及一第二輸入開關,一端耦接該第一節點,依據後一級的該驅動信號選擇性地將該第一節點的電壓準位調整至一第二輸入電壓。
  4. 如請求項1所述之閘極驅動電路,其中該輸入模組包括:多個第一輸入開關,其中一該第一輸入開關的一端耦接該第一節點,並依據前一級的該驅動信號選擇性地將該第一節點的電壓準位調整至一第一輸入電壓,其中另一該第一輸入開關的一端耦接該儲存節點,並依據前一級的該驅動信號選擇性地將該儲存節點的電壓準位調整至該第一輸入電壓;以及多個第二輸入開關,其中一該第二輸入開關的一端耦接該第一節點,並依據後一級的該驅動信號選擇性地將該第一節點的電壓準位調整至一第二輸入電壓準位,其中另一該第二輸入開關的一端耦接該儲存節點,並依據後一級的該驅動信號選擇性地將該儲存節點的電壓準位調整至該第二輸入電壓。
  5. 如請求項4所述之閘極驅動電路,更包括一第五開關,該第五開關的一端耦接該儲存節點,另一端耦接該第一參考電壓端,該第五開關依據該第二下拉信號選擇性地將該儲存節點導通至該第一參考電壓端。
  6. 如請求項1所述之閘極驅動電路,其中該第一下拉信號係為反向的該時脈信號。
  7. 如請求項1所述之閘極驅動電路,更包括一穩壓模組,該穩壓模組耦接該第一節點,且該穩壓模組依據該第一節點的電壓準位與該時脈信號的電壓準位選擇性地將該第一節點導通至該第一參考電壓端。
  8. 一種閘極驅動電路,包括:一驅動開關,受控於一第一節點的電壓準位而選擇性地調整一驅動信號的電壓準位,該驅動信號被提供至一輸出端,該第一節點被饋入一輸入信號;一輸入模組,耦接該第一節點,用以依據前一級的該驅動信號或後一級的該驅動信號選擇性地調整該輸入信號的電壓準位;一重置開關,兩端分別耦接該第一節點與一第一參考電壓端,該重置開關的控制端耦接一重置信號端;一暫存模組,耦接該第一節點、一充電信號端與一第二參考電壓端,該暫存模組具有一儲存節點;其中,於一觸控感測階段前,該輸入信號被饋入至該儲存節點與該第一節點,於該觸控感測階段中,該重置信號端的電壓準位為高電壓準位,該第一節點被導通至該第一參考電壓端,該儲存節點暫存有該輸入信號的電壓準位,於該觸控感測階段後的一復充電階段中,該充電信號端的電壓準位為高電壓準位,該重置信號端的電壓準位為低電壓準位,該暫存模組依據該儲存節點的電壓準位拉高該第一節點的電壓準位。
  9. 如請求項8所述之閘極驅動電路,其中該暫存模組包括一充電開關,該充電開關的兩端分別耦接該第二參考電壓端與該第一節點,於該復充電階段中,該暫存模組依據該儲存節點的電壓準位與該充電信號端的電壓準位將該充電開關的控制端導通至該充電信號端,以將該第一節點導通至該第二參考電壓端。
TW105105953A 2016-02-26 2016-02-26 閘極驅動電路 TWI575492B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105105953A TWI575492B (zh) 2016-02-26 2016-02-26 閘極驅動電路
CN201610408389.2A CN105869565B (zh) 2016-02-26 2016-06-12 栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105105953A TWI575492B (zh) 2016-02-26 2016-02-26 閘極驅動電路

Publications (2)

Publication Number Publication Date
TWI575492B true TWI575492B (zh) 2017-03-21
TW201730863A TW201730863A (zh) 2017-09-01

Family

ID=56649388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105953A TWI575492B (zh) 2016-02-26 2016-02-26 閘極驅動電路

Country Status (2)

Country Link
CN (1) CN105869565B (zh)
TW (1) TWI575492B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI688928B (zh) * 2019-01-21 2020-03-21 友達光電股份有限公司 閘極驅動電路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068528B2 (en) * 2016-09-08 2018-09-04 Novatek Microelectronics Corp. Apparatus and method for sensing display panel
US10453368B2 (en) 2016-09-08 2019-10-22 Novatek Microelectronics Corp. Apparatus and method for sensing display panel
CN107170411B (zh) * 2017-05-12 2019-05-03 京东方科技集团股份有限公司 Goa单元、goa电路、显示驱动电路和显示装置
CN109785786B (zh) * 2018-12-25 2020-09-11 友达光电(昆山)有限公司 驱动电路及触控栅极驱动电路
CN109801602B (zh) * 2019-03-08 2021-05-28 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置
CN111402829B (zh) * 2020-04-10 2021-07-27 苏州华星光电技术有限公司 Goa电路、显示面板
CN112382239B (zh) * 2020-11-05 2022-07-29 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
TWI762286B (zh) * 2021-04-27 2022-04-21 友達光電股份有限公司 驅動裝置及顯示器
CN115294915B (zh) * 2022-08-29 2023-07-18 惠科股份有限公司 栅极驱动电路和显示装置
CN115691393B (zh) * 2022-11-14 2024-01-23 惠科股份有限公司 栅极驱动电路及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165692A1 (en) * 2003-02-10 2004-08-26 Seung-Hwan Moon Method of driving transistor and shift register performing the same
TW201342337A (zh) * 2012-04-06 2013-10-16 Innocom Tech Shenzhen Co Ltd 影像顯示系統與雙向移位暫存器電路
CN103943083A (zh) * 2014-03-27 2014-07-23 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
WO2015096452A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、显示设备
TW201539420A (zh) * 2014-04-10 2015-10-16 Au Optronics Corp 閘極驅動電路及移位暫存器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
JP2010086640A (ja) * 2008-10-03 2010-04-15 Mitsubishi Electric Corp シフトレジスタ回路
CN104795018B (zh) * 2015-05-08 2017-06-09 上海天马微电子有限公司 移位寄存器、驱动方法、栅极驱动电路及显示装置
CN105280134B (zh) * 2015-07-02 2018-11-23 友达光电股份有限公司 移位寄存器电路及其操作方法
CN105047168B (zh) * 2015-09-01 2018-01-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN105185343B (zh) * 2015-10-15 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165692A1 (en) * 2003-02-10 2004-08-26 Seung-Hwan Moon Method of driving transistor and shift register performing the same
TW201342337A (zh) * 2012-04-06 2013-10-16 Innocom Tech Shenzhen Co Ltd 影像顯示系統與雙向移位暫存器電路
WO2015096452A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、显示设备
CN103943083A (zh) * 2014-03-27 2014-07-23 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
TW201539420A (zh) * 2014-04-10 2015-10-16 Au Optronics Corp 閘極驅動電路及移位暫存器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI688928B (zh) * 2019-01-21 2020-03-21 友達光電股份有限公司 閘極驅動電路

Also Published As

Publication number Publication date
TW201730863A (zh) 2017-09-01
CN105869565B (zh) 2019-01-04
CN105869565A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
TWI575492B (zh) 閘極驅動電路
US7391238B2 (en) Semiconductor memory device having pre-emphasis signal generator
TWI433442B (zh) 電壓轉換電路
US7199641B2 (en) Selectably boosted control signal based on supply voltage
US7145363B2 (en) Level shifter
JP5530344B2 (ja) レベルシフト回路及びそれを備えた駆動回路
US10992290B2 (en) Level shifter and semiconductor device including the same and operation method thereof
EP3267582B1 (en) Single-ended-to-differential converter
TWI576738B (zh) 移位暫存器
JP7350702B2 (ja) 駆動制御回路
US20140035663A1 (en) Boosting Circuit
CN104142702A (zh) 输出电路以及电压信号输出方法
US7663413B2 (en) Line driver circuit having means for stabilizing output signal
KR20220014407A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
US20130162342A1 (en) Reference voltage generator of semiconductor integrated circuit
US8026705B2 (en) Bootstrap circuit and bulk circuit thereof
US7466182B2 (en) Level shift circuit
US7868658B1 (en) Level shifter circuits and methods for maintaining duty cycle
US7777556B2 (en) Semiconductor integrated circuit and semiconductor apparatus integrally having semiconductor integrated circuit
US20070182462A1 (en) Output driver capable of controlling a short circuit current
US6700436B2 (en) Method and circuit for generating a high voltage
US7956650B2 (en) Input circuit of semiconductor integrated circuit
US7696796B2 (en) Initialization signal generating circuit
TWI699740B (zh) 脈波產生電路
CN103595394A (zh) 一种集成电路及控制输出缓冲器的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees