TWI573143B - 資料重新寫入方法以及使用該方法的裝置 - Google Patents

資料重新寫入方法以及使用該方法的裝置 Download PDF

Info

Publication number
TWI573143B
TWI573143B TW104106787A TW104106787A TWI573143B TW I573143 B TWI573143 B TW I573143B TW 104106787 A TW104106787 A TW 104106787A TW 104106787 A TW104106787 A TW 104106787A TW I573143 B TWI573143 B TW I573143B
Authority
TW
Taiwan
Prior art keywords
page
data
block
low
access interface
Prior art date
Application number
TW104106787A
Other languages
English (en)
Other versions
TW201633317A (zh
Inventor
許哲瑋
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW104106787A priority Critical patent/TWI573143B/zh
Priority to CN201510254225.4A priority patent/CN106201907A/zh
Priority to US14/862,697 priority patent/US9747206B2/en
Publication of TW201633317A publication Critical patent/TW201633317A/zh
Application granted granted Critical
Publication of TWI573143B publication Critical patent/TWI573143B/zh
Priority to US15/657,697 priority patent/US10185662B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Security & Cryptography (AREA)

Description

資料重新寫入方法以及使用該方法的裝置
本發明關連於一種快閃記憶體裝置，特別是一種資料重新寫入方法以及使用該方法的裝置。
快閃記憶體裝置通常分為NOR快閃裝置與NAND快閃裝置。NOR快閃裝置為隨機存取裝置，而可於位址腳位上提供任何的位址，用以存取NOR快閃裝置的主裝置(host)，並及時地由NOR快閃裝置的資料腳位上獲得儲存於該位址上的資料。相反地，NAND快閃裝置並非隨機存取，而是序列存取。NAND快閃裝置無法像NOR快閃裝置一樣，可以存取任何隨機位址，主裝置反而需要寫入序列的位元組(bytes)的值到NAND快閃裝置中，用以定義請求命令(command)的類型(如，讀取、寫入、抹除等)，以及用在此命令上的位址。位址可指向一個頁面(在快閃記憶體中的一個寫入作業的最小資料塊)或一個區塊(在快閃記憶體中的一個抹除作業的最小資料塊)。然而，快閃記憶體(flash memory)中的記憶單元(memory cells)可能於多次的存取後失效。此外，亦可能於生產過程中，會因為粉塵或是光罩問題，使得儲存單元中的一整個字元線(wordline)的資料都無法正確存取。因此，本發明提出應用於寫入錯誤(programming failed)發生時的一種資料重新寫入方法以及使 用該方法的裝置。
本發明的實施例提出一種資料重新寫入方法，由處理單元執行，包含下列步驟。於偵測到寫入一個頁面的資料至儲存單元中的第一區塊的作業失敗後，判斷此頁面為低頁面或高頁面。當此頁面是高頁面時，取得存在相同於上述頁面的字元線的低頁面所關聯到的主頁面編號，選擇第二區塊，以及驅動存取介面根據取得的主頁面編號將原先儲存於低頁面至高頁面的資料重新寫入至第二區塊。
本發明的實施例另提出一種資料重新寫入裝置，包含存取介面以及處理單元。存取介面耦接於儲存單元。處理單元耦接於存取介面，於偵測到寫入一個頁面的資料至儲存單元中的第一區塊的作業失敗後，判斷此頁面為低頁面或高頁面。當此頁面是高頁面時，處理單元更取得存在相同於上述頁面的字元線的低頁面所關聯到的主頁面編號，選擇第二區塊，以及驅動存取介面根據取得的主頁面編號將原先儲存於低頁面至高頁面的資料重新寫入至第二區塊。
10‧‧‧系統
110‧‧‧處理單元
120‧‧‧資料緩存器
130‧‧‧動態隨機存取記憶體
150‧‧‧存取介面
160‧‧‧主裝置
170‧‧‧存取介面
180‧‧‧儲存單元
190‧‧‧控制電路
192‧‧‧寄存器
210‧‧‧記憶體單元陣列
220‧‧‧行解碼單元
230‧‧‧列編碼單元
240‧‧‧位址單元
250‧‧‧資料緩存器
B40‧‧‧區塊
400‧‧‧字元線
410、430‧‧‧頁面
S511~S557‧‧‧方法步驟
B61、B63‧‧‧區塊
610、630‧‧‧頁面
B71、B73‧‧‧區塊
710~780‧‧‧頁面
第1圖係依據本發明實施例之快閃記憶體的系統架構示意圖。
第2圖係依據本發明實施例之快閃記憶體中的儲存單元示意圖。
第3圖係依據本發明實施例之眾多多層式單元的臨界電壓 分布示意圖。
第4圖係依據本發明實施例之實體字元線與主頁面的關聯示意圖。
第5圖係依據本發明實施例之寫入方法的流程圖。
第6圖係依據本發明實施例之低頁面的重新寫入示意圖。
第7圖係依據本發明實施例之高頁面的重新寫入示意圖。
以下說明係為完成發明的較佳實現方式，其目的在於描述本發明的基本精神，但並不用以限定本發明。實際的發明內容必須參考之後的權利要求範圍。
必須了解的是，使用於本說明書中的”包含”、”包括”等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。
於權利要求中使用如”第一”、"第二"、"第三"等詞係用來修飾權利要求中的元件，並非用來表示之間具有優先權順序，先行關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。
第1圖係依據本發明實施例之快閃記憶體的系統架構示意圖。快閃記憶體的系統架構10中包含處理單元110，用以寫入資料到儲存單元180中的指定位址，以及從儲存單元180中的指定位址讀取資料。詳細來說，處理單元110透過存取 介面170寫入資料到儲存單元180中的指定位址，以及從儲存單元180中的指定位址讀取資料。系統架構10使用數個電子訊號來協調處理單元110與儲存單元180間的資料與命令傳遞，包含資料線(data line)、時脈訊號(clock signal)與控制訊號(control signal)。資料線可用以傳遞命令、位址、讀出及寫入的資料；控制訊號線可用以傳遞晶片致能(chip enable,CE)、位址提取致能(address latch enable,ALE)、命令提取致能(command latch enable,CLE)、寫入致能(write enable,WE)等控制訊號。存取介面170可採用雙倍資料率(double data rate,DDR)通訊協定與儲存單元180溝通，例如，開放NAND快閃(open NAND flash interface,ONFI)、雙倍資料率開關(DDR toggle)或其他介面。處理單元110另可使用存取介面150透過指定通訊協定與主裝置160進行溝通，例如，通用序列匯流排(universal serial bus,USB)、先進技術附著(advanced technology attachment,ATA)、序列先進技術附著(serial advanced technology attachment,SATA)、快速周邊元件互聯(peripheral component interconnect express,PCI-E)或其他介面。
第2圖係依據本發明實施例之快閃記憶體中的儲存單元示意圖。儲存單元180可包含由MxN個記憶體單元(memory cells)組成的陣列(array)210，而每一個記憶體單元儲存至少一個位元(bit)的資訊。快閃記憶體可以是NAND型快閃記憶體，或其他種類的快閃記憶體。為了正確存取資訊，行解碼單元220用以選擇記憶體單元陣列210中指定的行，而列編碼單元230用以選擇指定行中一定數量的位元組的資料作為輸 出。位址單元240提供行資訊給行解碼器220，其中定義了選擇記憶體單元陣列210中的那些行。相似地，列解碼器230則根據位址單元240提供的列資訊，選擇記憶體單元陣列210的指定行中一定數量的列進行讀取或寫入操作。行可稱為為字元線(wordline)，列可稱為位元線(bitline)。資料緩存器(data buffer)250可儲存從記憶體單元陣列210讀取出的資料，或欲寫入記憶體單元陣列210中的資料。記憶體單元可為多層式單元(multi-level cells,MLCs)。
雖然多層式單元從字面上表示為擁有多於二個電壓位準的狀態，亦即是，每個單元可表示多於一個位元的資訊，但目前大多的多層式單元只表示二個位元的資訊，從而提供如下所示的範例。單一個多層式單元使用四個不同狀態中之一者來儲存二個位元的資訊，其中的一個位元稱為最低位元(Least Significant Bit,LSB)，另一個位元則稱為最高位元(Most Significant Bit,MSB)。由於一個記憶體單元的狀態係使用臨界電壓來表示，多層式單元的臨界電壓會有四個不同的有效區間。第3圖係依據本發明實施例之眾多多層式單元的臨界電壓分布示意圖。預期的分布擁有四個峰，每一者相應於一個狀態。一個實體字元線上的所有最低位元會集合形成一個低頁面(lower page)，而所有最低位元會集合形成一個高頁面(upper page)。也就是說，同一個多層式單元同時存有兩個頁面(低頁面與高頁面)的值。第4圖係依據本發明實施例之實體字元線與主頁面的關聯示意圖。舉例來說，字元線400儲存低頁面410及高頁面430的值，低頁面410位於區塊B40中的第一個頁面(頁面 編號由零開始)，而高頁面430位於區塊B40中的第六個頁面。低頁面410儲存主裝置160所傳來之主頁面(host page)H100的資料，而高頁面430儲存主裝置160所傳來之主頁面H105的資料。每一個主頁面包含連續數目的邏輯區塊位址的儲存空間，例如LBA0~LBA7，而每一個邏輯區塊位址對應到一個固定大小的實體儲存空間，例如256K、512K或1024K位元組(Bytes)。
主裝置160可透過存取介面150傳送寫入命令、寫入位址及資料給處理單元110。處理單元110會將待寫入資料先儲存於動態隨機存取記憶體130。於每次寫入儲存單元180時，處理單元110從動態隨機存取記憶體130取得所需的資料並儲存於資料緩存器120，接著驅動存取介面170將資料緩存器120的資料逐頁面寫入至儲存單元180。資料緩存器120可使用靜態隨機存取記憶體(SRAM,Static Random Access Memory)實施。每次寫完一頁的資料至儲存單元180後，控制電路190檢測此寫入作業是否成功，並據以設定寄存器(register)192，用以通知處理單元110執行結果。當處理單元110透過寄存器192發現寫入作業失敗(program failed)時，執行重新寫入程序，用以再次將值寫入儲存單元180。
第5圖係依據本發明實施例之寫入方法的流程圖。處理單元110於每次寫入一個頁面的資料至儲存單元180後(步驟S511)，判斷此寫入作業是否成功(步驟S513)。處理單元110可偵測寄存器192的設定來判斷寫入作業是否成功。當寫入作業失敗時(步驟S513中”否”的路徑)，執行重新寫入程序(步驟S515至S557)。於重新寫入程序中，處理單元110依據失敗頁面 為低頁面或高頁面進行不同的處理。
當失敗頁面為低頁面時(步驟S515中”是”的路徑)，處理單元110將失敗頁面所在區塊中的剩餘未使用頁面填成空值(dummy values)(步驟S531)，接著，選擇一個新的區塊(又稱為使用區塊active block)(步驟S533)，以及將原先儲存於失敗頁面的資料寫入新區塊(步驟S535)。第6圖係依據本發明實施例之低頁面的重新寫入示意圖。當處理單元110嘗試寫入主頁面H100的資料至區塊B61中的第一個頁面(低頁面)610卻發生寫入作業失敗時，將區塊B61中剩餘未使用頁面(如斜線區域所示)填成空值(步驟S531)。接著，選擇一個新的區塊B63(步驟S533)，並且將主頁面H100的資料寫入至區塊B63中的第0個頁面630(步驟S535)。於此須注意的是，當主頁面H100的資料成功寫入新的區塊後，處理單元100會將實體儲存對照表(storage mapping table，又稱為H2F Host-to-Flash表)中關聯於主頁面H100的實體儲存位置指向區塊B63中的第0個頁面630。也就是說，當主裝置160發送讀取命令欲讀取主頁面H100的資料時，處理單元100並不會從頁面610讀取資料。
當失敗頁面為高頁面時(步驟S515中”否”的路徑)，不只是此頁面的資料受到影響，存在於相同字元線的低頁面資料也會受到影響。因此，處理單元110取得存在於相同於失敗頁面的字元線的低頁面所關聯到的主頁面編號(步驟S551)，並且將失敗頁面所在區塊中的剩餘未使用頁面填成空值(dummy values)(步驟S553)。接著，處理單元110選擇一個新的區塊(步驟S555)，重新取得關聯於主頁面編號的資料並將重 新取得的資料寫入新區塊(步驟S557)。於步驟S557中，處理單元110可從動態隨機存取記憶體130讀取關聯於主頁面編號的資料並儲存至資料緩存器120，以及驅動存取介面170讀取資料緩存器120中的資料並寫入至儲存單元180中的新區塊。第7圖係依據本發明實施例之高頁面的重新寫入示意圖。當處理單元110嘗試寫入主頁面H105的資料至區塊B71中的第六個頁面(高頁面)720卻發生寫入作業失敗時，取得存在於相同於失敗頁面的字元線的低頁面710所關聯到的主頁面編號H100(步驟S551)，並且將區塊B71中剩餘未使用頁面(如斜線區域所示)填成空值(步驟S553)。接著，選擇一個新的區塊B73(步驟S555)，並且重新取得關聯之主頁面H100的資料，並寫入至區塊B73中的第0個頁面730(步驟S557)。正常的情況下，步驟S511會接著反覆被執行，用以將主頁面H101至H105的資料寫入至區塊B73中的第1至5個頁面740至780。於此須注意的是，當主頁面H100至H105的資料成功寫入新的區塊後，處理單元100會將實體儲存對照表中關聯於主頁面H100至H105的實體儲存位置分別指向區塊B73中的第0至5個頁面730至780。
於每次的重新寫入作業後，不論是低頁面或者是高頁面，處理單元110都會判斷此重新寫入作業是否成功(步驟S513)，並依據判斷結果進行相應的處理。
雖然第1至2圖中包含了以上描述的元件，但不排除在不違反發明的精神下，使用更多其他的附加元件，已達成更佳的技術效果。此外，雖然第5圖的流程圖採用指定的順序來執行，但是在不違法發明精神的情況下，熟習此技藝人士可 以在達到相同效果的前提下，修改這些步驟間的順序，所以，本發明並不侷限於僅使用如上所述的順序。此外，熟習此技藝人士亦可以將若干步驟整合為一個步驟，或者是除了這些步驟外，循序或平行地執行更多步驟，本發明亦不因此而侷限。
雖然本發明使用以上實施例進行說明，但需要注意的是，這些描述並非用以限縮本發明。相反地，此發明涵蓋了熟習此技藝人士顯而易見的修改與相似設置。所以，申請權利要求範圍須以最寬廣的方式解釋來包含所有顯而易見的修改與相似設置。
S511~S557‧‧‧方法步驟

Claims (16)

  1. 一種資料重新寫入方法，由一處理單元執行，包含：於偵測到寫入一頁面的資料至一儲存單元中的一第一區塊的作業失敗後，判斷上述頁面為一低頁面或一高頁面；當上述頁面是上述高頁面時，取得存在相同於上述頁面的一字元線的一低頁面所關聯到的一第一主頁面編號；當上述頁面是上述高頁面時，選擇一第二區塊，其中，上述高頁面關聯於一第二主頁面編號；以及當上述頁面是上述高頁面時，驅動一存取介面將關聯於上述第一主頁面編號至上述第二主頁面編號的資料重新寫入至上述第二區塊。
  2. 如申請專利範圍第1項所述的資料重新寫入方法，其中，上述字元線包含多個記憶體單元，每一上述記憶體單元儲存一最低位元以及一最高位元的資訊，上述記憶體單元的上述最低位元集合成上述低頁面，以及上述記憶體單元的上述最高位元集合成上述高頁面。
  3. 如申請專利範圍第1項所述的資料重新寫入方法，更包含：當上述頁面是上述高頁面時，從一動態隨機存取記憶體讀取原先儲存於上述低頁面的資料並儲存至一資料緩存器；以及當上述頁面是上述高頁面時，驅動上述存取介面，將上述資料緩存器的資料寫入至上述第二區塊。
  4. 如申請專利範圍第1項所述的資料重新寫入方法，更包含：當上述頁面是上述低頁面時，選擇上述第二區塊；以及 當上述頁面是上述低頁面時，驅動上述存取介面，將原先儲存於上述低頁面的資料重新寫入至上述第二區塊。
  5. 如申請專利範圍第1項所述的資料重新寫入方法，更包含：於上述區塊中，將上述頁面之後的剩餘未使用頁面填成空值。
  6. 如申請專利範圍第1項所述的資料重新寫入方法，更包含：判斷寫入上述頁面的資料至上述儲存單元中的上述第一區塊的作業是否失敗。
  7. 如申請專利範圍第6項所述的資料重新寫入方法，其中，通過上述存取介面偵測一寄存器的設定來判斷寫入上述頁面的資料至上述儲存單元中的上述第一區塊的作業是否失敗。
  8. 如申請專利範圍第1項所述的資料重新寫入方法，更包含：將一實體儲存對照表中關聯於上述第一至第二主頁面編號的實體儲存位置指向上述第二區塊。
  9. 一種資料重新寫入裝置，包含：一存取介面，耦接於一儲存單元；以及一處理單元，耦接於上述存取介面，於偵測到寫入一頁面的資料至一儲存單元中的一第一區塊的作業失敗後，判斷上述頁面為一低頁面或一高頁面；當上述頁面是上述高頁面時，取得存在於相同於上述頁面的一字元線的一低頁面所關聯到的一第一主頁面編號；當上述頁面是上述高頁面時，選擇一第二區塊；以及當上述頁面是上述高頁面時， 驅動上述存取介面將關聯於上述第一主頁面編號至上述第二主頁面編號的資料重新寫入至上述第二區塊。
  10. 如申請專利範圍第9項所述的資料重新寫入裝置，其中，上述字元線包含多個記憶體單元，每一上述記憶體單元儲存一最低位元以及一最高位元的資訊，上述記憶體單元的上述最低位元集合成上述低頁面，以及上述記憶體單元的上述最高位元集合成上述高頁面。
  11. 如申請專利範圍第9項所述的資料重新寫入裝置，其中，上述處理單元更當上述頁面是上述高頁面時，從一動態隨機存取記憶體讀取原先儲存於上述低頁面的資料並儲存至一資料緩存器；以及當上述頁面是上述高頁面時，驅動上述存取介面，將上述資料緩存器的資料寫入至上述第二區塊。
  12. 如申請專利範圍第9項所述的資料重新寫入裝置，其中，上述處理單元更當上述頁面是上述低頁面時，選擇上述第二區塊；以及當上述頁面是上述低頁面時，驅動上述存取介面，將原先儲存於上述低頁面的資料重新寫入至上述第二區塊。
  13. 如申請專利範圍第9項所述的資料重新寫入裝置，其中，於上述區塊中，將上述頁面之後的剩餘未使用頁面填成空值。
  14. 如申請專利範圍第9項所述的資料重新寫入裝置，其中，上述處理單元更判斷寫入上述頁面的資料至上述儲存單元中的上述第一區塊的作業是否失敗。
  15. 如申請專利範圍第14項所述的資料重新寫入裝置，其中，其中，上述處理單元通過上述存取介面偵測一寄存器的設 定來判斷寫入上述頁面的資料至上述儲存單元中的上述第一區塊的作業是否失敗。
  16. 如申請專利範圍第9項所述的資料重新寫入裝置，其中，上述處理單元將一實體儲存對照表中關聯於上述第一至第二主頁面編號的實體儲存位置指向上述第二區塊。
TW104106787A 2015-03-04 2015-03-04 資料重新寫入方法以及使用該方法的裝置 TWI573143B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104106787A TWI573143B (zh) 2015-03-04 2015-03-04 資料重新寫入方法以及使用該方法的裝置
CN201510254225.4A CN106201907A (zh) 2015-03-04 2015-05-19 数据重新写入方法以及使用该方法的装置
US14/862,697 US9747206B2 (en) 2015-03-04 2015-09-23 Methods for reprogramming data and apparatuses using the same
US15/657,697 US10185662B2 (en) 2015-03-04 2017-07-24 Methods for reprogramming data and apparatuses using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104106787A TWI573143B (zh) 2015-03-04 2015-03-04 資料重新寫入方法以及使用該方法的裝置

Publications (2)

Publication Number Publication Date
TW201633317A TW201633317A (zh) 2016-09-16
TWI573143B true TWI573143B (zh) 2017-03-01

Family

ID=56849751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106787A TWI573143B (zh) 2015-03-04 2015-03-04 資料重新寫入方法以及使用該方法的裝置

Country Status (3)

Country Link
US (2) US9747206B2 (zh)
CN (1) CN106201907A (zh)
TW (1) TWI573143B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573143B (zh) * 2015-03-04 2017-03-01 慧榮科技股份有限公司 資料重新寫入方法以及使用該方法的裝置
CN108572920B (zh) * 2017-03-09 2022-04-12 上海宝存信息科技有限公司 避免读取扰动的数据搬移方法以及使用该方法的装置
TWI626540B (zh) * 2017-03-22 2018-06-11 慧榮科技股份有限公司 一般及垃圾回收的資料存取方法以及使用該方法的裝置
CN112306742A (zh) * 2019-07-23 2021-02-02 慧荣科技股份有限公司 瞬间断电回复处理方法及计算机可读取存储介质以及装置
CN112286721A (zh) * 2019-07-23 2021-01-29 慧荣科技股份有限公司 瞬间断电回复处理方法及计算机可读取存储介质以及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005735A2 (en) * 2006-06-30 2008-01-10 Sandisk Corporation Partial page fail bit detection in flash memory devices
US20100318839A1 (en) * 2009-06-16 2010-12-16 Sandisk Corporation Data recovery in multi-level cell nonvolatile memory
US20120314500A1 (en) * 2011-06-08 2012-12-13 Youngsun Song Nonvolatile memory devices and methods of programming nonvolatile memory devices
US20130205066A1 (en) * 2012-02-03 2013-08-08 Sandisk Technologies Inc. Enhanced write abort management in flash memory
US20130219107A1 (en) * 2012-02-21 2013-08-22 Sandisk Technologies Inc. Write abort recovery through intermediate state shifting
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells
TW201409230A (zh) * 2012-08-30 2014-03-01 Phison Electronics Corp 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140281683A1 (en) * 2013-03-15 2014-09-18 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595573B2 (en) * 2006-12-03 2013-11-26 Apple Inc. Automatic defect management in memory devices
US9152496B2 (en) * 2007-12-21 2015-10-06 Cypress Semiconductor Corporation High performance flash channel interface
TWI385527B (zh) * 2009-02-10 2013-02-11 Phison Electronics Corp Ｍｌｃ ｎａｎｄ型快閃記憶體儲存系統及其控制器與存取方法
US8589766B2 (en) * 2010-02-24 2013-11-19 Apple Inc. Codeword remapping schemes for non-volatile memories
JP5066209B2 (ja) * 2010-03-18 2012-11-07 株式会社東芝 コントローラ、データ記憶装置、及びプログラム
US8874994B2 (en) * 2011-07-22 2014-10-28 Sandisk Technologies Inc. Systems and methods of storing data
US20150161001A1 (en) * 2013-12-06 2015-06-11 Western Digital Technologies, Inc. Misprogramming prevention in solid-state memory
TWI573143B (zh) * 2015-03-04 2017-03-01 慧榮科技股份有限公司 資料重新寫入方法以及使用該方法的裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005735A2 (en) * 2006-06-30 2008-01-10 Sandisk Corporation Partial page fail bit detection in flash memory devices
US20100318839A1 (en) * 2009-06-16 2010-12-16 Sandisk Corporation Data recovery in multi-level cell nonvolatile memory
US20120314500A1 (en) * 2011-06-08 2012-12-13 Youngsun Song Nonvolatile memory devices and methods of programming nonvolatile memory devices
US20130205066A1 (en) * 2012-02-03 2013-08-08 Sandisk Technologies Inc. Enhanced write abort management in flash memory
US20130219107A1 (en) * 2012-02-21 2013-08-22 Sandisk Technologies Inc. Write abort recovery through intermediate state shifting
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells
TW201409230A (zh) * 2012-08-30 2014-03-01 Phison Electronics Corp 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140281683A1 (en) * 2013-03-15 2014-09-18 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault

Also Published As

Publication number Publication date
US20170322880A1 (en) 2017-11-09
US9747206B2 (en) 2017-08-29
US20160259679A1 (en) 2016-09-08
CN106201907A (zh) 2016-12-07
US10185662B2 (en) 2019-01-22
TW201633317A (zh) 2016-09-16

Similar Documents

Publication Publication Date Title
TWI567554B (zh) 緩存及讀取即將寫入儲存單元之資料的方法以及使用該方法的裝置
TWI573143B (zh) 資料重新寫入方法以及使用該方法的裝置
US11733895B2 (en) Control method of flash memory controller and associated flash memory controller and storage device
JP5259138B2 (ja) 記憶装置
CN108241473B (zh) 存取闪存的方法及相关的控制器
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US20190065361A1 (en) Method for writing data into flash memory module and associated flash memory controller and electronic device
TWI807674B (zh) 快閃記憶體控制器的控制方法、快閃記憶體控制器以及儲存裝置
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
JP2007094921A (ja) メモリカードとその制御方法
TW201631592A (zh) 讀取快閃記憶體中儲存單元資料的方法以及使用該方法的裝置
TWI679641B (zh) 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
US11366751B2 (en) Storage device and storage control method
US11210028B2 (en) Method for accessing flash memory module and associated flash memory controller and electronic device
TWI749279B (zh) 資料儲存裝置與資料處理方法
TW202137215A (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US20130067141A1 (en) Data writing method, and memory controller and memory storage apparatus using the same
US11748011B2 (en) Control method of flash memory controller and associated flash memory controller and storage device
US8832358B2 (en) Data writing method, memory controller and memory storage apparatus
US20230069423A1 (en) Memory device and memory system having the memory device
TWI787627B (zh) 電子裝置、快閃記憶體控制器及其存取方法
US20230178159A1 (en) Memory device and operating method thereof
TWI831297B (zh) 快閃記憶體控制器的控制方法、快閃記憶體控制器以及電子裝置