TWI571880B - 非揮發性快閃記憶體的有效編程方法 - Google Patents

非揮發性快閃記憶體的有效編程方法 Download PDF

Info

Publication number
TWI571880B
TWI571880B TW104133415A TW104133415A TWI571880B TW I571880 B TWI571880 B TW I571880B TW 104133415 A TW104133415 A TW 104133415A TW 104133415 A TW104133415 A TW 104133415A TW I571880 B TWI571880 B TW I571880B
Authority
TW
Taiwan
Prior art keywords
floating
transistor
voltage
flash memory
gate
Prior art date
Application number
TW104133415A
Other languages
English (en)
Other versions
TW201714180A (zh
Inventor
王興亞
周昇元
林志光
Original Assignee
矽成積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽成積體電路股份有限公司 filed Critical 矽成積體電路股份有限公司
Priority to TW104133415A priority Critical patent/TWI571880B/zh
Priority to US14/951,839 priority patent/US20170103813A1/en
Application granted granted Critical
Publication of TWI571880B publication Critical patent/TWI571880B/zh
Publication of TW201714180A publication Critical patent/TW201714180A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)

Description

非揮發性快閃記憶體的有效編程方法
本發明係有關於一種非揮發性快閃記憶體的有效編程方法，尤其是利用接面能帶至能帶熱電子(Junction band to band hot electron)，取代傳統的通道熱電子(Channel Hot Electron)，藉以解決需要低注入效率的高編程電流的問題，並改善電路設計的複雜度，提高同一時間的編程的記憶胞數量。
隨著半導體技術的不斷進步，使得積體電路(IC)的發展快速，也使得終端電子產品的功能日益強大，比如電腦、手機，而電子產品在操作時，除了仰賴高功能的處理器以外，還需要暫時儲存運算中資料的記憶體，比如隨機存取記憶體(RAM)。不過隨機存取記憶體所儲存的資料會在關電後消失，而為了儲存預先規劃的系統參數或開機作業系統的靭體程式，比如比如基本輸入輸出系統(BIOS)，因此需要不會在關電後喪失資料的非揮發性記憶體，尤其是可同時寫入、抹除大量資料的非揮發性快閃記憶體。
一般，非揮發性快閃記憶體分為二類，亦即反或閘(NOR)非揮發性快閃記憶體以及反及閘(NAND)非揮發性快閃記憶體。傳統上，NOR非揮發性快閃記憶體中的NOR快閃記憶胞(Cell)是採用通道熱電子(channel hot electron，CHE)以進行資的編程(Program)，或稱為寫入(Write)，並利用FN((Fowler-Nordheim)模式進行資料抹除。
具體而言，傳統的編程操作是使用選擇電晶體以保持堆疊閘電晶體的位元線只看到單一位元，且CHE記憶胞的選擇電晶體的源極是連接到位元線並被施加0V，而堆疊閘電晶體的汲極是連接源極線並被施加5V，且堆疊閘電晶體的控制閘極是連接到字線，並施加12V的正電壓，因 而N通道中的通道熱電子(CHE)可跳躍到浮動閘極內，當作狀態”0”，並經讀取後，可得到資料”0”。
但是習用技術的缺點在於需要低注入效率的高編程電流，約10-4安培，因而導致設計相當複雜，並且限制同一時間內可編程的記憶胞數量。因此，需要一種新式的有效編程方法，用以對非揮發性快閃記憶體進行有效編程，利用接面能帶至能帶熱電子，取代傳統的通道熱電子，避免需要低注入效率的高編程電流的問題，並改善電路設計的複雜度，提高同一時間可編程的記憶胞數量，進而解決上述習用技術的問題。
本發明之主要目的在於提供一種非揮發性快閃記憶體的有效編程方法，可對非揮發性快閃記憶體進行有效編程，其中非揮發性快閃記憶體包含多個選擇電晶體、多個浮動電晶體，且每個選擇電晶體是與相對應的浮動電晶體形成單一記憶胞。每個選擇電晶體及每個浮動電晶體是屬於N型電晶體。此外，每個記憶胞是設置於三重P型位阱中，而三重P型位阱是設置於深N型位阱中，且深N型位阱是設置於P型基板中。
浮動電晶體具有相互電氣不連接的控制閘極及浮動閘極。選擇電晶體的源極連接共用的源極線，選擇電晶體的汲極連接浮動電晶體的源極，而浮動電晶體的汲極連接位元線，且浮動電晶體的控制閘極連接字線。
具體而言，本發明的有效編程方法包括依序進行的第一、第二、第三及第四編程步驟，其中在第一編程步驟中，施加正電壓到當作字線用的浮動電晶體的控制閘極，在第二編程步驟中，施加零電壓或負正電壓到三重P型位阱、深N型位阱，並在第三編程步驟中，施加零電壓或負電壓到選擇電晶體的選擇閘極，藉以關閉選擇電晶體，最後在第四編程步驟中，施加中等正電壓到控制電晶體的汲極。由於接面能帶到能帶穿隧(junction band to band tunneling，BTBT)的作用，使得在位元線(一般為重摻雜N+)接面以及三重型位阱(PWell)之間產生的電洞-電子對中的電子會在正電場的牽引下，輕易的跳躍到浮動電晶體的浮動閘極中，因而感應較高的記憶胞臨限電壓(Cell threshold voltage)Vt，可當作狀態”0”。
再者，上述的浮動閘極可利用抹除操作而變更狀態”0”，其中抹除操作是包括依序進行的第一、第二、第三及第四抹除步驟。
在第一抹除步驟中，施加另一負偏壓到控制閘極。在第二抹除步驟中，施加零偏壓到選擇閘極以及零偏壓或浮動源極線。在第三抹除步驟中，施加另一正電壓到三重P型位阱、深N型位阱。最後在第四抹除步驟中，保持控制電晶體的汲極為浮動。因此，可使得浮動閘極所儲存的電子經福勒-諾德漢穿隧效應(Fowler-Nordheim tunneling)而跳躍到三重P型位阱，藉以感應較低的記憶胞臨限電壓，當作狀態”1”。
因此，本發明具有整體操作流程簡單的優點，而不需要傳統快閃記憶體所需的額外程序，尤其是，本發明的記憶胞為雙電晶體結構，可確保浮動源極在編程時，能避免過度抹除(over-erase)問題。再者，抹除後浮動閘電晶體的臨限電壓可為負值，較少發生電荷增益的問題，能表現較佳可靠度。此外，除了本發明所使用的BTBT(Band-to-Band tunneling transistor)比傳統的CHE(Channel Hot Electron Transistor)具有較高注入效率以外，較低的編程電流也能在同一時間下編程大量的記憶胞(cell)，比如在每個區段有數頁的記憶胞。而且，電晶體在編程及抹除操作下都是保持關閉，所以更容易縮小尺大小，而不會有元件貫穿(device punch-through)的疑慮。
對於多階狀態的應用，本發明也可在編程時藉施加不同偏壓到控制閘極而達成，而自我收斂機制(self-convergent mechanism)的特徵更可降低驗證電路的設計難度以及晶片尺寸。
10‧‧‧非揮發性快閃記憶體
11‧‧‧記憶胞
FT‧‧‧浮動電晶體
ST‧‧‧選擇電晶體
SG‧‧‧選擇閘極
CG‧‧‧控制閘極
FG‧‧‧浮動閘極
e‧‧‧電子
D-NWell‧‧‧深N型位阱
P-sub‧‧‧P型基板
T-PWell‧‧‧三重P型位阱
WL‧‧‧字線
BL‧‧‧位元線
SL‧‧‧源極線
SGL‧‧‧選擇閘極線
S10、S12、S14、S16‧‧‧步驟
S20、S22、S24、S26‧‧‧步驟
第一圖為依據本發明實施例非揮發性快閃記憶體的有效編程方法的操作流程示意圖。
第二圖為依據本發明有效編程方法中非揮發性快閃記憶體的示意圖。
第三圖及第四圖分別顯示本發明有效編程方法中記憶胞的簡單示意圖及剖示圖。
第五圖為依據本發明中非揮發性快閃記憶體的抹除操作的流程圖。
第六圖顯示本發明有效編程方法中記憶胞進行抹除操作的剖示圖。
以下配合圖示及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。
請參閱第一圖，本發明實施例非揮發性快閃記憶體的有效編程方法的操作流程示意圖。如第一圖所示，本發明非揮發性快閃記憶體的有效編程方法主要是包括依序進行的第一編程步驟S10、第二編程步驟S12、第三編程步驟S14及第四編程步驟S16，用以對非揮發性快閃記憶體進行有效編程。為清楚說明本發明方法的特點，請同時配合參考第二圖、第三圖及第四圖，其中第二圖為非揮發性快閃記憶體10的示意圖，第三圖為單一記憶胞11的示意圖，而第四圖為單一記憶胞11的剖示圖。
如第二圖、第三圖及第四圖所示，非揮發性快閃記憶體10實質上是包含多個選擇電晶體ST、多個浮動電晶體FT，且每個選擇電晶體ST是與相對應的浮動電晶體FT形成單一記憶胞11，而每個選擇電晶體ST及每個浮動電晶體FT可為N型電晶體。進一步而言，每個記憶胞是設置於三重P型位阱T-PWell中，而三重P型位阱T-PWell是設置於深N型位阱D-NWell中，進一步深N型位阱D-NWell是設置於P型基板P-sub中。
選擇電晶體ST的源極連接共用的源極線(Source Line)SL，選擇電晶體的汲極連接浮動電晶體FT的源極，選擇電晶體的選擇閘極SG連接選擇閘極線SGL。
浮動電晶體FT浮動電晶體具有相互不電氣連接的浮動閘極FG及控制閘極CG，其中浮動電晶體FT的汲極連接位元線(Bit Line)BL，浮動電晶體FT的控制閘極CG連接字線(Word Line)WL。
關於本發明非揮發性快閃記憶體的有效編程方法，首先由第一編程步驟S10開始，施加正電壓到浮動電晶體FT的控制閘極CG，亦即字線WL，接著進行第二編程步驟S12，施加零電壓或負電壓到三重P型位阱T-PWell、深N型位阱D-NWell。然後在第三編程步驟S14中，施加零電壓或負電壓到選擇電晶體ST的選擇閘極SG，亦即選擇閘極線SGL，藉以關閉選擇電晶體ST。最後，執行第四編程步驟S16，施加中等正電壓到浮動電晶體FT的汲極，亦即位元線BL，因而完成編程操作。較佳的，上述 的正電壓大約7+/-3VV，而中等正電壓大約5V+/-1.5V。
具體而言，依據上述的編程步驟，可在接面能帶到能帶穿隧(junction band to band tunneling，BTBT)的作用下，使得位元線BL的接面以及三重型位阱P-Well之間所產生電洞-電子對中的電子e-因電場的牽引，如第四圖的箭頭所示，而輕易的跳躍到浮動電晶體FT的浮動閘極FG中，感應較高的記憶胞臨限電壓(Cell threshold voltage，Vt)，可當作狀態”0”，亦即，在讀取該記憶胞11時，可得到資料”0”。
因此，本發明的編程方法完全不同於習用技術中利用通道熱電子(Channel Hot Electron，CHE)以編程CHE記憶胞的方式，因為習用技術使用選擇電晶體以保持堆疊閘(stack gate，SG)電晶體的位元線只看到單一位元而已，且CHE記憶胞的選擇電晶體的源極連接位元線並施加0V，而堆疊閘電晶體的汲極連接源極線並施加5V，尤其是堆疊閘電晶體的控制閘極是連接字線，並施加高達12V的正電壓，以使得N通道中的通道熱電子(CHE)跳躍到浮動閘極內，當作狀態”0”，但是本發明的控制閘極只需施加大約7V的正電壓，且選擇電晶體為關閉，因而並未形N通道，所以注入浮動閘極內的載子不是通道熱電子，而是在BTBT作用下的電子e-。
易言之，本發明所使用的記憶胞的電氣連接線路是不同於一般的快閃記憶體，且編程方法中所施加的電壓值也不同於習用技術，因而具有相當技術新穎性。再者，本發明不需使用12V的高正電壓，而是使用較低的7V電壓，並在實際操作上具有較高的可靠度，能避免高電壓對電子元件特性的不良影響，所以具有相當技術進步性。
此外，本發明方法所編程的非揮發性快閃記憶體可藉抹除操作將相對的記憶胞變更成狀態”1”。以下將參考第五圖及第六圖以詳細說明抹除操作的特點，其中第五圖顯示抹除操作的流程圖，而第六圖顯為記憶胞進行抹除操作時的剖示圖。
如第五圖所示，抹除操作包括依序進行的第一抹除步驟S20、第二抹除步驟S22、第三抹除步驟S24、第四抹除步驟S26。具體而言，如第六圖所示，首先在第一抹除步驟S20中施加另一負偏壓到控制閘極CG，比如大約-8V的另一負偏壓，接著進行第二抹除步驟S22，施加零偏壓 到選擇閘極SG以及零偏壓或浮動源極線SL，再於第三抹除步驟S24中，施加另一正電壓到三重P型位阱T-PWell、深N型位阱D-NWell，比如大約8V的另一正電壓，最後進入第四抹除步驟S26，保持浮動電晶體FT的汲極為浮動，亦即位元線BL為浮動，以使得浮動閘極FG所儲存的電子可經由福勒-諾德漢穿隧效應(Fowler-Nordheim tunneling)而跳躍到三重P型位阱T-PWell，藉以感應較低的記憶胞臨限電壓，當作一狀態”1”。
較佳的，上述的另一負偏壓可為大約-8+/-3V，而另一正電壓可為大約8+/-3V。
因此，本發明除了提供有效編程方法而對非揮發性快閃記憶體進行編程操作外，還可利用抹除操作而變更記憶胞的狀態，實現非揮發性快閃記憶體可重複多次編程、抹除的具體功能。
綜上所述，本發明的主要特點在於提供一種有效編程方法，可對非揮發性快閃記憶體進行編程操作，具有整體操作流程簡單的優點，而不需要傳統快閃記憶體所需的額外程序，提高操作可靠度，並可避免過度抹除(over-erase)問題。此外，抹除後浮動閘電晶體的臨限電壓可為負值，較少發生電荷增益的問題，進一步改善電氣性能。
本發明的另一特點在於本發明除了具有較高注入效率外，還能用較低的編程電流同時編程大量的記憶胞，而且電晶體在編程及抹除操作下都是保持關閉，所以更容易縮小尺大小，而不會有元件貫穿的疑慮。再者，本發明也可應用於多階狀態，只要在編程時施加不同偏壓到控制閘極即可達成。另外，本發明自我收斂機制的特徵更可降低驗證電路的設計難度以及晶片尺寸。
以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
S10、S12、S14、S16‧‧‧步驟

Claims (3)

  1. 一種非揮發性快閃記憶體的有效編程方法，係用以對一非揮發性快閃記憶體進行一有效編程，其中該非揮發性快閃記憶體包含多個選擇電晶體、多個浮動電晶體，且每個選擇電晶體是與相對應的浮動電晶體形成一記憶胞，每個選擇電晶體及每個浮動電晶體是屬於N型電晶體，每個記憶胞是設置於一三重P型位阱中，而該三重P型位阱是設置於一深N型位阱中，該深N型位阱是設置於一P型基板中，該浮動電晶體具有相互不電氣連接的一浮動閘極及一控制閘極，該選擇電晶體的一源極連接共用的一源極線，該選擇電晶體的一汲極連接該浮動電晶體的一源極，該浮動電晶體的一汲極連接一位元線，該浮動電晶體的控制閘極連接一字線，該有效編程方法包括：一第一編程步驟，施加一正電壓到該浮動電晶體的控制閘極；一第二編程步驟，施加零電壓或一負電壓到該三重P型位阱、該深N型位阱；一第三編程步驟，施加零電壓或該負電壓到該選擇電晶體的一選擇閘極，藉以關閉該選擇電晶體；以及一第四編程步驟，施加一中等正電壓到該浮動電晶體的汲極，其中該位元線以及該三重型P位阱之間的接面在能帶到能帶穿隧(junction band to band tunneling，BTBT)的作用下，使得電洞-電子對的電子跳躍到該浮動閘極，因而感應較高的一記憶胞臨限電壓以當作狀態”0”，該正電壓為4V至9V之間，該中等正電壓為5V+/-1.5V。
  2. 依據申請專利範圍第1項之非揮發性快閃記憶體的有效編程方法，其中該浮動閘極是藉一抹除操作而變更該狀態”0”，且該抹除操作包括：一第一抹除步驟，施加一另一負偏壓到該控制閘極；一第二抹除步驟，施加零偏壓到該選擇閘極以及零偏壓或浮動該源極線；一第三抹除步驟，施加一另一正電壓到該三重P型位阱、該深N型位阱；以及一第四抹除步驟，保持該浮動電晶體的汲極為浮動，以使得該浮動閘極所儲存的電子經福勒-諾德漢穿隧效應(Fowler-Nordheim tunneling)而跳躍到該三重P型位阱，藉以感應較低的記憶胞臨限電壓，當作一狀態”1”。
  3. 依據申請專利範圍第2項之非揮發性快閃記憶體的有效編程方法，其中該另一負偏壓為-8+/-3V，該另一正電壓為8+/-3V。
TW104133415A 2015-10-12 2015-10-12 非揮發性快閃記憶體的有效編程方法 TWI571880B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104133415A TWI571880B (zh) 2015-10-12 2015-10-12 非揮發性快閃記憶體的有效編程方法
US14/951,839 US20170103813A1 (en) 2015-10-12 2015-11-25 Effective programming method for non-volatile flash memory using junction band to band hot electron

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104133415A TWI571880B (zh) 2015-10-12 2015-10-12 非揮發性快閃記憶體的有效編程方法

Publications (2)

Publication Number Publication Date
TWI571880B true TWI571880B (zh) 2017-02-21
TW201714180A TW201714180A (zh) 2017-04-16

Family

ID=58498849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133415A TWI571880B (zh) 2015-10-12 2015-10-12 非揮發性快閃記憶體的有效編程方法

Country Status (2)

Country Link
US (1) US20170103813A1 (zh)
TW (1) TWI571880B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806751B (zh) * 2017-04-26 2021-04-09 中芯国际集成电路制造(上海)有限公司 多次可程式闪存单元阵列及其操作方法、存储器件
CN113611346A (zh) * 2021-06-25 2021-11-05 珠海博雅科技有限公司 存储装置及其阈值电压调节方法和存储控制方法
US11894065B2 (en) * 2022-01-05 2024-02-06 Macronix International Co., Ltd. Three-dimensional memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406423B (en) * 1997-08-30 2000-09-21 Hyundai Electronics Ind Flash memory device
US6352886B2 (en) * 1998-03-13 2002-03-05 Macronix International Co., Ltd. Method of manufacturing floating gate memory with substrate band-to-band tunneling induced hot electron injection
US20050169052A1 (en) * 2002-06-13 2005-08-04 Aplus Flash Technology, Inc. Novel EEPROM cell structure and array architecture
TW200929215A (en) * 2007-12-31 2009-07-01 Powerflash Technology Corp Method for programming a memory structure
US20100238729A1 (en) * 2009-03-23 2010-09-23 Sanghyun Lee Non-volatile memory with reduced leakage current for unselected blocks and method for operating same
US20130070531A1 (en) * 2011-09-16 2013-03-21 Dengtao Zhao Substrate bias during program of non-volatile storage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672159B2 (en) * 2007-01-05 2010-03-02 Macronix International Co., Ltd. Method of operating multi-level cell
JP2009027134A (ja) * 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
US8247861B2 (en) * 2007-07-18 2012-08-21 Infineon Technologies Ag Semiconductor device and method of making same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406423B (en) * 1997-08-30 2000-09-21 Hyundai Electronics Ind Flash memory device
US6352886B2 (en) * 1998-03-13 2002-03-05 Macronix International Co., Ltd. Method of manufacturing floating gate memory with substrate band-to-band tunneling induced hot electron injection
US20050169052A1 (en) * 2002-06-13 2005-08-04 Aplus Flash Technology, Inc. Novel EEPROM cell structure and array architecture
TW200929215A (en) * 2007-12-31 2009-07-01 Powerflash Technology Corp Method for programming a memory structure
US20100238729A1 (en) * 2009-03-23 2010-09-23 Sanghyun Lee Non-volatile memory with reduced leakage current for unselected blocks and method for operating same
US20130070531A1 (en) * 2011-09-16 2013-03-21 Dengtao Zhao Substrate bias during program of non-volatile storage

Also Published As

Publication number Publication date
US20170103813A1 (en) 2017-04-13
TW201714180A (zh) 2017-04-16

Similar Documents

Publication Publication Date Title
US8488381B2 (en) Non-volatile memory device having vertical structure and method of operating the same
US9805806B2 (en) Non-volatile memory cell and method of operating the same
US9818484B2 (en) Systems, methods, and apparatus for memory cells with common source lines
JP5300773B2 (ja) 不揮発性半導体記憶装置
US11367486B2 (en) Apparatuses and methods using negative voltages in part of memory write, read, and erase operations
CN111508541A (zh) 非易失性存储器的非对称传输场效应晶体管
CN105448843A (zh) 制造半导体器件的方法
US11769560B2 (en) String based erase inhibit
US8982632B2 (en) Semiconductor memory device and method of driving semiconductor memory device
TWI571880B (zh) 非揮發性快閃記憶體的有效編程方法
US9356105B1 (en) Ring gate transistor design for flash memory
US11211392B1 (en) Hole pre-charge scheme using gate induced drain leakage generation
US10872669B2 (en) Semiconductor device and a manufacturing method of the semiconductor device
TWI697777B (zh) 快閃記憶體的程式設計電路、程式設計方法及快閃記憶體
KR20110134704A (ko) 비휘발성 메모리 장치
TWI412040B (zh) 非揮發記憶體單元之低電壓程式化系統與方法
US20220180949A1 (en) Non-linear temperature compensation for wider range operation temperature products
JP6233971B2 (ja) スプリット・ゲート・ビット・セルのプログラミング
CN106611617B (zh) 非挥发性闪存的有效编程方法
JP2008153377A (ja) 不揮発性半導体メモリ及びその動作方法
US20230253049A1 (en) Celsrc voltage separation between slc and xlc for slc program average icc reduction
US20230290403A1 (en) Low power mode with read sequence adjustment
JP5596822B2 (ja) 不揮発性半導体記憶装置
JP2008153381A (ja) 不揮発性半導体メモリ及びその動作方法
Choi et al. Improved Lateral Coupling Cell for a Standard Logic Process eNVM Application