TWI571848B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI571848B
TWI571848B TW104136578A TW104136578A TWI571848B TW I571848 B TWI571848 B TW I571848B TW 104136578 A TW104136578 A TW 104136578A TW 104136578 A TW104136578 A TW 104136578A TW I571848 B TWI571848 B TW I571848B
Authority
TW
Taiwan
Prior art keywords
shift register
gate
gate signal
signal
coupled
Prior art date
Application number
TW104136578A
Other languages
English (en)
Other versions
TW201717178A (zh
Inventor
李長益
黃郁升
陳盈穎
陳嘉偉
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104136578A priority Critical patent/TWI571848B/zh
Priority to CN201511015845.9A priority patent/CN105609036B/zh
Application granted granted Critical
Publication of TWI571848B publication Critical patent/TWI571848B/zh
Publication of TW201717178A publication Critical patent/TW201717178A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

閘極驅動電路
本發明係有關於一種閘極驅動電路，特別是一種能夠對閘極訊號進行穩壓的閘極驅動電路。
第1圖為一般之閘極驅動電路100的示意圖。閘極驅動電路100包含複數條掃描訊號線GCL 1至GCL N及複數級多工器MUX 1至MUX M。複數條掃描訊號線GCL 1至GCL N用以傳輸閘極控制訊號SGC 1至SGC N。每一級多工器MUX 1至MUX M都會耦接至複數條掃描訊號線GCL 1至GCL N，且多工器MUX 1至MUX M會分別耦接至閘極輸出線GL 11至GL 1N、GL 21至GL 2N、…及GL M1至GL MN，且多工器MUX 1至MUX M會分別根據多工控制訊號SMC 1至SMC M，在不同的時間輸出閘極控制訊號SG 11至SG MN至複數條閘極輸出線GL 11至GL MN。
第2圖為閘極驅動電路100的操作的時序圖。在第2圖中，掃描訊號SGC 1至SGC N會依序抬升至高電位，且彼此為高電位的時間不互相重疊，而多工控制訊號SMC 1至SMC M也會依序抬升至高電位，且彼此為高電位的時間不互相重疊。此外，每一多工控制訊號SMC 1至SMC M為高電位的時間可約為掃描訊號SGC 1的周期，因此當多工控制訊號SMC 1為高電位時，多工器MUX 1即可根據掃描訊號SGC 1至SGC N輸出閘極控制訊號SG 11至SG 1N至閘極輸出線GL 11至GL 1N，以將閘極控制訊號SG 11至SG 1N輸出至顯示面板並驅動顯示面板中不同列的畫素。相似地，當多工控制訊號SMC M為高電位時，多工器MUX M即可根據掃描訊號SGC 1至SGC N輸出閘極控制訊號SG M1至SG MN至閘極輸出線GL M1至GL MN，以將閘極控制訊號SG M1至SG MN輸出至顯示面板以驅動顯示面板中不同列的畫素。也就是說，閘極驅動電路100只需要產生N個掃描訊號SGC 1至SGC N，即可透過M個多工器MUX 1至MUX M驅動顯示面板中NxM列的畫素。
然而，在一般的閘極驅動電路100中，多工器MUX 1包含了複數個開關T 11至T 1N以及二極體DI 11至DI 1N。開關T 11至T 1N會分別耦接至掃描訊號線GCL 1至GCL N及閘極輸出線GL 11至GL 1N，並根據多工控制訊號SMC 1導通或截止掃描訊號線GCL 1至GCL N及閘極輸出線GL 11至GL 1N之間的電性連接。每一個二極體DI 11至DI 1N則是以逆向偏壓的方式接收多工控制訊號SMC 1，並耦接至閘極輸出線GL 11至GL 1N。詳細而言，以多工器MUX 1為例子，每一個開關T 11至T 1N的閘極皆會連接至多工控制訊號SMC 1，每一個開關T 11至T 1N的源極會分別連接所對應的掃描訊號線GCL 1至GCL N，每一個開關T 11至T 1N的汲極會分別連接所對應的閘極輸出線GL 11至GL 1N，而每一個二極體DI 11至DI 1N會分別連接所對應的閘極輸出線與開關，例如：二極體DI 11的一端會連接至多工控制訊號SMC 1與開關T 11的閘極，二極體DI 11的另一端會連接至開關T 11的汲極與閘極輸出線GL 11。其餘位置的多工器MUX可依上述描述與第1圖來得知開關、二極體、掃描訊號線、多工控制訊號與閘極輸出線的相關連接描述。當多工控制訊號SMC 1為高電位時，開關T 11至T 1N會導通掃描訊號線GCL 1至GCL N及閘極輸出線GL 11至GL 1N之間的電性連接，以輸出閘極控制訊號SG 11至SG 1N。然而當多工控制訊號SMC 1為低電位時，開關T 11至T 1N會被截止，此時閘極輸出線GL 11至GL 1N為浮接的狀態，因此掃描訊號SGC 1至SGC N可能會透過電容耦合的效應，在閘極輸出線GL 11至GL 1N上產生突波，進而造成系統的誤判。
本發明之一實施例提供一種閘極驅動電路。閘極驅動電路包含第一組掃描訊號線及複數級閘極訊號輸出電路。第一組掃描訊號線包含複數條掃描訊號線，用以依序傳送掃描訊號。複數級閘極訊號輸出電路包含第一級閘極訊號輸出電路及第二級閘極訊號輸出電路。
第一級閘極訊號輸出電路包含複數條第一閘極訊號線、第一移位暫存器、第一多工器及第一穩壓電路。第一移位暫存器根據第一級閘極訊號輸出電路之前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號、第一時脈訊號、第二時脈訊號及第二級閘極訊號輸出電路產生之第二多工控制訊號，輸出第一移位暫存器之第一多工控制訊號。第一多工器耦接於第一移位暫存器、第一組掃描訊號線及複數條第一閘極訊號線，用以根據第一多工控制訊號及第一組掃描訊號線所傳來之掃描訊號，輸出複數個第一閘極控制訊號至複數條第一閘極訊號線。第一穩壓電路耦接於第一移位暫存器及複數條第一閘極訊號線，用以根據至少第一移位暫存器之節點之電壓及第二時脈訊號下拉複數條第一閘極訊號線之電位。
第二級閘極訊號輸出電路包含複數條第二閘極訊號線、第二移位暫存器、第二多工器及第二穩壓電路。第二移位暫存器耦接於第一移位暫存器，用以根據第一移位暫存器輸出之第一多工控制訊號、第一時脈訊號、第二時脈訊號及第二級閘極訊號輸出電路之後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，輸出第二移位暫存器之第二多工控制訊號。第二多工器，耦接於第二移位暫存器、第一組掃描訊號線及複數條第二閘極訊號線，用以根據第二多工控制訊號及由第一組掃描訊號線所傳來之掃描訊號，輸出複數個第二閘極控制訊號至複數條第二閘極訊號線。第二穩壓電路耦接於第二移位暫存器及複數條第二閘極訊號線，用以根據至少第二移位暫存器之節點之電壓及第一時脈訊號下拉複數條第二閘極訊號線之電位。
當第一多工控制訊號為低電位且第一時脈訊號為第一高電位時，第一移位暫存器之節點的電壓為第二高電位。當第二多工控制訊號為低電位且第二時脈訊號為第一高電位時，第二移位暫存器之節點的電壓為第二高電位。第一時脈訊號為高電位的時段與第二時脈訊號為高電位的時段不重疊。
本發明之另一實施例提供一種閘極驅動電路。閘極驅動電路第一組掃描訊號線、第二組掃描訊號線及複數級閘極訊號輸出電路。第一組掃描訊號線包含複數條掃描訊號線，用以依序傳送掃描訊號。第二組掃描訊號線包含複數條掃描訊號線，用以依序傳送掃描訊號。
複數級閘極訊號輸出電路包含第一級閘極訊號輸出電路及第二級閘極訊號輸出電路。第一級閘極訊號輸出電路包含複數條第一閘極訊號線、第一移位暫存器、第一多工器及第一穩壓電路。第一移位暫存器用以根據第一級閘極訊號輸出電路之前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號、第一時脈訊號、第二時脈訊號及第二級閘極訊號輸出電路產生之第二多工控制訊號，輸出第一移位暫存器之第一多工控制訊號。第一多工器耦接於第一移位暫存器、第一組掃描訊號線及複數條第一閘極訊號線，用以根據第一移位暫存器之第一節點的電壓及第一組掃描訊號線所傳來之掃描訊號，輸出複數個第一閘極控制訊號至複數條第一閘極訊號線。第一穩壓電路耦接於第一移位暫存器及複數條第一閘極訊號線，用以根據第一移位暫存器之第二節點的電壓及第二時脈訊號下拉複數條第一閘極訊號線之電位。
第二級閘極訊號輸出電路包含複數條第二閘極訊號線、第二移位暫存器、第二多工器及第二穩壓電路。第二移位暫存器耦接於第一移位暫存器，用以根據第一移位暫存器輸出之第一多工控制訊號、第一時脈訊號、第二時脈訊號及第二級閘極訊號輸出電路之後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，輸出第二移位暫存器之第二多工控制訊號。第二多工器，耦接於第二移位暫存器、第二組掃描訊號線及複數條第二閘極訊號線，用以根據第二移位暫存器之第一節點的電壓及由第二組掃描訊號線所傳來之掃描訊號，輸出複數個第二閘極控制訊號至複數條第二閘極訊號線。第二穩壓電路耦接於第二移位暫存器及複數條第二閘極訊號線，用以根據第二移位暫存器之第二節點之電壓及第一時脈訊號下拉複數條第二閘極訊號線之電位。
當第一多工控制訊號為第一高電位時，第一移位暫存器之第一節點的電壓為第二高電位，第一移位暫存器之第二節點的電壓為低電位，且第二高電位高於第一高電位。當第二多工控制訊號為第一高電位時，第二移位暫存器之第一節點的電壓為第二高電位，且第二移位暫存器之第二節點的電壓為該低電位。第二組掃描訊號線中之每一條掃描訊號線是在第一組掃描訊號線中之每一條掃描訊號線傳送掃描訊號後才傳送掃描訊號。第一時脈訊號及第二時脈訊號不同時為高電位。
第3圖為本發明一實施例之閘極驅動電路200的示意圖。閘極驅動電路包含第一組掃描訊號線GCL 1至GCL N，用以依序傳送掃描訊號SGC 1至SGC N，及複數級閘極訊號輸出電路210 1至210 M，M及N為正整數。每一級閘極訊號輸出電路的結構相同，並可根據相似的原理操作，以下例示性地以相鄰之兩級閘極訊號輸出電路210 m及210 m +1作為第一級閘極訊號輸出電路及第二級閘極訊號輸出電路來說明，其中m為小於M的正整數。
第一級閘極訊號輸出電路210 m包含複數條第一閘極訊號線GL m1至GL mN，第一移位暫存器212 m，第一多工器214 m，及第一穩壓電路216 m。第一移位暫存器212 m可根據第一級閘極訊號輸出電路210 m之前一級閘極訊號輸出電路之移位暫存器，例如閘極訊號輸出電路210 m -1之移位暫存器，所產生之多工控制訊號SRA m-1、第一時脈訊號CK1、第二時脈訊號XCK1及第二級閘極訊號輸出電路210 m +1產生之第二多工控制訊號SRA m+1，輸出第一移位暫存器212 m之第一多工控制訊號SRA m。
第一多工器214 m耦接於第一移位暫存器212 m、第一組掃描訊號線GCL 1至GCL N及第一閘極訊號線GL m1至GL mN，並可根據第一多工控制訊號SRA m及第一組掃描訊號線GCL 1至GCL N所傳來之掃描訊號SGC 1至SGC N，輸出第一閘極控制訊號SG m1至SG mN至第一閘極訊號線GL m1至GL mN。
第一穩壓電路216 m耦接於第一移位暫存器212 m及第一閘極訊號線GL m1至GL mN，並可根據第一移位暫存器212 m之節點PA m之電壓及第二時脈訊號XCK1下拉第一閘極訊號線GL m1至GL mN之電位。
第二級閘極訊號輸出電路210 m +1包含複數條第二閘極訊號線GL (m+1)1至GL (m+1)N、第二移位暫存器212 m +1、第二多工器214 m +1及第二穩壓電路216 m +1。第二移位暫存器212 m +1耦接於第一移位暫存器212 m，並可根據第一移位暫存器212 m輸出之第一多工控制訊號SRA m、第一時脈訊號CK1、第二時脈訊號XCK1及第二級閘極訊號輸出電路210 m +1之後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，例如閘極訊號輸出電路210 m +2之移位暫存器產生之多工控制訊號SRA m+2，輸出第二移位暫存器212 m +1之第二多工控制訊號SRA m+1。
第二多工器214 m +1耦接於第二移位暫存器212 m +1、第一組掃描訊號線GCL 1至GCL N及第二閘極訊號線GL (m+1)1至GL ( m+1)N，並可根據第二多工控制訊號SRA m+1及由第一組掃描訊號線GCL 1至GCL N所傳來之掃描訊號SGC 1至SGC N，輸出複數個第二閘極控制訊號SG (m+1)1至SG (m+1)N至第二閘極訊號線GL (m+1)1至GL ( m+1)N。
第二穩壓電路216 m +1耦接於第二移位暫存器212 m +1及第二閘極訊號線GL (m+1)1至GL (m+1)N，用以根據第二移位暫存器212 m +1之節點PA m+1之電壓及第一時脈訊號CK1下拉第二閘極訊號線GL (m+1)1至GL (m+1)N之電位。
在本發明的實施例中，每一級閘極訊號輸出電路210 1至210 M之移位暫存器會依序地輸出具有高電位的多工控制訊號，且每個多工控制訊號為高電位的時段皆不互相重疊，也就是說，每一級閘極訊號輸出電路210 1至210 M可輪流根據第一組掃描訊號線GCL 1至GCL N所傳來的掃描訊號SGC 1至SGL N輸出對應的閘極控制訊號。
此外，每一級閘極訊號輸出電路210 1至210 M之移位暫存器可具有相同的結構。第4圖為本發明一實施例之移位暫存器20的示意圖。移位暫存器20可包含第一開關M1至第七開關M7以及第一電容C1至第二電容C2。為方便說明，第4圖所標示的訊號是利用移位暫存器20作為第一移位暫存器212 m時所接收到的訊號，然而在本發明的其他實施例中，移位暫存器20亦可作為第二移位暫存器212 m +1或其他移位暫存器。
第一開關M1具有第一端、第二端及控制端，第一開關M1的第一端可接收下行控制訊號U2D，而第一開關M1的控制端可接收前一級之移位暫存器所產生之多工控制訊號，例如當利用移位暫存器20作為第一移位暫存器212 m時，移位暫存器20之第一開關M1的控制端即可接收前一級閘極訊號輸出電路210 m -1之移位暫存器所產生之多工控制訊號SRA m-1。第二開關M2具有第一端、第二端及控制端。第二開關M2的第一端耦接於節點P，當利用移位暫存器20作為第一移位暫存器212 m時，節點P則相當於第一移位暫存器212 m之節點PA m。第二開關M2的第二端用以接收低電位VGL，而第二開關M2的控制端耦接於第一開關M1之第二端。
第一電容C1具有第一端及第二端，第一電容C1的第一端接收第一時脈訊號CK1，而第一電容C1的第二端耦接於節點P。第三開關M3具有第一端、第二端及控制端，第三開關M3的第一端接收時脈訊號，當利用移位暫存器20作為第一移位暫存器212 m時，第三開關M3的第一端會接收第一時脈訊號CK1，此時第三開關M3的第二端可輸出第一多工控制訊號SRA m，而第三開關M3的控制端耦接於第一開關M1之第二端。而當利用移位暫存器20作為第二移位暫存器212 m +1時，第三開關M3的第一端則會接收第二時脈訊號XCK1，而第三開關M3的第二端則會輸出第二多工控制訊號SRA m+1。第二電容C2具有第一端及第二端，第二電容C2的第一端耦接於第一開關M1之第二端，而第二電容C2的第二端耦接於第三開關M3的第二端。第四開關M4具有第一端、第二端及控制端，第四開關M4的第一端耦接於第三開關M3的第二端，第四開關M4的第二端用以接收低電位VGL，當利用移位暫存器20作為第一移位暫存器212 m時，第四開關M4的控制端會接收第二時脈訊號XCK1，而當利用移位暫存器20作為第二移位暫存器212 m +1時，第四開關M4的控制端會接收第一時脈訊號CK1。
第五開關M5具有第一端、第二端及控制端，第五開關M5的第一端耦接於第一開關M1之第二端，第五開關M5的第二端用以接收低電位VGL，而第五開關M5的控制端耦接於節點P。第六開關M6具有第一端、第二端及控制端，第六開關M6的第一端耦接於第三開關M3的第二端，第六開關M6的第二端用以接收低電位VGL，而第六開關M6的控制端耦接於節點P。第七開關M7具有第一端、第二端及控制端，第七開關M7的第一端用以接收上行控制訊號D2U，第七開關M7的第二端耦接於第一開關M1之第二端，而第七開關M7的控制端用以接收後一級閘極訊號輸出電路之移位暫存器，例如當利用移位暫存器20作為第一移位暫存器212 m時，移位暫存器20之第七開關M7的控制端即可接收第二級閘極訊號輸出電路210 m +1之移位暫存器所產生之多工控制訊號SRA m+1。
第二移位暫存器212 m +1與第一移位暫存器212 m的結構相似，然而兩者會根據相反的時脈訊號來運作，也就是說，利用移位暫存器20作為第二移位暫存器212 m +1時，第三開關M3的第一端會接收第二時脈訊號XCK1，而第四開關的控制端則會接收CK1。在本發明的部分實施例中，閘極訊號輸出電路210 1至210 M之移位暫存器中兩兩相鄰之閘極訊號輸出電路的移位暫存器即會根據不同的時脈訊號來輸出其多工訊號，亦即以第一移位暫存器212 m及第二移位暫存器212 m +1的方式交替串接。
在第4圖的實施例中，上行控制訊號D2U為高電位的時段與下行控制訊號U2D為高電位的時段不重疊。舉例來說，當利用移位暫存器20作為第一移位暫存器212 m，且下行控制訊號U2D為高電位時，第一開關M1可根據前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號SRA m-1將第一開關M1之第二端上拉至高電位，並接著在第一時脈訊號CK1變為高電位時，透過第二電容C2的耦合作用，使第三開關M3的第二端輸出第一多工控制訊號SRA m。在第一移位暫存器212 m輸出高電位之第一多工控制訊號SRA m之後，第二移位暫存器212 m +1也會根據上述相似的原理，並在第二時脈訊號XCK1變為高電位時，透過耦合作用輸出高電位之第二多工控制訊號SRA m+1。當多工控制訊號SRA m+1為高電位時，第七開關M7會被導通，由於下行控制訊號U2D為低電位，因此第七開關可將第一開關M1之第二端下拉至低電位，以避免兩個移位暫存器同時輸出具高電位的多工控制訊號。
然而本發明並不限定以第4圖所說明的結構來限定本發明之閘極訊號輸出電路的移位暫存器的結構，在本發明的其他實施例中，亦可根據其他移位暫存器的結構及原理來操作。
在第3圖的實施例中，第一多工器214 m可包含N個第一多工控制開關T m1至T mN，每一第一多工控制開關T m1至T mN具有第一端、第二端及控制端，每一第一多工控制開關T m1至T mN的第一端耦接至第一組掃描訊號線GCL 1至GCL N中之一對應的條掃描訊號線，每一第一多工控制開關T m1至T mN的第二端耦接至第一閘極訊號線GL m1至GL mN之一對應的閘極訊號線，而每一第一多工控制開關T m1至T mN的控制端可接收第一多工控制訊號SRA m。舉例來說，第一多工控制開關T mn的第一端會耦接至掃描訊號線GCL n，第一多工控制開關T mn的第二端耦接至第一閘極訊號線GL mn，而第一多工控制開關T mn的控制端則會接收第一多工控制訊號SRA m，即第一多工控制開關T mn至T mN的控制端皆會連接至第一移位暫存器212 m之輸出端、前一級移位暫存器(未標示)之輸入端與下一級移位暫存器212 m+1之輸入端，n為介於1至N之間的正整數。
相似地，第二多工器214 m +1可包含N個第二多工控制開關T (m+1)1至T (m+1)N，每一第二多工控制開關T (m+1)1至T (m+1)N具有第一端、第二端及控制端。每一第二多工控制開關T (m+1)1至T (m+1)N的第一端耦接至第一組掃描訊號線GCL 1至GCL N中之一對應的條掃描訊號線，每一第二多工控制開關T (m+1)1至T (m+1)N的第二端耦接至第二閘極訊號線GL (m+1)1至GL ( m+1)N之一對應的閘極訊號線，而每一第二多工控制開關T (m+1)1至T (m+1)N的控制端用以接收第二多工控制訊號SRA m+1，即每一第二多工控制開關T (m+1)1至T (m+1)N之控制端皆會連接至第二移位暫存器212 m +1之輸出端、前一級移位暫存器212 m之輸入端(例如：移位暫存器212 m接收第二多工控制訊號SRA m+1的位置)與下一級移位暫存器(未標示)之輸入端。
此外，第一穩壓電路216 m包含N個第一穩壓開關A m1至A mN及N個第二穩壓開關B m1至B mN。每一第一穩壓開關A m1至A mN具有第一端、第二端及控制端，每一第一穩壓開關A m1至A mN的第一端用以接收低電位VGL，每一第一穩壓開關A m1至A mN的第二端耦接至第一閘極訊號線GL m1至GL mN中之一對應的閘極訊號線，而每一第一穩壓開關A m1至A mN的控制端耦接至第一移位暫存器212 m之節點PA m。每一第二穩壓開關B m1至B mN具有一第一端、第二端及控制端，每一第二穩壓開關B m1至B mN的第一端用以接收低電位VGL，每一第二穩壓開關B m1至B mN的第二端耦接至第一閘極訊號線GL m1至GL mN中之一對應的閘極訊號線，而每一第二穩壓開關B m1至B mN的控制端用以接收第二時脈訊號XCK1。
第二穩壓電路216 m +1包含N個第三穩壓開關A (m+1)1至A (m+1)N及N個第四穩壓開關B (m+1)1至B (m+1)N。每一第三穩壓開關A (m+1)1至A (m+1)N具有第一端、第二端及控制端，每一第三穩壓開關A (m+1)1至A (m+1)N的第一端用以接收低電位VGL，每一第三穩壓開關A (m+1)1至A (m+1)N的第二端耦接至第二閘極訊號線GL (m+1)1至GL ( m+1)N中之一對應的閘極訊號線，而每一第三穩壓開關A (m+1)1至A (m+1)N的控制端耦接至第二移位暫存器212 m +1之節點PA m+1。每一第四穩壓開關B (m+1)1至B (m+1)N具有第一端、第二端及控制端，每一第四穩壓開關B (m+1)1至B (m+1)N的第一端用以接收低電位VGL，每一第四穩壓開關B (m+1)1至B (m+1)N的第二端耦接至第二閘極訊號線GL (m+1)1至GL ( m+1)N中之一對應的閘極訊號線，而每一第四穩壓開關B (m+1)1至B (m+1)N的控制端用以接收第一時脈訊號CK1。
第5圖為閘極驅動電路200的時序操作圖。在第5圖中，第一時脈訊號CK1為高電位VGH1的時段，如時段T1及T3，與第二時脈訊號XCK1為高電位VGH1的時段，如時段T2及T4，不相重疊。在部分實施例中，第一時脈訊號CK1及第二時脈訊號XCK1可為相位差為180度的兩個時脈訊號。掃描訊號SGC1至SGCN會依序抬升至高電位，且彼此為高電位的時間亦不相重疊。此外，掃描訊號SGC1至SGCN的週期為第一時脈訊號CK1及第二時脈訊號XCK1之週期的一半。
在時段T1中，第一時脈訊號CK1為高電位時，第一多工控制訊號SRAm也為高電位VGH1，此時第一多工器214m中的第一多工控制開關Tm1至TmN會導通第一組掃描訊號線GCL1至GCLN與第一閘極訊號線GLm1至GLmN之間的電性連接，因此閘極訊號輸出電路210m可根據第一組掃描訊號線GCL1至GCLN上依序傳來的掃描訊號SGC1至SGCN，依序輸出第一閘極控制訊號SGm1至SGmN到第一閘極訊號線GLm1至GLmN。
在時段T2中，第一時脈訊號CK1為低電位VGL，而第二時脈訊號XCK1為高電位VGH1，此時第一暫存器212m所輸出的第一多工控制訊號SRAm也會為低電位VGL，因此第一多工器214m中的第一多工控制開關Tm1至TmN會被截止。然而第一穩壓電路216m中的第二穩壓開關Bm1至BmN會被第二時脈訊號XCK1導通，因此第二穩壓開關Bm1至BmN即可分別將第一閘極訊號線GLm1至GLmN上的電位穩定在低電位VGL。
在時段T3中，第一時脈訊號CK1為高電位VGH1，而第二時脈訊號XCK1為低電位VGL，此時第一暫存器212m所輸出的第一多工控制訊號SRAm仍為低電位VGL。此時若以第4圖所示的移位暫存器20為例，則由於第一開關M1的第二端的電壓已在時段T2中被第七開關M7拉低至與下行控制訊號U2D相同之低電位VGL，因此第二開關M2會被截止，使得移位暫存器20的節點P，亦即第一移位暫存器212m之節點PAm，的電壓會經由第一電容C1而耦合至高電位VGH2。在本發明的部分實施例中，高電位VGH2可能會受到電路耦合的影響，例如受到第一電容C1或其周遭電路寄生電容的影響，而與第一時脈訊號CK1的高電位VGH1稍有不同，有可能較低一些；然而只要選擇適當的元件，則當節點PA m處於高電位VGH2時，仍然能夠導通第一穩壓電路216 m中的第一穩壓開關A m1至A mN，而可以使電路正常運作。此時第一穩壓開關A m1至A mN即可分別將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。
申言之，當第一多工控制訊號SRA m為低電位VGL且第一時脈訊號CK1為高電位VGH1時，第一移位暫存器212 m之節點PA m會處於高電位VGH2，因此透過第一移位暫存器212 m之節點PA m的電壓，第一穩壓開關A m1至A mN即可在閘極訊號輸出電路210 m並未輸出第一閘極控制訊號SG m1至SG mN時，將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。且當第一多工控制訊號SRA m為低電位VGL而第二時脈訊號XCK1為高電位VGH1時，第二穩壓開關B m1至B mN亦可將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。如此一來，閘極驅動電路200即可在第一級閘極訊號輸出電路210 m並未輸出第一閘極控制訊號SG m1至SG mN時，將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL，而不會呈現浮接的狀態，進而能夠避免系統誤判的問題。
相似地，在時段T2中，當第二時脈訊號XCK1變為高電位VGH1時，第二多工控制訊號SRA m+1也會變為高電位VGH1，此時第二級閘極訊號輸出電路210 m +1即可根據第一組掃描訊號線GCL 1至GCL N上依序傳來的掃描訊號SGC 1至SGC N，依序輸出第二閘極控制訊號SG (m+1)1至SG (m+1)N到第二閘極訊號線GL (m+1)1至GL (m+1)N。
在時段T3中，第二時脈訊號XCK1為低電位VGL，而第一時脈訊號CK1為高電位VGH1，此時第二暫存器212 m +1所輸出的第二多工控制訊號SRA m+1也會為低電位VGL，因此第二多工器214 m +1中的第一多工控制開關T (m+1)1至T (m+1)N會被截止。然而第二穩壓電路216 m +1中的第四穩壓開關B (m+1)1至B (m+1)N會被第一時脈訊號CK1導通，因此第四穩壓開關B (m+1)1至B (m+1)N即可分別將第二閘極訊號線GL (m+1)1至GL (m+1)N上的電位穩定在低電位VGL。
在時段T4中，第二時脈訊號XCK1為高電位VGH1，而第一時脈訊號CK1為低電位VGL，此時第二暫存器212 m +1所輸出的第二多工控制訊號SRA m+1仍為低電位VGL，但第二移位暫存器212 m +1之節點PA m+1的電壓會變為高電位VGH2。因此第二穩壓電路216 m +1中的第三穩壓開關A (m+1)1至A (m+1)N會被第二移位暫存器212 m +1之節點PA m+1的電壓導通，而第三穩壓開關A (m+1)1至A (m+1)N即可分別將第二閘極訊號線GL (m+1)1至GL (m+1)N上的電位穩定在低電位VGL。
申言之，當第二多工控制訊號SRA m+1為低電位VGL且第二時脈訊號XCK1為高電位VGH1時，第二移位暫存器212 m +1之節點PA m+1會處於高電位VGH2，因此透過第二移位暫存器212 m +1之節點PA m+1的電壓，第三穩壓開關A (m+1)1至A (m+1)N即可在第二級閘極訊號輸出電路210 m +1並未輸出第二閘極控制訊號SG (m+1)1至SG (m+1)N時，將第二閘極訊號線GL (m+1)1至GL (m+1)N上的電位穩定在低電位VGL。且當第二多工控制訊號SRA m+1為低電位VGL而第一時脈訊號CK1為高電位VGH1時，第四穩壓開關B (m+1)1至B (m+1)N亦可將第二閘極訊號線GL (m+1)1至GL (m+1)N上的電位穩定在低電位VGL。如此一來，閘極驅動電路200即可在第二級閘極訊號輸出電路210 m +1並未輸出第二閘極控制訊號SG (m+1)1至SG (m+1)N時，將第二閘極訊號線GL (m+1)1至GL (m+1)N上的電位穩定在低電位VGL，而不會呈現浮接的狀態，進而能夠避免系統誤判的問題。
雖然閘極驅動電路200可在時段T2及T3透過第一穩壓電路216 m將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL，並在時段T3及T4透過第二穩壓電路216 m +1將第二閘極訊號線GL (m+1)1至GL (m+1)N上的電位穩定在低電位VGL，然而在時段T1及T2之間的時段T5以及在時段T2及T3之間的時段T6，第一穩壓電路216 m則無法持續穩壓。同樣的，在時段T2及T3之間的時段T6以及在時段T3及T4之間的時段T7，第二穩壓電路216 m +1亦無法持續穩壓，因此為了能更進一步地避免任何突波的產生，本發明之閘極驅動電路還可利用更多的時脈訊號來進行穩壓。
第6圖為本發明一實施例之閘極驅動電路300的示意圖。閘極驅動電路300除了包含第一級閘極訊號輸出電路310 m及第二級閘極訊號輸出電路310 m +1之外，還包含第二組掃描訊號線GCL N+1至GCL 2N、第三級閘極訊號輸出電路320 m及第四級閘極訊號輸出電路320 m +1。第一級閘極訊號輸出電路310 m及第二級閘極訊號輸出電路310 m +1的架構與第一級閘極訊號輸出電路210 m及第二級閘極訊號輸出電路210 m +1的架構相似。
第三級閘極訊號輸出電路320 m包含複數條第三閘極訊號線GL m(N+1)至GL m(2N)、第三移位暫存器322 m、第三多工器324 m及第三穩壓電路326 m。第三移位暫存器322 m可根據第三級閘極訊號輸出電路320 m之前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號，例如閘極訊號輸出電路320 m -1之移位暫存器所產生之多工控制訊號SRB m-1、第三時脈訊號CK2、第四時脈訊號XCK2及第四級閘極訊號輸出電路320 m +1產生之第四多工控制訊號SRB m+1，輸出第三移位暫存器322 m之第三多工控制訊號SRB m。
第三多工器324 m耦接於第三移位暫存器322 m、N條第二組掃描訊號線GCL N+1至GCL 2N及N條第三閘極訊號線GL m(N+1)至GL m(2N)，用以根據第三多工控制訊號SRB m及第二組掃描訊號線GCL N+1至GCL 2N所傳來之掃描訊號SGC N+1至SGC 2N，輸出第三閘極控制訊號SG m(N+1)至SG m(2N)到第三閘極訊號線GL m(N+1)至GL m(2N)。舉例而言，第三多工器324 m包含多個開關T’ m(N+1)至T’ m(2N)，每個開關之第一端連接所對應的第二組掃描訊號線GCL N+1至GCL 2N，每個開關之第二端連接所對應的第三閘極訊號線GL m(N+1)至GL m(2N)，每個開關之控制端連接第三移位暫存器322 m的輸出端與下一級移位暫存器322 m+1的輸入端。
第三穩壓電路326 m耦接於第三移位暫存器322 m及N條第三閘極訊號線GL m(N+1)至GL m(2N)，並可根據至少第三移位暫存器322 m之節點PB m之電壓及第四時脈訊號XCK2下拉第三閘極訊號線GL m(N+1)至GL m(2N)之電位。
第四級閘極訊號輸出電路320 m +1包含複數條第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)、第四移位暫存器322 m +1、第四多工器324 m +1及第四穩壓電路326 m +1。
第四移位暫存器322 m +1耦接於第三移位暫存器322 m，用以根據第三移位暫存器322 m輸出之第三多工控制訊號SRB m、第三時脈訊號CK2、第四時脈訊號XCK2及第四級閘極訊號輸出電路320 m +1之後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，例如閘極訊號輸出電路320 m +2之移位暫存器產生之多工控制訊號SRB m+2，輸出第四移位暫存器322 m +1之第四多工控制訊號SRB m+1。
第四多工器324 m +1耦接於第四移位暫存器322 m +1、第二組掃描訊號線GCL N+1至GCL 2N及第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)，並可根據第四多工控制訊號SRB m+1及由第二組掃描訊號線GCL N+1至GCL 2N所傳來之掃描訊號SGC N+1至SGC 2N，輸出第四閘極控制訊號SG (m+1)(N+1)至SG (m+1)(2N)到第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)。舉例而言，第三多工器324 m +1包含多個開關T’ (m+1)(N+1)至T’ (m+1)(2N)，每個開關之第一端連接所對應的第二組掃描訊號線GCL N+1至GCL 2N，每個開關之第二端連接所對應的第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)，每個開關之控制端連接第四移位暫存器322 m +1的輸出端與下一級移位暫存器(未標示)的輸入端與前一級移位暫存器(例如：第三移位暫存器322 m)的輸入端。
第四穩壓電路326 m +1耦接於第四移位暫存器322 m +1及第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)，並可根據至少第四移位暫存器322 m +1之節點PB m+1之電壓及第三時脈訊號CK2下拉第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)之電位。
第7圖為閘極驅動電路300的操作時序圖。在第7圖中，第三時脈訊號CK2會落後第一時脈訊號CK1，且第三時脈訊號CK2處於高電位的時段，如時段T2，會與第一時脈訊號CK1處於高電位的時段，如時段T1，有部分重疊。第二時脈訊號XCK1落後第三時脈訊號CK2，且第二時脈訊號XCK1處於高電位的時段，如時段T3，與第三時脈訊號CK2處於高電位的時段，如時段T2，有部分重疊。第四時脈訊號XCK2落後第二時脈訊號XCK1，且第四時脈訊號XCK2處於高電位的時段，如時段T4，會與第二時脈訊號XCK1處於高電位的時段，如時段T3，有部分重疊。另外，第四時脈訊號XCK2為高電位的時段，如時段T4，與第三時脈訊號CK2為高電位的時段，如時段T2不重疊。在本發明的部分實施例中，第一時脈訊號CK1與第三時脈訊號CK2的相位差、第三時脈訊號CK2與第二時脈訊號XCK1的相位差及第二時脈訊號XCK1與第四時脈訊號XCK2的相位差可皆為90度。
此外，在第7圖中，第一組掃描訊號線GCL 1至GCL N及第二組掃描訊號線GCL N+1至GCL 2N會依序地傳輸掃描訊號SGC 1至SGC N及SGC N+1至SGC 2N，而第一閘極訊號輸出電路310 m、第三閘極訊號輸出電路320 m、第二閘極訊號輸出電路310 m +1及第四閘極訊號輸出電路320 m +1之移位暫存器會依序地輸出具有高電位的多工控制訊號SRA m、SRB m、SRA m+1及SRB m+1，且每個多工控制訊號SRA m、SRB m、SRA m+1及SRB m+1為高電位的時段皆不互相重疊。
申言之，第一閘極訊號輸出電路310 m可先根據第一組掃描訊號線GCL 1至GCL N輸出第一閘極控制訊號SG m1至SG m N，接著第三閘極訊號輸出電路320 m會根據第二組掃描訊號線GCL N+1至GCL 2N輸出第三閘極控制訊號SG m(N+1)至SG m (2N)，然後第二閘極訊號輸出電路310 m +1會根據第一組掃描訊號線GCL 1至GCL N輸出第二閘極控制訊號SG (m+1)1至SG (m+1)N，最後第四閘極訊號輸出電路320 m +1會根據第二組掃描訊號線GCL N+1至GCL 2N輸出第四閘極控制訊號SG (m+1)(N+1)至SG (m+1)(2N)。
由於閘極驅動電路300中，第一時脈訊號CK1至第四時脈訊號XCK2處於高電位的時段會兩兩相重疊，因此閘極驅動電路300可利用更多的時脈訊號來進行穩壓，以進一步地避免突波產生。
在本發明的部分實施例中，第一穩壓電路316 m可根據第一移位暫存器212 m之節點PA m之電壓、第二時脈訊號XCK1、第四時脈訊號XCK2及第三移位暫存器322 m之節點PB m之電壓下拉第一閘極訊號線GL m1至GL mN之電位。
舉例來說，在第6圖中，第一穩壓電路316 m可包含第一穩壓開關A m1至A mN、第二穩壓開關B m1至B mN、第三穩壓開關C m1至C mN及第四穩壓開關D m1至D mN。每一第一穩壓開關A m1至A mN具有第一端、第二端及控制端，每一第一穩壓開關A m1至A mN的第一端用以接收低電位VGL，每一第一穩壓開關A m1至A mN的第二端耦接至第一閘極訊號線GL m1至GL mN中之一對應的閘極訊號線，而每一第一穩壓開關A m1至A mN的控制端耦接至第一移位暫存器 212 m之節點PA m。第二穩壓開關B m1至B mN具有第一端、第二端及控制端，每一第二穩壓開關B m1至B mN的第一端用以接收低電位VGL，每一第二穩壓開關B m1至B mN的第二端耦接至第一閘極訊號線GL m1至GL mN中之一對應的閘極訊號線，而每一第二穩壓開關B m1至B mN的控制端用以接收第二時脈訊號XCK1。第三穩壓開關C m1至C mN具有第一端、第二端及控制端，每一第三穩壓開關C m1至C mN的第一端用以接收低電位VGL，每一第三穩壓開關C m1至C mN的第二端耦接至第一閘極訊號線GL m1至GL mN中之一對應的閘極訊號線，而每一第三穩壓開關C m1至C mN的控制端耦接至第三移位暫存器322 m之節點PB m。第四穩壓開關D m1至D mN具有第一端、第二端及控制端，每一第四穩壓開關D m1至D mN的第一端用以接收低電位VGL，每一第四穩壓開關D m1至D mN的第二端耦接至第一閘極訊號線GL m1至GL mN中之一對應的閘極訊號線，而每一第四穩壓開關D m1至D mN的控制端接收第四時脈訊號XCK2。
第二穩壓電路316 m +1可根據第二移位暫存器212 m +1之節點PA m+1之電壓、第一時脈訊號CK1、第三時脈訊號CK2及第四移位暫存器322 m +1之節點PB m+1之電壓下拉第二閘極訊號線GL (m+1)1至GL (m+1)N之電位。
舉例來說，第二穩壓電路316 m +1可包含第五穩壓開關A (m+1)1至A (m+1)N、第六穩壓開關B (m+1)1至B (m+1)N、第七穩壓開關C (m+1)1至C (m+1)N及第八穩壓開關D (m+1)1至D (m+1)N。每一第五穩壓開關A (m+1)1至A (m+1)N具有第一端、第二端及控制端，每一第五穩壓開關A (m+1)1至A (m+1)N的第一端用以接收低電位VGL，每一第五穩壓開關A (m+1)1至A (m+1)N的第二端耦接至第二閘極訊號線GL (m+1)1至GL (m+1)N中之一對應的閘極訊號線，而每一第五穩壓開關A (m+1)1至A (m+1)N的控制端耦接至第二移位暫存器 212 m +1之節點PA m+1。每一第六穩壓開關B (m+1)1至B (m+1)N具有第一端、第二端及控制端，每一第六穩壓開關B (m+1)1至B (m+1)N的第一端用以接收低電位VGL，每一第六穩壓開關B (m+1)1至B (m+1)N的第二端耦接至第二閘極訊號線GL (m+1)1至GL (m+1)N中之一對應的閘極訊號線，而每一第六穩壓開關B (m+1)1至B (m+1)N的控制端可接收第一時脈訊號CK1。每一第七穩壓開關C (m+1)1至C (m+1)N具有第一端、第二端及控制端，每一第七穩壓開關C (m+1)1至C (m+1)N的第一端用以接收低電位VGL，每一第七穩壓開關C (m+1)1至C (m+1)N的第二端耦接至第二閘極訊號線GL (m+1)1至GL (m+1)N中之一對應的閘極訊號線，而每一第七穩壓開關C (m+1)1至C (m+1)N的控制端可耦接至第四移位暫存器322 m +1之節點PB m+1。每一第八穩壓開關D (m+1)1至D (m+1)N具有第一端、第二端及控制端，每一第八穩壓開關D (m+1)1至D (m+1)N的第一端用以接收低電位VGL，每一第八穩壓開關D (m+1)1至D (m+1)N的第二端耦接至第二閘極訊號線GL (m+1)1至GL (m+1)N中之一對應的閘極訊號線，而每一第八穩壓開關D (m+1)1至D (m+1)N的控制端可接收第三時脈訊號CK2。
第三穩壓電路326 m可根據第三移位暫存器322 m之節點PB m之電壓、第一時脈訊號CK1、第四時脈訊號XCK2及第二移位暫存器212 m +1之節點PA m+1之電壓下拉第三閘極訊號線GL m(N+1)至GL m(2N)之電位。
舉例來說，第三穩壓電路326 m可包含第九穩壓開關A m(N+1)至A m(2N)、第十穩壓開關B m(N+1)至B m(2N)、第十一穩壓開關C m(N+1)至C m(2N)及第十二穩壓開關D m(N+1)至D m(2N)。每一第九穩壓開關A m(N+1)至A m(2N)具有第一端、第二端及控制端，每一第九穩壓開關A m(N+1)至A m(2N)的第一端耦接至低電位VGL，每一第九穩壓開關A m(N+1)至A m(2N)的第二端耦接至第三閘極訊號線GL m(N+1)至GL m(2N)中之一對應的閘極訊號線，而每一第九穩壓開關A m(N+1)至A m(2N)的控制端耦接至第三移位暫存器322 m之節點PB m。每一第十穩壓開關B m(N+1)至B m(2N)具有第一端、第二端及控制端，每一第十穩壓開關B m(N+1)至B m(2N)的第一端耦接至低電位VGL，每一第十穩壓開關B m(N+1)至B m(2N)的第二端耦接至第三閘極訊號線GL m(N+1)至GL m(2N)中之一對應的閘極訊號線，而每一第十穩壓開關B m(N+1)至B m(2N)的控制端耦可接收第一時脈訊號CK1。每一第十一穩壓開關C m(N+1)至C m(2N)具有第一端、第二端及控制端，每一第十一穩壓開關C m(N+1)至C m(2N)的第一端耦接至低電位VGL，每一第十一穩壓開關C m(N+1)至C m(2N)的第二端耦接至第三閘極訊號線GL m(N+1)至GL m(2N)中之一對應的閘極訊號線，而每一第十一穩壓開關C m(N+1)至C m(2N)的控制端耦可耦接至第二移位暫存器212 m +1之節點PA m+1。每一第十二穩壓開關D m(N+1)至D m(2N)具有第一端、第二端及控制端，每一第十二穩壓開關D m(N+1)至D m(2N)的第一端耦接至低電位VGL，每一第十二穩壓開關D m(N+1)至D m(2N)的第二端耦接至第三閘極訊號線GL m(N+1)至GL m(2N)中之一對應的閘極訊號線，而每一第十二穩壓開關D m(N+1)至D m(2N)的控制端耦可接收第四時脈訊號XCK2。
第四穩壓電路326 m +1可根據第四移位暫存器322 m +1之節點PB m+1之電壓、第二時脈訊號XCK1、第三時脈訊號CK2及第四級閘極訊號輸出電路320 m +1之後一級閘極訊號輸出電路，例如第五移位暫存器320 m +2之節點PB m+2之電壓下拉第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)之電位。
舉例來說，第四穩壓電路326 m +1可包含第十三穩壓開關A (m+1)(N+1)至A (m+1)(2N)、第十四穩壓開關B (m+1)(N+1)至B (m+1)(2N)、第十五穩壓開關C (m+1)(N+1)至C (m+1)(2N)及第十六穩壓開關D (m+1)(N+1)至D (m+1)(2N)。每一第十三穩壓開關A (m+1)(N+1)至A (m+1)(2N)具有第一端、第二端及控制端，每一第十三穩壓開關A (m+1)(N+1)至A (m+1)(2N)的第一端可接收低電位VGL，每一第十三穩壓開關A (m+1)(N+1)至A (m+1)(2N)的第二端耦接至第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)中之一對應的閘極訊號線，而每一第十三穩壓開關A (m+1)(N+1)至A (m+1)(2N)的控制端耦接至第四移位暫存器322 m +1之節點PB m+1。每一第十四穩壓開關B (m+1)(N+1)至B (m+1)(2N)具有第一端、第二端及控制端，每一第十四穩壓開關B (m+1)(N+1)至B (m+1)(2N)的第一端可接收低電位VGL，每一第十四穩壓開關B (m+1)(N+1)至B (m+1)(2N)的第二端耦接至第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)中之一對應的閘極訊號線，而每一第十四穩壓開關B (m+1)(N+1)至B (m+1)(2N)的控制端可接收第二時脈訊號XCK1。每一第十五穩壓開關C (m+1)(N+1)至C (m+1)(2N)具有第一端、第二端及控制端，每一第十五穩壓開關C (m+1)(N+1)至C (m+1)(2N)的第一端可接收低電位VGL，每一第十五穩壓開關C (m+1)(N+1)至C (m+1)(2N)的第二端耦接至第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)中之一對應的閘極訊號線，而每一第十五穩壓開關C (m+1)(N+1)至C (m+1)(2N)的控制端可耦接至第四級閘極訊號輸出電路320 m +1之後一級閘極訊號輸出電路，例如第五移位暫存器310 m +2之節點PA m+2。每一第十六穩壓開關D (m+1)(N+1)至D (m+1)(2N)具有第一端、第二端及控制端，每一第十六穩壓開關D (m+1)(N+1)至D (m+1)(2N)的第一端可接收低電位VGL，每一第十六穩壓開關D (m+1)(N+1)至D (m+1)(2N)的第二端耦接至第四閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)中之一對應的閘極訊號線，而每一第十六穩壓開關D (m+1)(N+1)至D (m+1)(2N)的控制端可接收第三時脈訊號CK2。
在第7圖的時段T1中，第一時脈訊號CK1為高電位VGH1，第一多工控制訊號SRA m也為高電位VGH1，此時第一級閘極訊號輸出電路310 m之第一多工器214 m中的第一多工控制開關T m1至T mN會導通第一組掃描訊號線GCL 1至GCL N與第一閘極訊號線GL m1至GL mN之間的電性連接，因此第一級閘極訊號輸出電路310 m可根據第一組掃描訊號線GCL 1至GCL N上依序傳來的掃描訊號SGC 1至SGC N，依序輸出第一閘極控制訊號SG m1至SG mN到第一閘極訊號線GL m1至GL mN。
在時段T3中，第一時脈訊號CK1為低電位VGL，而第二時脈訊號XCK1為高電位VGL，此時第一級閘極訊號輸出電路310 m所輸出的第一多工控制訊號SRA m也會為低電位VGL，而第二暫存器212 m +1所輸出的第二多工控制訊號SRA m+1則為高電位VGH1。因此第一多工器214 m中的第一多工控制開關T m1至T mN會被截止。然而第一穩壓電路316 m中的個第二穩壓開關B m1至B mN會被第二時脈訊號XCK1導通，因此第二穩壓開關B m1至B mN即可分別將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。
在時段T4中，第一多工器214 m中的第一多工控制開關T m1至T mN仍會被截止。然而因為第四時脈訊號XCK2為高電位VGH1，因此第一穩壓電路316 m中的 N個第四穩壓開關D m1至D mN會被第四時脈訊號XCK2導通，因此第四穩壓開關D m1至D mN即可分別將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。
在時段T5中，第一時脈訊號CK1為高電位VGH1，第一暫存器212 m所輸出的第一多工控制訊號SRA m仍為低電位VGL。此時若以第4圖所示的移位暫存器20作為第一移位暫存器212 m，則由於第一開關M1的第二端的電壓已在時段T3中被第七開關M7拉低至與下行控制訊號U2D相同之低電位VGL，因此在時段T5中第二開關M2會處於截止狀態，使得第一移位暫存器212 m之節點PA m的電壓會經由第一電容C1被第一時脈訊號CK1耦合至高電位VGH2，並導通第一穩壓電路316 m中的 N個第一穩壓開關A m1至A mN。如此一來，第一穩壓開關A m1至A mN即可分別將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。
在時段T6中，第一多工器214 m中的第一多工控制開關T m1至T mN仍會被截止。此時第三移位暫存器322 m之節點PB m的電壓會被第三時脈訊號CK2耦合至高電位VGH2，因此會導通第一穩壓電路316 m中的第三穩壓開關C m1至C mN。如此一來，第三穩壓開關C m1至C mN即可分別將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。
此外，雖然在時段T1及T3之間的時段T7中，第一閘極訊號線GL m1至GL mN仍可能為浮接狀態，然而在此期間第一組掃描訊號線GCL 1至GCL N皆處於低電位，因此在第一閘極訊號線GL m1至GL mN上仍不易形成突波。
申言之，不論是在時段T3、T4、T5及T6或甚至其他時段中，只要第二時脈訊號XCK1、第四時脈訊號XCK2、第一移位暫存器212 m之節點PA m的電壓或第三移位暫存器322 m之節點PB m的電壓其中之一為高電位，則第一級閘極訊號輸出電路310 m中的第一穩壓電路316 m皆可將第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL，而不會呈現浮接的狀態，進而能夠避免系統誤判的問題。由於閘極驅動電路300可利用較多的穩壓訊號在不同時段T3、T4、T5及T6內進行穩壓，且時段T3、T4、T5及T6兩兩之間皆有部分重疊，因此閘極驅動電路300可較閘極驅動電路200具有更全面的穩壓功能。
在第3圖及第5圖的實施例中，第一級閘極訊號輸出電路210 m是透過第一移位暫存器212 m所輸出的第一多工控制訊號SRA m導通第一多工器214 m中的第一多工控制開關T m1至T mN，以根據第一組掃描訊號線GCL 1至GCL N所傳來之掃描訊號SGC 1至SGC N輸出第一閘極控制訊號SG m1至SG mN到第一閘極訊號線GL m1至GL mN。由於此時掃描訊號SGC 1至SGC N也可能會處於高電位VGH3，且為了能夠有效地導通第一多工器214 m中的第一多工控制開關T m1至T mN，第一移位暫存器212 m所輸出的第一多工控制訊號SRA m的電位VGH1必須高於掃描訊號SGC 1至SGC N的電位VGH3。也就是說，閘極驅動電路200中各級閘極訊號輸出電路210 1至210 M中的移位暫存器會與用以產生掃描訊號SGC 1至SGC N的移位暫存器有大小不同的輸出輸入電壓。
若欲使閘極驅動電路200中各級閘極訊號輸出電路中的移位暫存器可與用以產生掃描訊號SGC 1至SGC N的移位暫存器具有相同大小的輸出輸入電壓，則亦可利用各級閘極訊號輸出電路中的移位暫存器之內部節點電壓。舉例來說，若以第4圖之移位暫存器20作為第一移位暫存器212 m，則在第一移位暫存器212 m輸出第一多工控制訊號SRA m時，第一開關M1的第二端Q的電壓會被第二電容C2耦合至第一多工控制訊號SRA m電位(VGH1)兩倍的電壓(2VGH1)，因此可根據第一開關M1的第二端Q的電壓來導通第一多工器214 m中的第一多工控制開關T m1至T mN。
第8圖為本發明一實施例之閘極驅動電路400的示意圖。閘極驅動電路400包含第一組掃描訊號線GCL 1至GCL N、第二組掃描訊號線GCL N+1至GCL 2N及複數級閘極訊號輸出電路410 1至410 M，M為正整數。第一組掃描訊號線GCL 1至GCL N可依序傳送掃描訊號SGC 1至SGC N，N為正整數。第二組掃描訊號線GCL N+1至GCL 2N可依序傳送掃描訊號SGC N+1至SGC 2N。
每一級閘極訊號輸出電路410 1至410 M的結構相同，並可根據相似的原理操作，然而兩兩相鄰的閘極訊號輸出電路會分別耦接到不同組的掃描訊號線GCL 1至GCL N或GCL N+1至GCL 2N。以下例示性地以相鄰之四級閘極訊號輸出電路410 m至410 m +3作為第一級閘極訊號輸出電路至第四級閘極訊號輸出電路來說明，其中m為小於M的正整數。
第一級閘極訊號輸出電路410 m，包含複數條第一閘極訊號線GL m1至GL mN，第一移位暫存器412 m，第一多工器414 m，及第一穩壓電路416 m。第一移位暫存器412 m的結構與第一移位暫存器212 m相似，因此第一移位暫存器412 m亦可根據第一級閘極訊號輸出電路410 m之前一級閘極訊號輸出電路之移位暫存器，例如閘極訊號輸出電路410 m -1之移位暫存器412 m -1，所產生之多工控制訊號SR m-1、第一時脈訊號CK1、第二時脈訊號XCK1及第二級閘極訊號輸出電路410 m +1產生之第二多工控制訊號SR m+1，輸出第一移位暫存器412 m之第一多工控制訊號SR m。
第一多工器414 m耦接於第一移位暫存器412 m、第一組掃描訊號線GCL 1至GCL N及第一閘極訊號線GL m1至GL mN。第一多工器414 m與第一多工器214 m具有相似的結構，而同樣包含第一多工控制開關T m1至T mN。兩者的差別在於第一多工器414 m只是根據第一移位暫存器412 m之第一節點Q m的電壓及第一組掃描訊號線GCL 1至GCL N所傳來之掃描訊號SGC 1至SGC N，輸出第一閘極控制訊號SG m1至SG mN至第一閘極訊號線GL m1至GL mN。舉例而言，每個第一多工控制開關T m1至T mN的第一端連接所對應的第一組掃描訊號線GCL 1至GCL N，每個第一多工控制開關T m1至T mN的第二端連接所對應的第一閘極訊號線GL m1至GL mN，每個第一多工控制開關T m1至T mN的控制端只是連接第一移位暫存器412 m之第一節點Q m。在本發明的部分實施例中，當利用第4圖之移位暫存器20作為第一移位暫存器412 m時，即可將移位暫存器20之第一開關M1的第二端Q作為第一移位暫存器412 m之第一節點Q m。申言之，第一多工器414 m中的第一多工控制開關T m1至T mN之控制端會耦接至第一移位暫存器412 m之第一節點Q m，並根據第一移位暫存器412 m之第一節點Q m的電壓導通第一組掃描訊號線GCL 1至GCL N及第一閘極訊號線GL m1至GL mN之間的電性連接。
第一穩壓電路416 m與第一穩壓電路216 m的結構相似，第一穩壓電路416 m耦接於第一移位暫存器412 m及第一閘極訊號線GL m1至GL mN，並可根據第一移位暫存器412 m之第二節點P m的電壓及第二時脈訊號XCK1下拉第一閘極訊號線GL m1至GL mN之電位。在本發明的部分實施例中，當利用第4圖之移位暫存器20作為第一移位暫存器412 m時，即可將移位暫存器20之節點P作為第一移位暫存器412 m之第二節點P m。
第二級閘極訊號輸出電路410 m +1包含複數條第二閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)、第二移位暫存器412 m +1、第二多工器414 m +1及第二穩壓電路416 m +1。第二移位暫存器412 m +1的結構與第一移位暫存器412 m相似，而可根據第一級閘極訊號輸出電路410 m之移位暫存器412 m所產生之第一多工控制訊號SR m、第一時脈訊號CK1、第二時脈訊號XCK1及第二級閘極訊號輸出電路410 m +1之後一級閘極訊號輸出電路之移位暫存器，例如第三級閘極訊號輸出電路410 m +2之移位暫存器，所產生之多工控制訊號SR m+2，輸出第二移位暫存器412 m +1之第二多工控制訊號SR m+1。
第二多工器414 m +1耦接於第二移位暫存器412 m +1、第二組掃描訊號線GCL (N+1)至GCL (2N)及第二閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)。第二多工器414 m +1與第二多工器214 m +1具有相似的結構，第二多工器414 m +1包含第二多工控制開關T (m+1)(N+1)至T (m+1)(2N)，且第二多工器414 m +1只是根據第二移位暫存器412 m +1之第一節點Q m+1的電壓及第二組掃描訊號線GCL (N+1)至GCL (2N)所傳來之掃描訊號SGC (N+1)至SGC (2N)，輸出第二閘極控制訊號SG (m+1)(N+1)至SG (m+1)(2N)至第二閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)。申言之，第二多工器414 m +1中的第二多工控制開關T (m+1)(N+1)至T (m+1)(2N)之控制端只會耦接至第二移位暫存器412 m +1之第一節點Q m+1，並根據第二移位暫存器412 m +1之第一節點Q m+1的電壓導通第二組掃描訊號線GCL (N+1)至GCL (2N)及第二閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)之間的電性連接，即每個第二多工控制開關T (m+1)(N+1)至T (m+1)(2N)的第一端連接所對應的第二組掃描訊號線GCL (N+1)至GCL (2N)，每個第二多工控制開關T (m+1)(N+1)至T (m+1)(2N)的第二端連接所對應的第二閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)，每個第二多工控制開關T (m+1)(N+1)至T (m+1)(2N)的控制端只是連接第二移位暫存器412 m +1之第一節點Q m+1。
第二穩壓電路416 m +1會耦接於第二移位暫存器412 m +1及第二閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)，並可根據第二移位暫存器412 m +1之第二節點P m+1的電壓及第一時脈訊號CK1下拉第二閘極訊號線GL (m+1)(N+1)至GL (m+1)(2N)之電位。
第三級閘極訊號輸出電路410 m +2包含複數條第三閘極訊號線GL (m+2)1至GL (m+2)N、第三移位暫存器412 m +2、第三多工器414 m +2及第三穩壓電路416 m +2。第三移位暫存器412 m +2的結構與第一移位暫存器412 m相似，而可根據第二級閘極訊號輸出電路410 m +1之移位暫存器412 m +1所產生之第二多工控制訊號SR m+1、第一時脈訊號CK1、第二時脈訊號XCK1及第三級閘極訊號輸出電路410 m +2之後一級閘極訊號輸出電路之移位暫存器，例如第四級閘極訊號輸出電路410 m +3之移位暫存器，所產生之多工控制訊號SR m+3，輸出第三移位暫存器412 m +2之第三多工控制訊號SR m+2。
第三多工器414 m +2耦接於第三移位暫存器412 m +2、第一組掃描訊號線GCL 1至GCL N及第三閘極訊號線GL (m+2)1至GL (m+2)N。第三多工器414 m +2與第一多工器414 m具有相似的結構，而可包含第三多工控制開關T (m+2)1至T (m+2)N。第三多工器414 m +2可根據第三移位暫存器412 m +2之第一節點Q m+2的電壓及第一組掃描訊號線GCL 1至GCL N所傳來之掃描訊號SGC 1至SGC N，輸出第三閘極控制訊號SG (m+2)1至SG (m+2)N至第三閘極訊號線GL (m+2)1至GL (m+2)N。申言之，第三多工器414 m +2中的第三多工控制開關T (m+2)1至T (m+2)N之控制端會耦接至第三移位暫存器412 m +2之第一節點Q m+2，並根據第三移位暫存器412 m +2之第一節點Q m+2的電壓導通第一組掃描訊號線GCL 1至GCL N及第三閘極訊號線GL (m+2)1至GL (m+2)N之間的電性連接，即每個第三多工控制開關T (m+2)1至T (m+2)N的第一端連接所對應的第一組掃描訊號線GCL 1至GCL N，每個第三多工控制開關T (m+2)1至T (m+2)N的第二端連接所對應的第三閘極訊號線GL (m+2)1至GL (m+2)N，每個第三多工控制開關T (m+2)1至T (m+2)N的控制端只是連接第三移位暫存器412 m +2之第一節點Q m+2。
第三穩壓電路416 m +2則會耦接於第三移位暫存器412 m +2及第三閘極訊號線GL (m+2)1至GL (m+2)N，並可根據第三移位暫存器412 m +2之第二節點P m+2的電壓及第二時脈訊號XCK1下拉第三閘極訊號線GL (m+2)1至GL (m+2)N之電位。
第四級閘極訊號輸出電路410 m +3包含複數條第四閘極訊號線GL (m+3)(N+1)至GL (m+3)(2N)、第四移位暫存器412 m +3、第四多工器414 m +3及第四穩壓電路416 m +3。第四移位暫存器412 m +3的結構與第一移位暫存器412 m相似，而可根據第三級閘極訊號輸出電路410 m +2之移位暫存器412 m +2所產生之第三多工控制訊號SR m+2、第一時脈訊號CK1、第二時脈訊號XCK1及第四級閘極訊號輸出電路410 m +3之後一級閘極訊號輸出電路之移位暫存器，例如閘極訊號輸出電路410 m +4之移位暫存器，所產生之多工控制訊號SR m+4，輸出第四移位暫存器412 m +3之第四多工控制訊號SR m+3。
第四多工器414 m +3耦接於第四移位暫存器412 m +3、第二組掃描訊號線GCL (N+1)至GCL (2N)及第四閘極訊號線GL (m+3)(N+1)至GL (m+3)(2N)。第四多工器414 m +3與第二多工器414 m +1具有相似的結構，而可包含第四多工控制開關T (m+3)(N+1)至T (m+3)(2N)。第四多工器414 m +3可根據第四移位暫存器412 m +3之第一節點Q m+3的電壓及第二組掃描訊號線GCL (N+1)至GCL (2N)所傳來之掃描訊號SGC (N+1)至SGC (2N)，輸出第四閘極控制訊號SG (m+3)(N+1)至SG (m+3)(2N)至第四閘極訊號線GL (m+3)(N+1)至GL (m+3)(2N)。申言之，第四多工器414 m +3中的第四多工控制開關T (m+3)(N+1)至T (m+3)(2N)之控制端會耦接至第四移位暫存器412 m +3之第一節點Q m+3，並根據第四移位暫存器412 m +2之第一節點Q m+3的電壓導通第二組掃描訊號線GCL (N+1)至GCL (2N)及第四閘極訊號線GL (m+3)(N+1)至GL (m+3)(2N)之間的電性連接，即每個第四多工控制開關T (m+3)(N+1)至T (m+3)(2N)的第一端連接所對應的第二組掃描訊號線GCL (N+1)至GCL (2N)，每個第四多工控制開關T (m+3)(N+1)至T (m+3)(2N)的第二端連接所對應的第四閘極訊號線GL (m+3)(N+1)至GL (m+3)(2N)，每個第四多工控制開關T (m+3)(N+1)至T (m+3)(2N)的控制端只是連接第四移位暫存器412 m +2之第一節點Q m+3。
第四穩壓電路416 m +3則會耦接於第四移位暫存器412 m +3及第四閘極訊號線GL (m+3)(N+1)至GL (m+3)(2N)，並可根據第四移位暫存器412 m +3之第二節點P m+3的電壓及第一時脈訊號CK1下拉第四閘極訊號線GL (m+3)(N+1)至GL (m+3)(2N)之電位。
第9圖為閘極驅動電路400的操作時序圖。在第9圖中，第一時脈訊號CK1為高電位VGH1的時段，如時段T2及T4，與第二時脈訊號XCK1為高電位VGH1的時段，如時段T1及T3，不相重疊。在部分實施例中，第一時脈訊號CK1及第二時脈訊號XCK1可為相位差為180度的兩個時脈訊號。此外，第二組掃描訊號線GCL N+1至GCL 2N會在第一組掃描訊號線GCL 1至GCL N依序傳送掃描訊號SGC 1至SGC N之後才依序傳送掃描訊號SGC N+1至SGC 2N。
在本發明的部分實施例中，第一閘極訊號輸出電路410 m可先根據第一組掃描訊號線GCL 1至GCL N輸出第一閘極控制訊號SG m1至SG m N，接著第二閘極訊號輸出電路410 m +1會根據第二組掃描訊號線GCL N+1至GCL 2N輸出第二閘極控制訊號SG (m+1)(N+1)至SG (m+1)(2N)，然後第三閘極訊號輸出電路410 m +2可根據第一組掃描訊號線GCL 1至GCL N輸出第三閘極控制訊號SG (m+2)1至SG (m+2) N，接著第四閘極訊號輸出電路410 m +3根據第二組掃描訊號線GCL N+1至GCL 2N輸出第四閘極控制訊號SG (m+3)(N+1)至SG (m+3)(2N)。
在第9圖之時段T1中，第一時脈訊號CK1為低電位VGL，第二時脈訊號XCK1為高電位VGH1，第一組掃描訊號線GCL 1至GCL N並未輸出掃描控制訊號SGC 1至SGC N，而第二組掃描訊號線GCL N+1至GCL 2N則依序輸出掃描訊號SGC (N+1)至SGC (2N)。此時第一級閘極訊號輸出電路410 m之前一級閘極訊號輸出電路410 m -1所產生之多工控制訊號SR m-1為高電位VGH1，因此第一移位暫存器412 m之第一節點Q m的電壓也會抬升至高電位VGH1，而第一多工控制開關T m1至T mN可能會被導通，然而由於第一組掃描訊號線GCL 1至GCL N並未輸出掃描訊號SGC1至SGCN，因此第一閘極訊號線GLm1至GLmN的電位仍會被穩定在低電位VGL。
在時段T2中，第一時脈訊號CK1變為高電位VGH1，第二時脈訊號XCK1為低電位VGL，第一組掃描訊號線GCL1至GCLN開始依序輸出掃描訊號SGC1至SGCN，而第二組掃描訊號線GCLN+1至GCL2N則停止輸出掃描訊號SGC(N+1)至SGC(2N)。此時第一移位暫存器412m會輸出具有高電位VGH1之第一多工控制訊號SRm，而第一移位暫存器412m之第一節點Qm的電壓則會被電容耦合至兩倍的高電位，即2VGH1，因此在第一組掃描訊號線GCL1至GCLN開始依序輸出同樣具有高電位VGH1之掃描訊號SGC1至SGCN的情況下，仍然可以有效地將第一多工控制開關Tm1至TmN導通。如此一來，第一級閘極訊號輸出電路410m即可根據第一組掃描訊號線GCL1至GCLN上依序傳來的掃描訊號SGC1至SGCN，依序輸出第一閘極控制訊號SGm1至SGmN到第一閘極訊號線GLm1至GLmN。
在時段T3中，第一時脈訊號CK1為低電位VGL，而第二時脈訊號XCK1為高電位VGH1，此時第一多工控制訊號SRm為低電位VGL，且第一移位暫存器412m之第一節點Qm的電壓會被下拉至低電位VGL，因此第一多工控制開關Tm1至TmN會被截止。然而第一穩壓電路416m中的第二穩壓開關Bm1至BmN會被第二時脈訊號XCK1導通，因此第二穩壓開關Bm1至BmN即可分別將第一閘極訊號線GLm1至GLmN上的電位穩定在低電位VGL。
在時段T4中，第一時脈訊號CK1為高電位VGH1，而第二時脈訊號XCK1為低電位VGL，此時第一多工控制訊號SRm仍為低電位VGL。然而第一移位暫存器412m之節點Pm的電壓會被拉升至高電位，因此可將第一穩壓電路416m中的第一穩壓開關Am1至AmN導通，而第一穩壓開關Am1至AmN即可分別將第一閘極訊號線GLm1至GLmN上的電位穩定在低電位VGL。
如此一來，閘極驅動電路400之第一級閘極訊號輸出電路410 m即可在時段T2中，透過第一移位暫存器412 m之第一節點Q m的電壓有效地將第一多工控制開關T m1至T mN導通，並可在時段T2及T3中，透過第二時脈訊號XCK1及第一移位暫存器412 m之第二節點P m的電壓驅動第一穩壓電路416 m，使得第一閘極訊號線GL m1至GL mN上的電位穩定在低電位VGL。
相似地，當第二移位暫存器412 m +1輸出之第二多工控制訊號SR m+1為高電位VGH1時，第二移位暫存器412 m +1之第一節點Q m+1的電壓會處於約兩倍的高電位2VGH1，因此閘極驅動電路400之第二級閘極訊號輸出電路410 m +1亦可透過第二移位暫存器412 m +1之第一節點Q m+1的電壓有效地將第二多工控制開關T (m+1)(N+1)至T (m+1)(2N)導通，並可透過第一時脈訊號CK1及第二移位暫存器412 m +1之第二節點P m+1的電壓驅動第二穩壓電路416 m +1，使得第二閘極訊號線GL (m+1)(N+1)至GL ( m+1)(2N)上的電位穩定在低電位VGL。而第三級閘極訊號輸出電路410 m +2與第四級閘極訊號輸出電路410 m +3亦可根據相似的原理來操作。
如此一來，閘極驅動電路400即可透過每一級閘極訊號輸出電路之移位暫存器的內部節點，有效地導通多工器內的開關，使得每一級閘極訊號輸出電路之移位暫存器與用以產生掃描訊號之移位暫存器可使用相似的電路及相同電位的控制訊號，而能夠簡化電路設計的複雜度。此外，閘極驅動電路400亦可在每一級閘極訊號輸出電路之多工器並未被導通的情況下，利用其移位暫存器的內部節點電壓及時脈訊號來進行穩壓，以避免突波的產生。
綜上所述，本發明之實施例所提供之閘極驅動電路可透過每一級閘極訊號輸出電路之移位暫存器的內部節點電壓以及不同的時脈訊號來進行穩壓以避免突波產生而造成系統的誤判。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300、400‧‧‧閘極驅動電路
2101、210m、210m +1、210M、310m、310m +1、320m、320m +1、4101、410m、410m +1、410m +2、410m +3、410M‧‧‧閘極訊號輸出電路
212m、212m +1、322m、322m +1、412m、412m +1、412m +2、412m +3‧‧‧移位暫存器
MUX1、MUXM、214m、214m +1、324m、324m +1、414m、414m +1、414m +2、414m +3‧‧‧多工器
216m、216m +1、316m、316m +1、326m、326m +1、416m、416m +1、416m +2、416m+2‧‧‧穩壓電路
Am1、Amn、AmN、A(m+1)1、A(m+1)n、A(m+1)N、Am(N+1)、Am(2N)、A(m+1)(N+1)、A(m+1)(2N)、Bm1、Bmn、BmN、B(m+1)1、B(m+1)n、B(m+1)N、Bm(N+1)、Bm(2N)、B(m+1)(N+1)、B(m+1)(2N)、Cm1、CmN、C(m+1)1、C(m+1)N、Cm(N+1)、Cm(2N)、C(m+1)(N+1)、C(m+1)(2N)、Dm1、DmN、D(m+1)1、D(m+1)N、Dm(N+1)、Dm(2N)、D(m+1)(N+1)、D(m+1)(2N)‧‧‧穩壓開關
GCL1、GCLn、GCLN、GCLN+1、GCL2N‧‧‧掃描訊號線
SGC1、SGCn、SGCN、SGCN+1、SGC2N‧‧‧掃描訊號
GL11、GL1N、GLM1、GLMN、GLm1、GLmn、GLmN、GL(m+1)1、GL(m+1)n、GL(m+1)N、GLm(N+1)、GLm(2N)、GL(m+1)(N+1)、GL(m+1)(2N)、GL(m+2)1、GL(m+2)N、GL(m+3)(N+1)、GL(m+3)(2N)‧‧‧閘極訊號線
SG11、SG1N、SGM1、SGMN、SGm1、SGmn、SGmN、SG(m+1)1、SG(m+1)n、SG(m+1)N、SGm(N+1)、SGm(2N)、SG(m+1)(N+1)、SG(m+1)(2N)、SG(m+2)1、SG(m+2)N、SG(m+3)(N+1)、SG(m+3)(2N)‧‧‧閘極控制訊號
SMC1、SMCM、SRAm-1、SRAm、SRAm+1、SRAm+2、SRBm-1、SRBm、SRBm+1、SRBm+2、SRm-1、SRm、SRm+1、SRm+2、SRm+3、SRm+4‧‧‧多工控制訊號
P、PAm、PAm+1、PBm、PBm+1、Pm、Pm+1、Pm+2、Pm+3、Q、Qm、Qm+1、Qm+2、Qm+3‧‧‧節點
T11、T1N、M1、M2、M3、M4、M5、M6、M7‧‧‧開關
Tm1、Tmn、TmN、T(m+1)1、T(m+1)n、T(m+1)N、T(m+1)(N+1)、T(m+1)(2N)、T’m(n+1)、T’m(2N)、T’(m+1)(N+1)、T’(m+1)(2N)、T(m+2)1、T(m+2)N、T(m+3)(N+1)、T(m+3)(2N)‧‧‧多工控制開關
DI11、DI1N‧‧‧二極體
CK1、XCK1、CK2、XCK2‧‧‧時脈訊號
VGL‧‧‧低電位
VGH1、VGH2、VGH3‧‧‧高電位
C1、C2‧‧‧電容
U2D‧‧‧下行控制訊號
D2U‧‧‧上行控制訊號
T1、T2、T3、T4、T5、T6、T7‧‧‧時段
第1圖為一般之閘極驅動電路的示意圖。 第2圖為第1圖之閘極驅動電路的時序操作圖。 第3圖為本發明一實施例之閘極驅動電路的示意圖。 第4圖為本發明一實施例之移位暫存器的示意圖。 第5圖為第3圖之閘極驅動電路的時序操作圖。 第6圖為本發明另一實施例之閘極驅動電路的示意圖。 第7圖為第6圖之閘極驅動電路的時序操作圖。 第8圖為本發明另一實施例之閘極驅動電路的示意圖。 第9圖為第8圖之閘極驅動電路的時序操作圖。
300‧‧‧閘極驅動電路
310m、310m+1、320m、320m+1‧‧‧閘極訊號輸出電路
212m、212m+1、322m、322m+1‧‧‧移位暫存器
214m、214m+1、324m、324m+1‧‧‧多工器
316m、316m+1、326m、326m+1‧‧‧穩壓電路
Am1、AmN、A(m+1)1、A(m+1)N、Am(N+1)、Am(2N)、A(m+1)(N+1)、A(m+1)(2N)、Bm1、BmN、B(m+1)1、B(m+1)N、Bm(N+1)、Bm(2N)、B(m+1)(N+1)、B(m+1)(2N)、Cm1、CmN、C(m+1)1、C(m+1)N、Cm(N+1)、Cm(2N)、C(m+1)(N+1)、C(m+1)(2N)、Dm1、DmN、D(m+1)1、D(m+1)N、Dm(N+1)、Dm(2N)、D(m+1)(N+1)、D(m+1)(2N)‧‧‧多工控制開關
GCL1、GCLN、GCLN+1、GCL2N‧‧‧掃描訊號線
SGC1、SGCN、SGCN+1、SGC2N‧‧‧掃描訊號
GLm1、GLmN、GLm(N+1)、GLm(2N)、GL(m+1)1、GL(m+1)N、GL(m+1)(N+1)、GL(m+1)(2N)‧‧‧閘極訊號線
SGm1、SGmN、SGm(N+1)、SGm(2N)、SG(m+1)1、SG(m+1)N、SG(m+1)(N+1)、SG(m+1)(2N)‧‧‧閘極控制訊號
SRAm-1、SRAm、SRAm+1、SRAm+2、SRBm-1、SRBm、SRBm+1、SRBm+2‧‧‧多工控制訊號
PAm、PAm+1、PBm、PBm+1‧‧‧節點
Tm1、TmN、T(m+1)1、T(m+1)N、T’m(n+1)‧‧‧多工控制開關
T’m(2N)、T’(m+1)(N+1)、T’(m+1)(2N)‧‧‧多工控制開關
CK1、XCK1、CK2、XCK2‧‧‧時脈訊號
VGL‧‧‧低電位

Claims (15)

  1. 一種閘極驅動電路，包含： 一第一組掃描訊號線，包含複數條掃描訊號線，用以依序傳送掃描訊號；及 複數級閘極訊號輸出電路，包含一第一級閘極訊號輸出電路及一第二級閘極訊號輸出電路，其中： 該第一級閘極訊號輸出電路，包含： 複數條第一閘極訊號線； 一第一移位暫存器，用以根據該第一級閘極訊號輸出電路之一前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號、一第一時脈訊號、一第二時脈訊號及該第二級閘極訊號輸出電路產生之一第二多工控制訊號，輸出該第一移位暫存器之一第一多工控制訊號； 一第一多工器，耦接於該第一移位暫存器、該第一組掃描訊號線及該些第一閘極訊號線，用以根據該第一多工控制訊號及該第一組掃描訊號線所傳來之掃描訊號，輸出複數個第一閘極控制訊號至該些第一閘極訊號線；及 一第一穩壓電路，耦接於該第一移位暫存器及該些第一閘極訊號線，用以根據至少該第一移位暫存器之一節點之電壓及該第二時脈訊號下拉該些第一閘極訊號線之電位；及 該第二級閘極訊號輸出電路，包含： 複數條第二閘極訊號線； 一第二移位暫存器，耦接於該第一移位暫存器，用以根據該第一移位暫存器輸出之該第一多工控制訊號、該第一時脈訊號、該第二時脈訊號及該第二級閘極訊號輸出電路之一後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，輸出該第二移位暫存器之該第二多工控制訊號； 一第二多工器，耦接於該第二移位暫存器、該第一組掃描訊號線及該些第二閘極訊號線，用以根據該第二多工控制訊號及由該第一組掃描訊號線所傳來之掃描訊號，輸出複數個第二閘極控制訊號至該些第二閘極訊號線；及 一第二穩壓電路，耦接於該第二移位暫存器及該些第二閘極訊號線，用以根據至少該第二移位暫存器之一節點之電壓及該第一時脈訊號下拉該些第二閘極訊號線之電位； 其中： 當該第一多工控制訊號為一低電位且該第一時脈訊號為一第一高電位時，該第一移位暫存器之該節點的電壓為一第二高電位； 當該第二多工控制訊號為該低電位且該第二時脈訊號為該第一高電位時，該第二移位暫存器之該節點的電壓為該第二高電位；及 該第一時脈訊號為高電位的時段與該第二時脈訊號為高電位的時段不重疊。
  2. 如請求項1所述之閘極驅動電路，其中： 該第一多工器包含複數個第一多工控制開關，每一第一多工控制開關具有一第一端耦接至該第一組掃描訊號線中之一條掃描訊號線，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端用以接收該第一多工控制訊號；及 該第二多工器包含複數個第二多工控制開關，每一第二多工控制開關具有一第一端耦接至該第一組掃描訊號線中之一條掃描訊號線，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端用以接收該第二多工控制訊號。
  3. 如請求項1所述之閘極驅動電路，其中： 該第一穩壓電路包含： 複數個第一穩壓開關，每一第一穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端耦接至該第一移位暫存器之該節點；及 複數個第二穩壓開關，每一第二穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端用以接收該第二時脈訊號；及 該第二穩壓電路包含： 複數個第三穩壓開關，每一第三穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端耦接至該第二移位暫存器之該節點；及 複數個第四穩壓開關，每一第四穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端用以接收該第一時脈訊號。
  4. 如請求項1所述之閘極驅動電路，另包含： 一第二組掃描訊號線； 其中，該複數級閘極訊號輸出電路另包含一第三級閘極訊號輸出電路及一第四級閘極訊號輸出電路，其中： 該第三級閘極訊號輸出電路，包含： 複數條第三閘極訊號線； 一第三移位暫存器，用以根據該第三級閘極訊號輸出電路之一前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號、一第三時脈訊號、一第四時脈訊號及該第四級閘極訊號輸出電路產生之一第四多工控制訊號，輸出該第三移位暫存器之一第三多工控制訊號； 一第三多工器，耦接於該第三移位暫存器、該第二組掃描訊號線及該些第三閘極訊號線，用以根據該第三多工控制訊號及該第二組掃描訊號線所傳來之掃描訊號，輸出複數個第三閘極控制訊號至該些第三閘極訊號線；及 一第三穩壓電路，耦接於該第三移位暫存器及該些第三閘極訊號線，用以根據至少該第三移位暫存器之一節點之電壓及該第四時脈訊號下拉該些第三閘極訊號線之電位；及 該第四級閘極訊號輸出電路，包含： 複數條第四閘極訊號線； 一第四移位暫存器，耦接於該第三移位暫存器，用以根據該第三移位暫存器輸出之該第三多工控制訊號、該第三時脈訊號、該第四時脈訊號及該第四級閘極訊號輸出電路之一後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，輸出該第四移位暫存器之該第四多工控制訊號； 一第四多工器，耦接於該第四移位暫存器、該第二組掃描訊號線及該些第四閘極訊號線，用以根據該第四多工控制訊號及由該第二組掃描訊號線所傳來之掃描訊號，輸出複數個第四閘極控制訊號至該些第四閘極訊號線；及 一第四穩壓電路，耦接於該第四移位暫存器及該些第四閘極訊號線，用以根據至少該第四移位暫存器之一節點之電壓及該第三時脈訊號下拉該些第四閘極訊號線之電位； 其中該第四時脈訊號為高電位的時段與該第三時脈訊號為高電位的時段不重疊。
  5. 如請求項4所述之閘極驅動電路，其中： 該第三時脈訊號落後該第一時脈訊號，且該第三時脈訊號處於高電位的時段與該第一時脈訊號處於高電位的時段有部分重疊； 該第二時脈訊號落後該第三時脈訊號，且該第二時脈訊號處於高電位的時段與該第三時脈訊號處於高電位的時段有部分重疊； 該第四時脈訊號落後該第二時脈訊號，且該第四時脈訊號處於高電位的時段與該第二時脈訊號處於高電位的時段有部分重疊。
  6. 如請求項5所述之閘極驅動電路，其中： 該第一穩壓電路係用以根據該第一移位暫存器之該節點之電壓、該第二時脈訊號、該第四時脈訊號及該第三移位暫存器之該節點之電壓下拉該些第一閘極訊號線之電位； 該第二穩壓電路係用以根據該第二移位暫存器之該節點之電壓、該第一時脈訊號、該第三時脈訊號及該第四移位暫存器之該節點之電壓下拉該些第二閘極訊號線之電位； 該第三穩壓電路係用以根據該第三移位暫存器之該節點之電壓、該第一時脈訊號、該第四時脈訊號及該第二移位暫存器之該節點之電壓下拉該些第三閘極訊號線之電位；及 該第四穩壓電路係用以根據該第四移位暫存器之該節點之電壓、該第二時脈訊號、該第三時脈訊號及該第四級閘極訊號輸出電路之該後一級閘極訊號輸出電路之一第五移位暫存器之一節點之電壓下拉該些第四閘極訊號線之電位。
  7. 如請求項6所述之閘極驅動電路，其中： 該第一穩壓電路包含： 複數個第一穩壓開關，每一第一穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端耦接至該第一移位暫存器之該節點之電壓； 複數個第二穩壓開關，每一第二穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端用以接收該第二時脈訊號； 複數個第三穩壓開關，每一第三穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端耦接至該第三移位暫存器之該節點；及 複數個第四穩壓開關，每一第四穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端用以接收該第四時脈訊號；及 該第二穩壓電路包含： 複數個第五穩壓開關，每一第五穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端耦接至該第二移位暫存器之該節點； 複數個第六穩壓開關，每一第六穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端用以接收該第一時脈訊號； 複數個第七穩壓開關，每一第七穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端耦接至該第四移位暫存器之該節點；及 複數個第八穩壓開關，每一第八穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端用以接收該第三時脈訊號。
  8. 如請求項7所述之閘極驅動電路，其中： 該第三穩壓電路包含： 複數個第九穩壓開關，每一第九穩壓開關具有一第一端耦接至該低電位，一第二端耦接至該些第三閘極訊號線之一閘極訊號線，及一控制端耦接至該第三移位暫存器之該節點； 複數個第十穩壓開關，每一第十穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第三閘極訊號線之一閘極訊號線，及一控制端用以接收該第一時脈訊號； 複數個第十一穩壓開關，每一第十一穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第三閘極訊號線之一閘極訊號線，及一控制端耦接至該第二移位暫存器之該節點；及 複數個第十二穩壓開關，每一第十二穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第三閘極訊號線之一閘極訊號線，及一控制端用以接收該第四時脈訊號；及 該第四穩壓電路包含： 複數個第十三穩壓開關，每一第十三穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第四閘極訊號線之一閘極訊號線，及一控制端耦接至該第四移位暫存器之該節點； 複數個第十四穩壓開關，每一第十四穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第四閘極訊號線之一閘極訊號線，及一控制端用以接收該第二時脈訊號； 複數個第十五穩壓開關，每一第十五穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第四閘極訊號線之一閘極訊號線，及一控制端耦接至該第四級閘極訊號輸出電路之該後一級閘極訊號輸出電路之該第五移位暫存器之該節點；及 複數個第十六穩壓開關，每一第十六穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第四閘極訊號線之一閘極訊號線，及一控制端用以接收該第三時脈訊號。
  9. 如請求項1所述之閘極驅動電路，其中該第一移位暫存器包含： 一第一開關，具有一第一端用以接收一下行控制訊號，一第二端，及一控制端用以接收該第一級閘極訊號輸出電路之該前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號； 一第二開關，具有一第一端耦接於該第一移位暫存器之該節點，一第二端用以接收該低電位，及一控制端耦接於該第一開關之該第二端； 一第一電容，具有一第一端耦接於該第一時脈訊號，及一第二端耦接於該第一移位暫存器之該節點； 一第三開關，具有一第一端用以接收該第一時脈訊號，一第二端用以輸出該第一多工控制訊號，及一控制端耦接於該第一開關之該第二端； 一第二電容，具有一第一端耦接於該第一開關之該第二端，及一第二端耦接於該第三開關的該第二端； 一第四開關，具有一第一端耦接於該第三開關的該第二端，一第二端用以接收該低電位，及一控制端用以接收該第二時脈訊號； 一第五開關，具有一第一端耦接於該第一開關之該第二端，一第二端用以接收該低電位，及一控制端耦接於該第一移位暫存器之該節點； 一第六開關，具有一第一端耦接於該第三開關的該第二端，一第二端用以接收該低電位，及一控制端耦接於該第一移位暫存器之該節點；及 一第七開關，具有一第一端用以接收一上行控制訊號，一第二端耦接於該第一開關之該第二端，及一控制端用以接收該第二移位暫存器所產生之該第二多工控制訊號； 其中該上行控制訊號為高電位的時段與該下行控制訊號為高電位的時段不重疊。
  10. 一種閘極驅動電路，包含： 一第一組掃描訊號線，包含複數條掃描訊號線，用以依序傳送掃描訊號；及 一第二組掃描訊號線，包含複數條掃描訊號線，用以依序傳送掃描訊號； 複數級閘極訊號輸出電路，包含一第一級閘極訊號輸出電路及一第二級閘極訊號輸出電路，其中： 該第一級閘極訊號輸出電路，包含： 複數條第一閘極訊號線； 一第一移位暫存器，用以根據該第一級閘極訊號輸出電路之一前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號、一第一時脈訊號、一第二時脈訊號及該第二級閘極訊號輸出電路產生之一第二多工控制訊號，輸出該第一移位暫存器之一第一多工控制訊號； 一第一多工器，耦接於該第一移位暫存器、該第一組掃描訊號線及該些第一閘極訊號線，用以根據該第一移位暫存器之一第一節點的電壓及該第一組掃描訊號線所傳來之掃描訊號，輸出複數個第一閘極控制訊號至該些第一閘極訊號線；及 一第一穩壓電路，耦接於該第一移位暫存器及該些第一閘極訊號線，用以根據該第一移位暫存器之一第二節點的電壓及該第二時脈訊號下拉該些第一閘極訊號線之電位；及 該第二級閘極訊號輸出電路，包含： 複數條第二閘極訊號線； 一第二移位暫存器，耦接於該第一移位暫存器，用以根據該第一移位暫存器輸出之該第一多工控制訊號、該第一時脈訊號、該第二時脈訊號及該第二級閘極訊號輸出電路之一後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，輸出該第二移位暫存器之該第二多工控制訊號； 一第二多工器，耦接於該第二移位暫存器、該第二組掃描訊號線及該些第二閘極訊號線，用以根據該第二移位暫存器之一第一節點的電壓及由該第二組掃描訊號線所傳來之掃描訊號，輸出複數個第二閘極控制訊號至該些第二閘極訊號線；及 一第二穩壓電路，耦接於該第二移位暫存器及該些第二閘極訊號線，用以根據該第二移位暫存器之一第二節點之電壓及該第一時脈訊號下拉該些第二閘極訊號線之電位； 其中： 當該第一多工控制訊號為一第一高電位時，該第一移位暫存器之該第一節點的電壓為一第二高電位，該第一移位暫存器之該第二節點的電壓為一低電位，且該第二高電位高於該第一高電位； 當該第二多工控制訊號為該第一高電位時，該第二移位暫存器之該第一節點的電壓為該第二高電位，且該第二移位暫存器之該第二節點的電壓為該低電位； 該第二組掃描訊號線中之每一條掃描訊號線係在該第一組掃描訊號線中之每一條掃描訊號線傳送該掃描訊號後才傳送該掃描訊號；及 該第一時脈訊號及該第二時脈訊號不同時為高電位。
  11. 如請求項10所述之閘極驅動電路，其中該第一移位暫存器包含： 一第一開關，具有一第一端用以接收一下行控制訊號，一第二端耦接於該第一移位暫存器之該第一節點，及一控制端用以接收該第一級閘極訊號輸出電路之該前一級閘極訊號輸出電路之移位暫存器所產生之多工控制訊號； 一第二開關，具有一第一端耦接於該第一移位暫存器之該第二節點，一第二端用以接收一低電位，及一控制端耦接於該第一移位暫存器之該第一節點； 一第一電容，具有一第一端耦接於該第一時脈訊號，及一第二端耦接於該第一移位暫存器之該第二節點； 一第三開關，具有一第一端用以接收該第一時脈訊號，一第二端用以輸出該第一多工控制訊號，及一控制端耦接於該第一移位暫存器之該第一節點； 一第二電容，具有一第一端耦接於該第一移位暫存器之該第一節點，及一第二端耦接於該第三開關的該第二端； 一第四開關，具有一第一端耦接於該第三開關的該第二端，一第二端用以接收該低電位，及一控制端用以接收該第二時脈訊號； 一第五開關，具有一第一端耦接於該第一節點，一第二端用以接收該低電位，及一控制端耦接於該第一移位暫存器之該第二節點； 一第六開關，具有一第一端耦接於該第三開關的該第二端，一第二端用以接收該低電位，及一控制端耦接於該第一移位暫存器之該第二節點；及 一第七開關，具有一第一端用以接收一上行控制訊號，一第二端耦接於該第一移位暫存器之該第一節點，及一控制端用以接收該第二移位暫存器所產生之該第二多工控制訊號。
  12. 如請求項10所述之閘極驅動電路，其中： 該第一穩壓電路包含： 複數個第一穩壓開關，每一第一穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端用以接收該第一移位暫存器之該第二節點之電壓；及 複數個第二穩壓開關，每一第二穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端用以接收該第二時脈訊號；及 該第二穩壓電路包含： 複數個第三穩壓開關，每一第三穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端用以接收該第二移位暫存器之該第二節點之電壓；及 複數個第四穩壓開關，每一第四穩壓開關具有一第一端用以接收該低電位，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端用以接收該第一時脈訊號。
  13. 如請求項10所述之閘極驅動電路，其中： 該第一多工器包含複數個第一多工控制開關，每一第一多工控制開關具有一第一端耦接至該第一組掃描訊號線中之一條掃描訊號線，一第二端耦接至該些第一閘極訊號線之一閘極訊號線，及一控制端耦接於該第一移位暫存器之該第一節點；及 該第二多工器包含複數個第二多工控制開關，每一第二多工控制開關具有一第一端耦接至該第二組掃描訊號線中之一條掃描訊號線，一第二端耦接至該些第二閘極訊號線之一閘極訊號線，及一控制端耦接於該第二移位暫存器之該第一節點。
  14. 如請求項10所述之閘極驅動電路，其中該複數級閘極訊號輸出電路另包含一第三級閘極訊號輸出電路，包含： 複數條第三閘極訊號線； 一第三移位暫存器，用以根據該第二移位暫存器所產生之該第二多工控制訊號、該第一時脈訊號、該第二時脈訊號及該第三級閘極訊號輸出電路之一後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，輸出該第三移位暫存器之一第三多工控制訊號； 一第三多工器，耦接於該第三移位暫存器、該第一組掃描訊號線及該些第三閘極訊號線，用以根據該第三移位暫存器之一第一節點的電壓及由該第一組掃描訊號線所傳來之掃描訊號，輸出複數個第三閘極控制訊號至該些第三閘極訊號線；及 一第三穩壓電路，耦接於該第三移位暫存器及該些第三閘極訊號線，用以根據該第三移位暫存器之一第二節點之電壓及該第二時脈訊號下拉該些第三閘極訊號線之電位。
  15. 如請求項14所述之閘極驅動電路，其中該複數級閘極訊號輸出電路另包含一第四級閘極訊號輸出電路，包含： 複數條第四閘極訊號線； 一第四移位暫存器，用以根據該第三移位暫存器所產生之該第三多工控制訊號、該第一時脈訊號、該第二時脈訊號及該第四級閘極訊號輸出電路之一後一級之閘極訊號輸出電路之移位暫存器產生之多工控制訊號，輸出該第四移位暫存器之一第四多工控制訊號； 一第四多工器，耦接於該第四移位暫存器、該第二組掃描訊號線及該些第四閘極訊號線，用以根據該第四移位暫存器之一第一節點的電壓及由該第二組掃描訊號線所傳來之掃描訊號，輸出複數個第四閘極控制訊號至該些第四閘極訊號線；及 一第四穩壓電路，耦接於該第四移位暫存器及該些第四閘極訊號線，用以根據該第四移位暫存器之一第二節點的電壓及該第一時脈訊號下拉該些第四閘極訊號線之電位。
TW104136578A 2015-11-06 2015-11-06 閘極驅動電路 TWI571848B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104136578A TWI571848B (zh) 2015-11-06 2015-11-06 閘極驅動電路
CN201511015845.9A CN105609036B (zh) 2015-11-06 2015-12-29 栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104136578A TWI571848B (zh) 2015-11-06 2015-11-06 閘極驅動電路

Publications (2)

Publication Number Publication Date
TWI571848B true TWI571848B (zh) 2017-02-21
TW201717178A TW201717178A (zh) 2017-05-16

Family

ID=55988928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136578A TWI571848B (zh) 2015-11-06 2015-11-06 閘極驅動電路

Country Status (2)

Country Link
CN (1) CN105609036B (zh)
TW (1) TWI571848B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443709B2 (en) 2021-01-06 2022-09-13 Au Optronics Corporation Display panel with reduced border area improving charging and discharging capacities of gate driving circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799087B (zh) * 2017-11-24 2020-06-05 深圳市华星光电技术有限公司 一种goa电路及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601597A (zh) * 2003-09-26 2005-03-30 精工爱普生株式会社 显示驱动器、电光学装置以及电光学装置的驱动方法
US7733320B2 (en) * 2005-03-15 2010-06-08 Casio Computer Co., Ltd. Shift register circuit and drive control apparatus
CN102867478A (zh) * 2012-08-06 2013-01-09 友达光电股份有限公司 显示器及其栅极驱动器
CN104112421A (zh) * 2014-04-10 2014-10-22 友达光电股份有限公司 栅极驱动电路及移位寄存器
TW201530521A (zh) * 2014-01-20 2015-08-01 Au Optronics Corp 移位暫存器及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
TWI431585B (zh) * 2010-11-30 2014-03-21 Au Optronics Corp 多工式驅動電路
TWI476742B (zh) * 2010-12-06 2015-03-11 Au Optronics Corp 多工式驅動電路
KR102029749B1 (ko) * 2013-06-28 2019-10-08 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 평판표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601597A (zh) * 2003-09-26 2005-03-30 精工爱普生株式会社 显示驱动器、电光学装置以及电光学装置的驱动方法
US7733320B2 (en) * 2005-03-15 2010-06-08 Casio Computer Co., Ltd. Shift register circuit and drive control apparatus
CN102867478A (zh) * 2012-08-06 2013-01-09 友达光电股份有限公司 显示器及其栅极驱动器
TW201530521A (zh) * 2014-01-20 2015-08-01 Au Optronics Corp 移位暫存器及其控制方法
CN104112421A (zh) * 2014-04-10 2014-10-22 友达光电股份有限公司 栅极驱动电路及移位寄存器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443709B2 (en) 2021-01-06 2022-09-13 Au Optronics Corporation Display panel with reduced border area improving charging and discharging capacities of gate driving circuit

Also Published As

Publication number Publication date
CN105609036A (zh) 2016-05-25
TW201717178A (zh) 2017-05-16
CN105609036B (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
US10269290B2 (en) Shift register units and driving methods thereof, gate driving circuits and display devices with transistors having extended lifetime
US10573245B2 (en) Shift register unit using a bootstrap effect and driving method thereof, shift register and display device
WO2020024641A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
KR100207299B1 (ko) 화상 표시 장치 및 주사 회로
US10566071B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit and display device
US8218713B2 (en) Bi-directional shift register
US9542878B2 (en) Shift register unit, display panel and display apparatus
US10540938B2 (en) Shift-buffer circuit, gate driving circuit, display panel and driving method
US9257978B2 (en) Multiplex driving circuit
US10621943B2 (en) Display device driver having pixel drive voltage delay selection
TWI486695B (zh) 液晶顯示面板以及顯示驅動方法
US20140118052A1 (en) Shift register and gate driving circuit thereof
US20130257703A1 (en) Image display systems and bi-directional shift register circuits
US20140241488A1 (en) Shift register
US11538394B2 (en) Gate driver circuit, display device and driving method
CN107533866B (zh) 移位寄存器
US11081042B2 (en) Gate driving unit, driving method thereof, gate driving circuit and display device
KR20170078924A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
CN106128378B (zh) 移位寄存单元、移位寄存器及显示面板
WO2022199167A9 (zh) 栅极驱动电路、驱动装置和显示装置
US20150325214A1 (en) Data Driver And A Display Apparatus Including The Same
TWI571848B (zh) 閘極驅動電路
US7499517B2 (en) Shift register and shift register set using the same
TW201543455A (zh) 閘極驅動電路及其移位暫存器
US8743103B2 (en) Source driver utilizing multiplexing device and switching device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees