TWI571387B - 預施加底部填充劑 - Google Patents

預施加底部填充劑 Download PDF

Info

Publication number
TWI571387B
TWI571387B TW104119719A TW104119719A TWI571387B TW I571387 B TWI571387 B TW I571387B TW 104119719 A TW104119719 A TW 104119719A TW 104119719 A TW104119719 A TW 104119719A TW I571387 B TWI571387 B TW I571387B
Authority
TW
Taiwan
Prior art keywords
polymer
layer
underfill
viscosity
inorganic filler
Prior art date
Application number
TW104119719A
Other languages
English (en)
Other versions
TW201611999A (en
Inventor
羅伯特Ｋ 巴爾
愛德加多 安宙爾斯
傑佛瑞Ｍ 卡佛特
黑榮 萊
大衛 夫摩恩
艾文 杜布爾
安帕馬 奇貝
Original Assignee
羅門哈斯電子材料有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅門哈斯電子材料有限公司 filed Critical 羅門哈斯電子材料有限公司
Publication of TW201611999A publication Critical patent/TW201611999A/zh
Application granted granted Critical
Publication of TWI571387B publication Critical patent/TWI571387B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

預施加底部填充劑
本發明基本上係關於電子封裝領域，並且更尤指預施加底部填充劑領域。
倒裝晶片技術近幾年來已在半導體封裝方面快速成長，其中積體電路(IC)晶片係使用可焊接互連件予以實質倒裝並黏合至基材上方。這項技術關鍵的需求驅動力在於I/O連接增加，使得速率更快且連接更短而導致信號完整性提升。佔用倒裝IC晶片與基材間的空間的底部填充材料，是倒裝晶片封裝可靠度的關鍵。底部填充材料支撐電性連接、保護電性連接不受環境影響、並且降低對倒裝晶片連接的熱機械應力。基本上，底部填充材料以聚合物為基礎，與諸如焊接之類的晶片及基材組件有不同的熱膨脹係數(CTE)。這種CTE不匹配會產生熱機械應力，熱機械應力會在例如當裝置承受溫度週期時使裝置失效。為了降低這種CTE不匹配，底部填充材料典型為含有諸如氧化矽之無機填充劑。
施配底部填充劑於基底上之晶片邊緣處並允許其在毛細作用下流入介於晶片與基材間的間隙已是將 底部填充劑併入封裝最常見的方法。在特定情境中，由於填充劑在毛細流動期間沈降，毛細流動會慢(例如：添加高位準填充劑至底部填充材料時)及/或不完全，導致封裝中產生空隙，並且介於聚合物與填充劑間的底部填充劑中也可能不均勻。這個問題甚至會隨著晶片尺寸增大及/或倒裝晶片晶粒上互連結構間距尺寸縮減而更加嚴重。
預施加底部填充劑已發展成毛細底部填充劑的替代方案。可藉由各種技術施加底部填充材料至晶圓或嵌裝基材，例如：薄膜積層、旋轉塗佈或網版印刷製程。美國專利第6,861,285號描述一種施加複數個底部填充層至凸塊晶圓的製程，利用的是含有填充劑材料之至少1個底部填充層及無或實質無填充劑材料之至少1個底部填充層，其中各底部填充材料層都是個別施加。首先在晶圓上施加含有填充劑之底部填充層。施加所欲數量之此類填充之底部填充層之後，接著用化學及/或機械方法自凸塊頂端移除底部填充材料並曝露凸塊之頂端表面。此種方法包括拋光或研磨、乾或濕蝕刻、化學機械研磨、反應性離子蝕刻、雷射碾磨、以及雷射剝蝕。其次，施加無或實質無填充劑材料之底部填充材料層至填充之底部填充層的表面以及於焊塊之曝露之頂端表面上方。最後，結合晶圓至基材，令焊塊與基材上對應的黏合墊接觸。這項專利中所述的製程需要化學及/或機械移除步驟，焊塊在該步驟期間容易損壞而導致潛在性的高裝置失效率。改善製作IC總成時用於施加底部填充材料之製程仍有需求。
美國專利申請公開案第2008/0314618號揭示一種用於印刷電路板之絕緣積層材料，其中此種積層材料含具有適用於無電式鍍覆之0.5μm之平均表面粗糙度的頂層、以及視需要的第二層。頂層包含具有矽氧烷結構之特定聚亞醯胺樹脂，並且第二層為比頂層對內電路板具有更佳黏合能力之熱固性樹指。從而，頂層及視需要的第二層是由不同類型的聚合材料組成。頂層可含有自0wt%至30wt%之填充劑，並且視需要的第二層具有比頂層更高的填充劑含量。視需要的第二層具有20000Pa-S之熔化黏度，並且係經設計以填充電路線之間的間隙，為的是要對內電路板層提供充分的黏著性。頂層之線性膨脹性(亦即，CTE)與第二層不同，因為各層皆經設計以符合不同的特性。此一積層結構不適用於將IC附接至基材。
本發明提供一種底部填充結構，其依序包含：頂端膜層、聚合物層、以及底端膜層，其中該聚合物層以任一順序包含具有第一黏度之第一填充聚合物區及具有第二黏度之第二填充聚合物區，其中該第二黏度係該第一黏度之1.5倍。第一填充聚合物區中以重量百分比計存在的無機填充劑總量與第二填充聚合物區中以重量百分比計存在的無機填充劑總量較佳為實質相同。
本發明亦提供一種形成電子封裝之方法，其包含：提供於其表面上具有互連結構之組件；提供於其表面上具有導電黏合墊之基材；提供上述之底部填充結 構；自該底部填充結構移除該底端膜；將該底部填充結構層合(laminating)至於其上具有互連結構之該組件表面或於其上具有導電黏合墊之該基材表面；移除該頂端膜層；使該等互連結構之頂端部分與該等導電黏合墊套準(register)以形成單元；以及造成該等互連結構電性連接至該等導電黏合墊。底部填充結構較佳係經配置使得第一填充聚合物區直接相鄰於基材表面。
10‧‧‧頂端膜層
15‧‧‧視需要的緩衝層
17‧‧‧頂端膜部分
20‧‧‧第一填充聚合物區
21‧‧‧無機填充劑
30‧‧‧第二聚合物區
31‧‧‧無機填充劑
40‧‧‧底端膜
55‧‧‧組件
65‧‧‧金屬柱
66‧‧‧可焊帽層
80‧‧‧基材
85‧‧‧導電黏合墊
90‧‧‧單塊區
91‧‧‧圓緣或圓角
PL‧‧‧聚合物層
第1A及1B圖以剖面方式呈現本發明之底部填充結構之替代具體實施例的示意圖。
第2圖為展示在具有金屬柱互連結構之組件上設置本發明之底部填充結構之層合製程的示意圖。
第3A及3B圖為展示層合到具有金屬柱互連結構之組件上之本發明之底部填充結構之替代具體實施例的剖面示意圖。
第4A及4B圖為說明層合到具有導電黏合墊之基材上之本發明之底部填充結構的剖面示意圖。
第5圖為展示經由本發明之積層結構製備之電子封裝的剖面示意圖。
第6圖為展示經由本發明之積層結構形成之電子封裝的光學影像。
第7圖為展示經由對照的積層結構形成之電子封裝的光學影像。
如本說明書全文使用，除了內文中明確另行指出者之外，下列縮寫應具有以下意義：℃=攝氏度數；g=公克；kg=公斤；μm=微米=微公尺；mm=毫米；min.=分；DI=去離子；mol=莫耳；以及rpm=每分鐘旋轉數。除非另有說明，所有量都是重量百分比(wt%)，並且所有比率都是重量比。除非另有說明，所有重量百分比都是基於組成物的總重量。所有數值範圍係包括邊值且可按任一順序組合，除非此類數值範圍明顯受限於100%之合計。在圖中，相似的參考元件符號係指相似的元件。除非內容另有指示，冠詞「一(a)」、「一種(an)」及「該(the)」係指單數及複數。「烷基」係指直鏈、支鏈及環狀烷基。「芳基」係指芳香族碳環化合物及芳香族雜環。術語「(甲基)丙烯酸酯」包括丙烯酸酯及甲基丙烯酸酯兩者。同樣地，術語「(甲基)丙烯酸」包括丙烯酸及甲基丙烯酸兩者。
將了解的是，一元件若是稱為在另一元件「上」或「相鄰於」該另一元件，則其可為直接位於該另一元件上或直接相鄰於該另一元件，或兩者之間可存在中介元件。一元件若是稱為「直接」位於另一元件「上」或「直接毗連於」該另一元件，則不存在中介元件。
亦將了解的是，雖然術語第一、第二、第三等在本文中可用以描述各個元件、組件、區域、層、部分或區段，這些元件、組件、區域、層、部分或區段仍不應受這些術語限制。這些術語僅用以將一個元件、組件、區域、層或區段與另一元件、組件、區域、層或區段作區 別。因此，第一元件、組件、區域、層、部分或區段可稱作第二元件、組件、區域、層或區段而不脫離本發明之教示。
再者，諸如「下」或「底端」及「上」或「頂端」等相對術語如可在圖中說明者，可在本文中用以描述一個元件與另一元件的關係。將了解的是，除了圖中繪示的定向，相對術語的還意味著含括不同的裝置定向。舉例而言，其中一圖的裝置若是翻倒，描述為位於其它元件「下」側之元件會轉而定向成位於該等其它元件的「上」側。因此，例示性術語「下」含括「下」與「上」兩者之定向，端視圖之特別定向而定。類似的是，其中一圖的裝置若是翻倒，則描述為在其它元件「下面」或「下方」之元件會轉而定向成在該等其它元件「上面」。因此，例示性術語「下面」或「下方」可含括上面及下面兩者之定向。
本發明提供可用以在電氣總成中形成預施加底部填充劑之乾膜結構。本結構依序包含：頂端膜層、聚合物層、以及底端膜層，其中該聚合物層以任一順序包含具有第一黏度之第一填充聚合物區及具有第二黏度之第二填充聚合物區，其中該第二黏度係該第一黏度之1.5倍。如本文中所使用，關於聚合物區之術語「填充」意指特定聚合物區包含一定量之無機填充劑。本結構可視需要地包含一或多層附加材料，例如：緩衝層、離形層、及類似者。本結構較佳為包含緩衝層，並且緩衝層更佳為設置於頂端膜層與聚合物層之間。視需要地，本結構可包括設 置於底端膜層與聚合物層間的離形層。
在本結構之一項具體實施例中，頂端膜層係設置於聚合物層之第一填充聚合物區上，並且緩衝層較佳為設置於頂端膜層與第一填充聚合物區之間。第1A圖說明本發明之一項具體實施例之剖面示意圖，其依序具有由頂端膜層10與視需要的緩衝層15組成之頂端膜部分17、聚合物層PL以及底端膜40，其中聚合物層PL是由包含設置於第二填充聚合物區30上之無機填充劑21的第一填充聚合物區20、包含無機填充劑31的第二聚合物區30組成。在第1A圖中，視需要的緩衝層15係設置於頂端膜層10與聚合物層之第一填充聚合物區20之間，並且聚合物層之第二填充聚合物區30係直接設置於底端膜40上。在替代具體實施例中，頂端膜層係設置於第二聚合物區上，並且緩衝層較佳為設置於頂端膜層與第二填充聚合物區之間。第1B圖說明本發明之本替代具體實施例之剖面示意圖，其依序具有由頂端膜層10與視需要的緩衝層15組成之頂端膜部分17、由設置於包含無機填充劑21之第一填充聚合物區20上之包含無機填充劑31之第二填充聚合物區30組成之聚合物層PL，其中第一填充聚合物區20係設置於底端膜層40上。第1A及1B圖之任一種結構皆可視需要地含有設置於聚合物層PL與底端膜層40間的離形層(未圖示)。使用時，在層合該結構至表面之前，先自底部填充結構移除底端膜，在層合至表面之後，接著移除頂端膜層以在表面上提供作為預施加底部填充劑之聚合物 層。
頂端膜層的功用是在貯藏並處置期間用以保護聚合物層，並且用以在層合期間協助定位介於互連結構間的聚合物層。頂端膜層具有充分的薄膜完整性，使得能夠藉由剝離自聚合物層移除頂端膜層。由於頂端膜層係藉由諸如自底部填充結構剝離來移除，因此頂端膜層與聚合物層間的黏著性典型為低至中等。各式各樣的聚合物只要滿足以上準則都可當作頂端膜層使用，包括自由基聚合反應聚合物、接枝共聚物、階式成長聚合反應聚合物、及類似者。可當作頂端膜層使用之聚合物包括下列的共聚物：聚烯烴；聚烯烴共聚物；聚氯乙烯；聚氯乙烯共聚物；聚偏二氯乙烯(polydinylidenechloride)；聚氨酯；聚氨酯共聚物；聚(甲基)丙烯酸酯；以及聚(甲基)丙烯酸酯共聚物。較佳聚烯烴包括聚乙烯、聚丙烯、聚丁烯、聚異丁烯、聚丁二烯、以及聚異戊二烯。彈性體為可使用作為頂端膜層之另一較佳類別之聚合材料。此類彈性體包括但不限於：聚烯烴彈性體；乙烯乙酸乙烯酯；聚醚嵌段醯胺；聚丙烯酸橡膠、乙烯丙烯橡膠；乙烯丙烯二烯橡膠；聚異丁烯聚丁二烯；矽膠-胺甲酸乙酯共聚物；聚丁二烯-聚氨酯共聚物；苯乙烯-嵌段共聚物；苯乙烯-丁二烯共聚物；以及聚氯乙烯彈性體。聚烯烴彈性體在所屬技術領域中為眾所周知，並且典型為乙烯與另一α-烯烴之共聚物。另外，頂端膜層較佳為柔韌到足以在層合期間變形但不會使互連結構變形。頂端膜層可具有任一合適的厚度，例如：自5μm 至250μm、以及較佳為自10μm至150μm。
緩衝層係視需要地設置於頂端膜層與聚合物層之間。儘管不願受限於理論，仍據信緩衝層在層合期間作用為介於頂端膜層與互連結構間的緩衝區或軟墊，允許頂端膜層在層合期間移動但不會使互連結構變形。柔韌到足以允許頂端膜層在層合期間移動或足以在層合期間變形但不會使互連結構變形之任何聚合材料都可當作緩衝層來使用。緩衝層之作用亦可用以提升頂端膜層與聚合物層間的黏著性。緩衝層較佳為黏著材料。所屬技術領域中已知的各式各樣的黏著材料只要黏著材料為可剝離且非永久性都可當作緩衝層使用。黏著材料較佳為壓敏黏著劑(PSA)。壓敏黏著劑在所屬技術領域中為眾所周知並且典型為包含彈性體，例如：橡膠、(甲基)丙烯酸酯或矽膠。在使用緩衝層時，緩衝層在自本結構移除頂端膜層時較佳為實質與頂端膜層維持在一起，並且更較佳為聚合物層上未留下緩衝層殘留物。頂端膜層移除後留在聚合物層上的任何緩衝層殘留物皆可藉由與諸如合適的有機溶劑等適當的去除劑接觸來移除。緩衝層較佳為設置於頂端膜層與聚合物層之間，並且PSA層更佳為設置於頂端膜層與聚合物層之間。緩衝層在本發明中使用時其厚度不具有關鍵性，但典型範圍為5μm至100μm，並且較佳為10μm至50μm。緩衝層之優點在於亦可修改頂層與聚合物層間的黏著能。
在一較佳具體實施例中，PSA帶在本結構中是用以形成頂端膜層及緩衝層。PSA帶是由直接設置於聚 合物膜上的PSA層組成。PSA帶之聚合物膜作用為本結構中的頂端膜層，而PSA層則作用為緩衝層。各式各樣的PSA帶都有在市售，並且可在本發明中使用。有用的PSA帶尤其是背面研磨帶(backgrinding tapes)。例示性PSA帶為以BG Tape(可得自Lintec Corp.)、BG-HTCR100-PET(可得自AI Technology,Inc.)、ICROS TM Tape(可得自Mitsui Chemicals)、ELEGRIPTM Tape(可得自Denka)等商標名稱販售之PSA帶，以及可得自Toyo Adtec、Furukawa Electric、及其它商業供應商之其它背面研磨帶。該帶較佳為具有在曝露至適當UV輻射前具備較強黏著性，並在曝露至適當UV輻射後具備較弱黏著性的紫外線光敏黏著層。亦即，一經曝露至UV輻射，該帶即變得更可輕易離形。從而在運用具有UV敏感性黏著劑之薄膜時，可在頂端膜移除步驟中運用UV輻射曝露之步驟。
本底部填充結構之聚合物層為由複數個聚合物區組成。聚合物層包含至少2個填充聚合物區，即具有第一黏度之第一填充聚合物區及具有第二黏度之第二填充聚合物區，其中第二黏度第一黏度之1.5倍。聚合物層較佳為由2個填充聚合物區組成。將領會可使用多於2個填充聚合物區，但此類附加聚合物區可能增加製程成本。聚合物層可由具有至少2個不同填充區之單一聚合物層組成，或者，聚合物層可由複數個個別聚合物層組成，其中該等複數個個別聚合物層形成至少2個不同填充區。各聚合物區皆可由單一聚合物層組成或可由複數個個別聚合物 層組成。聚合物層較佳為由2個個別聚合物層組成，個別聚合物層各形成不同填充聚合物區。
聚合物層可包含任何適用於當作底部填充劑的聚合物。各聚合物區皆包含一或多種可固化聚合物、一或多種交聯劑、一或多種熱固化劑(催化劑)、一或多種無機填充劑、以及視需要的一或多種選自於下列群組的添加劑：助熔劑、流動添加劑、增韌劑、溶劑、去泡劑、衝擊改質劑、界面活性劑、黏著促進劑、及其混合物。可在任一聚合物區使用任何合適的可固化聚合物、交聯劑、熱固化劑及視需要的添加劑。合適的可固化聚合物為可作為底部填充劑使用者。可固化聚合物較佳為環氧樹脂，並且更佳為環氧樹脂與雙官能基胺單體。更較佳為使用雙官能基環氧樹脂單體。只要三官能基環氧樹脂之量用以形成聚合物之單體總重量之5wt%，並且較佳為3wt%，便可使用由三官能基環氧樹脂單體之聚合物。有用於在形成可固化聚合物之例示性環氧樹脂包括但不限於：雙酚A之二縮水甘油醚；雙酚F之二縮水甘油醚；雙酚S之二縮水甘油醚；蔥之二縮水甘油醚；二環戊二烯之二縮水甘油醚；萘之二縮水甘油醚；聯苯之二縮水甘油醚；丙二醇之二縮水甘油醚；以及二丙二醇之二縮水甘油醚。有用於在形成環氧樹脂/胺聚合物的胺包括但不限於：1,8-二胺基薄荷烷；2,6-二胺基-2,6-二甲基-5-苯基庚-3-醇；2,6-二胺基-2,5,6-三甲基庚-3-醇；三甲基二醇二對胺基苯甲酸酯；以及寡聚二胺氧化聚四甲烯-二對胺基苯甲酸酯。合適的交聯劑為具 有選自於羧酸類、羥類、以及胺類之二或更多官能基的任何脂肪族或芳香族材料。較佳的交聯劑包括酚醛硬化劑(例如：酚醛清漆樹脂與二酚聯苯)、以及二醯肼硬化劑。合適的酚醛清漆樹脂包括，但不限於酚系酚醛清漆、甲酚酚醛清漆及可溶酚醛樹脂酚醛清漆。例示性酚系硬化劑為可得自下列商標名稱者：Meiwa Plastic Industries提供的DL-92、MEH 7800-4S、MEH 7851SS及MEH 7500。例示性二醯肼硬化劑包括己二酸二醯肼、間苯二甲酸二醯肼、癸二酸二醯肼、以及可以下列商標名稱而得者：可得自Ajinomoto Fine-Techno Co.,Inc.之Ajicure LDH與Ajicure VDH。交聯劑的存在量可為自0wt%至70wt%、較佳為自2.5wt%至50wt%、以及更佳為自2.5wt%至25wt%。合適的熱固化劑包括，但不限於氮或磷化合物。較佳的固化劑為：六氟磷酸四丁鏻、四苯硼酸四苯鏻、四苯硼酸四丁鏻、六氟磷酸四乙鏻、四氟硼酸四丁鏻；諸如可得自Air Products之CurezolTM品牌之咪唑鹽；諸如三苯基膦之三芳基膦；諸如二甲苄胺之三級胺；諸如N-(4-氯苯基)-N,N-二甲脲、2,4-甲苯-雙-二甲脲、苯基二甲脲、甲苯-雙-二甲脲、4,4'-亞甲基-雙(苯基二甲脲)、及脂環族雙脲之脲化合物；以及二氰二胺。熱固化劑的存在量可為自0wt%至10wt%、較佳為自0wt%至5wt%且更佳為自0.01wt%至3wt%。第一與第二聚合物區較佳為各包含助熔劑。合適的助熔劑為含有羧酸、酚或胺官能基之材料。助熔劑在各聚合物區中的存在量可為自0wt%至50wt%、較佳為0.01wt% 至20wt%、且更佳為自0.01wt%至10wt%。形成特定聚合物區之可固化聚合物更較佳的是亦作用為助熔劑。作用為助熔劑之較佳聚合物典型為包含二級胺部分，其中此聚合物在第一聚合物區中的存在量為0.1wt%至70wt%、更佳為自20wt%至70wt%、且再更佳為30wt%至70wt%。較佳視需要的添加劑為二、三、及四官能環氧樹脂單體，其可有增韌劑或硬化劑等等作用，部分端視單體中的環氧樹脂基團數而定。
各式各樣的可固化聚合物、交聯劑、以及熱固化劑可用以形成本發明之聚合物區之各者。選用於第一聚合物區之聚合物及選用於第二聚合物區之聚合物較佳為相容，亦即，一經加熱，諸如當互連結構電性連接至黏合墊，視需要地在有壓力的情況下時，兩個不同聚合物區將形成單一聚合物區。第一聚合物區中使用的可固化聚合物與第二聚合物區中使用的可固化聚合物更較佳為同一類別。用以形成第一聚合物區的可固化聚合物與用以形成第二聚合物區的可固化聚合物再更佳為相同。第一聚合物區中使用的交聯劑與第二聚合物區中使用的交聯劑可相同或不同。第二聚合物區中使用的固化劑與第一聚合物區中使用的固化劑可相同或不同。第一聚合物區中使用的諸如可固化聚合物、交聯劑或熱固化劑之組分的量與第二聚合物區中使用的該組分的量可相同或不同。可在第二聚合物區中使用任何合適的溶劑。
無機填充劑係用以降低聚物層的總體熱膨 脹係數(CTE)，並從而降低底部填充劑的熱膨脹係數。本發明中使用的無機填充劑為非導電且惰性，亦即，其不會與聚合物層起反應或使該聚合物層不穩定。聚合物層中使用一定量無機填充劑是為了讓底部填充劑的CTE接近用於矽與矽黏合之組分(例如：在矽晶圓的事例中為矽)的相對較低之CTE、或介於組分(例如：矽)的相對較低CTE與有機基材(諸如電路板，例如：FR4)的相對較高CTE之間。電子總成製造及後續使用期間應力緩和需要適當選擇CTE。
第一與第二填充聚合物區兩者中使用的無機填充劑較佳為選自於氧化矽、金屬氧化物或陶瓷。合適的陶瓷無機填充劑為結晶氧化物、氮化物或碳化物。無機填充劑較佳為選自於氧化矽、氧化鋁、氧化鋯、氧化鈹(berylia)、氧化鈰、氧化鋅、氮化矽、氮化鋁、塗氧化矽之氮化鋁、氮化硼、以及碳化矽，並且更佳為氧化矽、氧化鋁、氧化鋯、氮化矽、氮化鋁、氮化硼、以及碳化矽。可使用無機填充劑之混合物。無機填充劑可具有任何合適的形狀及尺寸。無機填充劑較佳為具有球狀或實質球狀。此球狀最小化表面積並允許在聚合物區中加載更多填充劑。無機填充劑較佳為具有不會阻礙互連結構穿透任一聚合物區的尺寸，例如：平均粒子大小。無機填充劑具有的平均粒子大小較佳為0.005μm至10μm、更佳為自0.005μm至5μm、且又更佳為0.01μm至3μm。可在聚合物區中使用無機填充劑粒子大小之混合物。舉例而言，本發明之聚合物區可包含具有第一平均粒子大小之第一氧化矽 填充劑及具有第二平均粒子大小之第二氧化矽填充劑。可在本發明中使用之無機填充劑包括具有內核-外殼結構之陶瓷，其中陶瓷材料內核是由諸如塗氧化矽之氮化鋁的無機材料外殼所圍繞。可利用黏著促進劑視需要地處理無機填充劑，用以改質填充劑粒子之表面化學物質，舉例而言，用以使無機填充劑粒子與聚合物區中使用的聚合物或交聯劑起反應。改質填充劑之表面化學物質可提升斷裂韌性並可改善聚合物區中填充劑之分散。
無機填充劑在第一填充聚合物區中的存在量為30wt%、較佳為>30wt%、更佳為35wt%、又更佳為40wt%、再更佳為自30wt%至80wt%、另更佳為自35wt%至80wt%、並且又更佳為自40wt%至75wt%。無機填充劑在第二填充聚合物區中的存在量為30wt%、較佳為>30wt%、更佳為35wt%、又更佳為40wt%、再更佳為自30wt%至80wt%、另更佳為自35wt%至80wt%、並且又更佳為自40wt%至75wt%。無機填充劑在第一填充聚合物區中以重量百分比計的存在總量與無機填充劑在第二填充聚合物區中以重量百分比計的存在總量較佳為實質相同。如本文中所使用，術語「實質相同」量之無機填充劑意指第一填充聚合物區中無機填充劑之總量為第二填充聚合物區中無機填充劑之總量(以重量百分比計)的10%內、較佳為5%內、更佳為3%內、並且再更佳為2%內。又更佳為，無機填充劑在第一聚合物區中的存在總量與無機填充劑在第二聚合物區中的存在總量相同。所屬技術領域 中具有通常知識者將領會的是，藉由在相應聚合物區中使用複數個個別聚合物層，其中個別聚合物層具有不同位準之無機填充劑，可達成第一與第二聚合物區任一者或兩者中的無機填充劑梯度。然而，本積層結構較佳為第一或第二聚合物區任一者中不具有此一無機填充劑梯度，並且較佳為第一與第二聚合物區兩者中都不具有此一無機填充劑梯度。所屬技術領域中具有通常知識者將領會的是，選用於聚合物區之無機填充劑量係部分基於聚合物層之所欲CTE、聚合物層之所欲透明度、以及聚合物層之所欲流動特性等等參數。
第一填充聚合物區具有比第二填充聚合物區更低的黏度。第二填充聚合物區具有之黏度為第一聚合物區之黏度的1.5倍、較佳為2倍、更佳為2.5倍、又更佳為3倍、並且再更佳為4倍。第二聚合物區之黏度典型為第一聚合物區之黏度的自1.5至1000倍、並且較佳為自1.5至500倍。第一填充聚合物區具有的黏度如使用平行板流變儀測得，其範圍在125℃為0.1Pa-S至1000Pa-S、較佳為自1Pa-S至1000Pa-S、並且更佳為自1Pa-S至500Pa-S。第二填充聚合物區具有的黏度如使用平行板流變儀測得，其範圍在125℃為1000Pa-S至100,000Pa-S、較佳為自5000Pa-S至100,000Pa-S、並且更佳為自5000Pa-S至50,000Pa-S。此類黏度可諸如藉由：適當選擇特定無機填充劑或無機填充劑混合物；選擇填充劑粒子大小；表面處理無機填充劑；於聚合物區中加載填充劑；特定聚 合物區中使用的可固化聚合物之尺寸(分子量及/或分支度)；添加觸變劑；還有所屬技術領域中具有通常知識者已知的其它變數來輕易達成。舉例而言，聚合物區中提升填充劑加載會增加該區的黏度，而縮減無機填充劑之平均粒子大小則會提升特定聚合物區之黏度。增加用以形成聚合物區之可固化聚合物的分子量及/或分枝度也會提升該聚合物區之黏度。例示性觸變劑為與無機填充劑交互作用或結合者，諸如Altana AG以BYK 405、BYK 410、以及BYK 415之商標名稱販售者。
由於在形成電子總成之前先自本底部填充結構移除頂端及底端膜兩者，因此底部填充結構中唯一的臨界尺寸為聚合物層之厚度。由於互連結構之高度取決於使用的特定結構，因此本發明之結構中聚合物層的厚度沒有特定範圍。聚合物層之總厚度亦即第一與第二聚合物區之合併厚度，可大於、等於、或小於用以形成電子總成之互連結構的高度。第二聚合物區之高度至關重要並且等於或小於互連結構之高度，而且較佳為小於互連結構之高度。第一聚合物區亦可作用為助熔劑，可覆蓋互連結構之頂端。聚合物層之高度若遠大於互連結構之高度，則有聚合物層將沿著基材滲出或順著晶粒側壁蠕升的風險。亦有可能使互連結構與其所電性連接之導電墊間的良好接觸受阻。聚合物層之高度若遠小於互連結構之高度，則在組件裝配至基材之後，聚合物層與基材或組件之間可能留下不理想的間隙。互連結構頂端與聚合物層頂端表面間的高度 差應該足以在裝配電子裝置期間顧及展布互連結構及底部填充劑，因為組件及基材係接觸並加熱至組件對基材之焊料，亦即，電性連接互連結構至導電黏合墊。經此裝配之後，聚合物層應該填充介於組件表面與基材表面間的空間，並且沿著組件邊緣形成圓角。
一般而言，只要第二聚合物區之厚度大於或等於第一聚合物區之厚度，第一聚合物區及第二聚合物區便各可具有任何合適的厚度。第一聚合物區與第二聚合物區之厚度比率較佳為自0.1：9.9至1：1，並且更佳為自1：9至1：1。對於僅包含第一與第二聚合物區之聚合物層，合適的是第一聚合物區具有的厚度為底部填充結構中聚合物層厚度的0.1%至50%、且較佳為自1%至50%，並且第二聚合物區具有的厚度為聚合物層厚度的自99.9%至50%、且較佳為自99%至50%。第二聚合物區之厚度較佳為遠大於第一聚合物區之厚度。舉一實施例來說，第一聚合物區可具有範圍為0.1μm至10μm(或更大)之厚度，並且第二聚合物區可具有5μm至200μm(或更大)之厚度，然而本底部填充結構中可使用各種厚度。
本底部填充結構中的底端膜層典型作用為製造、貯藏及後續處理期間用於聚合物層及任何其它層乾膜的撐體。一般而言，底端膜層係諸如藉由剝離予以自乾膜(聚合物層)移除，並且典型為在將本底部填充結構層合至表面之前先予以移除。底端膜層與聚合物層間的黏著性典型為低至中等以允許輕易分離。一般而言，底端膜層是 在頂端膜層之前先被移除的，使得底端膜層與聚合物層間的黏著性相對低於頂端膜層與聚合物層間的黏著性。可廣泛改變用於底端膜層之特定材料，並且使用的特定材料非至關重要。用於底端膜層之材料可為剛性或可撓性，並且典型為滾筒或片體形式。合適的底端膜層材料包括但不限於：諸如聚對酞酸乙二酯(PET)之聚酯；紙；尼龍；玻璃；乙酸纖維素；聚烯烴；聚亞醯胺；聚氨酯；聚(甲基)丙烯酸酯；金屬片；環氧樹脂積層；塗銅之纖維板；及類似者。諸如PET、紙及類似者等材料可經各種方式塗布。舉例而言，PET可塗有樹脂、經火焰或靜電放電處理、或經滑移(slip)處理。當作底端膜使用的紙典型為塗有樹脂，例如：塗有聚乙烯之紙或塗有聚乙烯醇之紙。底端膜層較佳為聚烯烴、並且更佳為聚乙烯。儘管底端膜層典型為具有自5μm至250μm之厚度，底端膜層只要可支撐其它層之底部填充結構，其確切厚度便非至關重要。
離形層可視需要地設置於底端膜層與聚合物層之間。當底端膜層與聚合物層間的黏著性相對太高，使得底端膜層不可輕易自聚合物層移除而不會損壞聚合物層或其它層之底部填充結構時，典型上使用離形層。使用的任何離形層都必須使底端膜層可自聚合物層剝離。若使用離形層，離形層在自底部填充結構移除底端膜層時較佳為與底端膜層實質維持在一起，並且聚合物層上較佳為未留下離形層殘留物。移除底端膜層後留下的任何離形層殘留物皆可諸如藉由與合適的有機溶劑接觸而視需要地予以 移除。較佳是未使用離形層。
可藉由在諸如PET膜之底端膜上沉積聚合物層來形成本發明之底部填充結構。聚合物層是先藉由在薄膜頂端表面上設置填充聚合材料形成聚合物區所形成的。填充聚合物材料層可被層合至底端膜、可使用縫模(slot die)、輥式刀(knife over roll)、或藉由所屬技術領域中具有通常知識者已知的其他合適的塗布法予以塗布，並且接著典型為在進一步處理之前先乾製。若填充聚合物區(其可為第一或第二聚合物區)必須達成所欲厚度，則可沉積附加的填充聚合材料層。其次，用於形成具有之黏度與先前沉積之聚合材料不同之不同聚合物區的一或多層填充聚合材料係藉由凹版塗布或所屬技術領域中具有通常知識者已知的其它合適的塗布法予以層合至填充材料層或塗布於填充材料層上，並接著典型為在進一步處理之前先乾製。接著使用壓力，視需要地附帶加熱，在聚合物層之表面上層合頂端膜層。若是在本底部填充結構中使用緩衝層，較佳是藉由所屬技術領域中使用的任何合適的方法先在頂端膜層上塗布緩衝層，然後使用壓力，並且視需要地使用熱，層合含有緩衝層之頂端膜層至未填充聚合物層。
所屬技術領域中已知的各式各樣的乾膜層合技術及這些技術之任一者皆適用於層合本底部填充結構至表面，例如：熱軋層合、真空層合、濕式層合、以及前述之組合等等。舉例而言，請參閱美國專利申請案第14/017,264中揭示之層合技術。真空層合為較佳。第2圖 說明使用第1A圖之底部填充結構的真空層合技術。首先，使用任何合適的方法(未展示步驟)自底部填充結構移除底端膜層40，其次，將底部填充結構層合至組件55的表面，組件55的表面上設置有金屬柱(互連結構)65。真空層合機(未圖示)中的矽氧橡膠隔板可用以在組件55之表面上使用熱及壓力按壓並黏著底部填充結構。真空室內部的真空可用以將隔板下拉到組件表面上，並且亦可在隔板後面施加壓力(第2圖中箭頭所指)。隔板後面施加的任何壓力都與真空下拉搭配作業以將聚合物層PL推到金屬柱65之間。聚合物層PL係由第一填充聚合物區20與第二填充聚合物區30組成，其中第二聚合物區具有的黏度第一聚合物區之黏度的1.5倍。聚合物層PL之總高(第一聚合物區20+第二聚合物區30)可小於(未圖示)、等於(未圖示)、或大於(圖中所示)金屬柱65之高度，而第二聚合物區30之高度小於金屬柱65之高度。在第2圖中，第一聚合物區20覆蓋金屬柱65之頂端。將大氣引進真空室之後，使用任何合適的方法自本結構移除頂端膜部分17(包含頂端膜層10及視需要的黏著層15)，在組件55之表面上產生設置於金屬柱65之間的預施加底部填充劑(聚合物層PL)。
參考第2圖，如以上所述，聚合物層之全高(h)小於、等於、或大於表面上互連結構之高度(底部填充結構係層合至該表面)，而第二聚合物區之高度則小於或等於互連結構之高度，並且較佳為小於互連結構之高度。在第2圖中，頂端膜部分17是由彈性頂端膜層及緩衝層(PSA) 組成。金屬柱65未因層合法或因頂端膜部分17而變形。儘管不願受限於理論，據信頂端膜部分17之柔韌性，且尤其是頂端膜部分17之緩衝層之柔韌性，允許此層合不使互連結構實質變形。聚合物層之全高h若充分接近金屬柱65之高度，則頂端膜部分17在層合期間因金屬柱而變形，但未遭到金屬柱刺穿。所屬技術領域中具有通常知識者將領會第一聚合物區之高度若使得第一聚合物區覆蓋互連結構之頂端，則變形之高度可縮減或甚至得以消除變形。
可將本發明之底部填充結構層合至各種基材，例如：具有主動裝置之組件及具有導電黏合墊之基材。合適的組件包括，但不限於積體電路等等。合適的基材包括印刷電路板(PCB)、封裝基板、及類似者。舉例而言，可在封裝基板上嵌裝倒裝晶片並可在PCB上嵌裝其產生的封裝，或替代地，可直接嵌裝倒裝晶片至PCB。可在諸如焊塊、金屬柱、及類似者等各式各樣的互連結構上使用本底部填充結構。互連結構可由焊料組成，如焊塊之事例，或可由具有可焊帽(soderable cap)之非焊接材料組成。用以形成焊塊之例示性焊料包括但不限於錫、錫鉛、錫銀、錫鉍、錫銅、錫銀銅、及類似者。例示性金屬柱為銅柱。金屬柱具有可焊帽部分，其中此可焊帽可為任何合適的焊料。金屬柱亦可包括設置於金屬與可焊帽層之間、諸如鎳層之一或多個金屬層。此類互連結構取決於組件之設計而具有各種尺寸。
將底部填充結構層合至基材表面之後，連 同任何視需要的緩衝層移除頂端膜層以在基材表面上提供預施加底部填充劑。第3A及3B圖說明分別將第1A及1B圖之底部填充結構層合至具有互連結構之組件的一種配置。移除頂端膜層後，互連結構(金屬柱)之上部可曝露於聚合物層之表面上面，或可由聚合物層之第一或第二聚合物區任一者覆蓋以在組件上提供預施加底部填充劑。互連結構是否由聚合物層覆蓋乃取決於相對於互連結構高度之聚合物層高度。第3A圖展示將第1A圖之底部填充結構層合至於其上具有互連結構65之組件(主動裝置)55的較佳配置，其中互連結構具有可焊帽層66，使得具有相對較高黏度之第二填充聚合物區30直接相鄰於組件表面。第3B圖展示將第1B圖之底部填充結構層合至於其上具有互連結構65之組件(主動裝置)55的替代配置，其中互連結構具有可焊帽層66，使得具有相對較低黏度之第一填充聚合物區20直接相鄰於組件表面。在第3A及3B圖兩者中，展示的聚合物層高於互連結構65與可焊帽層66之全高，但聚合物層具有的高度與互連結構之全高相比可相同或更低。其次，組件係嵌裝至基材。互連結構65之頂端部分即可焊帽層66，係與基材(諸如PCB)80上之導電黏合墊85套準(register)，並且如第3A及3B圖中箭頭所示，令可焊帽層66與導電黏合墊85接觸以形成單元。
第4A及4B圖說明分別將第1B及1A圖之底部填充結構層合至於其表面上具有導電黏合墊之基材的替代配置。移除頂端膜層之後，獲得在導電黏合墊上方具 有預施加底部填充結構之基材。第4A及4B圖中聚合物層之高度(第一聚合物區20與第二聚合物區30之合併高度)係來自所使用之互連結構之全高，並因而遠大於導電黏合墊之高度。第4A圖展示將第1B圖之底部填充結構層合至於其表面上具有導電黏合墊85之基材(例如：PCB)80的較佳配置，使得具有相對較低黏度之第一聚合物區直接相鄰於基材表面。第4B圖展示將第1A圖之底部填充結構層合至於其表面上具有導電黏合墊85之基材(例如：PCB)80的替代配置，使得具有相對較高黏度之第二聚合物區直接相鄰於基材表面。其次，於其上具有互連結構65之組件(主動裝置)55係嵌裝至於其上具有預施加底部填充劑之基材，其中互連結構具有可焊帽層66。互連結構65之頂端部分即可焊帽層66，係與基材(諸如PCB)80上之導電黏合墊85套準，並且如第4A及4B圖中箭頭所示，令可焊帽層66與導電黏合墊85接觸以形成單元。
在令組件之互連結構與嵌裝基材上之導電黏合墊接觸以形成單元之後，該單元承受用以電性連接互連結構與導電黏合墊之條件。此類條件包括但不限於典型以施加至組件、嵌裝基材或兩者之壓力熱壓黏合並加熱該單位，用以至少部分熔融互連結構並電性連接(焊接)互連結構至導電黏合墊。在這加熱步驟期間，預施加底部填充劑(聚合物層)進一步固化(聚合反應)。聚合物層典型為藉由加熱充分時間週期來固化，俾令聚合物層起聚合反應。此時間週期將部分取決於使用的可固化聚合物、使用的交聯 劑、是否使用任何熱固化劑、並且取決於總聚合物層之厚度，但典型為自5分鐘至5小時，並且較佳為自10分鐘至2小時。若使用熱固化劑，應該加熱底部填充劑至等於或高於活化固化劑所需溫度之溫度。底部填充劑較佳為藉由加熱至下列溫度範圍來固化：100℃至250℃、更佳為自100℃至200℃、且又更佳為自125℃至200℃。特佳固化條件為在150℃至175℃加熱底部填充劑30分鐘至2小時。
當互連結構電性連接至導電黏合墊且底部填充劑經固化之後，獲得電子封裝。第5圖說明根據本發明形成之電子封裝，其具有嵌裝於基材80上之組件55，基材80具有電性連接至黏合墊85之互連結構65。可經由如第3A、3B、4A及4B圖中任一者所示形成之單元獲得第5圖之電子封裝。在固化聚合物層期間，黏滯性比第二聚合物區較低之第一聚合物區流動的範圍比第二聚合物區更大。第一聚合物區在流動時，背離介於互連結構與導電黏合墊間形成的電接連移動，並且自組件與基材之間流出，形成圍繞第5圖中組件55的圓緣或圓角91。固化之後，第一與第二聚合物區形成第5圖中的單塊區90。儘管不願受限於理論，仍據信此一單塊區在整個塊體具有實質均勻之無機填充劑濃度。亦即，單塊區實質沒有無機填充劑濃度梯度，且較佳為沒有此濃度梯度。本發明之固化底部填充劑在整個底部填充劑具有實質均勻的填充劑濃度，並且具有實質均勻的CTE。單塊結構之形成至少部分得助於選擇用於互相容之第一與第二聚合物區的聚合物。混合物中 的二或更種聚合物若在固化時未形成離散域而是形成單一固化域則視為相容。第6圖為使用本發明之底部填充結構嵌裝至基材並沿著組件邊緣形成有較均勻圓角之組件的隅角(corner-on)光學影像。第7圖為使用僅具有一個黏度較高之聚合物區的對照底部填充結構嵌裝至基材之組件的隅角光學影像，導致較不均勻的圓角並且具有更圓、較不理想的形狀。
本發明提供許多優點。本發明相對較高黏度填充聚合物區尤其適用於減少底部填充劑中的空隙。相對較低黏度填充聚合物區尤其適用於圓角形成，並且適用於減少互連結構與導電黏合墊間電性連接處陷入之填充劑。含具有第一黏度之第一填充聚合物區及具有第二黏度之第二填充聚合物區的本底部填充結構(其中第二黏度第一黏度的1.5倍)提供空隙更少、圓角形成良好、黏合製程期間形成之導電接合點中陷入的填充劑減少、以及CTE實質均勻的單塊結構。由本底部填充結構形成之電子封裝具有實質無空隙、且較佳為無空隙之固化底部填充劑。再者，此類電子封裝較佳為形成良好的圓角。相對較低黏度聚合物區中填充劑之量提供具有與塊體底部填充劑同一CTE的圓角。
實施例1-製備聚合物1。對配有架空攪拌機、溫度計及冷凝器之帶夾套3L反應器添加2000g(11.3mol)之雙酚A(來自The Dow Chemical Company之DER 332，EEW：177)之二縮水甘油醚及545.7g丙二醇單甲醚 (PGME)。溶液加熱至50℃並允許攪拌10分鐘以確保完全混合。適當擾動之後，添加並攪拌182.8g(4.3mol)部分之1,8-薄荷烷二胺(來自The Dow Chemical Company之Primine MD)，然後將其產生的混合物加熱至100℃。在100℃下一旦穩定，便攪拌混合物1小時，之後將熱進一步提高至130℃，並另外攪拌材料4小時。反應完成之後，降低溫度並將b-階段聚合物滴入4L玻璃瓶以供貯藏之用。
實施例2-製備聚合物2。對配有架空攪拌機、溫度計及冷凝器之帶夾套3L反應器添加1100.8g(6.2mol)之雙酚A(DER 332,EEW：177)之二縮水甘油醚、820.9g(1.9mol)之具有環氧樹脂官能性水(EPICLON TM EXA-4850-150,DIC Corporation,EEW 450)之增韌劑以及675.0g之PGME。溶液加熱至50℃並允許攪拌10分鐘以確保完全混合。適當擾動之後，添加並攪拌103.3g(2.4mol)部分之1,8-薄荷烷二胺，然後將其產生的混合物加熱至100℃。在100℃下一旦穩定，便攪拌混合物1小時，之後將熱進一步提高至130℃，並另外攪拌材料4小時。反應完成之後，降低溫度並將b-階段聚合物滴入4L玻璃瓶以供貯藏之用。
實施例3-製備聚合物。藉由重複實施例1或實施例2之程序來製備各種聚合物材料，差別在於雙酚A環氧樹脂是以表1所列雙官能基環氧樹脂單體之莫耳當量來取代。
實施例4-製備聚合物。藉由重複實施例1或實施例2之程序來製備各種聚合物材料，差別在於使用的是表2所列示之環氧樹脂單體及胺交聯劑。
實施例5-聚合物配方之通用製備法。以下通用程序是使用實施例1至4的聚合物樣本、取自表3的無機填充劑、以及取自表4的其它組分用於製備實施例6至8之組成物。無機填充劑先與潤溼劑(出自Croda,Inc.之HYPERMER TM KDI)組合，並使用設定5分鐘與2000rpm之雙行星式拌合機予以散布在50：50摻合之乙酸正丁酯/PGME組成之溶劑混合物中。對此填充劑漿料添加聚合物樣本與任何單體，並且其產生的混合物以2000rpm之速率在雙行星式拌合機中再次旋轉5分鐘。接著將流動添加劑(來自Evonik Industries AG之TEGOFLOWTM 370)、硬化劑、及韌化劑(來自The Dow Chemical Company之BTA 753ER)全都予以添加，並且其產生的混合物以2000rpm之速率在雙行星式拌合機中旋轉5分鐘。最後，添加催化劑，並且其產生的配方以2000rpm之速率在雙行星式拌合機中再一次旋轉5分鐘。一旦該等材料全都化合在一起，其產生的配方便通過含有0.8mm氧化鋯研磨介質之Netzsch介質以確保填充劑 黏聚物全都分解，藉以產生黏滯性、不流動的液體。
實施例6-高黏度聚合物配方。高黏度聚合物配方(high viscosity polymer formulation,HVF)是根據實施例5之通用程序藉由組合表5所示量(以公克為單位)之組分來製備。
實施例7-高黏度聚合物配方。高黏度聚合物配方(HVF)是根據實施例5之通用程序藉由組合表6及7中所示量(以公克為單位)之組分來製備。
實施例8-低黏度聚合物配方。低黏度聚合物配方(low viscosity polymer formulation,LVF)是根據實施 例5之通用程序藉由組合表8及9所示量(以公克為單位)之組分來製備。
實施例9-製備底部填充結構。使用縫模(slot die)塗布器將取自表5至7之高黏度配方塗布在PET載體膜(底端膜)上。使此塗布通過具有110℃尖峰溫度之多級烘箱以驅走溶劑產生乾膜。將取自表8或9之低黏度配方塗 布到PET載體上並以類似方式處理成高黏度配方。隨後使用熱輥層合機將這兩種乾膜材料層合在一起，並且移除相鄰於低黏度材料之PET覆片。接著使用熱輥層合機將此總成層合至具有PSA層之背面研磨帶(頂端膜層)，其中低黏度材料層係黏著至背面研磨帶上的黏著層。將相鄰於高黏度材料之PET載體膜(底端膜)剝離，並且接著使用真空層合機在晶圓上層合高黏度材料之曝露表面。
實施例10 根據實施例9之程序使用縫模塗布器將取自表5之高黏度配方3塗布在PET載體膜(底端膜)上並乾燥。將取自表9之低黏度配方15塗布到PET載體上並以類似方式處理。隨後使用熱軋層合機將這兩種乾膜材料層合在一起，並且移除相鄰於低黏度材料之PET覆片。接著使用熱軋層合機將此總成層合至具有PSA層之背面研磨帶(頂端膜層)，其中低黏度材料層係黏著至背面研磨帶上的黏著層。將相鄰於高黏度材料之PET載體膜(底端膜)剝離，並且接著在PCB基材上層合高黏度材料之曝露表面，用以提供於其上設置有預施加底部填充材料之PCB基材。接著自預施加底部填充劑移除頂端膜層以曝露低黏度區之表面。半導體晶粒接著係套準於預施加底部填充劑上方、嵌裝至PCB基材，並接著在175℃下固化預施加底部填充材料90分鐘。在嵌裝晶粒期間，底部填充材料自晶粒與基材之間流出以形成圍繞晶粒之固化底部填充劑之圓緣。第6圖展示此電子封裝之側向(edge-on)光學影像。
實施例11-對照。重複實施例10之程序， 差別在於使用的是高黏度配方4而未使用低黏度配方。亦即，底部填充結構含有具有單一高黏度聚合物區之聚合物層且不具有低黏度聚合物區。第7圖展示此電子封裝之側向光學影像。由第7圖(對照)可看出，圍繞晶粒之底部填充劑圓緣比第6圖(本發明)所示之底部填充劑圓緣更不均勻。
10‧‧‧頂端膜層
15‧‧‧視需要的緩衝層
17‧‧‧頂端膜部分
20‧‧‧第一填充聚合物區
21‧‧‧無機填充劑
30‧‧‧第二聚合物區
31‧‧‧無機填充劑
40‧‧‧底端膜
PL‧‧‧聚合物層

Claims (13)

  1. 一種底部填充結構，係依序包含：頂端膜層、黏著層、聚合物層、以及底端膜層，其中該聚合物層包含具有第一黏度之第一填充聚合物區及具有第二黏度之第二填充聚合物區，其中該第二黏度係該第一黏度之1.5倍，其中該第一黏度在125℃時為0.1Pa-S至1000Pa-S的範圍，其中該第二黏度在125℃時為1000Pa-S至100,000Pa-S的範圍，以及其中於移除該頂端膜層後，該黏著層係與該頂端膜層維持在一起。
  2. 如申請專利範圍第1項所述之底部填充結構，其中該頂端膜層及該黏著層係由壓敏黏著劑形成。
  3. 如申請專利範圍第1項所述之底部填充結構，其中該第二黏度係該第一黏度之2倍。
  4. 如申請專利範圍第1項所述之底部填充結構，其中該第一填充聚合物區包含第一量之無機填充劑，以及該第二填充聚合物區包含第二量之無機填充劑，其中該第一量之無機填充劑與該第二量之無機填充劑實質相同。
  5. 如申請專利範圍第1項所述之底部填充結構，其中該黏著層係壓敏黏著劑。
  6. 如申請專利範圍第1項所述之底部填充結構，其中該頂端膜層係由彈性體組成。
  7. 如申請專利範圍第1項所述之底部填充結構，其中該頂端膜層係選自於下列之聚合物：聚烯烴、聚酯、聚氨酯、聚氯乙烯、聚(偏二氯乙烯)、乙烯乙酸乙烯酯、以及聚 (甲基)丙烯酸酯。
  8. 如申請專利範圍第1項所述之底部填充結構，其中該底端膜層係選自於聚酯、聚醯胺、聚亞醯胺、聚烯烴、聚丙烯酸酯、聚氨酯、以及金屬。
  9. 如申請專利範圍第1項所述之底部填充結構，其中該第一填充聚合物區及該第二填充聚合物區各包含可固化聚合物、交聯劑、熱固化劑及無機填充劑。
  10. 如申請專利範圍第1項所述之底部填充結構，其中該第一填充聚合物區具有自30wt%至80wt%之無機填充劑。
  11. 如申請專利範圍第1項所述之底部填充結構，其中該第二填充聚合物區具有自30wt%至80wt%之無機填充劑。
  12. 一種形成電子封裝之方法，包含：提供於其表面上具有互連結構之組件；提供於其表面上具有導電黏合墊之基材；提供如申請專利範圍第1項所述之底部填充結構；自該底部填充結構移除該底端膜；將該底部填充結構層合至於其上具有互連結構之該組件之表面或於其上具有導電黏合墊之該基材之表面；移除該頂端膜層；使該互連結構之頂端部分與該導電黏合墊套準以形成單元；以及造成該互連結構電性連接至該導電黏合墊。
  13. 如申請專利範圍第12項所述形成電子封裝之方法，其中該底部填充結構係經配置使得該第一填充聚合物區直接相鄰於該基材之表面。
TW104119719A 2014-06-23 2015-06-18 預施加底部填充劑 TWI571387B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/312,682 US20150371916A1 (en) 2014-06-23 2014-06-23 Pre-applied underfill

Publications (2)

Publication Number Publication Date
TW201611999A TW201611999A (en) 2016-04-01
TWI571387B true TWI571387B (zh) 2017-02-21

Family

ID=53476715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119719A TWI571387B (zh) 2014-06-23 2015-06-18 預施加底部填充劑

Country Status (7)

Country Link
US (1) US20150371916A1 (zh)
EP (1) EP2960929A1 (zh)
JP (1) JP2016034022A (zh)
KR (1) KR20150146454A (zh)
CN (1) CN105206587A (zh)
SG (1) SG10201504961WA (zh)
TW (1) TWI571387B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627784B1 (en) * 2015-12-01 2017-04-18 International Business Machines Corporation Method and apparatus for strain relieving surface mount attached connectors
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
KR102505853B1 (ko) * 2016-07-06 2023-03-03 삼성전자 주식회사 반도체 패키지
WO2018207821A1 (ja) 2017-05-10 2018-11-15 積水化学工業株式会社 絶縁性シート及び積層体
US10403578B2 (en) * 2017-09-30 2019-09-03 Intel Corporation Electronic device package
JP6871140B2 (ja) * 2017-12-05 2021-05-12 アイシン・エィ・ダブリュ株式会社 熱硬化性樹脂組成物シート、ステータ、ステータの製造方法
US11075133B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11404289B2 (en) 2020-08-31 2022-08-02 Micron Technology, Inc. Semiconductor device assembly with graded modulus underfill and associated methods and systems
CN115621215A (zh) * 2021-07-12 2023-01-17 长鑫存储技术有限公司 封装结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154601A (zh) * 2006-09-29 2008-04-02 冲电气工业株式会社 半导体器件以及半导体器件的制造方法
TW201351588A (zh) * 2012-03-30 2013-12-16 Dexerials Corp 電路連接材料、及使用其之半導體裝置之製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815831B2 (en) 2001-12-12 2004-11-09 Intel Corporation Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion
US6899960B2 (en) * 2002-03-22 2005-05-31 Intel Corporation Microelectronic or optoelectronic package having a polybenzoxazine-based film as an underfill material
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
JP5196703B2 (ja) * 2004-01-15 2013-05-15 デクセリアルズ株式会社 接着フィルム
US7902678B2 (en) * 2004-03-29 2011-03-08 Nec Corporation Semiconductor device and manufacturing method thereof
JP2006045388A (ja) * 2004-08-05 2006-02-16 Kaneka Corp 絶縁性接着シートおよびその利用
KR20070040826A (ko) 2004-08-05 2007-04-17 가부시키가이샤 가네카 용액, 도금용 재료, 절연 시트, 적층체 및 인쇄 배선판
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
JP5311772B2 (ja) * 2007-06-27 2013-10-09 デクセリアルズ株式会社 接着フィルム
JP5557526B2 (ja) * 2007-07-11 2014-07-23 日立化成株式会社 回路部材接続用接着剤及び半導体装置
WO2009107880A1 (en) * 2008-02-25 2009-09-03 Ls Mtron, Ltd. Flip chip packaging method using double layer type wafer level underfill, flip chip package manufactured using the same, and semiconductor device for the same
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
CN102712740B (zh) * 2009-09-14 2015-07-08 纳美仕有限公司 用于高密度互连倒装晶片的底部填充料
JP5802400B2 (ja) * 2011-02-14 2015-10-28 日東電工株式会社 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法
JP2014203971A (ja) * 2013-04-04 2014-10-27 日東電工株式会社 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154601A (zh) * 2006-09-29 2008-04-02 冲电气工业株式会社 半导体器件以及半导体器件的制造方法
TW201351588A (zh) * 2012-03-30 2013-12-16 Dexerials Corp 電路連接材料、及使用其之半導體裝置之製造方法

Also Published As

Publication number Publication date
SG10201504961WA (en) 2016-01-28
CN105206587A (zh) 2015-12-30
US20150371916A1 (en) 2015-12-24
TW201611999A (en) 2016-04-01
JP2016034022A (ja) 2016-03-10
EP2960929A1 (en) 2015-12-30
KR20150146454A (ko) 2015-12-31

Similar Documents

Publication Publication Date Title
TWI571387B (zh) 預施加底部填充劑
KR101735983B1 (ko) 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법
KR101141493B1 (ko) 반도체소자 접착필름 형성용 수지 바니시, 반도체소자 접착필름, 및 반도체장치
EP2842735A1 (en) Pre-applied underfill
KR20100105756A (ko) 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치
WO2014061767A1 (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、及び電子装置
TWI622633B (zh) 非導電性黏結膜
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
JP2015137299A (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置
TWI664684B (zh) 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置
JP2013004872A (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
KR20120022579A (ko) 플립 칩형 반도체 이면용 필름
EP3051580B1 (en) Underfill material and method for manufacturing semiconductor device using said underfill material
JP5866851B2 (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP6460899B2 (ja) 半導体接合用接着剤
TW201627444A (zh) 片狀樹脂組合物、積層片材及半導體裝置之製造方法
JP5846232B2 (ja) ウエハ加工用粘着シート一体型接着シート、および電子装置
WO2015046082A1 (ja) 半導体装置の製造方法
WO2024070134A1 (ja) 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
JP2019175898A (ja) 半導体装置の製造方法
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
WO2024070132A1 (ja) 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
TW201517180A (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees