TWI571187B - Buried element double layer board and its making method - Google Patents
Buried element double layer board and its making method Download PDFInfo
- Publication number
- TWI571187B TWI571187B TW103130622A TW103130622A TWI571187B TW I571187 B TWI571187 B TW I571187B TW 103130622 A TW103130622 A TW 103130622A TW 103130622 A TW103130622 A TW 103130622A TW I571187 B TWI571187 B TW I571187B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- opening
- electrical circuit
- component
- embedded
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於一種內埋元件雙層板及其製作方法,尤其是利用絕緣層包埋特定的電子元件,並藉導電層填滿絕緣層的開口而使得被包埋的元件可與外部電線路連接,同時在絕緣層的上下二表面上分別形成電氣線路,並藉貫穿絕緣層且由導電層填滿的導通孔而驗器連接絕緣層上的二電氣線路,用以改善線路板的精確度及電氣信號品質。
在電子產業中,通常使用包含電氣線路的印刷電路板(Printed Circuit Board,PCB)以安置、固定所需的各種不同電子元件,比如主動元件、被動元件、電源,不僅可改善操作穩定性,還能防止電子元件脫落或接觸不良,進而實現電氣信號穩定的電氣功能。
隨著電氣產品功能的不斷提升,電路板的電路設計也愈加複雜,尤其是在面積、體積相當有限下,因此如何有效隔離電氣相互干擾並同時能安置更多元件,對於業界一直以來都最具有挑戰性。因此,需要多層電路的設計以方便電路佈局,並讓電子元件安置在電路板的上、下二面,以節省寶貴的配置空間。
此外,業界更開發”埋入式被動元件”(Embedded passives)的製程,可進一步改善電氣品質及降低配置空間,大體上是利用多層板的內層板製程,藉蝕刻或印刷方式,將被動元件直接製作於內層板中上,再經由壓合製程而形成多層板結構,可取代一般焊接的處理,提高元件密度。
然而,上述習用技術的缺點在於需要在絕緣材料中挖出凹穴,用以安置電子元件,而不論是利用雷射、機械鑽孔、化學蝕刻或其他方式製作凹穴,都會影響電氣線路的精確度,導致最終產品的良率降低,而且整體製作工序的複雜度會大幅增加,更不利於量產。
因此,非常需要一種內埋元件雙層板及其製作方法,利用絕緣層包埋電子元件,並藉導電層填滿絕緣層的開口而使得被包埋的元件可與外部電線路連接,同時在絕緣層的上下二表面上分別形成電氣線路,並藉貫穿絕緣層且由導電層填滿的導通孔而驗器連接絕緣層上的二電氣線路,因此不僅整體結構簡單,而且可簡化製程,改善線路板的精確度,提高電氣信品質,藉以解決上述習用技術的所有問題。
本發明之主要目的在於提供一種內埋元件雙層板,具有雙層的電氣線路,可用以分別配置電子元件,主要是包括絕緣層、介電膠層、至少一內埋元件、第一電氣線路、第二電氣線路、導電層、第一防焊層及第二防焊層,其中內埋元件是固定於介電膠層上,並包埋於絕緣層,而第一電氣線路及第二電氣線路分別位於絕緣層的下表面及上表面,且絕緣層具有導通孔,貫穿絕緣層,並由導電層填滿,使得第一電氣線路及第二電氣線路相互電氣連接,而且內埋元件底下的介電膠層以及內埋元件上方的絕緣層分別具有開口,並由導電層填滿,因而內埋元件可藉導電層而與外部電路或元件連接。
此外,第一防焊層覆蓋第一電氣線路及絕緣層的底部,並曝露出導通孔的底部,而第二防焊層覆蓋第二電氣線路及絕緣層的頂部,並曝露出導通孔的頂部,因而能提供電氣緣保護作用,避免第一電氣線路、第二電氣線路及內埋元件受外在環境影響。
本發明之另一目的在於提供一種內埋元件雙層板的製作方法。
首先,在載板上依序堆疊銅箔層及金屬層,對金屬層進行第一圖案化處理,形成第一電氣線路及開口,在開口上形成介電膠層,將至少一內埋元件安置於介電膠層上並固定。
接著,將絕緣層及薄銅層堆疊後壓合於第一線路及內埋元件,使得絕緣層包埋住內埋元件,且內埋元件未接觸薄銅層,對薄銅層進行第二圖案化處理,形成第二電氣線路。移除載板及銅箔層後,在介電膠層形成第一開口,曝露內埋元件的相對應底部,並在絕緣層形成第二開口,
以曝露內埋元件的相對應頂部,同時形成貫穿絕緣層的導通孔。
形成導電層以覆蓋並填滿第一開口、第二開口及導通孔,使得第一電氣線路可經由導通孔內的導電層而電氣連接至第二電氣線路,並形成第一防焊層以覆蓋第一電氣線路,並曝露第一開口及導通孔,最後,形成第二防焊層以覆蓋第二電氣線路,並曝露第二開口及導通孔,進而完成內埋元件雙層板的製作。
本發明的內埋元件雙層板可將內埋元件保護於絕緣層中,因而大幅提高整體電氣信號品質及操作可靠度,尤其是結構簡單,並能簡化製程,降低製作成本。
1‧‧‧內埋元件雙層板
11‧‧‧絕緣層
12‧‧‧介電膠層
13‧‧‧內埋元件
14‧‧‧第一電氣線路
15‧‧‧第二電氣線路
16‧‧‧導電層
17‧‧‧第一防焊層
18‧‧‧第二防焊層
19‧‧‧導通孔
20‧‧‧載板
22‧‧‧銅箔層
30‧‧‧金屬層
31‧‧‧第一電氣線路
32‧‧‧開口
33‧‧‧介電膠層
35‧‧‧第一開口
40‧‧‧內埋元件
50‧‧‧絕緣層
60‧‧‧薄銅層
61‧‧‧第二電氣線路
63‧‧‧第二開口
70‧‧‧導通孔
80‧‧‧導電層
90‧‧‧第一防焊層
92‧‧‧第二防焊層
S10~S90‧‧‧步驟
第一圖顯示依據本發明實施例內埋元件雙層板的示意圖。
第二圖顯示依據本發明另一實施例內埋元件雙層板的製作方法的操作流程圖。
第三A圖至第三H圖依序顯示第二圖製作方法之處理步驟的示意圖。
以下配合圖示及元件符號對本發明之實施方式做更詳細的說明,俾使熟習該項技藝者在研讀本說明書後能據以實施。
參閱第一圖,本發明實施例內埋元件雙層板的示意圖。如第一圖所示,本發明實施例的內埋元件雙層板1包括絕緣層11、介電膠層12、至少一內埋元件13、第一電氣線路14、第二電氣線路15、導電層16、第一防焊層17及第二防焊層18,其中絕緣層11具電氣絕緣性,且包含至少一導通孔19,係貫通絕緣層11的上表面至下表面。內埋元件13是固定於介電膠層12上,且介電膠層12具有位於內埋元件13之底部的至少一第一開口,而由導電層16填滿第一開口,並接觸內埋元件13的底部。
內埋元件13可包含主動元件、被動元件或電池。要注意的是,第一圖只顯示單一內埋元件13,藉以方便說明本實施例的技術特徵而已,並非用以限定本發明的範圍。
此外,內埋元件13是包埋於絕緣層11內,而且絕緣層11
在內埋元件13的頂部上具有至少一第二開口,由導電層16填滿第二開口,並接觸內埋元件13的頂部。第一電氣線路14是配置於絕緣層11的底部內,且曝露於絕緣層11的底部表面,尤其是第一電氣線路14的底部是與絕緣層11的底部表面形成一共平面,而第二電氣線路15是位於絕緣層11的頂部內,且曝露於絕緣層11的頂部表面。絕緣層11的導通孔19是由導電層16填滿,以使得第一電氣線路14及第二電氣線路15可經由導通孔的導電層16而電氣連接。尤其是,內埋元件13可經由第一開口的導電層16而電氣連接至第一電氣線路14,及/或經由第二開口的導電層16而電氣連接至第二電氣線路15。
具體而言,第一電氣線路14是藉對金屬層進行第一圖案化處理而形成,而金屬層是由銅構成,且第二電氣線路15是針對薄銅屬層進行第二圖案化處理而形成。
第一防焊層17覆蓋第一電氣線路14及絕緣層11的底部,並曝露出導通孔19的底部,而第二防焊層18覆蓋第二電氣線路15及絕緣層11的頂部,並曝露出導通孔19的頂部。較佳的,第一防焊層17及第二防焊層18是由綠漆構成。
因此,上述本發明內埋元件雙層板1的主要特點在於可將所需的所有電子元件當作內埋元件13而包埋於絕緣層11內,同時絕緣層11在二表面上分別具有包含第一電氣線路1及第二電氣線路15,以實現雙層電路的結構,使得元件及線路受到完善的保護,因而整體電氣操作品質更加穩定,改善線路的精確度,提高對周圍環境的耐受性,非常適合於需要高可靠度的應用領域。
進一步參閱第二圖,本發明另一實施例內埋元件雙層板的製作方法的操作流程圖,主要是包括依序進行的步驟S10、S20、S30、S40、S42、S50、S60、S70、S80及S90,用以製作如第一圖所示的內埋元件雙層板。為詳細解釋本發明製作方法的特電,請同時配合參考第三A圖至第三H圖,顯示每個處理步驟的相對應示意圖。
首先,由步驟S10開始,在載板20上依序堆疊銅箔層22及一金屬層30,以形成堆疊結構,如第三A圖所示。接著,在步驟S20中,
對銅箔層22上的金屬層30進行第一圖案化處理,形成第一電氣線路31及開口32,如第三B圖所示。執行步驟S30,在開口32上藉塗佈而形成介電膠層33,並在步驟S40中將內埋元件40安置並固定於介電膠層33上,如第三C圖所示。上述的內埋元件40可包含主動元件、被動元件或電池。
接著進行步驟42,先將絕緣層50及薄銅層60堆疊後壓合於第一線路31及內埋元件40,以使得絕緣層50包埋住內埋元件40,且內埋元件40未與薄銅層60接觸,如第三D圖及第三E圖所示。在步驟S50中,對薄銅層60進行第二圖案化處理,以形成第二電氣線路61,並接著移除載板10及銅箔層20。進入步驟S60,對介電膠層33及絕緣層50進行蝕刻處理,而在介電膠層33形成至少一第一開口35,曝露內埋元件40的相對應底部,並在絕緣層50形成至少一第二開口63,曝露內埋元件40的相對應頂部,且形成貫穿絕緣層50的至少一導通孔70,亦即導通孔70係貫通絕緣層50的頂部表面至底部表面,如第三F圖所示。
在步驟S70中,形成導電層80,其中導電層80覆蓋並填滿第一開口35、第二開口63及導通孔70,以使得第一電氣線路31可經由導通孔70內的導電層80而電氣連接至第二電氣線路61,如第三G圖所示。
最後執行步驟S80及步驟S90。要注意的是,步驟S80及步驟S90的次序可互換,亦即可先執行步驟S80或先執行步驟S90,而本實施例是先執行步驟S80,之後再執行步驟S90。在步驟S80中,形成第一防焊層90以覆蓋第一電氣線路31以及絕緣層50的底部,並曝露第一開口35的導電層80以及導通孔70內導電層80之底部。類似的,在步驟S90中,形成第二防焊層92,可覆蓋第二電氣線路61以及絕緣層50的頂部,並曝露第二開口63的導電層80以及導通孔70內導電層80的頂部,因而完成內埋元件雙層板,如第三H圖所示。
上述的內埋元件40可經由第一開口的導電層80而電氣連接至第一電氣線路31,及/或經由第二開口的導電層80而電氣連接至第二電氣線路61。
較佳的,上述的金屬層30是由銅構成,而第一防焊層90及第二防焊層92是由綠漆構成。
綜上所述,本實施例製作方法的主要特點在於內埋元件是包夾在第一電氣線路及第二電氣線路之間,同時藉導通孔內所填滿的導電層而使第一電氣線路及第二電氣線路電氣連接,因而不僅簡化製程的處理步驟以降低製作成本,並使得產品的厚度變薄,線路精確度提升,同時讓電路設計更有彈性,擴大應用領域。
由於本發明的技術內並未見於已公開的刊物、期刊、雜誌、媒體、展覽場,因而具有新穎性,且能突破目前的技術瓶頸而具體實施,確實具有進步性。此外,本發明能解決習用技術的問題,改善整體使用效率,而能達到具產業利用性的價值。
以上所述者僅為用以解釋本發明之較佳實施例,並非企圖據以對本發明做任何形式上之限制,是以,凡有在相同之發明精神下所作有關本發明之任何修飾或變更,皆仍應包括在本發明意圖保護之範疇。
1‧‧‧內埋元件雙層板
11‧‧‧絕緣層
12‧‧‧介電膠層
13‧‧‧內埋元件
14‧‧‧第一電氣線路
15‧‧‧第二電氣線路
16‧‧‧導電層
17‧‧‧第一防焊層
18‧‧‧第二防焊層
19‧‧‧導通孔
Claims (4)
- 一種包含內埋元件之雙層板的製作方法,係用以製作一內埋元件雙層板,包括以下步驟:在一載板上依序堆疊一銅箔層及一金屬層,形成一堆疊結構;對該銅箔層上的金屬層進行一第一圖案化處理,以形成一第一電氣線路及一開口;藉塗佈而在該開口上形成一介電膠層;將至少一內埋元件安置於該介電膠層上而固定;將一絕緣層及一薄銅層堆疊後壓合於該第一線路及該至少一內埋元件,以使得該絕緣層包埋住該至少一內埋元件,且該至少一內埋元件未與該薄銅層接觸;對該薄銅層進行一第二圖案化處理,形成一第二電氣線路;移除該載板及該銅箔層;對該介電膠層及該絕緣層進行一蝕刻處理,而在該介電膠層形成至少一第一開口,以曝露該內埋元件的相對應底部,並在該絕緣層形成至少一第二開口,以曝露該內埋元件的相對應頂部,且形成至少一導通孔,以貫穿該絕緣層;形成一導電層,覆蓋並填滿該至少一第一開口、該至少一第二開口及該至少一導通孔,以使得該第一電氣線路經該至少一導通孔內的導電層而電氣連接至該第二電氣線路;形成一第一防焊層以覆蓋該第一電氣線路,並曝露該至少一第一開口及該至少一導通孔;以及 形成一第二防焊層以覆蓋該第二電氣線路,並曝露該至少一第二開口及該至少一導通孔,進而完成該內埋元件雙層板的製作。
- 依據申請專利範圍第1項之製作方法,其中該內埋元件包含主動元件、被動元件或電池。
- 依據申請專利範圍第1項之製作方法,其中該金屬層是由銅構成。
- 依據申請專利範圍第1項之製作方法,其中該第一防焊層及該第二防焊層是由綠漆構成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103130622A TWI571187B (zh) | 2014-09-04 | 2014-09-04 | Buried element double layer board and its making method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103130622A TWI571187B (zh) | 2014-09-04 | 2014-09-04 | Buried element double layer board and its making method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201611676A TW201611676A (zh) | 2016-03-16 |
TWI571187B true TWI571187B (zh) | 2017-02-11 |
Family
ID=56085345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103130622A TWI571187B (zh) | 2014-09-04 | 2014-09-04 | Buried element double layer board and its making method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI571187B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201029125A (en) * | 2009-01-16 | 2010-08-01 | Phoenix Prec Technology Corp | Packaging substrate having semiconductor chip embedded therein, and method for manufacturing the same |
TW201227884A (en) * | 2010-12-17 | 2012-07-01 | Advanced Semiconductor Eng | Embedded semiconductor package component and manufacturing methods thereof |
TW201406217A (zh) * | 2012-07-27 | 2014-02-01 | Tripod Technology Corp | 埋入式元件電路板與其製作方法 |
-
2014
- 2014-09-04 TW TW103130622A patent/TWI571187B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201029125A (en) * | 2009-01-16 | 2010-08-01 | Phoenix Prec Technology Corp | Packaging substrate having semiconductor chip embedded therein, and method for manufacturing the same |
TW201227884A (en) * | 2010-12-17 | 2012-07-01 | Advanced Semiconductor Eng | Embedded semiconductor package component and manufacturing methods thereof |
TW201406217A (zh) * | 2012-07-27 | 2014-02-01 | Tripod Technology Corp | 埋入式元件電路板與其製作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201611676A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10219390B2 (en) | Fabrication method of packaging substrate having embedded passive component | |
US20140239490A1 (en) | Packaging substrate and fabrication method thereof | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
JP2006332255A (ja) | 電子回路ユニット、及びその製造方法 | |
TW201427510A (zh) | 具有內埋元件的電路板及其製作方法 | |
JP6614246B2 (ja) | キャパシタ内蔵多層配線基板及びその製造方法 | |
US20170365540A1 (en) | Package structure | |
JP2014135502A (ja) | 回路基板の製造方法及び回路基板 | |
US9198296B1 (en) | Double sided board with buried element and method for manufacturing the same | |
TWI599281B (zh) | 封裝載板及其製作方法 | |
JP2008270317A (ja) | 下面電極型固体電解コンデンサ | |
WO2023162406A1 (ja) | 薄膜キャパシタ及びこれを備える電子回路基板 | |
TWI571187B (zh) | Buried element double layer board and its making method | |
JP2020013924A (ja) | 回路基板及び回路基板の製造方法 | |
TWI599283B (zh) | 印刷電路板及其製作方法 | |
TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
TWI615075B (zh) | 一種柔性線路板及其製作方法 | |
JP2014232812A (ja) | プリント配線板およびその製造方法 | |
JP6105517B2 (ja) | 配線基板 | |
CN108550531B (zh) | 封装基板的制造方法 | |
WO2014188964A1 (ja) | 部品内蔵配線基板および部品内蔵配線基板の製造方法 | |
TWI782651B (zh) | 電路板及其製造方法 | |
TWI477212B (zh) | 軟硬複合線路板及其製造方法 | |
CN108682630B (zh) | 封装基板的制造方法 | |
JP2009129933A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 |