TWI570742B - 用以管理隱含預充電指令發訊之方法、設備與系統 - Google Patents

用以管理隱含預充電指令發訊之方法、設備與系統 Download PDF

Info

Publication number
TWI570742B
TWI570742B TW104127375A TW104127375A TWI570742B TW I570742 B TWI570742 B TW I570742B TW 104127375 A TW104127375 A TW 104127375A TW 104127375 A TW104127375 A TW 104127375A TW I570742 B TWI570742 B TW I570742B
Authority
TW
Taiwan
Prior art keywords
memory
memory device
memory controller
theoretical maximum
merge
Prior art date
Application number
TW104127375A
Other languages
English (en)
Other versions
TW201626374A (zh
Inventor
約翰Ｂ 哈伯特
布魯斯Ａ 克里斯坦森
庫吉特Ｓ 貝恩斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201626374A publication Critical patent/TW201626374A/zh
Application granted granted Critical
Publication of TWI570742B publication Critical patent/TWI570742B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

用以管理隱含預充電指令發訊之方法、設備與系統 發明領域
本發明係關於記憶體裝置並且更具體而言，係關於存取依電性記憶體裝置之記憶體胞元。
發明背景
計算系統總體上依賴於記憶體裝置來儲存資訊。此等記憶體裝置可劃分成兩種一般類型。首先，需要功率來保持儲存資訊之正確性的依電性記憶體裝置。其次，即使在功率被切斷之後亦保持儲存資訊之非依電性記憶體裝置。
一種常見類型之依電性記憶體裝置為動態隨機存取記憶體(DRAM)。DRAM裝置總體上提供超過機械儲存裝置(如硬碟)之顯著改良效能，同時與其他記憶體技術，包括並且最顯著地，靜態隨機存取記憶體(SRAM)裝置之相比，提供較低成本、較高儲存密度及較小功率消耗。然而，此等益處以在存取構成DRAM裝置之記憶體胞元中招致各種延遲為代價，該等延遲每隔一定間隔發生，並且在緊鄰自記憶體胞元讀取資料或將資料寫入記憶體胞元之每次存 取前後之時段內發生。
DRAM總體上將每個資料位元儲存在積體電路內的單獨電容器中。由於電容器漏電，資訊最終消失，除非電容器充電週期性地得以刷新。因為此刷新要求及其他設計要素，DRAM設計師對於DRAM內之操作實行各種定時限制以保持正確性。一種此限制為預充電要求。具體而言，當請求存取DRAM中之不同列(亦稱為位元線(BL))時，當前列必須首先藉由發出「預充電」指令來停用。預充電指令導致感測放大器斷開並且位元線預充電至居間於高低邏輯位準之間的匹配電壓。在一定列預充電時段延遲(亦稱為tRP)之後，可發出「啟用」指令來啟用待存取之下一個列。
依據本發明之一實施例，係特地提出一種記憶體裝置，其包含：一或多個陣列之記憶體元件；一輸入/輸出介面，其偵測該記憶體裝置與記憶體控制器之連接性；及臨限識別邏輯，所述臨限識別邏輯用於向該記憶體控制器發送指示存取該等一或多個陣列之記憶體單元之擱置合併啟用指令之臨限數目的資訊，其中一合併啟用指令指示一預充電指令，其中該臨限數目小於擱置合併啟用指令之一理論最大數目，其中該理論最大數目基於該記憶體裝置之定時參數，並且其中該記憶體控制器基於指示該臨限數目之該資訊來限制將合併啟用指令傳達至該記憶體裝置。
100、800‧‧‧系統
110、300、832、962‧‧‧記憶體裝置
112‧‧‧臨限指示邏輯
114‧‧‧記憶體資源
116、130‧‧‧監測邏輯
118‧‧‧存取邏輯
120、200、834、964‧‧‧記憶體控制器
135‧‧‧指令邏輯
140‧‧‧主處理機
165‧‧‧指令/位址(CA)匯流排
205、210、305‧‧‧鏈路
215‧‧‧讀取請求佇列
220‧‧‧寫入請求佇列
225‧‧‧模式選擇電路
230‧‧‧指令電路
235‧‧‧監測電路
240、345‧‧‧發送器
245、310‧‧‧接收器
250、370‧‧‧通信
255、365‧‧‧TR
315‧‧‧信號分離電路
320‧‧‧指令處理電路
325‧‧‧跟蹤器邏輯
330‧‧‧寫入緩衝器(WB)
335‧‧‧器組
340‧‧‧內部資料鏈路
350‧‧‧外部鏈路
360‧‧‧能力邏輯
400、500‧‧‧方法
410、440、510‧‧‧操作
420‧‧‧偵測
600‧‧‧定時圖
610、620、710、720a、720b、720n‧‧‧發訊
810‧‧‧匯流排/匯流排系統
820、910‧‧‧處理器
830、960‧‧‧記憶體子系統
836‧‧‧操作系統(OS)
838‧‧‧指令
840‧‧‧輸入/輸出(I/O)介面
850‧‧‧網路介面
860‧‧‧內部大容量儲存裝置
862‧‧‧代碼或指令及資料
870‧‧‧周邊介面
900‧‧‧裝置
920‧‧‧音訊子系統
930‧‧‧顯示子系統
932‧‧‧顯示介面
940‧‧‧I/O控制器
950‧‧‧功率管理
970‧‧‧連接性
972‧‧‧蜂巢式連接性
974‧‧‧無線連接性
980‧‧‧周邊連接
982‧‧‧「從屬」
984‧‧‧「來源」
藉由範例而非限制地於隨附圖式之各圖中說明各種實施例，在圖式中：圖1為例示根據一實施例用於提供記憶體存取之系統之元件的高階功能方塊圖。
圖2為例示根據一實施例用於產生記憶體存取指令之記憶體控制器之元件的高階功能方塊圖。
圖3為例示根據一實施例響應於記憶體指令提供記憶體資源之存取之記憶體裝置之元件的高階功能方塊圖。
圖4為例示根據一實施例用於操作記憶體裝置的方法之元件的流程圖。
圖5為例示根據一實施例用於產生記憶體控制指令的方法之元件的流程圖。
圖6為例示根據一實施例之顯式預充電指令發訊之交換之元件的定時圖。
圖7為例示根據一實施例之隱含預充電指令發訊之交換之元件的定時圖。
圖8為例示根據一實施例用於存取記憶體資源之計算系統之元件的高階功能方塊圖。
圖9為例示根據一實施例用於存取記憶體資源之行動裝置之元件的高階功能方塊圖。
較佳實施例之詳細說明
本文論述之實施例多方面地提供限制將至少一種類型之合併指令自記憶體控制器傳達至記憶體裝置的技 術及/或機制。在一個此類實施例中，記憶體控制器包括接收指示在任何給定時間在記憶體裝置處可擱置之合併指令之臨限數目的資訊之電路。臨限數目可不同於-例如，小於-同時擱置合併指令之理論最大數目。此理論最大值可例如基於表徵記憶體裝置之操作的定時參數來定義。
本文論述之某些實施例涉及具體類型之合併指令，在本文中稱為「合併啟用/隱含預充電」指令(或簡稱為「ACT/iPRE」指令)。然而，根據不同實施例，此論述可擴展以另外或替代地適用於多種其他類型合併指令中之任一者。合併ACT/iPRE指令向記憶體裝置明確規定執行啟用操作-例如，開啟一列記憶體。然而，歸因於在記憶體裝置處可獲得之功能性，包括於此合併ACT/iPRE指令中之提示資訊可進一步解釋為隱含指示執行額外預充電操作-例如，關閉已經開啟之不同列之記憶體。
由於使用DRAM技術而招致刷新操作、預充電操作、啟用操作以及其他維護操作產生各種延遲。此等延遲具有限制資料可寫入或自DRAM裝置讀取之速率的作用。此外，根據DRAM定時限制來協調記憶體存取的電路使用有價值的積體電路(IC)晶片面積並且增加生產成本。雖然現有記憶體裝置包括支援共同擱置ACT/iPRE指令之電路，但是習知記憶體架構設計不考慮以下可能性，即當支援共同擱置ACT/iPRE指令時，此電路可能支援低於ACT/iPRE指令之理論最大數目，該理論最大數目另外基於記憶體裝置之定時參數由記憶體控制器定義。迄今為止，以下情形已經 被普遍承認為設計限制：記憶體裝置必須適應記憶體控制器根據記憶體裝置之定時參數可潛在地發送之ACT/iPRE指令之理論最大值。
某些實施例由於以下認識而產生：可提供對於共同擱置ACT/iPRE指令之容許數目設置限制的機制，該容許數目小於基於定時參數來定義之理論限制。此等實施例允許記憶體裝置避免在空間效率及/或其他資源效率方面的遞減收益，該等遞減收益與在記憶體裝置處為逐漸增大數目之共同擱置ACT/iPRE指令提供支援相關聯。
圖1例示根據一實施例之交換存取記憶體資源之指令之系統100之元件。系統100可包括耦合至記憶體控制器120之記憶體裝置110-例如記憶體控制器120為包含於系統100中或耦合至系統100之主處理機140提供記憶體裝置110之存取。
記憶體裝置110可包括例如具有多列記憶體胞元之各種類型記憶體技術中之任一者，其中資料可經由字線或等效物來存取。在一實施例中，記憶體裝置110包括動態隨機存取記憶體(DRAM)技術。記憶體裝置110可為系統100之較大記憶體裝置(未展示)內的積體電路封裝。舉例而言，記憶體裝置110可為記憶體模組如雙行記憶體模組(DIMM)之DRAM裝置。
記憶體裝置110可包括記憶體資源114，其代表一或多個邏輯與/或物理組之記憶體。記憶體之一個此類分組之實例為記憶體資源器組，其例如可包括以多列及多行配 置之儲存元件之陣列。記憶體裝置110可包括至少部分地促進存取記憶體資源114之存取邏輯118，例如其中提供此存取以伺服來自記憶體控制器120之一或多個指令。存取邏輯118可包括記憶體裝置110的根據習知技術來提供資源存取之邏輯，或與該邏輯協力運作，例如其中臨限指示邏輯112、監測邏輯116及/或存取邏輯118之功能性以本文論述之額外功能性來補充此等習知技術。舉例而言，臨限指示邏輯112可傳達指示記憶體裝置110之擱置ACT/iPRE指令之臨限數目的資訊。替代地或另外地，監測邏輯116可偵測到給定ACT/iPRE指令指示待執行之啟用操作及待執行之預充電操作。
記憶體控制器120可經由如藉由例示性指令/位址(CA)匯流排165表示之一或多個匯流排來向記憶體裝置110發送指令或指示。此指令可由記憶體裝置110來解譯-例如包括解碼執行記憶體內之各種存取功能之指令資訊及/或解碼行邏輯及/或列邏輯之位址資訊的記憶體裝置110。舉例而言，此邏輯可以行位址選通或信號(CAS)與列位址選通或信號(RAS)之組合來存取記憶體資源114中之特定位置。記憶體之列可根據已知記憶體架構或其衍生物來實施。簡言之，記憶體資源114之列可包括記憶體胞元之一或多個可定址行，如藉由記憶體110之行邏輯所產生的CAS所識別。列可各自不同地經由記憶體110之列邏輯所產生的RAS來可定址。
存取記憶體資源114可用於經由耦合至記憶體 110之I/O電路(未展示)之資料匯流排來寫入所交換之資料及/或讀取待交換之資料之用途。舉例而言，N資料匯流排信號線DQ(1：N)160可將此I/O電路耦合至記憶體控制器120及/或一或多個其他記憶體裝置(未展示)。
在一實施例中，記憶體控制器120包括經由CA 165來發送指令之指令邏輯135，其例如包含各種硬體邏輯及/或執行軟體邏輯中之任一者。指令邏輯135可包括或耦合至記憶體控制器之邏輯，該邏輯執行產生、傳輸或另外判定根據一或多個習知技術來發送之指令的操作。作為說明而非限制地，指令邏輯135可補充其他習知指令/位址發訊功能，該功能例如符合雙重資料速率(DDR)規範之一些或全部要求，如DDR4 SDRAM JEDEC標準JESD79-4，2012年9月等。舉例而言，記憶體控制器120可包括監測邏輯130，其包括被組配來判定待由指令邏輯135斷言(例如發送)之指令發訊之類型的電路及/或執行軟體。監測邏輯130可控制此指令發訊來適應記憶體110之有限指令響應能力。
在一實施例中，監測邏輯130包括、保持或另外可獲取指示記憶體110之指令響應能力的資訊，指示記憶體110內之擱置操作狀態之資訊及/或指示向記憶體裝置110之一或多個有待伺服之存取的資訊。此資訊可提供是否記憶體裝置110之給定器組中待存取之列已經開啟之指示，若否，則提供是否同一器組中之不同列已經開啟之指示。若待存取之列判定為已經開啟，則存取可在不傳輸列啟用(ACT)指令的情況下執行。然而，若待存取之列判定為尚未 開啟，則指令邏輯135可向記憶體裝置110傳輸啟用指令(例如列啟用指令)，其包括一值，該值指定是否由該指令靶向之器組包括當前開啟之列。此值(在本文中稱為提示資訊)可向記憶體裝置110指示其將在內部產生其自己的隱含預充電(iPRE)指令來執行關閉當前開啟列之預充電操作，例如與記憶體裝置110接收執行此預充電操作之任何顯式指令無關。替代地或另外地，監測邏輯130(及/或記憶體控制器120之其他邏輯)可存取此資訊來判定例如多少具體類型之指令當前在記憶體110處擱置，例如，其中擱置指令為記憶體110已經接收但是尚未完成伺服之指令。
替代地或另外地，記憶體裝置110可包括監測邏輯116以評估經由CA 165接收之一些或全部指令，例如用於判定是否指令進一步隱含指示另一個指令將由記憶體裝置110在內部產生。作為說明而非限制地，監測邏輯116可判定是否指令靶向包含當前開啟之頁面的器組。靶向此器組被稱為「頁面錯失事件」(或，為了簡便起見，簡稱為「頁面錯失」)。響應於監測邏輯116識別對應於經由CA 165接收之指令的頁面錯失事件，監測邏輯116可執行操作來準備存取由指令靶向之記憶體資源。如本文論述，此等操作可包括記憶體裝置110在內部產生發訊以代替自記憶體控制器120接收之一或多個指令起作用。舉例而言，記憶體110可向存取邏輯118提供信號，該等信號在功能上在一或多個方面與來自記憶體控制器120之預充電(PRE)指令等效。因此，存取邏輯118可執行操作來將記憶體資源114之一列(或 多個列)預充電，與記憶體110接收指定此等預充電操作之任何顯式PRE指令無關。
為了簡便起見，「ACT/iPRE」在本文中用於意指ACT指令，其向記憶體裝置隱含指示亦待實施iPRE(除了所指示的啟用操作以外)。藉由記憶體裝置來伺服此ACT/iPRE指令需要監測電路確保不違反記憶體裝置之定時限制。舉例而言，此等限制可包括表示執行記憶體預充電操作之所需時間之定時參數tRP及/或表示連續啟用操作之間所需時間的定時參數tRRD。定時需求可對於可在記憶體裝置處同時擱置之ACT/iPRE指令之總數施加理論限制。作為說明而非限制地，共同擱置ACT/iPRE指令之總數可基於可在tRRD時段期間完成之tRP時段之總數。
圖2例示根據一實施例的基於記憶體裝置之指令響應能力之所識別限制來產生記憶體存取指令的記憶體控制器200之元件。記憶體控制器200可控制諸如記憶體裝置110之彼等之記憶體資源的存取。在一實施例中，記憶體控制器包括記憶體控制器120之一些或全部特徵。
圖2可包括接收存取記憶體裝置(未展示)之請求的電路，如藉由例示性讀取請求佇列215及寫入請求佇列22來表示。來自讀取請求佇列215之讀取請求及來自寫入請求佇列220之寫入請求可提供至指令電路230，該指令電路被組配來選擇、排程及/或另外判定響應於此等請求來實施記憶體存取之指令。模式選擇電路225可決定是否指令電路230應為多個可能模式之一者，例如，至少部分地基於耦合 至記憶體控制器200之記憶體裝置(例如，IC晶粒，未展示)之狀態。在此第一模式中，指令電路230可將預充電(PRE)指令及啟用(ACT)指令作為獨立單一指令來排程。在第二此模式中，指令電路230可替代地將合併ACT/iPRE指令排程。藉由指令電路230排程之指令可由發送器240提供至鏈路205，該鏈路將記憶體控制器耦合至記憶體裝置。發送器240為通往鏈路205之I/O介面之一實例。記憶體控制器200亦可包括接收器245以接收經由鏈路210來自記憶體裝置之信號。根據各種實施例，可存在記憶體控制器之額外模式。
在一些實施例中，記憶體控制器200包括監測電路235，其被組配來監測耦合至記憶體控制器200之記憶體裝置之活動及/或其他狀態，並且基於監測，提供指示狀態之狀態指標。在不同實施例中，監測電路235與不同電路對接。虛線展示不同實施例之不同可能性。舉例而言，在一些實施例中，監測電路235監測與指令電路230相關之信號，在其他實施例中監測電路235監測與發送器240相關之信號，並且在其他實施例中監測電路235監測與接收器245相關之信號。在其他實施例中，監測電路235可監測與其他電路及/或指令電路230、發送器240及/或接收器245之組合相關之信號。
藉由監測電路235提供之狀態指標可為單一信號如單一位元或多位元數目，或其可為指示與電路相關之信號之不同態樣的信號之組合。在一些實施例中，監測電路235將狀態指標直接提供至模式選擇電路225並且在其他實 施例中，存在中間電路。
以下為所監測狀態及所提供狀態指標之一些實例。在一些實施例中，用監測電路235來監測包括監測例如經由鏈路205自記憶體控制器200發送至給定記憶體IC或其他記憶體裝置之合併ACT/iPRE指令。替代地或另外地，此監測可包括監測響應於此等合併ACT/iPRE指令所接收的確認及/或其他響應，例如，其中此等確認及/或其他響應經由鏈路210來接收。對於一些或全部此等ACT/iPRE指令中之每一者，監測電路235可監測自從傳達及/或處理ACT/iPRE指令之具體階段以來已經終止之時段。替代地或另外地，此監測可包括保持當前在具體記憶體裝置處擱置(例如，已接收但是尚未伺服)之合併ACT/iPRE指令之總數之計數。
在一實施例中，模式選擇電路225接收或另外偵測資訊，對於具體記憶體裝置而言，該資訊指示可在任何給定時間在該記憶體裝置處當前擱置之合併ACT/iPRE指令之臨限總數。基於此資訊，模式選擇電路225可包括(例如，儲存)如藉由例示性TR 255表示之此臨限數目之值、可獲取該值或另外基於該值來組配。作為說明而非限制地，TR 255可響應於通信250來判定，該通信在(例如)產生包括記憶體控制器200及記憶體裝置之系統之製造、包裝、組裝或其他處理階段期間由記憶體控制器200接收。通信250可自記憶體裝置本身接收-例如，經由鏈路210-但是某些實施例或不限於此方面。在另一實施例中，通信250在作為記憶 體系統之一部分之記憶體控制器200之操作期間接收。舉例而言，記憶體控制器200可在此系統之啟動、喚醒或其他功率狀態過渡期間接收通信250。
在不同實施例中，記憶體控制器200可使用不同方法來決定是否處於第一或第二模式。舉例而言，監測電路235可直接或間接地向模式選擇電路225提供狀態指標，該狀態指標指示當前在耦合至記憶體控制器之具體記憶體裝置(例如，記憶體IC)處擱置之ACT/iPRE指令之當前總數。基於此狀態指標，模式選擇電路225可評估是否記憶體裝置當前能夠接收下一個ACT/iPRE指令。在一些實施例中，模式選擇電路225將藉由監測電路235提供之狀態指標與TR 255比較。若狀態指標與TR 255具有第一關係(例如，大於或大於或等於)，則組配指令電路230之第一模式，在此期間指示啟用操作及預充電操作之指令發訊藉由ACT指令及不同於ACT指令之顯式PRE指令來執行。若狀態指標與TR255具有第二關係(例如，小於或小於或等於)，則組配指令電路230之第二模式，在此期間合併ACT/iPRE指令用於指示啟用操作及預充電操作。
圖3例示根據一些實施例之記憶體裝置300之細節，但是本發明不限於此等細節。記憶體裝置300表示向記憶體控制器(未展示)傳達記憶體裝置之共同擱置合併ACT/iPRE指令之最大容許數目的記憶體晶片、封裝或其他此類裝置之一實例。此最大容許數目可小於例如記憶體控制器可另外基於記憶體裝置之定時限制來運作之理論最大 值。在一實施例中，可包括記憶體裝置110之一些或全部特徵之記憶體裝置300例如可與記憶體控制器200交換臨限資訊。
如圖3示出，來自鏈路305之信號可由接收器310接收並且不同地提供至組件以促進存取記憶體裝置300之記憶體資源。作為說明而非限制地，寫入存取資訊可傳達至信號分離電路315，其包括提供至寫入緩衝器(WB)330之寫入資料及提供至指令處理電路320之一或多個指令。寫入資料可保持於寫入緩衝器330中直到相關指令及位址導致其被寫入器組335中為止。器組335可包括相應記憶體陣列並且進一步包括或耦合至各種其他電路-如感測放大器、列及/或行解碼器及/或類似者-以提供此等記憶體陣列之存取。解碼器亦可包括於器組335之前。一些實施例不包括以此方式保持寫入資料的寫入緩衝器。在讀取存取中，器組335將讀取資料返回至內部資料鏈路340。發送器345接收來自鏈路340之讀取資料並且將其提供至外部鏈路350。
若具體接收指令為單一啟用(ACT)指令，則指令處理電路320將具體ACT指令器作為單一指令提供至器組335。然而，若讀取或寫入指令為合併ACT/iPRE指令，則指令處理電路320將合併ACT/iPRE指令轉化為兩個單一指令，即，ACT指令及不同iPRE指令，其各自個別地提供至器組335。
在給定時間，伺服多個合併ACT/iPRE指令可同時在記憶體裝置300處發生。指令處理電路323包括電路或 耦合至電路，所述電路如藉由例示性跟蹤器邏輯325表示，其判定iPRE指令及/或ACT指令之斷言如何基於自記憶體控制器接收之合併ACT/iPRE指令來發生。此跟蹤器邏輯可包括例如登記，該登記包括每個擱置合併ACT/iPRE指令之條目。每個此類登記可儲存指示對於對應合併ACT/iPRE指令待斷言之ACT指令(或其定時)的位址及/或定時器資訊。跟蹤器邏輯325可進一步包括監測電路，對於每個擱置合併ACT/iPRE指令而言，該監測電路多方面地偵測是否允許斷言此ACT指令之時段已經終止。
某些實施例允許記憶體裝置300向主機例如向記憶體控制器傳達容許共同擱置合併ACT/iPRE指令之總數小於另外根據記憶體裝置300之定時參數可實施之理論最大值。作為說明而非限制地，記憶體裝置300可包括能力邏輯360(例如，臨限指示邏輯112)，其包括儲存或另外提供指示記憶體裝置300之指令響應能力之資訊的電路。舉例而言，能力邏輯360可包括或另外可獲取值TR 365，其指定或另外指示容許共同擱置合併ACT/iPRE指令之此總數。
舉例而言，TR 365可指定容許共同擱置ACT/iPRE指令之最大總數。替代地或另外地，TR 365可指定製造編號、型號或其他產品特定識別符，其中記憶體控制器包括或另外可獲取參考資訊(如查詢表)以將此識別符與容許共同擱置合併ACT/iPRE指令之臨限數目對應。根據不同實施例，任何各種其他值可另外或替代地包括於TRR 365中以促進在記憶體控制器處識別此臨限資訊。能力邏輯 360可偵測記憶體裝置300與主機之連接性並且作為響應，在通信370中將TR 365發送至記憶體控制器。通信370可經由例如外部鏈路350來交換。
圖4例示根據一實施例的組配記憶體存取之方法400之元件。方法400可例如由包括系統100之一些或全部特徵的記憶體系統來執行。在一實施例中，方法400包括在記憶體裝置處執行之操作410及在耦合至此記憶體裝置之記憶體控制器處執行之操作440。然而，在替代實施例中，方法400包括僅操作410或僅操作440。
操作410可包括在420處偵測記憶體裝置與記憶體控制器之連接性。偵測420可在記憶體系統之製造、組裝或其他製造階段期間發生。或者，420處之偵測可在記憶體系統之功率狀態過渡期間或響應於該功率狀態過渡而發生。響應於420處之偵測連接性，方法400可在430處向記憶體控制器發送指示指令響應能力之臨限位準之資訊。
舉例而言，記憶體裝置可發送指示可在任何給定時間在記憶體裝置處擱置之合併啟用指令之臨限數目的資訊。此臨限數目可小於擱置合併啟用指令之理論最大數目，例如其中理論最大數目可以另外由記憶體控制器基於記憶體裝置之定時參數來識別。在一實施例中，理論最大數目基於表示記憶體裝置執行記憶體預充電操作所需要之最少時間的定時參數tRP來定義。替代地或另外地，理論最大數目可基於表示連續啟用操作之間所需要之最少時間之定時參數tRRD來定義。臨限數目可大於一，但是某些實施 例不限於此方面。
在一實施例中，在430處發送之指示包括擱置合併啟用指令之實際臨限數目。在另一實施例中，在430處發送之指示包括產品識別編號，其中記憶體控制器基於產品識別編號來存取參考資訊以判定擱置合併啟用指令之臨限數目。操作440可包括在450處記憶體控制器自記憶體裝置接收在430處發送之資訊。基於臨限位準之指示，記憶體控制器可在460處限制將合併ACT/iPRE指令傳達至記憶體裝置。舉例而言，關於是否發送例如合併ACT/iPRE指令，而非發送顯式PRE指令及不同ACT指令之判定可由記憶體控制器基於指示臨限位準及在記憶體裝置處擱置之合併ACT/iPRE指令之當前總數來進行。
圖5為例示根據一實施例之控制記憶體裝置之方法500之特徵的流程圖。方法500可藉由例如記憶體控制器120、200之一者來執行。在一實施例中，方法500包括或附加於方法400之操作440。
記憶體控制器之指令電路可考慮待伺服之下一個存取請求(操作510)。出於方法500之目的，在考慮中之存取請求為以下請求，其中伺服需要至少啟用操作來開啟記憶體中之列以便後續存取，以及可能額外預充電操作來關閉記憶體中之先前開啟列。可在520處進行關於是否需要預充電操作來伺服該請求的判定。520處之判定可至少部分地基於在510處擷取之存取請求所靶向的記憶體中之位置。舉例而言，若待伺服之存取靶向記憶體中的當前開啟之列， 則不需要執行預充電操作來關閉不同列，並且方法500可在550處產生ACT指令(與執行預充電操作之任何隱含或顯式指示無關)。
然而，若520處之判定指示需要預充電操作，則方法500可判定是否發送彼此不同之ACT及PRE指令，或替代地發送合併ACT/iPRE。舉例而言，方法500可包括記憶體控制器之模式選擇電路在530處評估是否在記憶體裝置處擱置之合併ACT/iPRE指令之當前總數滿足臨限條件。
在一些實施例中，若當前在記憶體裝置處擱置之ACT/iPRE指令之數目與臨限數目具有第一關係(例如，大於，或大於或等於)，則模式選擇電路可組配指令電路之第一模式。基於第一模式，方法500可藉由(在540處)發送顯式PRE指令，然後(在550處)發送不同於顯式PRE指令之ACT指令來伺服存取請求。然而，若當前在記憶體裝置處擱置之ACT/iPRE指令之數目與臨限數目具有第二關係(例如，小於，或小於或等於)，則模式選擇電路可組配指令電路之第二模式。基於第二模式，方法500可藉由在560處發送合併ACT/iPRE指令來伺服該存取請求。
圖6為例示根據一實施例之啟用及預充電指令發訊之特徵的定時圖600。在圖6中，兩個不同指令(PRE及ACT)作為記憶體控制器及與其耦合之記憶體裝置之間之發訊610來提供。此等指令亦在一些時間後作為發訊620提供於記憶體裝置內部之指令鏈路上。發訊610可響應於在記憶體裝置處擱置之合併ACT/iPRE指令之當前總數超過臨限的 判定來交換。定時圖示出定時參數tRP，tRRD之例示性實例，但是對於為記憶體控制器指示之臨限值而言，該等定時參數可以另外由記憶體控制器用於判定記憶體裝置之擱置ACT/iPRE指令之最大數目。
圖7為例示以下情況之定時圖，其中合併ACT/iPRE指令作為發訊710提供於記憶體控制器與記憶體裝置之間的鏈路上，但是在一些時間後，不同指令iPRE及ACT作為發訊720a連續提供於記憶體裝置內部之指令鏈路上。圖6及7上之各種定時僅僅為例示性的並且並非在所有實施例中必需。
為了示出擱置ACT/iPRE指令之理論最大數目，定時圖700a相對於各自針對相應預測共同擱置記憶體存取請求之其他發訊720b、...720n之定時來展示。在針對定時圖700展示之實例中，擱置ACT/iPRE指令之理論最大數目展示為藉由配合於擱置合併ACT/iPRE指令之tRRD週期中之tRP週期之總數來判定。在此實施例中，理論最大值Nmax可例如藉由以下方程來表示。
相對於給定記憶體IC(或其他記憶體裝置)，某些實施例不同地為記憶體控制器設定小於此理論最大值Nmax之擱置ACT/iPRE指令之最大數目。
圖8為可實施記憶體存取之計算系統之實施例之方塊圖。系統800表示根據本文所述之任何實施例之運算裝置，並且可為膝上型電腦、桌上型電腦、伺服器、遊戲或 娛樂控制系統、掃描儀、複印機、列印機或其他電子裝置。系統800可包括處理器820，其為系統800提供指令之處理、操作管理及執行。處理器820可包括任何類型之微處理器、中央處理單元(CPU)、處理核心或為系統800提供處理之其他處理硬體。處理器820控制系統800之總體操作，並且可為或包括一或多個可程式通用或專用微處理器、數位信號處理器(DSP)、可程式控制器、應用特定積體電路(ASIC)、可程式邏輯裝置(PLD)等，或此等裝置之組合。
記憶體子系統830表示系統800之主記憶體，並且提供待由處理器820執行之代碼，或用於執行常式之資料值的暫時儲存。記憶體子系統830可包括一或多個記憶體裝置如唯讀記憶體(ROM)、快閃記憶體、一或多個種類之隨機存取記憶體(RAM)，或其他記憶體裝置，或此等裝置之組合。記憶體子系統830尤其儲存並容納操作系統(OS)836以在系統800中提供執行指令之軟體平臺。另外，其他指令838由記憶體子系統830儲存並執行以提供系統800之邏輯及處理。OS 836及指令838由處理器820執行。
記憶體子系統830可包括記憶體裝置832，其儲存資料、指令、程式或其他項目。在一實施例中，記憶體子系統包括記憶體控制器834，其為根據本文所述之任何實施例之記憶體控制器，並且提供存取記憶體裝置832之機構。在一實施例中，記憶體控制器834為記憶體裝置832提供指令。指令可導致記憶體裝置832在內部產生記憶體資源之啟用指令及/或預充電指令。
處理器820及記憶體子系統830耦合至匯流排/匯流排系統810。匯流排810為表示任何一個或多個單獨物理匯流排、通信線路/介面及/或藉由合適網橋、配接器及/或控制器連接之點對點連接的概括。因此，匯流排810可包括例如以下一個或多個：系統匯流排、周邊組件互連(PCI)匯流排、HyperTransport或工業標準架構(ISA)匯流排、小型電腦系統介面(SCSI)匯流排、通用串列匯流排(USB)，或電機與電子工程師學會(IEEE)標準1394匯流排(通常被稱為「火線」)。匯流排810之匯流排亦可對應於網路介面850中之介面。
系統800亦可包括一或多個輸入/輸出(I/O)介面840、網路介面850、一或多個內部大容量儲存裝置860，及耦合至匯流排810之周邊介面870。I/O介面840可包括使用者藉以與系統800互動(例如，視訊、音訊，及/或文數字對接)之一或多個介面組件。網路介面850為系統800提供經由一或多個網路與遠程裝置(例如，伺服器、其他計算裝置)通訊之能力。網路介面850可包括乙太網路配接器、無線互連組件、USB(通用串列匯流排)，或其他基於有線或無線標準或專屬介面。
儲存器860可為或包括以非依電性方式儲存大量資料之任何習知媒體，如一或多個基於磁性、固態或光學之碟片，或組合。儲存器860以持續狀態保持代碼或指令及資料862(即，即使系統800之功率中斷，值亦得以保持)。儲存器860可一般地被視為「記憶體」，但是記憶體830係為處 理器820提供指令之執行或操作記憶體。雖然儲存器860為非依電性的，但是記憶體830可包括依電性記憶體(即，若系統800之功率中斷，則資料之值或狀態為不確定的)。
周邊介面870可包括以上未具體提到之任何硬體介面。周邊設備總體上意指依賴性連接至系統800之裝置。依賴性連接為以下連接，在該連接中系統800提供操作得以執行，並且使用者與其互動之軟體及/或硬體平臺。
圖9為可實施記憶體存取之行動裝置之實施例之方塊圖。裝置900表示行動運算裝置，如計算平板、行動電話或智能手機、無線致能e-閱讀器或其他行動裝置。應瞭解某些組件一般展示，並且並非此裝置之所有組件在裝置900中展示。
裝置900可包括處理器910，其執行裝置900之初級處理操作。處理器910可包括一或多個物理裝置，如微處理器、應用處理器、微控制器、可程式邏輯裝置或其他處理構件。由處理器910執行之處理操作包括執行應用程式及/或裝置功能得以執行之操作平臺或操作系統。處理操作包括與藉由人使用者或與其他裝置之I/O(輸入/輸出)相關之操作，與功率管理相關之操作，及/或與通往另一個裝置之連接裝置900相關之操作。處理操作亦可包括與音訊I/O及/或顯示I/O相關之操作。
在一實施例中，裝置900包括音訊子系統920，其表示硬體(例如，音訊硬體及音訊電路)及軟體(例如，驅動器、編解碼器)組件，該等硬體及軟體組件與提供音訊功能 給運算裝置相關聯。音訊功能可包括揚聲器及/或耳機輸出，以及麥克風輸入。此等功能之裝置可整合於裝置900中，或連接至裝置900。在一實施例中，使用者藉由提供音訊指令來與裝置900互動，該等音訊指令由處理器910接收並處理。
顯示子系統930表示硬體(例如，顯示器裝置)及軟體(例如，驅動器)組件，該等硬體及軟體組件為使用者提供視覺及/或觸覺顯示器以與運算裝置互動。顯示子系統930包括顯示介面932，其包括用來提供顯示給使用者之特定螢幕或硬體裝置。在一實施例中，顯示介面932包括與處理器910分開以執行至少一些與顯示相關之處理的邏輯。在一實施例中，顯示子系統930包括觸控螢幕裝置，其提供輸出及輸入兩者給使用者。
I/O控制器940表示有關於與使用者互動之硬體裝置及軟體組件。I/O控制器940可操作以管理硬體，該硬體為音訊子系統920及/或顯示子系統930之部分。另外，I/O控制器940例示使用者可藉以與系統互動的連接至裝置900之額外裝置的連接點。舉例而言，可連接至裝置900之裝置可以包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示裝置、鍵盤或輔助鍵盤裝置，或用於特定應用如讀卡機或其他裝置之其他I/O裝置。
如上所述，I/O控制器940可與音訊子系統920及/或顯示子系統930互動。舉例而言，經由麥克風或其他音頻設備輸入可為裝置900之一或多個應用或功能提供輸入或 指令。另外，音訊輸出可代替或附加於顯示輸出來提供。在另一個實例中，若顯示子系統包括觸控螢幕，則顯示裝置亦充當可至少部分地由I/O控制器940管理之輸入設備。亦可在裝置900上存在額外按鈕或開關以提供由I/O控制器940管理之I/O功能。
在一實施例中，I/O控制器940管理裝置如加速度計、攝像機、光感測器或其他環境感測器、陀螺儀、全球定位系統(GPS)或可包括於裝置900中之其他硬體。輸入可為直接使用者互動之部分，並且向系統提供環境輸入以影響其操作(如過濾雜訊、對於亮度偵測來調整顯示器、施加攝像機之閃光，或其他特徵)。
在一實施例中，裝置900包括功率管理950，功率管理950管理電池功率使用、電池之充電以及與功率節省操作有關之特徵。記憶體子系統960可包括儲存裝置900中之資訊的記憶體裝置962。記憶體子系統960可包括非依電性(若記憶體裝置之功率中斷，則狀態不變化)及/或依電性(若記憶體裝置之功率中斷，則狀態不確定的)記憶體裝置。記憶體960可儲存應用程序資料、使用者資料、音樂、照片、文件或其他資料，以及與執行系統900之應用及功能相關之系統資料(不論長期或臨時)。
在一實施例中，記憶體子系統960包括記憶體控制器964(也可被視為系統900之控制之部分，並且可潛在被視為處理器910之部分)。記憶體控制器964監測匯流排之電壓擺動特徵。舉例而言，記憶體控制器964可偵測相同匯流 排例如資料匯流排之不同信號線之不同電壓擺動特徵。在一實施例中，記憶體控制器964發出指令，其導致記憶體962在內部產生記憶體資源之啟用指令或預充電指令。
連接性970包括使得裝置900能夠與外部裝置通訊之硬體裝置(例如，無線及/或有線連接器及通訊硬體)及軟體組件(例如，驅動器、協定堆疊)。裝置可為單獨裝置，如其他計算裝置、無線存取點或基站，以及周邊設備如耳機、列印機或其他裝置。
連接性970可包括多個不同類型之連接性。一般而言，裝置900以蜂巢式連接性972及無線連接性974來示出。蜂巢式連接性972總體上是指由無線電信公司提供之蜂巢式網路連接性，如經由GSM(全球行動通訊系統)或變化形式或衍生物、CDMA(分碼多工存取)或變化形式或衍生物、TDM(分時多工)或變化形式或衍生物、LTE(長期演進技術-亦稱為「4G」)，或其他蜂巢式伺服標準所提供者。無線連接性974係關於並非蜂巢式之無線連接性，並且可包括個人區域網路(如藍牙)、區域網路(如WiFi)及/或廣域網路(如WiMax)，或其他無線通信。無線通信係關於經由使用藉由非固態媒體之調製電磁輻射來傳送資料。有線通信經由固態通信媒體發生。
周邊連接980包括產生周邊連接之硬體介面及連接器，以及軟體組件(例如，驅動器、協定堆疊)。應瞭解裝置900可同時為其他計算裝置之周邊裝置(「從屬」982)，並且具有連接至其之周邊裝置(「來源」984)。裝置900通常具 有「對接」連接器以連接至其他計算裝置用於如管理(例如，下載及/或上傳、改變、同步化)裝置900上之內容之目的。另外，對接連接器可允許裝置900連接至某些周邊設備，該等周邊設備允許裝置900控制內容輸出例如至視聽或其他系統。
附加於專屬對接連接器或其他專屬連接硬體，裝置900可經由常見或基於標準之連接器來產生周邊連接980。通常類型可包括通用串列匯流排(USB)連接器(其可包括許多不同硬體介面中之任一者)、DisplayPort包括MiniDisplayPort(MDP)、高清晰度多媒體介面(HDMI)、火線或其他類型。
在一個實行方案中，記憶體裝置包括一或多個陣列之記憶體胞元，偵測記憶體裝置與記憶體控制器之連接性的輸入/輸出介面，及向記憶體控制器發送指示存取該一或多個陣列之記憶體胞元之擱置合併啟用指令之臨限數目之資訊的臨限識別邏輯，其中合併啟用指令指示預充電指令，其中臨限數目小於擱置合併啟用指令之理論最大數目，其中理論最大數目基於記憶體裝置之定時參數，並且其中記憶體控制器基於指示臨限數目之資訊來限制將合併啟用指令傳達至記憶體裝置。
在一實施例中，理論最大數目基於表示執行記憶體預充電操作之所需最少時間之定時參數tRP及/或表示連續啟用操作之間所需最少時間的定時參數tRRD。在另一實施例中，理論最大數目等於一與整數的總和，該整數等於 基於tRRD與tRP之比率之地板函數值。在另一實施例中，臨限數目大於一。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括擱置合併啟用指令之臨限數目。在另一實施例中，其中指示擱置合併啟用指令之臨限數目之資訊包括產品識別編號，其中記憶體控制器基於產品識別編號來存取參考資料以判定擱置合併啟用指令之臨限數目。
在另一個實行方案中，記憶體控制器包括輸入/輸出介面來將記憶體控制器耦合至記憶體裝置，及模式選擇電路來接收指示存取記憶體裝置之擱置合併啟用指令之臨限數目的資訊，其中合併啟用指令指示預充電指令，其中臨限數目小於擱置合併啟用指令之理論最大數目，其中理論最大數目基於記憶體裝置之定時參數。記憶體控制器進一步包括將合併啟用指令傳達至記憶體裝置之指令邏輯，其中模式選擇邏輯基於指示臨限數目之資訊來限制將合併啟用指令傳達至記憶體裝置。
在一實施例中，理論最大數目基於表示執行記憶體預充電操作之所需最少時間之定時參數tRP及/或表示連續啟用操作之間所需最少時間的定時參數tRRD。在另一實施例中，理論最大數目等於一與整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。在另一實施例中，臨限數目大於一。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括擱置合併啟用指令之臨限數目。在另一實施例中，指示擱置合併啟用指令之臨限數目之資 訊包括產品識別編號，其中記憶體控制器基於產品識別編號來存取參考資料以判定擱置合併啟用指令之臨限數目。
在另一個實行方案中，記憶體裝置之方法包括偵測記憶體裝置與記憶體控制器之連接性，並且響應於偵測到連接性，向記憶體控制器發送指示存取記憶體裝置之擱置合併啟用指令之臨限數目的資訊，其中合併啟用指令指示預充電指令，其中臨限數目小於擱置合併啟用指令之理論最大數目，理論最大數目基於記憶體裝置之定時參數，其中記憶體控制器基於指示臨限數目之資訊來限制將合併啟用指令傳達至記憶體裝置。
在一實施例中，理論最大數目基於表示執行記憶體預充電操作之所需最少時間之定時參數tRP及/或表示連續啟用操作之間所需最少時間的定時參數tRRD。在另一實施例中，其中理論最大數目等於一與整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。在另一實施例中，臨限數目大於一。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括擱置合併啟用指令之臨限數目。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括產品識別編號，其中記憶體控制器基於產品識別編號來存取參考資料以判定擱置合併啟用指令之臨限數目。
在另一個實行方案中，記憶體控制器之方法包括接收指示存取耦合至記憶體控制器之記憶體裝置之擱置合併啟用指令之臨限數目的資訊，其中合併啟用指令指示預 充電指令，其中臨限數目小於擱置合併啟用指令之理論最大數目，其中理論最大數目基於記憶體裝置之定時參數，並且基於指示臨限數目之資訊來限制將合併啟用指令傳達至記憶體裝置。
在一實施例中，理論最大數目基於表示執行記憶體預充電操作之所需最少時間之定時參數tRP及/或表示連續啟用操作之間所需最少時間的定時參數tRRD。在另一實施例中，理論最大數目等於一與整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。在另一實施例中，臨限數目大於一。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括擱置合併啟用指令之臨限數目。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括產品識別編號，其中記憶體控制器基於產品識別編號來存取參考資料以判定擱置合併啟用指令之臨限數目。
在另一個實行方案中，電腦可讀儲存媒體具有儲存在其上之指令，該等指令在藉由一或多個處理單元執行時，引起記憶體控制器執行方法，該方法包括接收指示存取耦合至記憶體控制器之記憶體裝置之擱置合併啟用指令之臨限數目的資訊，其中合併啟用指令指示預充電指令，其中臨限數目小於擱置合併啟用指令之理論最大數目，其中理論最大數目基於記憶體裝置之定時參數，並且基於指示臨限數目之資訊來限制將合併啟用指令傳達至記憶體裝置。
在一實施例中，理論最大數目基於表示執行記憶 體預充電操作之所需最少時間之定時參數tRP及/或表示連續啟用操作之間所需最少時間的定時參數tRRD。在另一實施例中，理論最大數目等於一與整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。在另一實施例中，臨限數目大於一。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括擱置合併啟用指令之臨限數目。在另一實施例中，指示擱置合併啟用指令之臨限數目之資訊包括產品識別編號，其中記憶體控制器基於產品識別編號來存取參考資料以判定擱置合併啟用指令之臨限數目。
本文描述存取記憶體資源之技術及架構。在以上描述中，為瞭解釋目的，闡明許多具體細節以便提供某些實施例之全面瞭解。然而，熟習此項技術者顯而易知某些實施例可在沒有此等具體細節的情況下來實施。在其他情況下，結構及裝置以方塊圖形式來展示以便避免使描述模糊。
在本說明書中提及「一個實施例」或「一實施例」意味結合實施例描述之具體功能部件、結構或特徵包括於本發明之至少一實施例中。片語「在一實施例中」在說明書的不同位置中之出現未必全部都指代同一實施例。
本文詳細說明的一些部分藉由對於電腦記憶體內的資料位元之操作的演算法及符號表示法來呈現。此等演算法描述及呈現係熟習計算技術者向其他熟習此項技術者最有效地告知其研究之主旨的手段。演算法在本文中並且總體上設想為通向所需結果之自相一致的系列步驟。該 等步驟為需要對物理量進行物理操作的該等步驟。雖然不一定，但通常此等量呈能夠被儲存、轉移、組合、比較及以其他方式操縱的電氣信號或磁信號之形式。已經證明有時主要出於慣用法之原因將此等信號稱為位元、值、元件、符號、字元、用詞、數值等為便利的。
然而，應牢記的是，所有的此等及類似用詞係與適當的物理量相關聯且僅為應用於此等量之適宜標記。除非在本文之討論中顯然另有具體說明，否則應瞭解在本說明中，使用例如「處理」或「計算」或「判定」或「顯示」等之用詞的討論涉及電腦系統或類似電子計算裝置的操作及過程，該裝置對以電腦系統之暫存器及記憶體內的物理(電子)量形式表示的資料進行操作並且轉化為類似地以電腦系統記憶體或暫存器或其他此類資訊儲存、傳輸或顯示裝置內的物理量形式來表示的其他資料。
某些實施例亦涉及用於執行本文中之操作的裝置。此裝置可專門地構造以便用於所需之目的，或者其可包括由電腦中儲存的電腦程式選擇性啟動或重新組配的通用電腦。此電腦程式可儲存於電腦可讀儲存媒體中，例如但是不限於任何類型之碟片，包括軟碟、光碟、CD-ROMs及磁光碟、唯讀記憶體(ROMs)、隨機存取記憶體(RAMs)例如動態RAM(DRAM)、EPROMs、EEPROMs、磁性或光學卡，或適合於儲存電子指令，並且耦接至電腦系統匯流排之任何類型之媒體。
本文呈現之演算法及顯示並非固有地與任何具 體電腦或其他裝置相關聯。各種通用系統可與根據本文之教示之程式一起使用，或建構更專門裝置以便執行所需方法步驟可被證明為便利的。根據本文之描述，各種此等系統之所需結構為顯然的。另外，某些實施例未參照任何具體程式設計語言來描述。應認識到各種程式設計語言可用於實施如本文描述之此等實施例的教示。
除了本文描述的以外，可對於所揭示的實施例及其實行方案進行各種修改而不背離其範圍。因此，本文之說明及實施例應理解為例示性的，並且不具有限制性意義。本發明範圍應僅參考以下申請專利範圍來量測。
400‧‧‧方法
410、440‧‧‧操作
420、430、450、460‧‧‧步驟

Claims (23)

  1. 一種記憶體裝置，其包含：一或多個陣列之記憶體胞元；一輸入/輸出介面，其用以偵測該記憶體裝置至一記憶體控制器之連接性；及臨限識別邏輯，其用以向該記憶體控制器發送指示存取該等一或多個陣列之記憶體胞元之擱置合併啟用指令之一臨限數目的資訊，其中一合併啟用指令指示一預充電指令，其中該臨限數目小於擱置合併啟用指令之一理論最大數目，其中該理論最大數目基於該記憶體裝置之定時參數，並且其中該記憶體控制器基於指示該臨限數目之該資訊來限制將合併啟用指令傳達至該記憶體裝置。
  2. 如請求項1之記憶體裝置，其中該理論最大數目基於：表示執行記憶體預充電操作之所需最少時間之定時參數tRP；及表示連續啟用操作之間所需最少時間的定時參數tRRD。
  3. 如請求項2之記憶體裝置，其中該理論最大數目等於一與一整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。
  4. 如請求項1之記憶體裝置，其中該臨限數目大於一。
  5. 如請求項1之記憶體裝置，其中指示擱置合併啟用指令 之該臨限數目之該資訊包括擱置合併啟用指令之該臨限數目。
  6. 如請求項1之記憶體裝置，其中指示擱置合併啟用指令之該臨限數目之該資訊包括一產品識別編號，其中該記憶體控制器基於該產品識別編號來存取參考資料以判定擱置合併啟用指令之該臨限數目。
  7. 一種記憶體控制器，其包含：一輸入/輸出介面，其將該記憶體控制器耦合至一記憶體裝置；模式選擇電路，其接收指示存取該記憶體裝置之擱置合併啟用指令之一臨限數目的資訊，其中一合併啟用指令指示一預充電指令，其中該臨限數目小於擱置合併啟用指令之一理論最大數目，其中該理論最大數目基於該記憶體裝置之定時參數；及指令邏輯，其將合併啟用指令傳達至該記憶體裝置，其中該模式選擇電路基於指示該臨限數目之該資訊來限制將合併啟用指令傳達至該記憶體裝置。
  8. 如請求項7之記憶體控制器，其中該理論最大數目基於：表示執行一記憶體預充電操作之所需最少時間之定時參數tRP；及表示連續啟用操作之間所需最少時間的定時參數tRRD。
  9. 如請求項8之記憶體控制器，其中該理論最大數目等於一與一整數的總和，該整數等於基於tRRD與tRP之比 率之地板函數值。
  10. 如請求項7之記憶體控制器，其中該臨限數目大於一。
  11. 如請求項7之記憶體控制器，其中指示擱置合併啟用指令之該臨限數目之該資訊包括一產品識別編號，其中該記憶體控制器基於該產品識別編號來存取參考資料以判定擱置合併啟用指令之該臨限數目。
  12. 一種針對一記憶體裝置來實施之方法，該方法包含：偵測該記憶體裝置與一記憶體控制器之連接性；及回應於偵測到該連接性，向該記憶體控制器發送指示存取該記憶體裝置之擱置合併啟用指令之一臨限數目的資訊，其中一合併啟用指令指示一預充電指令，其中該臨限數目小於擱置合併啟用指令之一理論最大數目，該理論最大數目基於該記憶體裝置之定時參數，其中該記憶體控制器基於指示該臨限數目之該資訊來限制將合併啟用指令傳達至該記憶體裝置。
  13. 如請求項12之方法，其中該理論最大數目基於：表示執行記憶體預充電操作之所需最少時間之定時參數tRP；及表示連續啟用操作之間所需最少時間的定時參數tRRD。
  14. 如請求項13之方法，其中該理論最大數目等於一與一整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。
  15. 如請求項12之方法，其中指示擱置合併啟用指令之該 臨限數目之該資訊包括一產品識別編號，其中該記憶體控制器基於該產品識別編號來存取參考資料以判定擱置合併啟用指令之該臨限數目。
  16. 一種針對一記憶體控制器來實施之方法，該方法包含：接收指示存取耦合至該記憶體控制器之一記憶體裝置之擱置合併啟用指令之一臨限數目的資訊，其中一合併啟用指令指示一預充電指令，其中該臨限數目小於擱置合併啟用指令之一理論最大數目，其中該理論最大數目基於該記憶體裝置之定時參數；及基於指示該臨限數目之該資訊來限制將合併啟用指令傳達至該記憶體裝置。
  17. 如請求項16之方法，其中該理論最大數目基於：表示執行記憶體預充電操作之所需最少時間之定時參數tRP；及表示連續啟用操作之間所需最少時間的定時參數tRRD。
  18. 如請求項17之方法，其中該理論最大數目等於一與一整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。
  19. 如請求項16之方法，其中指示擱置合併啟用指令之該臨限數目之該資訊包括一產品識別編號，其中該記憶體控制器基於該產品識別編號來存取參考資料以判定擱置合併啟用指令之該臨限數目。
  20. 一種電腦可讀儲存媒體，其具有儲存在其上之指令，該 等指令在藉由一或多個處理單元執行時，導致一記憶體控制器實行方法，其包含：接收指示存取耦合至該記憶體控制器之一記憶體裝置之擱置合併啟用指令之一臨限數目的資訊，其中一合併啟用指令指示一預充電指令，其中該臨限數目小於擱置合併啟用指令之一理論最大數目，其中該理論最大數目基於該記憶體裝置之定時參數；及基於指示該臨限數目之該資訊來限制將合併啟用指令傳達至該記憶體裝置。
  21. 如請求項20之電腦可讀儲存媒體，其中該理論最大數目基於：表示執行記憶體預充電操作之所需最少時間之定時參數tRP；及表示連續啟用操作之間所需最少時間的定時參數tRRD。
  22. 如請求項21之電腦可讀儲存媒體，其中該理論最大數目等於一與一整數的總和，該整數等於基於tRRD與tRP之比率之地板函數值。
  23. 如請求項20之電腦可讀儲存媒體，其中指示擱置合併啟用指令之該臨限數目之該資訊包括一產品識別編號，其中該記憶體控制器基於該產品識別編號來存取參考資料以判定擱置合併啟用指令之該臨限數目。
TW104127375A 2014-09-26 2015-08-21 用以管理隱含預充電指令發訊之方法、設備與系統 TWI570742B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/498,509 US9530468B2 (en) 2014-09-26 2014-09-26 Method, apparatus and system to manage implicit pre-charge command signaling

Publications (2)

Publication Number Publication Date
TW201626374A TW201626374A (zh) 2016-07-16
TWI570742B true TWI570742B (zh) 2017-02-11

Family

ID=55581738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127375A TWI570742B (zh) 2014-09-26 2015-08-21 用以管理隱含預充電指令發訊之方法、設備與系統

Country Status (7)

Country Link
US (2) US9530468B2 (zh)
EP (1) EP3198605B1 (zh)
JP (1) JP6275922B2 (zh)
KR (1) KR102276739B1 (zh)
CN (1) CN106796560B (zh)
TW (1) TWI570742B (zh)
WO (1) WO2016048494A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647420B1 (ko) * 2016-10-06 2024-03-14 에스케이하이닉스 주식회사 반도체장치
US10141042B1 (en) * 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US11354064B2 (en) 2018-12-26 2022-06-07 Micron Technology, Inc. Detection of illegal commands
US11681465B2 (en) * 2020-06-12 2023-06-20 Advanced Micro Devices, Inc. Dynamic multi-bank memory command coalescing
US11854600B2 (en) * 2021-08-25 2023-12-26 Micron Technology, Inc. Write request thresholding

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150688A1 (en) * 2005-12-23 2007-06-28 Intel Corporation Chips providing single and consolidated commands
US20080037353A1 (en) * 2006-07-31 2008-02-14 Metaram, Inc. Interface circuit system and method for performing power saving operations during a command-related latency
US8130576B2 (en) * 2008-06-30 2012-03-06 Intel Corporation Memory throughput increase via fine granularity of precharge management
US20130282927A1 (en) * 2011-10-06 2013-10-24 Marvell International Ltd. Scsi i/o command aggregation
US20140006699A1 (en) * 2012-06-28 2014-01-02 Intel Corporation Flexible command addressing for memory
US20140095780A1 (en) * 2012-09-28 2014-04-03 Kuljit S. Bains Distributed row hammer tracking
WO2014085267A1 (en) * 2012-11-30 2014-06-05 Intel Corporation Apparatus, method and system for providing termination for multiple chips of an integrated circuit package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030217223A1 (en) 2002-05-14 2003-11-20 Infineon Technologies North America Corp. Combined command set
US6747912B1 (en) 2002-12-31 2004-06-08 Intel Corporation Implied precharge and posted activate command to reduce command bandwidth
US7167946B2 (en) 2003-09-30 2007-01-23 Intel Corporation Method and apparatus for implicit DRAM precharge
US7243205B2 (en) 2003-11-13 2007-07-10 Intel Corporation Buffered memory module with implicit to explicit memory command expansion
US7336551B2 (en) * 2005-11-30 2008-02-26 Intel Corporation Semiconductor memory devices and systems, and methods of using having reduced timers and registers
US8966209B2 (en) * 2010-08-23 2015-02-24 Apple Inc. Efficient allocation policies for a system having non-volatile memory
US8737138B2 (en) * 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
KR101954995B1 (ko) * 2011-04-27 2019-05-31 시게이트 테크놀로지 엘엘씨 저장 매체에 라이트 된 데이터 머지 방법, 저장 매체에 대한 라이트 동작 제어 방법, 이를 적용한 저장 장치, 컴퓨터 시스템 및 저장 매체
BR102012011617A2 (pt) * 2012-02-15 2013-11-05 Mediatek Inc Métodos para otimizar desempenhos de memórias flash serial
US8659970B2 (en) * 2012-03-16 2014-02-25 Micron Technology, Inc. Memory device power control
US9224442B2 (en) * 2013-03-15 2015-12-29 Qualcomm Incorporated System and method to dynamically determine a timing parameter of a memory device
CN103839580B (zh) * 2014-02-25 2016-08-17 中国科学院计算技术研究所 一种相变存储器写加速方法及其***

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150688A1 (en) * 2005-12-23 2007-06-28 Intel Corporation Chips providing single and consolidated commands
US20080037353A1 (en) * 2006-07-31 2008-02-14 Metaram, Inc. Interface circuit system and method for performing power saving operations during a command-related latency
US8130576B2 (en) * 2008-06-30 2012-03-06 Intel Corporation Memory throughput increase via fine granularity of precharge management
US8385146B2 (en) * 2008-06-30 2013-02-26 Intel Corporation Memory throughput increase via fine granularity of precharge management
US20130282927A1 (en) * 2011-10-06 2013-10-24 Marvell International Ltd. Scsi i/o command aggregation
US20140006699A1 (en) * 2012-06-28 2014-01-02 Intel Corporation Flexible command addressing for memory
US20140095780A1 (en) * 2012-09-28 2014-04-03 Kuljit S. Bains Distributed row hammer tracking
WO2014085267A1 (en) * 2012-11-30 2014-06-05 Intel Corporation Apparatus, method and system for providing termination for multiple chips of an integrated circuit package

Also Published As

Publication number Publication date
TW201626374A (zh) 2016-07-16
US9704544B2 (en) 2017-07-11
CN106796560A (zh) 2017-05-31
JP2017534943A (ja) 2017-11-24
JP6275922B2 (ja) 2018-02-07
EP3198605A4 (en) 2018-05-23
KR102276739B1 (ko) 2021-07-13
EP3198605A1 (en) 2017-08-02
US20170140801A1 (en) 2017-05-18
EP3198605B1 (en) 2019-11-06
US9530468B2 (en) 2016-12-27
KR20170033409A (ko) 2017-03-24
CN106796560B (zh) 2019-08-23
WO2016048494A1 (en) 2016-03-31
US20160093344A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
US9721641B2 (en) Apparatus, method and system for memory device access with a multi-cycle command
US10950288B2 (en) Refresh command control for host assist of row hammer mitigation
US10210925B2 (en) Row hammer refresh command
KR102443078B1 (ko) 메모리 데이터에 기초하여 비교 정보를 결정하기 위한 장치, 시스템 및 방법
CN109147840B (zh) 用于对行敲击事件进行响应的方法、装置和***
TWI570742B (zh) 用以管理隱含預充電指令發訊之方法、設備與系統
JP2020166832A5 (zh)
KR20170125011A (ko) 뱅크 그룹 아키텍처가 있는 메모리 디바이스에서의 뱅크들 프리차징 및 리프레싱
KR101742628B1 (ko) 커맨드/어드레스 버스를 통해 통신들을 교환하기 위한 방법, 장치 및 시스템
WO2018004830A1 (en) Memory controller-controlled refresh abort
US9390785B2 (en) Method, apparatus and system for determining a write recovery time of a memory based on temperature

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees