TWI559372B - 磊晶結構、其形成方法及含此結構之元件 - Google Patents

磊晶結構、其形成方法及含此結構之元件 Download PDF

Info

Publication number
TWI559372B
TWI559372B TW100111755A TW100111755A TWI559372B TW I559372 B TWI559372 B TW I559372B TW 100111755 A TW100111755 A TW 100111755A TW 100111755 A TW100111755 A TW 100111755A TW I559372 B TWI559372 B TW I559372B
Authority
TW
Taiwan
Prior art keywords
decane
poly
film
ink
substrate
Prior art date
Application number
TW100111755A
Other languages
English (en)
Other versions
TW201203320A (en
Inventor
約格 洛肯博格
法比歐 祖爾伽
真央 高島
Original Assignee
薄膜電子Ａｓａ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 薄膜電子Ａｓａ公司 filed Critical 薄膜電子Ａｓａ公司
Publication of TW201203320A publication Critical patent/TW201203320A/zh
Application granted granted Critical
Publication of TWI559372B publication Critical patent/TWI559372B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Sustainable Energy (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Photovoltaic Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)

Description

磊晶結構、其形成方法及含此結構之元件
本發明大體上與電子應用的材料與薄膜領域有關。更特定言之，本發明之具體實施例係關於磊晶結構、形成磊晶結構之方法、以及包含磊晶結構之元件。
在太陽能電池中，選擇性射極(例如一射極位在金屬接點下方的區域為非常高度摻雜，但位在電池其他部位的區域則為介於適度到高度摻雜)是相當必要的元件，因為其可改良金屬接點與太陽能電池之P型或N型摻雜區域之間的導電性，且相較於不含選擇性射極結構之傳統太陽能電池而言，其對於其他區域中電池之光吸收性比較不會有負面影響。這類選擇性射極一般都會藉由增加電池之電流擷取而增加太陽能電池的電能效率，藉此降低從陽光產生電力之成本。舉例而言，傳統的太陽能電池100，如第一圖所示，係利用p型矽基板110(例如p型矽材之晶圓、帶狀物、薄膜等)，其上一般會含有一層N+型摻雜之矽層120、而其背側則含有一P+型摻雜區域115。傳統的電池100會進一步包括一位在受摻雜矽層120上之接點130a-c與一抗反射塗層140、以及一背側接點145。然而，在這類傳統太陽能電池中，電流擷取與能量轉換效率會受到N+型摻雜矽120與金屬化接點130a-c之間較高的接觸電阻所限制。基本上，增加受摻雜矽層120中的摻雜程度來改善接觸電阻之作法看起來似乎是有利的，但在未受金屬接點覆蓋區域中之高度摻雜N++型層會導致光吸收性之增加，特別是對陽光中的UV與藍光部分，這會降低基板110在光吸收下所生成之電荷載子數量，因而降低了這類電池的能量轉換效率。
為解決這些難題，可使用如第二圖所示之選擇性射極電池200。選擇性射極電池200一般包含了一本質型(intrinsic)或P型摻雜基板210與P+型區域215。一N+型摻雜矽層220係形成於該基板210上。在選擇性射極電池200中，受摻雜矽層220含有數個N++型區域225a-c(其具有之N摻質濃度比層體220中未由金屬接點覆蓋之區域高)位在一或多個接點230a-c(其形成於摻雜矽層220上)下方或附近。與第一圖之傳統太陽能電池100類似，選擇性射極電池200包括一背側接點245與一抗反射塗層240。該選擇性射極結構改善了接觸電阻，同時又不會對光吸收性有明顯的不良影響，故進而增加了能量轉換效率。
第二圖中描述了一種N+/P/P+型太陽能電池200，其具有由摻雜矽奈米粒子油墨所形成之選擇性射極電池，在能量效率上係比第一圖中具有全面性射極(例如在整個太陽能電池之表面中具有均勻摻質濃度之射極)之傳統電池100有十足的增加(例如約1至2%)。儘管在能量效率方面的增加可帶來顯著的優點，然已知矽奈米粒子在受到熱退火或雷射輻照時會呈現出不佳的燒結與晶形特性。這些特性常會導致多孔性及/或粗糙薄膜的形成。粗糙及/或多孔性薄膜對於後續在太陽能電池前表面上以及在具有摻雜矽射極接點之矽基板頂部上所沉積之層體(例如抗反射層、表面保護層等)品質有不良影響。因此，單由矽奈米粒子所形成之薄膜的品質無法達到具有摻雜矽射極之電池潛在的最大能量效率。
本發明之態樣係與磊晶結構、產生磊晶結構的方法、以及使用此磊晶結構的元件有關。本發明之磊晶結構(其係由液相IVA族半導體元素油墨[包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷]所形成)是有優點的，因為這類油墨所形成之薄膜不論在紋理(平滑度)、緻密度、一致性、黏著性、導電度與純度上都比由IVA族半導體元素奈米粒子之油墨所形成之相同薄膜為佳。第三A圖與第三B圖分別表示了由以(聚)矽烷為主之油墨所產生、以及由以矽奈米粒子為主之油墨所產生之固化矽薄膜的電子顯微鏡掃瞄截面圖。具體而言，如第三A圖所示，以(聚)矽烷為主之油墨所形成的薄膜比以矽奈米粒子為主之油墨所形成之薄膜(參見如第三B圖所示之薄膜)緻密且平滑。吾人相信以矽奈米粒子為主之油墨會產生較粗糙且多孔之薄膜，因為奈米粒子具有廣泛的粒子尺寸分佈，且在燒結過程中並非總是能完美地緻密化。此外，矽奈米粒子可能會帶有表面氧化物，並呈現出不佳的燒結特性，上述因素皆會導致多孔性及/或粗糙薄膜的形成。此外，奈米粒子油墨的形成需要矽奈米粒子之表面改質動作，其包含以分散劑來調配矽奈米粒子油墨，上述因素皆會於後續形成之薄膜中產生不純物，進一步影響固化時的緻密化程度，並影響這些薄膜的電氣性能。
在塗佈或印刷與固化時，液相IVA族半導體元素油墨(例如，包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷之油墨)一般會形成具有可比擬傳統沉積薄膜(例如，化學氣相沉積(CVD，chemical vapor deposition)、物理氣相沉積(PVD，physical vapor deposition)、原子層沉積(ALD，atomic layer deposition)等)之特性的薄膜(或特徵部)。舉例而言，比起以IVA族半導體元素奈米粒子為主之油墨所得到的薄膜，這類薄膜會具有更低的孔隙率(例如，不具有或實質上不具有微觀或宏觀孔隙率)以及更好的平滑度。相較於含有全面性射極之元件或電池(例如第一圖中所示者)，及/或相較於那些所含之選擇性射極僅是以含矽奈米粒子作為矽來源之油墨所形成的元件或電池(例如第二圖中所示者)而言，具有利用含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷之油墨所製成之選擇性射極的元件或電池會因為其較佳的薄膜品質而達成較佳的能量轉換效率。
此外，當油墨沉積在具有清潔過或蝕刻過(多)晶性表面的基板上時，上述含有環矽烷及/或(聚)矽烷之液相IVA族半導體元素油墨在固化後會形成磊晶薄膜或特徵部。該磊晶薄膜或特徵部可用來製作如接點(例如，歐姆接點、集極接點、源極/汲極接點、選擇性射極等)、類比/混合訊號與CMOS元件中的井部結構、及/或如二極體、太陽能電池、MOSFET元件、SOI元件、雙極電晶體、及/或薄膜電晶體等元件。在光伏打元件、光感測器、影像感測器、發光元件、MEMS、顯示、感測與其他的應用中，這些結構及/或元件係特別有用，這是因為本發明之磊晶薄膜或特徵部係以實質上較低的成本(例如相較於傳統真空式磊晶成長與可能的光學微影圖樣化製程，本發明係藉由塗佈及/或印刷油墨之方式)即可在該磊晶薄膜或特徵部與其所接觸之材料(例如基板)之間的區域提供了一個實質上完美之介面。要在基板上進行磊晶成長的層體或特徵部是無法使用以IVA族半導體元素奈米粒子為主之油墨來形成的，這是因為這些粒子的奈米結晶性本質會產生大量的表面缺陷以及呈多樣化的結晶相及/或晶向(所沉積薄膜中彼此間有大幅隨機無規則的晶向)、及如上述典型的不良燒結行為。因此，用以IVA族奈米粒子為主之油墨所形成的薄膜在形成良好品質的磊晶薄膜、層體及/或特徵部方面顯然會受到不少限制，該些磊晶結構係可增強如能量轉換效率與接觸電阻等與薄膜和薄膜接觸之材料或基板之間的介面品質有關之性質。
本發明之具體實施例係與形成磊晶結構的方法有關，其包含：(a)清潔或蝕刻一基板表面，該表面在清潔或蝕刻之後會具有裸露的結晶性、多晶性或微晶性材質；(b)藉由印刷或塗佈等方式在該裸露的結晶性、多晶性或微晶性材質表面上沉積一層液相油墨，該液相油墨包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷；以及(c)將該基板及所沉積的該(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷在一溫度下加熱達一段時間長度，其足以從該(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷形成一薄膜或特徵部，以採用該裸露材質之晶型結構。在許多的情形中，為採用基板上所裸露材質之晶型結構而受到加熱的(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷並非完全與油墨中的(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷相同。舉例而言，若油墨沉積期間或沉積後受到輻照(例如以UV光)，其(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷可能會具有較高的分子量及/或黏性、或會交聯化、或具有其他化學性質及/或物理性質上的差異。
本發明之其他具體實施例係與結構有關，其包含：(a)一基板，其具有一表面，該表面在缺少一上層材料的情況下會具有裸露的結晶性、多晶性、或微晶性材質；(b)一薄膜或特徵部，其包含位在該裸露的結晶性、多晶性、或微晶性材質上的一IVA族半導體元素，該薄膜或特徵部具有(i)該所裸露材質之晶型結構，及(ii)一第一摻雜區域；以及(c)一或多個位於該薄膜或特徵部之該第一摻雜區域上的接點。在某些具體實施範例中，該IVA族半導體元素包含矽及/或鍺。
本發明之其他具體實施例係與結構有關，其包含：(a)具有一表面之基板，該表面具有裸露之結晶性、多晶性或微晶性材質；以及(b)一薄膜或特徵部，其包含IVA族半導體元素且位於該裸露之結晶性、多晶性或微晶性材質上，該薄膜或特徵部具有該所裸露材質之晶型結構，且係由包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷等之液相油墨所形成。
本發明提供了磊晶結構、形成磊晶結構之方法與包含磊晶結構之元件。相對於那些以含相同IVA族半導體元素作為單獨矽及/或鍺來源之奈米粒子油墨所製成之薄膜而言，在利用相同製程、相同條件、油墨中無(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷的情況下，本文所述結構與方法所產生之薄膜(係從該包含有(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷之液相半導體油墨中獲得)無論在平滑度、緻密度、一致性、純度、電子特性及/或孔隙度等品質上都非常良好。因此，本文所述之方法與結構係因改良了薄膜品質及/或磊晶薄膜的形成之故(在以塗佈或印刷油墨等相關成本[即較低成本]而非以高度真空沉積設備與可能的光學微影圖樣化步驟之成本的情況下)，其可有利地提供具有較佳特性(例如太陽能電池的能量轉換效率，其方法係使用以印刷含有(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷之摻雜IV族半導體元素前驅物油墨之選擇性射極結構)之元件(例如光伏打元件、太陽能電池、光感測器、影像感測器、發光元件、MEMS元件、類比或雙極性元件等)。
本發明上述與其他之優點將在參照下述較佳具體實施例之詳細說明後更為顯見。
現在文中將對本發明之各種具體實施例進行說明。本發明雖將結合下述較佳具體實施例來進行描述，但閱者應了解這些描述並非意欲將本發明限定於這些具體實施例；相反地，本發明意欲涵括如所附申請專利範圍中所界定之發明精神與範疇內可能包含的替代例、修改例與等效例等。此外，下述詳細說明中會提出許多特定的細節讓閱者對本發明有通盤的瞭解。然而，對該領域之技術人士而言，顯然本發明可以在沒有這些特定細節的情況下施行。而其他的例子中將不再詳細說明習知的方法、程序、組件與電路等，以避免不必要地混淆了本發明之態樣。
在本發明揭露中，除非文意中有特別清楚予以指明，否則「沉積」(以及其文法上的變化)一詞係意欲涵蓋所有形式的沉積，包括覆層式沉積(blanket deposition)、塗佈與印刷。對於各種在基板上塗佈或印刷金屬薄膜之方法實施例中，塗佈或印刷方式係可包含將調配物以噴墨印刷、凹版印刷、網版印刷、平版印刷、柔版印刷、噴灑塗佈、旋轉塗佈、狹縫塗佈、擠壓塗佈、浸潤塗佈、液面彎曲式塗佈(meniscus coating)、微點觸(microspotting)及/或筆塗等方式形成於基板上。此外，就特定材料而言，「本質上由...所組成」之用語並未有意要排除所添加之摻質，其可提供添加有摻質之材料(或由此材料所形成之元件或結構)特定所需(且可能是非常不同)的物性及/或電性特質。
「矽烷」一詞是指一種化合物或化合物之混合物，其主要含有、或本質上由(1)矽及/或鍺、以及(2)氫所組成。而「聚矽烷」一詞則代表一種矽烷或矽烷的混合物’其主要包含具有至少15個矽及/或鍺原子的物種。「(聚)矽烷」一詞是指矽烷、聚矽烷或兩者之化合物或化合物群組。這類(聚)矽烷(即矽烷及/或聚矽烷)係含有一或多種環，且其鹵素原子(例如氯)的原子百分比或含量並不會對特定用途之既定組成物的性質有明顯的不良影響。「(環)烷」一詞是指本質上由碳與氫組成之化合物或化合物之混合物，其可為直鏈狀、分枝狀或環狀。「(環)矽烷」一詞是指一種化合物或化合物之混合物，其主要含有或本質上由(1)矽及/或鍺、以及(2)氫所組成，其可能含有一或多個環，且一般含有低於15個矽及/或鍺原子。「雜(環)矽烷」與「雜(聚)矽烷」一詞是指化合物或化合物之混合物，其本質上由：(1)矽及/或鍺、(2)氫、以及(3)一或多種摻質原子(例如硼、磷、砷或銻，其可由傳統的烴類、矽烷類或鍺烷類取代基來取代該些摻質原子)所組成，且分別含有一或多個環、或至少15個矽及/或鍺原子。
「液相」一詞一般為描述在常溫(例如從攝氏15度至攝氏25度)下為液相之一或多種材料(不論為單獨或組合)。「摻雜矽烷」一詞是指一種組成物，其包含(1)IVA族原子源(一般是由一或多種IVA族半導體元素[例如矽及/或鍺]與氫所組成)與(2)一摻質源(一般本質上是由像是硼、磷、砷或銻等一或多種傳統半導體摻質原子所組成，其可能具有一或多個共價鍵結之單價或二價烴類或矽烷類取代基)，且其係包括單一物種(例如雜(環)矽烷或雜(聚)矽烷)，或複數種物種(例如(聚)矽烷與有機或矽烷基膦或-硼烷)。
除非文意中有另行明確指明，否則為簡便之故，「耦合至」、「連接至」、以及「與…連通」等詞係指直接或間接性的耦合、連接或連通。這些用詞一般都可互相交換使用，但通常會被賦予其於該領域中所認可的意義。此外，「結晶性」、「多晶性」與「微晶性」等詞係可互相交換使用，但一般會被賦予其於該領域中所認可的意義。「(半)導體」、「(半)導性」等詞與其文法上的等效用語係指具導電性及/或半導性的材料、前驅物、層結構、特徵部位、或其他物種或結構等。同時，為簡便之故，「部分」、「部位」與「區域」等詞係可互相交換使用，但一般會被賦予其於該領域中所認可的意義。同時，除非有另外從其使用的文意中指明，文中「習知」、「給定」、「某些」、「預定」等詞概指一種數值、數量、參數、限制條件、環境條件、狀態、製程、程序、方法、作法或其組合，其理論上係可加以變化，但一般為預先設定且之後於使用時不會改變。
下文中係就本發明之各種態樣以範例性質的具體實施例來詳細說明。
形成磊晶結構之範例方法
本發明之第一態樣係與形成磊晶結構的方法有關。該方法大體上包含了清潔或蝕刻一基板表面，在清潔或蝕刻製程之後，其表面上一般會具有裸露之結晶性、多晶性或微晶性材質。在清潔或蝕刻基板表面之後，該方法更包含在基板表面上所裸露之結晶性、多晶性或微晶性材質上沉積(如藉由印刷或塗佈)一液相油墨，其包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷。該基板與(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷接著會在一溫度下加熱達一段時間，其足以從(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷等來源形成薄膜或特徵部，以採用基板表面上之結晶性、多晶性或微晶性材質的晶型結構。
根據本發明之具體實施例所形成的結構範例係如第四A圖至第四D圖中所示。參照第四A圖，一般而言，基板400會包含任何適當的電活性及/或機械性支撐結構，其具有一表面405裸露出部分或完整的結晶性、多晶性或微晶性材料。合適的電氣惰性或非活性基板係包含玻璃、陶瓷、介電質及/或塑膠之平板、碟片、片材及/或薄片。或者，合適的(半)導電性基板係包含半導體(例如矽)及/或金屬之晶圓、碟片、片材及/或薄片。在一些具體實施例中，基板包含了從由矽晶圓、玻璃板、陶瓷板或碟片、塑膠片材或碟片、金屬薄片、金屬片材或碟片、以及其積層或層狀組合所組成之群組中所選出之一構件。在實施範例中，基板包含了單晶性晶圓、多晶性晶圓、多結晶性晶圓、冶金級晶圓、由本質上與欲形成於其上之磊晶薄膜或特徵部相同或不同之IVA族半導體元素所組成之帶狀物或條狀物。在其他具體實施例中，基板包含一陶瓷基板(例如氧化物陶瓷「如氧化鋁、氧化鈹、氧化鈰、氧化鋯等」、非氧化物陶瓷「像是碳化硼、氮化硼、石墨、或矽及/或鋁之碳化物、氮化物及/或硼化物」、混合之氧化物/非氧化物陶瓷「例如氮氧化矽、碳氧化矽、氧氮化矽鋁等」、或其他複合陶瓷之平板、薄片、晶圓或碟片)、或多孔矽基板。在某些實施方式(例如在基板表面上具有不同於至少部分結晶之IVA族元素之材料的情況)中，基板係包括沉積在基板表面上的一或多個微晶性或多晶性薄膜或特徵部(例如，包含至少部分結晶之IVA族元素)。在某些實施方式中，微晶性或多晶性薄膜或特徵部具有小於100微米之厚度，或以小於50微米為佳。
在實施範例中，在於其上沉積包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷之液相油墨(即「(聚)矽烷油墨」)之前，基板表面上裸露的結晶性、多晶性、或微晶性材料會經過清潔及/或蝕刻。清潔或蝕刻結構表面的動作可除去任何可能存在、且對(聚)矽烷油墨於基板表面之黏著性及/或濕潤性有不良影響、及/或對所形成之磊晶結構的磊晶成長或電子特性有不良影響的天然氧化物、殘餘的有機材料、顆粒及/或其他污染物(如金屬等)。
合適的蝕刻技術包括了濕式蝕刻製程(例如濕式化學蝕刻)或乾式蝕刻(如反應性離子蝕刻[RIE，reactive ion etching])。發明中可使用以液相或以氣相為主之蝕刻劑，例如含水氫氟酸(以NH3及/或NH4F緩衝)、HF蒸氣、HF：吡啶、HBr及該領域中其他習知的蝕刻劑來蝕刻基板表面。或者，如該領域中所知者，可藉由濺射蝕刻或電漿蝕刻等製程來清潔基板表面。
舉例而言，在一具體實施例中，其係藉由將基板浸在液相及/或以溶劑為主的清潔劑(例如可除去有機殘餘物者)中及/或以其予以潤洗、再利用稀釋之含水酸液(如稀釋過之含水HF，其以氨及/或氟化銨緩衝)進行濕式蝕刻來清潔基板。其他的蝕刻製程會包括傳統的食人魚(piranha)蝕刻，而其他用在濕式蝕刻基板中的酸液則包括了硝酸、硫酸、氫氯酸等，端視所使用之基板、以及所要處理之基板的溫度而定。在另一具體實施例中，基板係以濺射蝕刻方式來清潔。在乾式蝕刻製程中用來清潔基板的氣體之選擇並無特別限制，可實質移除基板表面上所有無用的污染物、而不留下無法移除之殘餘物的任何氣體或氣體組合都可以加以使用。舉例而言，基板的濺射清潔可使用惰性氣體(如氬氣)。
在某些具體實施例中，不論在蝕刻前後，基板可以加以潤洗(例如以去離子水)，然後視選擇以有機溶劑或溶劑混合物加以浸潤或潤洗來進一步清潔基板，以移除基板表面上不要的有機殘餘物。或者，該基板進一步的清潔動作可包含以水溶液或界面活性劑之懸浮液來加以浸潤及/或潤洗(接著再以去離子水潤洗)。適合用來進一步清潔基板的清潔溶劑在2010年5月28日申請之美國專利申請號第12/790,627號(代理人編號為IDR3022)中係有詳細說明，其併於文中做為參考。
參照第四B圖，在清潔基板之後，乾淨的基板表面上會沉積一層含有IVA族半導體元素(例如矽及/或鍺)之(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷前驅物與隨選溶劑之液相油墨410。適合的液相摻雜或未摻雜(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷油墨、以及塗佈與印刷這些油墨的方法係於美國專利第7,314,513號、第7,498,015號、第7,674,926號、第7,723,457號與第7,879,696號中，以及同時待審之美國專利申請號11/249,167、11/543,414、11/867,587、12/114,741與12/243,880中(分別在2005年10月11日、2006年10月5日、2007年10月4日、2008年5月2日與2008年10月1日申請，代理人編號分別為IDR0423、KOV-026、IDR0884、IDR1102與IDR1574)有詳細討論，其個別的相關部分皆併於文中作為參考。
在實施範例中，(聚)矽烷油墨包含一或多種直鏈狀、分枝狀、交聯狀、環狀或多環狀之(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷(下文中統稱為「(聚)矽烷」)。舉例而言，(聚)矽烷係包括一或多種化合物，例如過氫矽烷、過氫鍺烷、過氫鍺矽烷、環矽烷、環鍺烷、環鍺矽烷、聚矽烷、聚鍺烷、聚鍺矽烷、雜(聚)矽烷、雜(聚)鍺烷、雜(聚)鍺矽烷、與其組合或混合物。環矽烷與聚矽烷係經過氫化處理、或可能含有某些鹵素，只要該些鹵素的量不致對油墨的特性或所產生之薄膜或特徵部的特性有不良影響。在某些具體實施例中，(聚)矽烷油墨係進一步包含了矽及/或鍺奈米粒子。在進一步的具體實施例中，該些(聚)矽烷油墨可能更包含含有一或多種摻質原子(例如磷、硼、砷及/或銻)之化合物。
特定來說，在某些實作中，(聚)矽烷可能包含之化合物的化學式為AnH2n+2(例如SinH2n+2，其可為直鏈狀、分枝狀、及/或交聯狀)、環狀AmH2m(例如SimH2m)、及/或AnH2n-p(例如SinH2n-p，其可含有分枝區段或交聯體，且含有一或多個環結構)，其中A為矽及/或鍺，n至少為3(例如從3至1,000,000、10至1,000、15至250、或3或15之任何其他數值範圍)，m介於3至約20之間(例如5至8、或其中任何其他的數值範圍)，且p為0或不大於n之偶數。
在某些具體實施例中，(聚)矽烷化合物係包含(或進一步包含)一或多種直鏈狀、分枝狀、交聯狀、環狀或多環狀聚合物或含一或多種(環)矽烷(具有3個至20個矽及/或鍺原子)之共聚物。舉例而言，(環)矽烷具有從3個至12個矽及/或鍺原子、從5個至8個矽及/或鍺原子、或是其中任何其他範圍的矽及/或鍺原子。在各種實例中，(聚)矽烷可包含-(-AkH2k-)-或-(c-AmH2m-2)-重複單位的均聚物(其中「c」代表一個環單位)、含有-(-AkH2k-)-及/或-(c-AmH2m-2)-單位之一或多個區塊之嵌段共聚物(其各區塊在一既定區塊中係包括一或多個這種單位)、或是這種單位的無規共聚物，其可為分枝狀、交聯狀或(多)環狀(例如凝聚、或自身交聯)，且其中k為至少1之整數(例如1、2、3、4、5或以上，例如3至5)，而m係如前文所述。
在某些變體中，(聚)矽烷組成物包含一或多種分子量較高之(聚)矽烷，其中具有如20、30、40、50、100、1,000或更多的矽原子。這種分子量較高之(聚)矽烷可使(聚)矽烷組成物的黏度與其質量負荷成比例地增加，藉以增進其印刷應用(例如噴墨)之特性。該分子量較高之(聚)矽烷的用量係可改變，一般為可提供約2至約100,000 cP(例如介於約4至約50,000 cP、介於約4至約10,000 cP、介於約5至約5000 cP、介於約5至1000 cP、或任何其他的數值範圍)黏度的數量。然而，在某些例子中，油墨中(聚)矽烷的量係介於重量百分率約1%至約40%(例如約油墨重量的1%至約20%、或其他的數值範圍)。
在油墨組成物包含有(聚)矽烷的情況下，(聚)矽烷可能會具有90%以上的矽、鍺與氫原子純度(亦即，(聚)矽烷中90%以上的原子為矽、鍺或氫)。在一實例中，(聚)矽烷具有高於90%之矽與氫原子純度，如此，(聚)矽烷可含有重量百分率達10%之其他物種(例如硼、鎵、磷、砷、銻、鹵素「例如氟、氯、溴等」、碳、氧、氮等)，只要該些其他的物種不會對既定應用之(聚)矽烷所形成的薄膜或特徵部的電性有明顯的不良影響。在一較佳具體實施例中，其原子純度係高於99%。
液相(聚)矽烷油墨係可進一步包含一溶劑，其中可以溶有前驅物材料。該溶劑係可對油墨組成物提供相對高的穩定度、或是具有低雜質濃度、及/或易於純化等特性，其提供了較佳的黏度及/或揮發性(例如足以避免噴嘴阻塞以及足以讓印刷油墨在較低溫及/或較短的時間內變乾)，及/或一般可輕易及/或完全從油墨組成物中移除。在實施範例中，溶劑實質上可藉由在攝氏30至90度下將油墨印刷至平台上、然後以攝氏100度加熱10分鐘之方式而完全移除。舉例而言，溶劑可包含一或多種碳氫化合物溶劑，例如烷類、單環或雙環烷類(如環辛烷、十氫萘、二環戊烷等)、烷取代基之單環或雙環烷類、(環狀)矽氧烷、脂肪醇(如C1-C20之醇類，如甲醇、乙醇、丁醇、己醇、辛醇、癸醇、十二醇、二十烷醇、環己醇、環辛醇、松香醇、冰片等)、及/或氟烷。
實施例中適合的溶劑一般為在常溫(如攝氏15-30度)下為液體者。因此，溶劑可選自由下列所組成之群組：C5-C12直鏈狀及/或分枝狀烷類、C6-C12單環烷類；以1至2n個C1-C4烷基或鹵素取代基、或1至n個C1-C4烷氧取代基進行取代之C3-C8單環烷類，其中，n為單環烷類環中的碳原子數；化學式為(R3Si)(OSiR2)p(OSiR3)之矽氧烷、以及化學式為(SiR’2O)q之環矽氧烷，其中p為0至4，q為2至6(以3至5為佳)，各R、R’係為獨立的H、C1-C6之烷基、以0至3個C1-C4烷基取代之苯甲基或苯基(R’最好為甲基)；以及以1至(2m+2)個氟原子取代之C3-C8氟烷基，且其在常溫下為液體，其中m為氟烷基中的碳原子數。在一實作中，該溶劑包含了C5-C10環烷類(例如環己烷、環庚烷、環辛烷、順式十氫萘等)。在另一實作中，該溶劑包含一或多個C5-C10單環及/或雙環烷類，其係由高達3個C1-C4烷基取代。然而，其他的無極性及/或非極性溶劑(例如飽和碳氫化合物[如C5-C12烷類]、脂族醚[如二-C2-C6烷基醚、甲基C4-C6烷基醚及二-C1-C4烷基C2-C6烯烴二醚(如乙二醇二甲醚)]、環狀醚[如四氫呋喃及二噁烷，芳族化合物如苯、甲苯及二甲苯]等)係可含括在本發明調配物中。
在某些實施範例中，液相(聚)矽烷油墨(如(聚)矽烷油墨)係包括一或多種摻質原子，以形成高導電性N+型及/或P+型矽薄膜或特徵部。舉例而言，液相油墨係可包含一摻質源，如硼、鎵、磷、砷或銻(如一或多種有機膦、有機硼烷、矽烷基膦、矽烷基硼烷等)，其含量佔矽、鍺與摻質元素的總原子數約達20at.%(或其最大值低於25-30at.%左右)。在某些具體實施例中，摻質源可能具有DaR1 b之化學式，其中a為1或2；b為3a，R1中至少a個是C1-C6烷基、C6-C10芳基、C7-C10芳烷基或AR2 3，其中R2為氫或AyH2y+1，A為矽或鍺，且1y4(y=1為佳)，且R1中剩下的b個是獨立的H、C1-C6烷基、C6-C10芳基、C7-C10芳烷基或AR2 3。在各種實作中，摻質的化學式為D(AH3)3，其中D為磷或硼，且A為矽或鍺。
油墨組成物可含有適當比例的IVA族半導體元素前驅物(例如(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷)、以及摻質來源，以於最終的薄膜或特徵部中提供所欲的摻雜濃度。舉例而言，對於0.00001 vol.%至約20 vol.%(或其中任何的數值範圍，如0.001 vol.%至10 vol.%)的組成物而言，其本質上係由摻質源所組成。或者，該摻質源的存在量係可提供IVA族半導體元素前驅物中約0.0001 at.%至約10 at.%(或其中任何數值範圍)的矽及/或鍺原子之摻質原子。關於摻質前驅物、摻雜矽烷中間物、摻雜矽烷組成物、摻雜半導體前驅物油墨、該些產物之製備方法範例、以及決定及/或控制前驅物油墨與活性薄膜中摻質濃度之技術等內容係於美國專利號7,314,513、7,674,926與7,879,696中、以及待審之美國專利申請號11/249,167與11/867,587中(其分別申請於2005年10月11日與2007年10月4日，代理人編號分別為IDR0423與IDR0884)有詳細說明，其相關部分係併於文中作為參考。
液相(聚)矽烷油墨可進一步包含一或多種傳統添加物，例如表面張力降低劑、界面活性劑、結合劑、增厚劑、感光劑等(見2008年10月1日所申請之美國專利申請號12/243,880，代理人編號為IDR1574，其相關部分係併於文中作為參考)。然而，該些組成物最好不要含有會導入對由該組成物所形成之薄膜或特徵部的所欲特性有不良影響之原子或其他物種(例如碳、氮、鹼金屬等)之成分，特別是在這些添加成分包括足夠高的元素(例如碳、氧、硫、氮或鹵素)莫耳比而足以對所產生之薄膜或特徵部的所欲特性有不良的影響情況下。
上述(聚)矽烷油墨可使用任何本領域中習知的適當方法來進行沉積。舉例而言，液相油墨可以覆層式沉積、或塗佈方式形成在基板上。在各種具體實施例中，覆層式沉積係包含旋轉塗佈、狹縫塗佈、狹縫壓模式塗佈、擠出式塗佈、噴灑塗佈或液面彎曲式塗佈、或是如噴墨印刷、凹版印刷、柔版印刷、平版印刷、網版印刷、狹縫塗佈、狹縫壓模式塗佈、擠出式塗佈、筆塗佈、噴灑塗佈、液面彎曲式塗佈、微點觸、模版印刷、壓印、點膠佈著、及/或泵佈著等印刷製程，將液相的(聚)矽烷油墨佈著在基板裸露的結晶性、多晶性或微晶性表面上。
或者，液相(聚)矽烷油墨係可藉由領域中任何習知的印刷技術而選擇性地沉積在基板上。舉例而言，其印刷技術係可包含噴墨印刷、凹版印刷、柔版印刷、平版印刷、網版印刷、狹縫塗佈、狹縫壓模式塗佈、擠出式塗佈、筆塗佈、噴灑塗佈、液面彎曲式塗佈、微點觸塗佈、模版印刷、壓印、點膠佈著、及/或泵佈著，其以一預定圖樣將液相(聚)矽烷油墨佈著於基板表面上。塗佈及/或印刷製程係在惰性及/或還原性氛圍下進行。因此，該塗佈及/或印刷動作可包括排淨(purging)基板所置環境中的空氣，並在塗佈及/或印刷之前將惰性氣體及/或還原氣體注入。在各種具體實施例中，惰性氣體及/或還原性氣體可包含氦氣、氬氣、氮氣等，其更可包含H2、NH3、SiH4、及/或其他來源的氣相還原劑(例如其含量可達約20 vol.%)。惰性及/或還原氣體氛圍可減少形成任何無意及/或不想要的氧化物。在一較佳具體實施例中，組成物係在惰性氛圍(O2濃度<<1ppm為佳)下進行塗佈或印刷，以避免在形成之薄膜或特徵部中氧含量過高(其將導致不良的電氣特性)。在一具體實施例中，惰性氛圍本質上由氬氣組成，且其更可含0.1ppm以下之氧氣與100ppm以下之氮氣。
發明中視選擇可在將液相油墨沉積在裸露的基板表面上的同時及/或之後對液相油墨組成物進行輻照動作(例如以光及/或光化輻照)。舉例而言，在某些具體實施例中會以紫外光來輻照液相(聚)矽烷油墨，其波長(或波長頻段)可能比450nm短，以小於400nm為佳、而最好為小於350nm(如在200nm至450nm的範圍內，如220nm至400nm、或250至350nm、或其中任何其他的數值範圍)。雖然發明中可使用任何形式之輻照(特定來說為任何波長的光)，但其輻照步驟最好包含以紫外光來進行輻照。這樣的輻照方式一般會產生含有交聯化、寡聚及/或聚合氫化(聚)矽烷之薄膜，其之後可視需求轉化(例如藉由加熱)為適合電子元件之非晶性氫化半導體薄膜或特徵部(例如一非晶性、氫化之矽薄膜)，且如文中所述，其於進一步的退火後會形成微晶性及/或多晶性的磊晶薄膜。關於合適的紫外光與非紫外光輻照源、輻照劑量範例、以及輻照(聚)矽烷及/或環矽烷油墨的方法等於待審的美國專利申請號12/114,741與12/243,880號(其分別於2008年5月2日和2008年10月1日申請，代理人編號分別為IDR1102與IDR1574)中有詳細的討論，其相關部分係併於文中作為參考。
在某些具體實施例中，所沉積之液相油墨係可在足以實質上移除油墨組成物中全部的剩餘溶劑之溫度下乾燥一段時間。在其他具體實施例中，乾燥包含了在加熱或不加熱的環境下於真空中移除溶劑。溶劑蒸發之步驟係包含了將所塗佈或印刷之前驅物組成物(及/或基板)加熱至介於約攝氏30度至約200度之溫度(例如介於攝氏30度至90度、80度至約120度、或其中任何其他的數值範圍)，其加熱時間係足以實質上移除該所塗佈或印刷前驅物油墨中的全部溶劑及/或全部添加物(例如從1秒至4小時、1分鐘至120分鐘、或其中任何其他的數值範圍)。真空係介於1 mTorr至300 Torr、100 mTorr至100 Torr、1至20Torr、或其中任何其他的數值範圍，且可藉由真空泵、抽氣器、文氏管等來施作。溶劑係在惰性氣體(氧濃度<<1 ppm)下蒸發，以避免所形成之薄膜或特徵部中的氧含量過高。
現參照第四C圖，該方法可進一步包括一固化(如加熱)步驟，以將所乾燥、沉積(例如塗佈或印刷)之前驅物轉化為半導體薄膜412。在(聚)矽烷的例子中，固化一般包含了將乾燥組成物加熱到至少約攝氏300度(以至少約攝氏350度為佳、至少約攝氏400度更好)之溫度，其歷時足以選擇性地使組成物轉化成含有矽及/或鍺之非晶性、氫化薄膜或特徵部。此加熱步驟可進行達至少1分鐘、3分鐘或5分鐘長度。
在一實施範例中，IVA族半導體元素前驅物(例如(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷、或自其處理之薄膜或特徵部)係在介於攝氏50度至200度(例如從攝氏75度至150度、攝氏100度至125度、或其中任何其他的溫度範圍)之第一溫度下固化，其歷時1分鐘至60分鐘(例如介於5分鐘至30分鐘、10分鐘至20分鐘、或其中任何的時間範圍)。發明中亦可視選擇進一步地將IVA族半導體元素前驅物在介於攝氏300度至600度(例如從攝氏350度至550度、攝氏400度至500度、或其中任何其他溫度範圍)之第二溫度下固化，其歷時1分鐘至60分鐘(例如介於5分鐘至30分鐘、10分鐘至20分鐘、或其中任何的時間範圍)，以形成一連續性的氫化非晶性IVA族半導體元素薄膜412。在各種具體實施例中、氫化的非晶性IVA族半導體元素薄膜412可為一圖樣化之特徵部及/或可受過摻雜。在第一與第二固化步驟中，其溫度係可改變來優化(摻雜後的)IVA族半導體元素薄膜或特徵部特性(如緻密度、純度等)。
現在參照第四D圖，固化製程可進一步包含一退火步驟，其步驟可包括在一溫度下加熱該基板400與所塗佈或印刷之IVA族半導體元素前驅物薄膜或特徵部410，或所固化之IVA族半導體元素薄膜或特徵部412(如非晶性氫化薄膜)達一段時間，其歷時足以提供薄膜或特徵部某些預定或所需之特性或品質(例如導電性、型態、電子遷移率及/或耐蝕刻性、應力及/或表面張力等)，及/或足以活化在薄膜或特徵部中的任何摻質。在一實作範例中，IVA族半導體元素薄膜或特徵部會加熱至足以形成磊晶層之溫度達一段時間。適合的退火溫度概介於約攝氏400度至約1400度之間、或是其中的任何溫度或任何溫度範圍(如從約攝氏500度至約800度等)。在某些具體實施例中，退火可包括一或多種溫度升率(例如在預定時段間階梯式或連續地增加溫度)。舉例而言，溫度升率可包括從攝氏1度增加至100度(或其中任何溫度範圍)，且該預定時段(係可於該升率包括兩種以上的升溫時段時予以獨立選擇)為介於1秒至1小時(或其中任何的時間範圍)。適當的退火時間長度係介於約1分鐘至2小時間(以介於約10分鐘至約1小時為佳)，或其中任何的時間範圍(例如從約10分鐘至約30分鐘)。該退火動作可視選擇在惰性或還原氣體環境下在傳統加熱爐或烘爐中以閃光燈退火或雷射輻照等方式進行。
在實施範例中，基板400與所沉積之IVA族半導體元素前驅物(如第四B圖中的410或第四C圖中的412)係會於一溫度下加熱達一段時間，其足以使由該IVA族半導體元素前驅物所形成之薄膜或特徵部414採取基板400表面405處裸露的材料之晶型結構。在某些具體實施例中，薄膜或特徵部410/412會在攝氏400度以上的溫度(例如攝氏500、600、800、900度等)下加熱達一段時間，其足以形成磊晶層414。在一實例中，該磊晶結構(如基板400與至少部分結晶性薄膜或特徵部414之組合)在至少一維度上會比油墨410沉積前要大(如與單獨之基板400相比)，但新形成的材質(如414)具有與基板表面405相同的結晶結構。IVA族半導體元素前驅物可視選擇加以退火(例如磊晶成長)、但又不被固化(例如進行非晶化及/或氫化階段)之步驟。
第五A圖至第五D圖中係表示了根據本發明一具體實施例用於形成磊晶結構500之方法範例。在此變化例中，如第五A圖所示，文中所述之液相(聚)矽烷油墨係塗佈在基板510上裸露的結晶性、多晶性或微晶性材質515上。塗佈摻雜後之(聚)矽烷油墨的作法較之擴散製程可更能控制摻雜薄膜的厚度。在某些應用(例如太陽能電池製造)中，為了既定的目標導電性，摻雜薄膜要盡可能地薄，而塗佈摻雜後油墨之作法使吾人得以控制薄膜厚度。在塗佈(聚)矽烷油墨前，該些結晶性、多晶性或微晶性材質515會藉由文中所述之任何清潔及/或蝕刻方法而使其裸露。在第五A圖至第五D圖中，結晶性、多晶性或微晶性材質515的裸露表面描繪出某種太陽能電池的特徵部，其有時被稱為「金字塔形紋理(pyramid texturing)」，其中該表面係經過改質動作以降低光線反射回環境中的可能性，因而增加了光吸收性，其結果是可增加這類太陽能電池的能量轉換效率。然而，在本發明中並不需要進行這種表面改質動作。
在實施範例中，(聚)矽烷油墨更包含一摻質，所沉積(摻雜)之(聚)矽烷、(聚)鍺烷及/或(聚)鍺矽烷接著會經過乾燥、固化及/或退火(如藉由文中所述之加熱步驟)等步驟，以於基板510/515上形成(摻雜後)IVA族半導體元素薄膜520，其可能為非晶性及/或受過氫化。(摻雜後之)IVA族半導體元素薄膜520係會在一溫度下加熱達一段時間，其足以使IVA族半導體元素薄膜520採用與基板表面結晶性、多晶性或微晶性材質515(例如為IVA族半導體元素薄膜520磊晶化所需者)相同的結晶結構。
如第五B圖所示，含有摻質(例如比第一塗佈油墨之濃度高)之第二(聚)矽烷油墨525a-c係以預定圖樣印刷至IVA族半導體元素薄膜520上。在一具體實施例中，第二摻雜油墨525a-c係為以介電質或聚合物為主之油墨，且該第二油墨525a-c中的摻質之後即會擴散至IVA族半導體元素薄膜520中以形成摻雜區域530a-c，如第五C圖所示。接著該以介電質或聚合物為主之油墨525a-c會自結構中移除，如第五C圖所示。
在某些實作中，第二摻雜油墨525a-c為摻雜後的(聚)矽烷油墨。除了摻質與隨選的溶劑以外，該第二摻雜油墨525a-c係包含與用於形成薄膜520者相同或不同的IVA族半導體元素前驅物。在這些具體實施例中，如第五E圖所示，從油墨525a-c所形成之摻雜IVA族半導體元素特徵部535a-c可保留在結構上且變成用於磊晶接點之高度摻雜區域。藉由在結構表面上形成凸起或三維圖樣，所印上之特徵部535a-c亦可助於使後續沉積上(例如印刷)之金屬對齊該摻雜區域535a-c。印製摻雜特徵部535a-c之步驟亦可避免從所印上之有機或介電摻質油墨向外擴散的可能性(見上一段)，且結構中不欲摻雜的區域也不會因不慎而受到摻雜。印刷性的摻雜(聚)矽烷油墨係具有其他優點：其在摻雜薄膜520與特徵部535a-c形成之後能將摻質的向外擴散情形以及相鄰區域(如薄膜520)的不慎污染可能降至最低甚或消除(無論該薄膜是否為磊晶)。
現在參照第五D圖，發明中一或多個接點540a-c會形成來與磊晶結構500的(各)選擇性摻雜區域530a-c接觸。在某些具體實施例中，所產生的結構500在接點540a-c(其可為輕度或高度(例如N+)摻雜)下方及/或鄰近處的區域中會具有一或多個與該接點540a-c之間的區域545a-d相比為非常高度摻雜之區域530a-c(例如N++)。
第五D圖中的接點540a-c可包含任何金屬或可對IVA族半導體元素導體及/或半導體形成歐姆接觸之其他材料。這種金屬接點可藉由在選擇性摻雜區域530a-c上印上含有一或多種金屬前驅物之油墨或塗膠而形成。在某些具體實施例中，金屬前驅物可包含一或多個(有機)金屬性化合物、(有機)金屬性錯合物、(有機)金屬性叢集物、金屬奈米粒子、金屬粒子或片體、或其組合。舉例而言，(有機)金屬性化合物、錯合物與叢集物、以及金屬奈米粒子、金屬粒子或片體係包括如鋁、鈦、鋯、鉿、釩、鈮、鉭、鉻、鉬、鎢、錳、錸、鐵、銣、鋨、鈷、銠、銥、鎳、鈀、鉑、銅、銀、金、鋅、鎘、鎵、銦、鉈、錫、鉛或鉍、或其組合之習知化合物、錯合物、叢集物、粒子或片體及/或金屬奈米粒子。或者，其油墨可包含、或是實質上由在傳統結合劑及/或流體(如適用於網版印刷)中之一或多種這些金屬或合金或其組合之傳統塗膠所組成。金屬油墨係更包括一或多種鈍化劑或其他物種，其包含於、或與這些金屬化合物、錯合物、叢集體及/或奈米粒子組合，可在對油墨進一步處理後提供具電氣活性薄膜。
在某些變化例中，金屬接點可藉由印刷含有可形成矽化物之金屬(例如Ti、Ta、Cr、Mo、W、Ni、Co、Pd或Pt)的鹽類、化合物、叢集物或錯合物之油墨來形成；最好是第6-12族的可形成矽化物之金屬(例如Mo、W、Ni、Co、Pd或Pt)、而第9-10族中的可形成矽化物之金屬(例如Ni、Co、Pd或Pt)更好。這類可形成矽化物之金屬油墨、產生可形成矽化物金屬油墨之方法、以及從這些油墨形成金屬薄膜及/或結構的方法係於待審之美國專利申請號12/131,002與12/175,450(其分別於2008年5月30號及2008年7月17日申請，代理人編號分別為IDR1263與IDR1052)中有詳細說明，其各相關部分係併於文中作為參考。
含金屬之油墨係可藉由文中所討論的任何印刷技術加以印刷。舉例而言，其印刷方式可包含將含金屬油墨以噴墨印刷、凹版印刷、柔版印刷、平版印刷、網版印刷、狹縫塗佈、狹縫壓模式塗佈、筆塗佈、液面彎曲式塗佈、微點觸塗佈、模版印刷、壓印、點膠佈著、及/或泵佈著等方式形成為預定圖樣。該油墨可包含、或實質上由金屬前驅物材料和溶劑所組成，如本文所述。在某些變化例中，金屬接點可藉由(無)電鍍方式形成。在一實例中，電鍍係包含使用金屬之奈米粒子或有機金屬性化合物印製一金屬種子層(例如Pd、Ni等)，然後在所印上之種子層上選擇性地沉積(例如藉由無電鍍或電鍍方式)一塊材導體(例如Ag、Al、Co、Ni、Cu等)。
或者，在某些實作中，上述接點係可藉由下列方式形成：藉由傳統的金屬沉積(如傳統濺射或蒸鍍製成)或塗佈文中所述之液相油墨(如以旋塗、擠出式塗佈、噴灑塗佈等方式)與光學微影製程、藉由傳統佈著或印刷一市售的金屬塗膠、藉由在一先前印刷或圖樣化之種子層進行傳統的電鍍或無電鍍製程(見如2008年5月30日所申請之美國專利申請號12/131,002[代理人編號為IDR1263]，其相關部分係併於文中作為參考)、或藉由雷射圖樣化技術(見如2005年8月11日所申請之美國專利申請號11/203,563[代理人編號為IDR0213]，其相關部分係併於文中作為參考)等方式來製作。舉例而言，其沉積動作可包括濺鍍一較薄之阻障層及/或黏著層，例如鈦、氮化鈦、或鈦上氮化鈦雙層，接著再沉積一層較厚的塊材導體層，例如鋁或鋁-銅合金(含銅量為0.5-4 wt.%)，接著進行接點與金屬特徵部之傳統光學微影定義及之後的蝕刻動作。上述金屬最好利用傳統的NH4OH/H2O2蝕刻組成物來進行濕式蝕刻，其選擇性地蝕刻如鋁、氮化鈦及鈦等金屬。在其他實施方式中，覆層式沉積步驟係包含旋轉塗佈含有含金屬材料之油墨，其中含金屬材料可包含文中所揭露之一或多種金屬的金屬奈米粒子及/或有機金屬性前驅物。在某些實作中，該方法可進一步包含在足以形成導電性薄膜之條件(例如在一氛圍[如還原性氛圍]中，置於一溫度下達一段時間)下對金屬、有機金屬前驅物及/或金屬奈米粒子進行固化及/或退火。
在其他的具體實施例中，金屬前驅物材料層係可以塗佈或印刷方式製作，並使其局部暴露在雷射輻照下，以改變其曝照區域中的溶解度特性。在洗去未曝照區域時，輻照後之金屬前驅物會留下來形成一金屬層(視選擇在另一固化或退火步驟之後形成，即所謂的「負像」圖樣化與顯影)。或者，可使用「正像」圖樣化與顯影，其暴露在輻照下之區域會被洗除。
雷射圖樣化可進一步包含下列子步驟：在覆層式沉積之含金屬層上沉積一光阻材料；以雷射光束選擇性輻照部分的該光阻材料，該雷射光束具有(i)預定的寬度及/或(ii)可為光阻所吸收(或由光阻中的吸收性染料所吸收)之預定波長或波長頻帶；以顯影劑顯影該選擇性輻照之光阻而留下對應所欲形成結構的圖樣(注意這三個步驟皆可施用至正光組性與負光阻性阻質)；移除未對應該所欲或預定圖樣的部分覆層式沉積材料(一般係藉由乾式或濕式蝕刻)；以及除去剩下的光阻材料(見2005年8月11日所申請之待審美國專利申請號11/203,563[代理人編號為IDR0213]，其相關部分係併於文中作為參考)。上述的光最好具有紅外光(IR)頻帶之波長(儘管其亦可包含光譜中的紫外光波長或波長頻帶及/或可見光頻帶)；光阻(或染料)係吸收及/或對波長或光頻帶敏感，且光束係會聚焦於、或被引導至光阻所欲或預定之部分。
回頭參照第五E圖，本發明中可藉由覆層式沉積(例如濺射、化學氣相沉積(如電漿增強式化學氣相沉積，PECVD(plasma-enhanced chemical vapor deposition))、原子層沉積(ALD，atomic layer deposition)等)、或藉由印刷或塗佈含有適當前驅物之油墨來將抗反射層、介電質層及/或鈍化塗層550等塗覆在摻雜特徵部535a-c之間的薄膜520區域上。在傳統覆層式沉積或油墨塗佈的例子中，殘留在摻雜特徵部535a-c上方任何殘餘的抗反射材料、介電質或鈍化物係可藉由短蝕刻製程來移除。該蝕刻製程相對於摻雜特徵部535a-c而言可選擇性移除該些抗反射材料、介電質或鈍化物，或其可為非選擇性。或者，在各種實作中，傳統的氮化矽(SiN)抗反射塗層(ARC，antireflective coating)及/或傳統的氧化物(例如二氧化矽)鈍化層係沉積在該結構的表面上(如所示的前表面)，然後金屬接點會藉由網版印刷印上一層調配來溶解或蝕穿該介電質(例如氮化矽及/或氧化物)薄膜之金屬塗膠之方式來形成，以與下層的摻雜特徵部535a-c產生接觸。因此，金屬接點540a-c可如第五F圖所示般以與摻雜特徵部535a-c接觸之態樣形成，。
第六A圖至第六D圖中表示了一種形成類似於或實質上與第五D圖所示之磊晶結構500相同的磊晶結構600的另一種方法範例。在此具體實施例中，且實質上如上述關於第五A圖所述者，在第六A圖中，液相(摻雜後)之(聚)矽烷油墨係覆層式地沉積(如藉由塗佈、印刷等方式)在基板610表面上裸露的結晶性、多晶性或微晶性材質615上。如文中所述，之後液相(聚)矽烷油墨會在一溫度下加熱達一段時間，其足以從(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷形成薄膜620，以採用材質615之晶型結構。
之後薄膜620上會形成一圖樣化遮罩625a-d，如第六B圖所示。該圖樣化遮罩625a-d係包含傳統的光阻或介電質，且可利用該領域中習知的任何方法(例如傳統的沉積及光學微影製程、印刷、雷射燒蝕等)來形成。摻質接著會被導入未受該圖樣化遮罩625a-d覆蓋的薄膜620區域中(例如藉由佈植、氣相擴散[如POCL製程等]、摻質來源之印刷等等)，以形成摻雜區域630a-c，如第六C圖所示。因此，該所產生的結構會有一或多個區域630a-c位於未受遮罩625a-d所覆蓋之區域中，其比之未導入摻質的薄膜620覆蓋區域而言有更高度之摻雜性質。或者，一太陽能電池架構可製作成其背側具有局部接點。事實上，該背側上可形成n型與p型接點兩者，且其前側上不會製作任何接點(即所謂的「背接點型」電池)。同樣，上述電池的前側與背側也都可以具有局部接點。對於任何一種設計而言，局部接點可藉文中所揭露用於形成摻雜半導體薄膜或重度摻雜之半導體特徵部的方法來作成(例如直接印在裸露之結晶性、多晶性、或多重結晶性材料上，或使摻質擴散穿過遮罩[如介電質])。因此，局部性的磊晶接點可製作在基板的前側及/或背側上，且這類局部性磊晶接點可為N+或N++型、P+或P++型、或其組合(如N+加P+型)。
如第六D圖所示，在視選擇移除上述圖樣化遮罩625a-d之後，金屬接點640a-c可利用文中所述任何適合的材料及/或方法(例如關於第五D圖所說明者)形成在一或多個摻雜區域630a-c上或其鄰近處，所產生的結構600會具有一或多個位於金屬接點640a-c之間薄膜620區域以外的高度摻雜區域630a-c與金屬化接點640a-c接觸著。
第七A圖至第七C圖表示了另一種根據本發明具體實施例用以形成磊晶結構700的方法。在第七A圖中，文中所述之(重度)摻雜式液相(聚)矽烷油墨係會藉由以預定圖樣印刷(如噴墨印刷、凹版印刷、網版印刷、狹縫塗佈、狹縫壓模式塗佈等)該油墨之方式而選擇性地沉積在基板710表面的結晶性、多晶性、或微晶性材質715上，形成(高度)摻雜的特徵部720。在實施範例中，IVA族半導體元素前驅物含有文中所述之一或多種摻質原子，其含量以可提供重度摻雜(例如N++)(圖樣化)半導體薄膜或特徵部為佳。一般而言，摻雜後的液相(聚)矽烷油墨會經過乾燥、視選擇的固化與退火製程以形成一圖樣化、摻雜後之磊晶IVA族半導體元素特徵部720，儘管該固化與退火可在一或多種其他油墨都沉積在基板710的表面材質715上後再進行。
參照第七B圖，含有與第一油墨相同或不同之IVA族半導體元素前驅物及/或相同或不同摻質的(聚)矽烷油墨會沉積在形成有第一摻雜IVA族半導體元素圖樣720以外區域中的結晶性、多晶性或微晶性材質715上。在較佳具體實施例中，第二油墨包含一摻質，其濃度小於第一液相油墨，含量以可提供摻雜(如N型或N+型)之半導體薄膜為佳。當兩種不同摻質濃度之油墨分別印製形成在特徵部720與薄膜730上時，該特徵部720和薄膜730可視選擇同時進行固化及/或退火製程。因此，如文中所詳加說明者，印上的油墨接著會在一溫度下被加熱一段時間，其足以從(聚)矽烷油墨形成特徵部720及/或薄膜730，以採用基板710裸露之結晶性、多晶性或微晶性材質715的晶型結構(例如在基板上形成磊晶層)。
如第七C圖所示，薄膜730(或是視選擇形成在特徵部720上)上可形成抗反射塗層及/或表面鈍化薄膜750，且之後可使用關於第五D圖及/或第六D圖所描述之一或多種材料及/或方法在較高度摻雜之特徵部720上或其鄰近處形成一或多個接點740。在特徵部720上形成有抗反射塗層750的實作中，金屬油墨係可調配來蝕穿該抗反射塗層750(例如在沉積之後或在高溫固化步驟期間)。或者，在形成金屬接點740之後，該抗反射塗層750可以選擇性或非選擇性之方式沉積在薄膜730的裸露區域上。
在第七C圖之具體實施例中，基板710的下側可形成一或多個背(或背側)接點760(如P+、P++、N+或N++型薄膜)。這類額外的特徵部(例如該抗反射塗層及/或表面鈍化層750及/或背接點760)係可利用任何該領域之習知方式(例如覆層式沉積、PVD、CVD、ALD、塗佈、印刷與蝕刻、印刷等)、或文中任何一處所述之方式來形成。在一具體實施例中，本發明可藉由塗覆或沉積一金屬塗膠(如鋁膠)而形成全面性接點(如第七C圖中之背接點760或第八圖中之背接點860)，該金屬塗膠可進一步含有一摻質或摻質前驅物且會擴散至基板710中形成接觸層760。雖然這些額外的特徵部(如抗反射塗層750及/或背接點760)並非一定要表示在第五A圖至第五F圖與第六A圖至第六D圖中，但這些特徵部係可根據文中所述者形成在第五A圖至第五F圖與第六A圖至第六D圖之具體實施例中。
在某些實作中，摻質可藉由氣相擴散(例如POCl程序等)方式選擇性地導入基板710裸露之結晶性表面的所欲區域(如第六B圖中遮罩625所暴露之薄膜620區域)中。在這類製程中，含有摻質物種之玻璃質沉積物或薄膜係可形成在基板710的裸露表面上。該些摻質接著會經由高溫擴散製程被驅入IVA族半導體元素薄膜(如第六B圖中的620)中或基板(如第七C圖中的710)中。在摻質擴散至基板中之後，接著上述氣相擴散製程中所形成之玻璃質薄膜會被移除(例如藉由氧化物蝕刻製程)。一般而言，氣相擴散製程包括清潔或蝕刻步驟，以移除結構表面上任何的殘餘物。
因此，在一其他的實施例中，第七A圖之結構會經由傳統的氣相擴散製程(如POCl製程等)而暴露在氣相摻質物種(例如POCl3)環境中。與第七B圖等效的此製程結構看起來像第七A圖所示，但其表面材質715的摻雜部分(以點表示)僅位於所印製接點720之間的區域中。
相較於傳統摻雜製程，印刷摻雜式(聚)矽烷油墨的優點包括：
‧在摻雜後(如前文中概述之POCl製程所必須者)可免去任何移除結構表面之殘餘物的清潔步驟。使用印刷摻雜(聚)矽烷油墨之作法可使摻雜(磊晶)層變成基板的一部分，且可保留在原處。
‧塗佈製程係比擴散製程更能控制薄膜厚度。在某些應用(例如太陽能電池之製造)中，其需要使摻雜層盡可能地薄，只要對該應用而言傳導度夠高即可。因此，將摻雜性(聚)矽烷油墨塗佈在基板上以形成未圖樣化、磊晶摻雜之矽薄膜的具體實施例會比傳統的摻雜製程(例如POCl製程、雷射摻雜等)更為有利。
結構範例
本發明之態樣也與下列結構範例有關，其一般包含(a)一基板，其具有一表面，該表面具有裸露的結晶性、多晶性、或微晶性材料(如在缺少上層材料時)；(b)一薄膜或特徵部，其包含在該結晶性、多晶性、或微晶性材料上之IVA族半導體元素，該薄膜或特徵部具有(i)所裸露材料之結晶性結構，及(ii)第一摻雜區域；以及(c)一或多個接點位於該薄膜或特徵部之該第一摻雜區域上。在實施範例中，IVA族半導體元素薄膜或特徵部包含第二摻雜區域，其位於不在接點下方的區域中。在這類具體實施例中，接點下方的第一摻雜區域會具有比不在接點下方的第二摻雜區域更高的摻質濃度。本發明之結構係有益於用在光伏打元件中(例如太陽能電池架構，如含有與不含選擇性發射器[如第五E圖之特徵部535a-c、第六C圖之特徵部630a-c、第七B圖之特徵部720]的傳統N+/P/P+型電池、以N型晶圓為主的太陽能電池(例如P+/N/N+型電池)、基板背側上含有局部性的P+與N+型接點之太陽能電池等)、光感測器、影像感測器、發光元件、及/或MEMS元件。
根據本發明具體實施例之範例結構800係如第八圖中所示。如上文中關於形成磊晶結構之方法範例所討論者，基板810可包含任何適當的含IVA族元素支撐結構，其具有一表面裸露出結晶性、多晶性或微晶性材質815。在實施範例中，基板包含多晶性晶圓、多結晶性晶圓、冶金級晶圓、本質上由IVA族半導體元素(其與磊晶薄膜之IVA族元素相同或不同)組成之一條狀物或帶狀物、陶瓷基板(如文中所述)、或多孔矽基板。基板最好包含一裸露(如已清潔及/或已蝕刻)之結晶性或多晶性材質815。在某些變化例中，一或多種單晶或多晶薄膜係位於導電性或非導電性基板的表面上(如上述關於形成磊晶結構的方法範例所載，亦見第四B圖與第四C圖)。在含有背側接點860之具體實施例中，基板最好包含一「自立性(self-standing)」矽基板(例如矽晶圓、矽帶等)。在實施範例中，裸露在基板表面上的結晶性、多晶性或微晶性材料之厚度係低於100微米，或在某些具體實施例中，其係低於50微米。在某些情況下，基板810可包含一摻雜性晶圓，例如P型或N型單晶、多結晶性等矽晶圓。
復參照第八圖，本發明之結構包括了在已清潔及/或已蝕刻之基板815/810結晶性、多晶性或微晶性表面上的至少一個特徵部820及/或825。在實施範例中，該薄膜或特徵部820/825包含IVA族半導體元素(如矽及/或鍺)與至少一種摻質。此外，薄膜或特徵部820/825最好具有與基板表面上裸露之結晶性、多晶性或微晶性材質815相同之晶型結構。或者，本發明的某些具體實施例會使用摻雜後之(聚)矽烷油墨來製作圖樣化或未圖樣化之摻雜磊晶層，其係藉由如上述關於第五A圖所討論的塗佈與固化/退火製程而行，作為對傳統摻雜程序(例如POCl製程、佈植等)之一替代方式。利用此具體實施例之太陽能電池製作中可不含選擇性的射極825，但其可遵循如第一A圖所述之傳統太陽能電池製作與設計方案，其中的層體120係藉由對基板110表面塗佈或印刷一層摻雜性(聚)矽烷油墨、然後使所塗佈或印刷之(聚)矽烷固化及/或退火以形成磊晶層120之方式來形成。後續的表面鈍化層、抗反射塗層之成形及/或金屬化等係可以習知技術來施作，如該領域中已知者。
IVA族半導體元素薄膜或特徵部最好包括一或多種摻質，其選自由硼、磷、砷、與銻所組成之群組。適合的摻質係如前文關於形成磊晶結構的方法範例中所詳述者。在實施範例中，IVA族半導體元素薄膜或特徵部包括第一摻雜區域825與第二摻雜區域820。該第一摻雜區域825最好具有比該第二摻雜區域820(例如高度摻雜、或N+型區域)的摻質濃度還要高的摻質濃度(例如非常高度摻雜之區域，如N++型區域)。
仍參照第八圖，結構800一般包含一或多個接點840，其最好是位在IVA族半導體薄膜或特徵部的第一摻雜區域825上。該接點840可具有任何適當的形狀及/或尺寸，且包含任何金屬或其他適於對摻雜IVA族半導體行歐姆接觸之導電性材料。舉例而言，接點包含了由下列金屬所組成群組中選出的一種金屬：Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Fe、Ru、Os、Co、Rh、Ir、Ni、Pd、Pt、Cu、Ag、Au、Zn、Cd、Al、Ti、Ga、In、Sn、Pb、Bi與其組合。在某些變化例中，該接點係包含可形成矽化物之金屬(例如Ti、Ta、Cr、Mo、W、Ni、Co、Pd、或Pt)、以及金屬矽化物(例如由該可形成矽化物金屬形成之金屬矽化物)，其位於形成矽化物之金屬與摻雜區域820之間。此外，本發明之結構800可進一步包含一或多種背接點或背側接點860位於基板810的下側。背側接點860可包含文中所述任何一種導電性材料(例如用於背側金屬化之傳統鋁膠等)。
在某些實作中，結構800可含有一抗反射塗層850。該抗反射塗層850可包含無機絕緣體(例如氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鈦、氧化鍺、氧化鉿、氧化鋯、氧化鈰、一或多種其他的金屬氧化物、或其組合及/或其奈米層體)。抗反射塗層850之厚度可介於50埃至100,000埃之間(例如50至200埃、或其中之任何其他的數值範圍)。在一具體實施例中，該抗反射塗層包含一氮化矽層。
本發明之選擇性磊晶接點與結構係可用於各種元件與應用中，例如光感測器、影像感測器、發光元件、MEMS元件、類比元件與電路等、以及光伏打元件，包括太陽能電池架構(像是傳統的N+/P/P+型電池、以N型晶圓為主的電池[P+/N/N+型電池]、背接觸電池、前射極穿透式(EWT，emitter wrap through)電池等)。
實驗結果
在單晶(100)矽基板上塗佈如美國專利第7,485,691號(代理人編號IDR0422)所述之聚矽烷油墨，並加以快速熱退火(RTA，rapid thermal annealing)使其結晶，藉以形成數種矽薄膜。在一實例中，矽晶圓(100)上會形成厚度為223nm之矽薄膜。該矽晶圓係分為四等分，且以不同溫度對每一等分進行退火1分鐘(攝氏700度、750度、800度或850度)，以形成樣品1-1、1-2、1-3、與1-4。在另一實例中，矽晶圓(100)上會形成厚度為220nm之矽薄膜，並以攝氏800度使其退火1分鐘，以形成樣品2。該矽薄膜係利用使用Bruker-axs X光繞射儀施作之X光繞射法(XRD，x-ray diffraction)來確定其特徵，而薄膜厚度係以Tencor表面測定儀來進行測量。
第9圖表示了顯示在Bruker二維探測器繞射系統(GADDS)上之樣品1-1的矽薄膜(以攝氏700度退火)繞射圖譜係如。第10圖表示了樣品1-1至1-4的X光繞射結果。
在以攝氏700度以上的溫度進行退火之後，由聚矽烷油墨所形成之矽薄膜會在矽(100)晶圓上磊晶化，其可由所觀察到的單一X光波峰(對應2θ=28.5°之矽(111)晶格平面)、以及缺少多晶矽在約47°至約56°應有的波峰(以垂直的紅色波峰位置符號來代表)。該矽薄膜為單晶性，雖然其亦有可能會呈現出雙晶性(twinning)。其結晶度(如沿第10圖圖表中之y軸相對於基線之數值所反映者)係與退火溫度成正比。
在進一步的實驗中，單晶矽<100>晶圓上會塗佈上如美國專利第7,485,691號所揭露之聚矽烷油墨，並於加熱爐中或藉由RTA於攝氏850度下結晶形成矽薄膜。矽薄膜係利用使用Bruker-axs X光繞射儀施作之X光繞射(XRD)法來確定其特徵。實驗參數與結果係如表1所示。標有「快速」之樣品會被置入攝氏850度(而非450度)的加熱爐中，而該些標註有「高溫計」之樣品的加熱溫度係會由一高溫計(而非熱耦器)所控制。
如表1之結果所示，由聚矽烷油墨形成在氧化物(熱氧化物或天然氧化物)上的矽薄膜係為多晶性；而在塗佈聚矽烷油墨之前先以標準緩衝性氧化物蝕刻(BOE，buffered oxide etch)溶液處理的矽晶圓上之矽薄膜則為單晶性。這表示矽薄膜可藉由磊晶化形成或成長在結晶矽的乾淨表面上。除了基板之反射峰外，表1中由RTA進行退火的樣品會呈現出<111>與<220>兩反射峰。經過快速加熱爐退火或緩慢RTA退火之樣品不會呈現任何其他的反射峰。
表1：在含或不含表面氧化物的情況下，矽晶圓上由聚矽烷油墨所形成之矽薄膜的結晶性。
在更進一步的實驗中，其將美國專利第7,485,691號中所說明之聚矽烷油墨塗佈在單晶<100>與<111>矽晶圓上並於加熱爐中或藉由RTA在攝氏850度下結晶形成矽薄膜。該矽薄膜係由使用Bruker-axs X光繞射儀施作之X光繞射(XRD)法確定其特徵。其實驗參數與結果如下方表2所示。
如表2之結果所示，矽薄膜是由<100>和<111>兩矽晶圓上之聚矽烷油墨磊晶化而成。由該聚矽烷油墨所形成之矽薄膜表現出與基板相同的反射峰。在加熱爐退火或RTA退火所結晶形成之矽薄膜兩者間並未觀察到差異。
表2：從<100>與<111>矽晶圓上聚矽烷油墨形成之矽薄膜的XRD反射峰。 結論/概要
因此，本發明提供了磊晶薄膜與結構、製作磊晶結構之方法、以及含有這類磊晶結構之元件。利用液相IVA族半導體元素前驅物油墨(例如包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷)所作成之半導體薄膜或特徵部來形成磊晶接點與結構之作法係相當有利的，因為其形成之薄膜不論在平滑度、緻密度與純度上都比以奈米粒子為主之油墨所形成的薄膜來的好。由於上述改良後之薄膜品質，含有由(聚)矽烷油墨所製成之選擇性射極的元件或電池(如太陽能電池、光感測器、影像感測器等)會呈現出比具有由矽奈米粒子所製成之選擇性射極的元件或電池更好的能量轉換效率。
此外，當文中所述之液相(聚)矽烷油墨沉積在具有已清潔或蝕刻之(多)晶性表面之基板上且被充足加熱以使IVA族半導體元素前驅物形成薄膜或特徵部時，該油墨會形成磊晶薄膜或特徵部，以採用與基板表面上裸露材質相同的晶型結構(例如磊晶薄膜)。上述磊晶薄膜或特徵部對射極接點、集極接點、源極/汲極接點、及/或其他歐姆接點等都是有幫助的。本發明之磊晶薄膜或特徵部可利於光伏打元件、光感測器、影像感測器、發光元件、MEMS元件或薄膜電晶體，因為其實質上消除了薄膜或特徵部與下層及/或相鄰材料之間的介面。當結合於光伏打元件中時，本發明之磊晶薄膜或特徵部會因該磊晶薄膜或特徵部而與其上方形成有磊晶薄膜或特徵部之(半)導性材料之間的區域形成完美的交界面，而得以提供改良之能量轉換效率。
本發明因說明與描述之目的已在前文中提出特定的具體實施例，其並非意欲排除或將本發明侷限在所揭露之精確形式，且顯然在前述教示下許多的修改例與變化例都是可行的。文中所選與描述之具體實施例係用以闡明本發明之原理及其實際應用，藉以使該領域其他技術人士能夠有效實行本發明以及各種具有適於所設想特定用途之修改的實施例。本發明之範疇意欲由所附申請專利範圍及其等效例來界定。
100．．．電池
110．．．基板
115．．．摻雜區域
120．．．層(體)
130a/b/c．．．接觸
140．．．抗反射塗層
145．．．背側接點
200．．．電池
210．．．基板
215．．．區域
220．．．層(體)
225a/b/c．．．區域
230a/b/c．．．接點
240．．．抗反射塗層
245．．．背側接點
400．．．基板
405．．．表面
410．．．油墨(薄膜/特徵部)
412．．．薄膜或特徵部
414．．．薄膜或特徵部
500．．．結構
510．．．基板
515．．．基板(材質)
520．．．薄膜
525a/b/c．．．油墨
530 a/b/c．．．摻雜區域
535 a/b/c．．．特徵部
540 a/b/c．．．接點
545 a/b/c．．．區域
550．．．塗層
600．．．結構
610．．．基板
615．．．材質
620．．．薄膜
625 a/b/c/d．．．遮罩
630 a/b/c．．．區域
640 a/b/c．．．接點
700．．．結構
710．．．基板
715．．．材質
720．．．特徵部(圖樣、接點)
730．．．薄膜
740．．．接點
750．．．薄膜(塗層)
760．．．接點
800．．．結構
810．．．基板
815．．．基板(材質)
820．．．特徵部(摻雜區域)
825．．．特徵部(射極、摻雜區域)
840．．．接點
850．．．抗反射塗層
860．．．接點
第一圖為一傳統電池結構的截面圖。
第二圖為一選擇性射極電池結構的截面圖。
第三A圖為利用以(聚)矽烷為主之油墨所產生之一固化後薄膜的電子顯微鏡掃瞄截面圖。
第三B圖為利用以矽奈米粒子為主之油墨所產生之一固化後薄膜的電子顯微鏡掃瞄截面圖。
第四A圖至第四D圖為根據本發明具體實施例一截面圖，其表示出在一結晶性基板上形成一磊晶層之製程範例。
第五A圖至第五F圖為根據本發明具體實施例一形成磊晶結構之方法範例的截面圖。
第六A圖至第六D圖為根據本發明具體實施例一形成磊晶結構之方法範例的截面圖。
第七A圖至第七C圖為根據本發明具體實施例一藉由印刷方式形成磊晶結構之方法範例的截面圖。
第八圖為根據本發明具體實施例一結構範例之截面圖。
第九圖為根據本發明所製得之一第一矽薄膜樣品範例的二維繞射圖譜。
第十圖為根據本發明所製得之四個矽薄膜樣品範例的x射線繞射結果。
800．．．結構
810．．．基板
815．．．基板(材質)
820．．．特徵部(摻雜區域)
825．．．特徵部(射極、摻雜區域)
840．．．接點
850．．．抗反射塗層
860．．．接點

Claims (17)

  1. 一種用於形成一磊晶結構之方法，其包含：(a)清潔或蝕刻一基板之表面，該表面在清潔或蝕刻之後係具有一裸露之結晶性材質；(b)藉由印刷或塗佈而沉積一液相油墨於該結晶性材質上，該液相油墨包含(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷；以及(c)在一溫度下加熱該(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷達一時間長度，該時間長度足以從該(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷形成一薄膜或特徵部，以採取該裸露結晶性材質之一晶型結構。
  2. 如申請專利範圍第1項之方法，其中該薄膜或特徵部係加熱至高於攝氏600度之溫度，且該時間長度係足以形成一磊晶層。
  3. 如申請專利範圍第1項之方法，更包含在介於攝氏50度至200度之第一溫度加熱該(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷達介於1分鐘至60分鐘之一時間長度，並在介於攝氏300度至600度之第二溫度固化該(聚)矽烷、(聚)鍺烷、及/或(聚)鍺矽烷達介於1分鐘至60分鐘之一時間長度，藉以形成一氫化、非晶性之IVA族半導體元素薄膜或特徵部。
  4. 如申請專利範圍第1項之方法，其中清潔或蝕刻該基板之表面係包含濺射蝕刻或電漿蝕刻該基板之表面，或用以液體或氣體為主之蝕刻劑來蝕刻該基板。
  5. 如申請專利範圍第1項之方法，其中藉由噴墨印刷、凹版印刷、柔版印刷、平版印刷、網版印刷、狹縫塗佈、狹縫壓模式塗佈、旋轉塗佈、擠出式塗佈、筆塗佈或噴灑塗佈來印刷或塗佈該液相油墨。
  6. 如申請專利範圍第1項之方法，更包含在沉積該液相油墨於該基板上之同時、及/或之後立即以光化性輻射輻照該液相油墨。
  7. 如申請專利範圍第1項之方法，其中該油墨更包含從由硼、磷、砷與銻所組成之群組中選出的一或多種摻質。
  8. 如申請專利範圍第7項之方法，其中該液相油墨係以一預定圖樣印刷於該結晶性材質上。
  9. 如申請專利範圍第8項之方法，更包含在該基板上選擇性地沉積有該液相油墨以外之區域上沉積第二油墨，該第二油墨之摻質濃度係低於該液相油墨之摻質濃度。
  10. 如申請專利範圍第1項之方法，其中該液相油墨係覆層式沉積於該結晶性材質上，且該方法更包含：(a)以一預定圖樣印刷一摻質油墨至該薄膜上，且使一摻質從該摻質油墨擴散至該薄膜中；或(b)以一預定圖樣印刷一摻雜油墨至該薄膜上，該摻雜油墨包含相同或不同之IVA族元素的相同或不同之前驅物以及一摻質；或(c)於該薄膜上形成一圖樣化遮罩，且使一摻質擴散或佈植在該薄膜上未被該圖樣化遮罩覆蓋的區域。
  11. 如申請專利範圍第1項之方法，其中該基板包含一陶瓷基板、一多孔矽基板、或一單晶晶圓、一多晶晶圓、一多結晶晶圓、一冶金級晶圓、一本質上由與該薄膜或特徵部相同或不同之IVA族半導體元素所組成之條狀物或帶狀物。
  12. 一種磊晶結構，其包含： (a)一基板，其具有一表面，該表面在缺少一上層材質時具有一裸露之結晶性材質；(b)一薄膜或特徵部，其在該結晶性材質上，包含一IVA族半導體元素，該薄膜或特徵部具有(i)該裸露結晶性材質之一晶型結構，(ii)一具有相對高的摻質濃度之第一摻雜區域，及(iii)一具有相對低的摻質濃度之第二區域；以及(c)一或多個接點，其位於該薄膜或特徵部之該第一摻雜區域上，其中該薄膜或特徵部的該第二區域並非位在該一或多個接點下方。
  13. 如申請專利範圍第12項之磊晶結構，其中該基板包含一陶瓷基板、一多孔矽基板、一單晶晶圓、一冶金級晶圓、或一本質上由與該薄膜或特徵部相同或不同之IVA族半導體元素所組成之條狀物或帶狀物。
  14. 如申請專利範圍第12項之磊晶結構，其中該基板包含一裸露之結晶性材質，該材質厚度小於100μm。
  15. 如申請專利範圍第12項之磊晶結構，其中該IVA族元素包含矽及/或鍺，且該薄膜或特徵部包含從由硼、磷、砷與銻所組成之群組中選出的一或多種摻質。
  16. 如申請專利範圍第12項之磊晶結構，其中該一或多個接點包含從由鋯、鉿、釩、鈮、鉭、鉻、鉬、鎢、錳、錸、鐵、釕、鋨、鈷、銠、銥、鎳、鈀、鉑、銅、銀、金、鋅、鎘、其矽化物與其組合所組成之群組中所選出之一金屬。
  17. 一種包含如申請專利範圍第12項之磊晶結構的光伏打元件、光感測器、影像感測器、發光元件、或MEMS元件或結構。
TW100111755A 2010-04-06 2011-04-06 磊晶結構、其形成方法及含此結構之元件 TWI559372B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US32145810P 2010-04-06 2010-04-06

Publications (2)

Publication Number Publication Date
TW201203320A TW201203320A (en) 2012-01-16
TWI559372B true TWI559372B (zh) 2016-11-21

Family

ID=44708589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111755A TWI559372B (zh) 2010-04-06 2011-04-06 磊晶結構、其形成方法及含此結構之元件

Country Status (7)

Country Link
US (1) US8900915B2 (zh)
EP (1) EP2556539A4 (zh)
JP (2) JP6296793B2 (zh)
KR (1) KR20130038829A (zh)
CN (1) CN102822985B (zh)
TW (1) TWI559372B (zh)
WO (1) WO2011127147A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815104B2 (en) 2008-03-21 2014-08-26 Alliance For Sustainable Energy, Llc Copper-assisted, anti-reflection etching of silicon surfaces
GB0809721D0 (en) * 2008-05-28 2008-07-02 Univ Bath Improvements in or relating to joints and/or implants
US8518170B2 (en) 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
JP6296793B2 (ja) * 2010-04-06 2018-03-20 シン フィルム エレクトロニクス エーエスエー エピタキシャル構造、その形成方法、および、それを含むデバイス
US8828765B2 (en) * 2010-06-09 2014-09-09 Alliance For Sustainable Energy, Llc Forming high efficiency silicon solar cells using density-graded anti-reflection surfaces
DE102010024309A1 (de) * 2010-06-18 2011-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer photovoltaischen Solarzelle
KR20120064364A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 태양 전지의 제조 방법
WO2012102368A1 (ja) * 2011-01-27 2012-08-02 京セラ株式会社 太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール
US10011920B2 (en) 2011-02-23 2018-07-03 International Business Machines Corporation Low-temperature selective epitaxial growth of silicon for device integration
CN103283001A (zh) 2011-03-08 2013-09-04 可持续能源联盟有限责任公司 蓝光响应增强的高效黑硅光伏器件
US20120312361A1 (en) * 2011-06-08 2012-12-13 International Business Machines Corporation Emitter structure and fabrication method for silicon heterojunction solar cell
US8871620B2 (en) 2011-07-28 2014-10-28 International Business Machines Corporation III-V photovoltaic elements
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US8852989B2 (en) * 2011-10-27 2014-10-07 Intermolecular, Inc. Back-contact for thin film solar cells optimized for light trapping for ultrathin absorbers
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions
US20150056743A1 (en) * 2012-03-12 2015-02-26 Mitsubishi Electric Corporation Manufacturing method of solar cell
CN104221170B (zh) 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
CN103367477A (zh) * 2012-03-30 2013-10-23 清华大学 太阳能电池
CN103367525B (zh) * 2012-03-30 2016-12-14 清华大学 太阳能电池的制备方法
WO2014066588A1 (en) * 2012-10-25 2014-05-01 Tetrasun, Inc. Methods of forming solar cells
US9059212B2 (en) 2012-10-31 2015-06-16 International Business Machines Corporation Back-end transistors with highly doped low-temperature contacts
US8912071B2 (en) 2012-12-06 2014-12-16 International Business Machines Corporation Selective emitter photovoltaic device
US8642378B1 (en) 2012-12-18 2014-02-04 International Business Machines Corporation Field-effect inter-digitated back contact photovoltaic device
CN104870105B (zh) * 2012-12-20 2017-03-01 3M创新有限公司 在后续处理期间实现精确配准的多种油墨的印刷
NL2010713C2 (en) 2013-04-26 2014-10-29 Univ Delft Tech Method of forming silicon on a substrate.
DE102013219603A1 (de) * 2013-09-27 2015-04-02 International Solar Energy Research Center Konstanz E.V. Verfahren zur Herstellung einer Solarzelle
DE102014208054A1 (de) * 2014-04-29 2015-10-29 Evonik Degussa Gmbh Verfahren zur Erzeugung unterschiedlich dotierter Halbleiter
CN106457858B (zh) * 2014-06-20 2018-10-19 3M创新有限公司 在后续处理期间实现精确配准的多种油墨的印刷
WO2016001454A1 (es) * 2014-06-30 2016-01-07 Oxolutia, S. L. Método de fabricación de láminas delgadas de óxidos epitaxiales mediante impresión de chorro de tinta
DE102014223465A1 (de) * 2014-11-18 2016-05-19 Evonik Degussa Gmbh Verfahren zur Erzeugung von dotierten, polykristallinen Halbleiterschichten
US9997397B2 (en) * 2015-02-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US9673341B2 (en) 2015-05-08 2017-06-06 Tetrasun, Inc. Photovoltaic devices with fine-line metallization and methods for manufacture
WO2017078164A1 (ja) * 2015-11-04 2017-05-11 株式会社カネカ 結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法
US9453190B1 (en) 2015-11-12 2016-09-27 International Business Machines Corporation Surface treatment of textured silicon
KR101959378B1 (ko) * 2016-08-26 2019-03-19 한국과학기술연구원 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자
EP3333901B1 (en) 2016-10-05 2020-12-30 Shin-Etsu Chemical Co., Ltd. Method for manufacturing a high photoelectric conversion efficiency solar cell
WO2018083534A1 (en) * 2016-11-03 2018-05-11 Total Marketing Services Surface treatment of solar cells
US10043970B2 (en) 2016-12-15 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Determining a characteristic of a monitored layer on an integrated chip
DE102017118899B4 (de) 2016-12-15 2020-06-18 Taiwan Semiconductor Manufacturing Co. Ltd. Dichtungsringstrukturen und Verfahren zu ihrer Herstellung
US10453832B2 (en) 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10163974B2 (en) 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
US10438980B2 (en) 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
CN109643657B (zh) * 2017-06-22 2022-08-16 深圳市柔宇科技股份有限公司 阵列基板的制作设备及阵列基板的制作方法
US10559563B2 (en) 2017-06-26 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing monolithic three-dimensional (3D) integrated circuits
JP6998179B2 (ja) 2017-11-08 2022-02-10 日立グローバルライフソリューションズ株式会社 洗濯乾燥機
US11404270B2 (en) 2018-11-30 2022-08-02 Texas Instruments Incorporated Microelectronic device substrate formed by additive process
US10861715B2 (en) 2018-12-28 2020-12-08 Texas Instruments Incorporated 3D printed semiconductor package
US10910465B2 (en) 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package
WO2020159854A1 (en) * 2019-01-28 2020-08-06 Tokyo Electron Limited Photo-assisted chemical vapor etch for selective removal of ruthenium
TWI705572B (zh) * 2019-07-03 2020-09-21 太極能源科技股份有限公司 具有氮氧化矽鈍化層的太陽電池及其製造方法
TWI725583B (zh) * 2019-10-22 2021-04-21 國立勤益科技大學 可撓式可見光檢測器
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same
US20220157604A1 (en) * 2020-11-16 2022-05-19 Applied Materials, Inc. Apparatus, systems, and methods of using atomic hydrogen radicals with selective epitaxial deposition
TWI768801B (zh) * 2021-03-31 2022-06-21 世界先進積體電路股份有限公司 半導體結構及其製作方法
US12027413B2 (en) 2021-08-22 2024-07-02 Vanguard International Semiconductor Corporation Semiconductor structure and method of fabricating the same
WO2023140840A1 (en) * 2022-01-20 2023-07-27 Applied Materials, Inc. Methods for near surface work function engineering
CN116606166B (zh) * 2023-04-26 2024-05-24 贵州省紫安新材料科技有限公司 一种快速制备碳化硅非晶涂层的方法
JP7501766B1 (ja) 2023-10-03 2024-06-18 信越半導体株式会社 エピタキシャル基板上への塗布膜形成方法及び接合型ウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314513B1 (en) * 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US20080216893A1 (en) * 2006-12-18 2008-09-11 Bp Solar Espana, S.A. Unipersonal Process for Manufacturing Photovoltaic Cells
US20090142880A1 (en) * 2007-11-19 2009-06-04 Weidman Timothy W Solar Cell Contact Formation Process Using A Patterned Etchant Material
US7619248B1 (en) * 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893218A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造の製造方法
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
JP2002314115A (ja) * 2001-04-13 2002-10-25 Daido Steel Co Ltd 太陽電池セル
JP2004134440A (ja) * 2002-10-08 2004-04-30 Okutekku:Kk シリコン膜の形態学的変化法
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7879696B2 (en) 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US7498015B1 (en) 2004-02-27 2009-03-03 Kovio, Inc. Method of making silane compositions
JP2006012913A (ja) * 2004-06-22 2006-01-12 Sharp Corp 太陽電池セルの製造方法
US7674926B1 (en) 2004-10-01 2010-03-09 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7485691B1 (en) 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
KR101506136B1 (ko) 2006-10-24 2015-03-26 다우 코닝 코포레이션 네오펜타실란을 포함하는 조성물 및 이의 제조 방법
EP2089897A2 (en) 2006-12-07 2009-08-19 Innovalight, Inc. Methods for creating a densified group iv semiconductor nanoparticle thin film
US20080171425A1 (en) 2006-12-13 2008-07-17 Dmitry Poplavskyy Methods of forming an epitaxial layer on a group iv semiconductor substrate
US7718707B2 (en) 2006-12-21 2010-05-18 Innovalight, Inc. Method for preparing nanoparticle thin films
WO2008124400A1 (en) 2007-04-04 2008-10-16 Innovalight, Inc. Methods for optimizing thin film formation with reactive gases
US8530589B2 (en) * 2007-05-04 2013-09-10 Kovio, Inc. Print processing for patterned conductor, semiconductor and dielectric materials
KR20090029494A (ko) * 2007-09-18 2009-03-23 엘지전자 주식회사 비정질 실리콘 및 나노 결정질 실리콘의 복합 박막을이용한 태양전지 및 그 제조방법
US20090242019A1 (en) * 2007-12-19 2009-10-01 Silexos, Inc Method to create high efficiency, low cost polysilicon or microcrystalline solar cell on flexible substrates using multilayer high speed inkjet printing and, rapid annealing and light trapping
US7851336B2 (en) 2008-03-13 2010-12-14 Innovalight, Inc. Method of forming a passivated densified nanoparticle thin film on a substrate
US7704866B2 (en) 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
US8361834B2 (en) 2008-03-18 2013-01-29 Innovalight, Inc. Methods of forming a low resistance silicon-metal contact
EP2283514A1 (en) * 2008-04-25 2011-02-16 Innovalight, Inc. Junction formation on wafer substrates using group iv nanoparticles
US7897489B2 (en) 2008-06-17 2011-03-01 Innovalight, Inc. Selective activation of hydrogen passivated silicon and germanium surfaces
KR20110046439A (ko) * 2008-07-24 2011-05-04 코비오 인코포레이티드 알루미늄 잉크 및 이의 제조 방법, 알루미늄 잉크 증착 방법 및 알루미늄 잉크의 인쇄 및/또는 증착에 의해 형성된 필름
US7615393B1 (en) 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
US20110003466A1 (en) 2009-07-02 2011-01-06 Innovalight, Inc. Methods of forming a multi-doped junction with porous silicon
US8138070B2 (en) 2009-07-02 2012-03-20 Innovalight, Inc. Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
US8420517B2 (en) 2009-07-02 2013-04-16 Innovalight, Inc. Methods of forming a multi-doped junction with silicon-containing particles
JP6296793B2 (ja) * 2010-04-06 2018-03-20 シン フィルム エレクトロニクス エーエスエー エピタキシャル構造、その形成方法、および、それを含むデバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314513B1 (en) * 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US7619248B1 (en) * 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
US20080216893A1 (en) * 2006-12-18 2008-09-11 Bp Solar Espana, S.A. Unipersonal Process for Manufacturing Photovoltaic Cells
US20090142880A1 (en) * 2007-11-19 2009-06-04 Weidman Timothy W Solar Cell Contact Formation Process Using A Patterned Etchant Material

Also Published As

Publication number Publication date
WO2011127147A1 (en) 2011-10-13
TW201203320A (en) 2012-01-16
CN102822985B (zh) 2016-08-03
KR20130038829A (ko) 2013-04-18
US20110240997A1 (en) 2011-10-06
EP2556539A4 (en) 2014-08-06
JP6296793B2 (ja) 2018-03-20
EP2556539A1 (en) 2013-02-13
JP2013524537A (ja) 2013-06-17
JP2017085146A (ja) 2017-05-18
CN102822985A (zh) 2012-12-12
US8900915B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
TWI559372B (zh) 磊晶結構、其形成方法及含此結構之元件
JP6746854B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
JP6411604B2 (ja) 太陽電池
CN107658212B (zh) 半导体层叠体、半导体装置，以及它们的制造方法
TWI420681B (zh) A solar cell and a manufacturing method thereof, and a solar cell module
TWI483925B (zh) 含烷氧銦的組成物，彼之製法以及彼之應用
US20140151706A1 (en) Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
US20140162445A1 (en) Silicon substrates with doped surface contacts formed from doped silicon based inks and corresponding processes
WO2014192739A1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュールおよびその製造方法
WO2007020833A1 (ja) マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
TWI538233B (zh) 晶圓型太陽能電池及其製造方法
TW201104907A (en) Surface treatment of silicon
CN104854707B (zh) 太阳能电池及其制造方法和太阳能电池模块及其制造方法
JP2004056057A (ja) 太陽電池の製造方法
JP5762575B2 (ja) 光電変換素子の製造方法および光電変換素子
JP6097068B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
WO2018003141A1 (ja) パッシベーション層形成用組成物、パッシベーション層付半導体基板、パッシベーション層付半導体基板の製造方法、太陽電池素子、太陽電池素子の製造方法、及び太陽電池
TW201808976A (zh) 鈍化層形成用組成物、帶鈍化層的半導體基板、帶鈍化層的半導體基板的製造方法、太陽電池元件、太陽電池元件的製造方法以及太陽電池
KR20120001589A (ko) 실리콘 태양전지의 전면전극 형성용 유리상 형성제, 이를 포함한 금속 잉크 및 이를 이용한 실리콘 태양전지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees