TWI557560B - 資料儲存裝置以及資料讀取方法 - Google Patents

Description

資料儲存裝置以及資料讀取方法

本發明係關於一種資料儲存裝置，特別係關於可將不同記憶體平面之頁面合併存取之資料儲存裝置。

快閃記憶體係為一種可以被電抹除並且重新寫入的非易失性記憶體，並且主要係應用在記憶卡、USB隨身碟、eMMC以及固態硬碟(Solid-State Disk)中，藉以作為一般的儲存與電腦裝置和數位產品間的資料之轉運。

快閃記憶體於生產過程中，會因為粉塵或是光罩問題，使得快閃記憶單元中的一整列(column)的資料都無法正確存取。傳統上，可以掃描的方式檢測出壞列的數量。但是，一旦無法存取的資料列數目太多，則會影響到錯誤檢查碼進行修正的能力。

本發明所提供之資料儲存裝置以及錯誤校正方法，可將不同記憶體平面之頁面合併存取。

本發明提供一種資料儲存裝置包括一快閃記憶體以及一控制器。快閃記憶體包括複數晶粒(die)，並且每一晶粒包括一第一記憶體平面(plane)以及一第二記憶體平面(plane)，其中第一記憶體平面以及第二記憶體平面分別包括複數實體頁面(page)。控制器被設置為用以根據用以對一目標頁 面進行讀取之一讀取命令，讀取第一記憶體平面中之一第一實體頁面以及第二記憶體平面中之一第二實體頁面。

在一實施例中，控制器更包括一錯誤校正引擎，並且控制器更被設置為用以將所讀取之第一實體頁面的資料以及第二實體頁面的資料傳送至錯誤校正引擎，使得錯誤校正引擎根據第一實體頁面的資料以及第二實體頁面的資料對目標頁面進行錯誤校正。

詳細而言，控制器被設置為用以根據讀取命令，依序傳送複數資料塊讀取命令至快閃記憶體，以依序讀取由第一實體頁面以及第二實體頁面所構成之目標頁面中之複數資料塊，其中控制器更被設置為用以藉由資料塊讀取命令中之兩者，分別對第一實體頁面中之複數位元組以及第二實體頁面中之複數位元組進行讀取，以獲得資料塊中之一第一資料塊。每一資料塊包括一資料段以及用以校正資料段之一校驗碼。控制器更被設置為用以將根據資料塊讀取命令中之兩者所讀取之第一實體頁面以及第二實體頁面中之位元組傳送至錯誤校正引擎，使得錯誤校正引擎可根據所讀取之第一實體頁面以及第二實體頁面中之位元組對第一資料塊進行錯誤校正。在一實施例中，資料塊讀取命令包括一位址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。

本發明亦提供一種資料讀取方法，適用於一快閃記憶體，其中快閃記憶體包括複數晶粒(die)，每一晶粒包括一第一記憶體平面(plane)以及一第二記憶體平面(plane)，第一記 憶體平面以及第二記憶體平面分別包括複數實體頁面(page)。資料讀取方法包括：自主機接收一讀取命令，其中讀取命令係用以對一目標頁面進行讀取；以及根據讀取命令，讀取第一記憶體平面中之一第一實體頁面以及第二記憶體平面中之一第二實體頁面。

在另一實施例中，資料讀取方法更包括：將所讀取之第一實體頁面的資料以及第二實體頁面的資料傳送至一錯誤校正引擎；以及藉由錯誤校正引擎根據第一實體頁面的資料以及第二實體頁面的資料對目標頁面進行錯誤校正。

詳細而言，根據讀取命令讀取第一記憶體平面中之第一實體頁面以及第二記憶體平面中之第二實體頁面的步驟更包括：根據讀取命令，依序傳送複數資料塊讀取命令至快閃記憶體，以依序讀取由第一實體頁面以及第二實體頁面所構成之目標頁面中之複數資料塊，其中資料塊讀取命令中之兩者，分別對第一實體頁面中之複數位元組以及第二實體頁面中之複數位元組進行讀取，以獲得資料塊中之一第一資料塊。每一資料塊包括一資料段以及用以校正資料段之一校驗碼。

在一實施例中，資料讀取方法更包括：根據資料塊讀取命令中之兩者所讀取之第一實體頁面以及第二實體頁面中之位元組傳送至一錯誤校正引擎；以及藉由錯誤校正引擎，根據所讀取之第一實體頁面以及第二實體頁面中之位元組對第一資料塊進行錯誤校正。

100‧‧‧電子系統

120‧‧‧主機

140‧‧‧資料儲存裝置

160‧‧‧控制器

162‧‧‧運算單元

164‧‧‧永久記憶體

166‧‧‧隨機存取記憶體

168‧‧‧錯誤校正引擎

180‧‧‧快閃記憶體

D0~DN‧‧‧晶粒

BU‧‧‧緩衝器

MD‧‧‧元資料

PL0、PL1‧‧‧記憶體平面

P0_1~P0_N、P1_0~P1_N‧‧‧實體頁面

P0’~PN’‧‧‧頁面

S600~S602、S700~S706‧‧‧步驟

第1圖為本發明所提供之一電子系統之一種實施例的方塊圖。

第2圖為本發明所提供之晶粒之一種實施例的示意圖。

第3圖為本發明所提供之實體頁面之一種實施例的示意圖。

第4圖為本發明所提供之實體頁面之另一種實施例的示意圖。

第5圖為本發明所提供之晶粒之另一種實施例的示意圖。

第6圖為本發明所提供之一資料讀取方法之一種實施例的流程圖。

第7圖為本發明所提供之一資料讀取方法之另一種實施例的流程圖。

以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是，本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法，但非用於限定本發明之範圍。

第1圖為本發明所提供之一電子系統之一種實施例的方塊圖。電子系統100包括一主機120以及一資料儲存裝置140。資料儲存裝置140包括一快閃記憶體180以及一控制器160，且可根據主機110所下達的命令操作。控制器160包括一運算單元162、一永久記憶體(如，唯讀記憶體ROM)164、隨機存取記憶體(RAM)166以及一錯誤校正引擎168。永久記憶體164與所載之程式碼、資料組成韌體(firmware)，由運算單元162 執行，使控制器160基於該韌體控制該快閃記憶體180。隨機存取記憶體(RAM)166用以載入程式碼與參數以提供控制器160根據所載入的程式碼與參數動作。錯誤校正引擎168用以對所讀取之資料進行錯誤校正(Error Correction)，以及對寫入之資料進行編碼以獲得校驗碼(parity)。快閃記憶體180包括複數晶粒(die)D0~DN，如第2圖所示。每一晶粒D0~DN包括一緩衝器BU、一第一記憶體平面(plane)PL0以及一第二記憶體平面(plane)PL1。每一第一記憶體平面PL0以及第二記憶體平面PL1分別包括複數實體頁面(page)P0~PN。值得注意的是，在本實施例中，每一晶粒D0~DN包括一緩衝器BU，用以緩衝第一記憶體平面PL0以及第二記憶體平面PL1的資料，但本發明不限於此。在其他實施例中，每一晶粒D0~DN可包括兩個緩衝器，分別用以緩衝第一記憶體平面PL0以及第二記憶體平面PL1的資料。

快閃記憶體於生產過程中，會因為粉塵或是光罩問題，使得快閃記憶單元中的一整列(column)的資料都無法正確存取，損毀的列稱為壞列(bad column)。然而，在同一晶粒中的記憶體平面所具有壞列的數量可能彼此不同。壞列的數量越多，記憶體平面中之實體頁面裡可利用的記憶體空間則越少，其中記憶體空間的大小引響到錯誤位元校正能力。詳細而言，具有越高的錯誤位元校正能力之錯誤校正(Error Correction)的編碼，會產生長度越長的校驗碼(Parity)。

第3圖為本發明所提供之實體頁面之一種實施例的示意圖。在本實施例中，第一記憶體平面PL0的每一實體頁 面P0_0~P0_N分別具有1000位元組(Byte)無法使用的壞列，第二記憶體平面PL1的每一實體頁面P1_0~P1_N中，分別具有900位元組(Byte)無法使用的壞列。另外，在本實施例中，實體頁面為快閃記憶體180之最小讀取單位。換言之，每一實體頁面為一頁面。值得注意的是，第3圖示意性的將壞列顯示於實體頁面P0_0以及P1_0尾端，但實際上壞列系隨機散落於實體頁面P0_0以及P1_0中。在本實施例中，產品設計者將同一晶粒中具有不同壞列數量之第一記憶體平面PL0以及第二記憶體平面PL1的錯誤位元校正能力，皆定義為同一錯誤位元校正能力值。舉例而言，在本實施例中，第一記憶體平面PL0以及第二記憶體平面PL1的錯誤位元校正能力值皆為59位元(Bit)，59位元之錯誤位元校正能力值需要長度為104位元組的校驗碼。以第一記憶體平面PL0的實體頁面P0_0以及第二記憶體平面PL1的實體頁面P1_0為例，實體頁面P0_0以及實體頁面P1_0分別具有7個資料塊(Chunk)C0~C6以及一元資料段(Meta data)MD。每一資料塊C0~C6分別具有一資料段以及一校驗碼段(parity)。資料段的長度為1024位元組。校驗碼的長度為104位元組。元資料段MD的長度為32位元組。如第3圖所示，具有較少壞列的第二記憶體平面PL1由於配合具有較多壞列的第一記憶體平面PL0，會損失可使用的100位元組，造成資源的浪費。值得注意的是，壞列的數量、元資料段MD的長度、資料段的長度、以及錯誤位元校正能力值皆為本發明之一種實施例，但本發明不限於此。每一個不同的記憶體平面皆可能由於不同之生產環境具有不同數量的壞列。實體頁面中資料塊的數量、錯誤位元校 正能力值以及資料段的長度皆可由產品開發者自行決定，其中元資料段MD的長度則是由所決定之錯誤位元校正能力值以及錯誤校驗的種類而決定的。

第4圖為本發明所提供之實體頁面之另一種實施例的示意圖。在本實施例中，第一記憶體平面PL0的每一實體頁面P0_0~P0_N分別具有1000位元組(Byte)無法使用的壞列，第二記憶體平面PL1的每一實體頁面P1_0~P1_N分別具有900位元組(Byte)無法使用的壞列。值得注意的是，第4圖示意性的將壞列顯示於實體頁面P0_0以及實體頁面P1_0尾端，但實際上壞列系隨機散落於實體頁面中。另外，在本實施例中，快閃記憶體180之最小讀取單位為頁面P0’~PN’，如第5圖所示。換言之，在本實施例中，快閃記憶體180之最小讀取單位(頁面)係由第一記憶體平面PL0中之一實體頁面以及第二記憶體平面PL1中之一實體頁面所構成的。在本實施例中，由第一記憶體平面PL0與第二記憶體平面PL1所構成的頁面P0’~PN’具有一錯誤位元校正能力值。值得注意的是，由於第一記憶體平面PL0中之實體頁面P0_0~P0_N以及第二記憶體平面PL1中之實體頁面P1_0~P1_N已分別依序被合併為頁面P0’~PN’，因此在第3圖中所示未使用的位元組(100Byte)可在本實施例中作為的校驗碼空間。由於有相較於第3圖中之實施例較多用以儲存校驗碼的空間並且兩個實體頁面僅需要一個元資料MD，因此在本實施例中頁面P0’~PN’可具有相較於第3圖之實施例更高的錯誤位元校正能力值。舉例而言，在本實施例中，第一記憶體平面PL0以及第二記憶體平面PL1所構成之頁面P0’~PN’的錯誤位元校 正能力值為65位元，但本發明不限於此。65位元之錯誤位元校正能力值需要長度為114位元組的校驗碼。以第一記憶體平面PL0的實體頁面P0_0以及第二記憶體平面PL1的實體頁面P1_0所構成之頁面P0’為例，頁面P0’具有14個資料塊(Chunk)C0~C13以及一元資料段(Meta data)MD。每一資料塊C0~C13分別具有一資料段以及一校驗碼段(parity)。資料段的長度為1024位元組、校驗碼的長度為114位元組以及元資料段MD的長度為32位元組。值得注意的是，壞列的數量、元資料段MD的長度、資料段的長度、以及錯誤位元校正能力值皆為本發明之一種實施例，但本發明不限於此。每一個不同的記憶體平面皆可能由於不同之生產環境具有不同數量的壞列。頁面中資料塊的數量、錯誤位元校正能力值以及資料段的長度皆可由產品開發者自行決定，其中元資料段MD的長度則是由所決定之錯誤位元校正能力值以及錯誤校驗的種類決定。

詳細而言，在第4圖以及第5圖之實施例中，控制器160被設置為根據用以對一目標頁面P0’進行讀取之一讀取命令，讀取第一記憶體平面PL0中之第一實體頁面P0-0以及第二記憶體平面PL1中之第二實體頁面P1_0。另外，控制器160更被設置為用以將所讀取之第一實體頁面P0_0的資料以及第二實體頁面P1_0的資料傳送至錯誤校正引擎168，使得錯誤校正引擎168可根據第一實體頁面P0_0的資料以及第二實體頁面P1_0的資料對目標頁面P0’進行錯誤校正。詳細而言，控制器160被設置為用以根據讀取命令，依序傳送複數資料塊讀取命令至快閃記憶體180，以依序讀取由第一實體頁面P0_0以及第 二實體頁面P1_0所構成之目標頁面中之複數資料塊C0~C13。值得注意的是，每一資料塊讀取命令中皆包括一位址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。

另外，在某些實施例中，控制器160更被設置為用以藉由資料塊讀取命令中之兩者，分別對第一實體頁面P0_0中之複數位元組以及第二實體頁面P1_0中之複數位元組進行讀取，以獲得資料塊中之一資料塊。控制器160更被設置為用以將根據資料塊讀取命令所讀取資料塊C0~C13，傳送至錯誤校正引擎168，使得錯誤校正引擎168可根據所讀取之資料塊C0~C13進行錯誤校正。舉例而言，如第4圖所示，由於第一記憶體平面PL0的記憶體空間不夠，因此資料塊C6中之資料有一部分被分配至第二記憶體平面PL1。因此，在本實施例中，控制器160更被設置為用以藉由資料塊讀取命令中之兩者，分別對第一實體頁面P0_0中之複數位元組以及第二實體頁面P1_0中之複數位元組進行讀取，以獲得資料塊中之資料塊C6。接著，控制器160更被設置為用以將根據資料塊讀取命令中之兩者所讀取之第一實體頁面P0_0以及第二實體頁面P1_o中之位元組傳送至錯誤校正引擎168，使得錯誤校正引擎168可根據所讀取之第一實體頁面P0_0以及第二實體頁面P1_0中之位元組對資料塊C6進行錯誤校正。

值得注意的是，在一實施例中，快閃記憶體180可更包括一對應表，用以儲存頁面P0’~PN’所對應之實體頁面。當資料儲存裝置140上電時，控制器160可將對應表載入隨機存 取記憶體166中，以當接收到讀取命令或者寫入命令時，將目標頁面的位址轉換為所相應之實體頁面的位址，並根據所轉換之位址對快閃記憶體180進行存取。在另一實施例中，控制器160更可包括一頁面轉換電路。頁面轉換電路以硬體的方式，將第一記憶體平面PL0中之實體頁面P0_0~P0_N的資料以及第二記憶體平面PL1中之實體頁面P1_0~P1_N的資料合併為頁面P0’~PN’的資料，以將所合併的之頁面P0’~PN’資料提供給控制器160進行讀取以及寫入，但本發明不限於此。

第6圖為本發明所提供之一資料讀取方法之一種實施例的流程圖。資料讀取方法適用於第1圖~第5圖所示之電子系統100。流程開始於步驟S600。

在步驟S600中，控制器160自主機120接收一讀取命令，其中讀取命令係用以對一目標頁面進行讀取。

接著，在步驟S602中，控制器160根據讀取命令，讀取第一記憶體平面PL0中之一第一實體頁面以及第二記憶體平面PL1中之一第二實體頁面。詳細而言，控制器160被設置為用以根據讀取命令，依序傳送複數資料塊讀取命令至快閃記憶體180，以依序讀取由第一實體頁面P0_0以及第二實體頁面P1_0所構成之目標頁面中之複數資料塊C0~C13。值得注意的是，每一資料塊讀取命令中皆包括一位址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。另外，在某些實施例中，控制器160更被設置為用以藉由資料塊讀取命令中之兩者，分別對第一實體頁面P0_0中之複數位元組以及第二實體頁面P1_0中之複數位元 組進行讀取，以獲得資料塊中之一資料塊。舉例而言，如第4圖所示，由於第一記憶體平面PL0的記憶體空間不夠，因此資料塊C6中之資料有一部分被分配至第二記憶體平面PL1。因此，在本實施例中，控制器160更被設置為用以藉由資料塊讀取命令中之兩者，分別對第一實體頁面P0_0中之複數位元組以及第二實體頁面P1_0中之複數位元組進行讀取，以獲得資料塊中之資料塊C6。流程結束於步驟S602。

第7圖為本發明所提供之一資料讀取方法之另一種實施例的流程圖。資料讀取方法適用於第1圖~第5圖所示之電子系統100。流程開始於步驟S700。值得注意的是，步驟S700~S702相似於步驟S600~S602，因此步驟S700~S702的細節請參考第7圖之說明，在此不再贅述。

在步驟S704中，控制器160更被設置為用以將所讀取之第一實體頁面P0_0的資料以及第二實體頁面P1_0的資料傳送至錯誤校正引擎168。詳細而言，控制器160係被設置為用以將根據資料塊讀取命令所讀取資料塊，傳送至錯誤校正引擎168。在第4圖的實施例中，當控制器160藉由資料塊讀取命令中之兩者，分別對第一實體頁面P0_0中之複數位元組以及第二實體頁面P1_0中之複數位元組進行讀取後，控制器160將根據資料塊讀取命令中之兩者所讀取之第一實體頁面P0_0以及第二實體頁面P1_0中之位元組傳送至錯誤校正引擎168。

在步驟S706中，錯誤校正引擎168根據第一實體頁面P0_0的資料以及第二實體頁面P1_0的資料對目標頁面進行錯誤校正。詳細而言，錯誤校正引擎168係根據所讀取之資料 塊進行錯誤校正。在第4圖的實施例中，錯誤校正引擎168係根據所讀取之第一實體頁面P0_0中之位元組以及第二實體頁面P1_0中之位元組對資料塊C6進行錯誤校正。流程結束於步驟S706。

本發明所提供之資料儲存裝置140以及資料讀取方法合併兩個記憶體平面的頁面。換言之，資料儲存裝置140中之最小讀取單位是由兩個記憶體平面的頁面所構成的。

本發明之方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

100‧‧‧電子系統

120‧‧‧主機

140‧‧‧資料儲存裝置

160‧‧‧控制器

162‧‧‧運算單元

164‧‧‧永久記憶體

166‧‧‧隨機存取記憶體

168‧‧‧錯誤校正引擎

180‧‧‧快閃記憶體

Claims (12)

1. 一種資料儲存裝置，包括：一快閃記憶體，包括複數晶粒(die)，並且每一上述晶粒包括一第一記憶體平面(plane)以及一第二記憶體平面(plane)，其中上述第一記憶體平面以及上述第二記憶體平面分別包括複數實體頁面(page)；以及一控制器，被設置為用以根據用以對一目標頁面進行讀取之一讀取命令，讀取上述第一記憶體平面中之一第一實體頁面以及上述第二記憶體平面中之一第二實體頁面。
2. 如申請專利範圍第1項所述之資料儲存裝置，其中上述控制器更包括一錯誤校正引擎，並且上述控制器更被設置為用以將所讀取之上述第一實體頁面的資料以及上述第二實體頁面的資料傳送至上述錯誤校正引擎，使得上述錯誤校正引擎根據上述第一實體頁面的資料以及上述第二實體頁面的資料對上述目標頁面進行錯誤校正。
3. 如申請專利範圍第1項所述之資料儲存裝置，其中上述控制器被設置為用以根據上述讀取命令，依序傳送複數資料塊讀取命令至上述快閃記憶體，以依序讀取由上述第一實體頁面以及上述第二實體頁面所構成之上述目標頁面中之複數資料塊，其中上述控制器更被設置為用以藉由上述資料塊讀取命令中之兩者，分別對上述第一實體頁面中之複數位元組以及上述第二實體頁面中之複數位元組進行讀取，以獲得上述資料塊中之一第一資料塊。
4. 如申請專利範圍第3項所述之資料儲存裝置，其中每一上 述資料塊包括一資料段以及用以校正上述資料段之一校驗碼。
5. 如申請專利範圍第3項所述之資料儲存裝置，其中上述控制器更包括一錯誤校正引擎，並且上述控制器更被設置為用以將根據上述資料塊讀取命令中之兩者所讀取之上述第一實體頁面以及上述第二實體頁面中之位元組傳送至上述錯誤校正引擎，使得上述錯誤校正引擎可根據所讀取之上述第一實體頁面以及上述第二實體頁面中之位元組對上述第一資料塊進行錯誤校正。
6. 如申請專利範圍第3項所述之資料儲存裝置，其中每一上述資料塊讀取命令包括一位址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。
7. 一種資料讀取方法，適用於一快閃記憶體，其中上述快閃記憶體包括複數晶粒(die)，每一上述晶粒包括一第一記憶體平面(plane)以及一第二記憶體平面(plane)，上述第一記憶體平面以及上述第二記憶體平面分別包括複數實體頁面(page)，並且上述資料讀取方法包括：自主機接收一讀取命令，其中上述讀取命令係用以對一目標頁面進行讀取；以及根據上述讀取命令，讀取上述第一記憶體平面中之一第一實體頁面以及上述第二記憶體平面中之一第二實體頁面。
8. 如申請專利範圍第7項所述之資料讀取方法，更包括： 將所讀取之上述第一實體頁面的資料以及上述第二實體頁面的資料傳送至一錯誤校正引擎；以及藉由上述錯誤校正引擎根據上述第一實體頁面的資料以及上述第二實體頁面的資料對上述目標頁面進行錯誤校正。
9. 如申請專利範圍第7項所述之資料讀取方法，其中上述根據上述讀取命令讀取上述第一記憶體平面中之上述第一實體頁面以及上述第二記憶體平面中之上述第二實體頁面的步驟更包括：根據上述讀取命令，依序傳送複數資料塊讀取命令至上述快閃記憶體，以依序讀取由上述第一實體頁面以及上述第二實體頁面所構成之上述目標頁面中之複數資料塊，其中上述資料塊讀取命令中之兩者，分別對上述第一實體頁面中之複數位元組以及上述第二實體頁面中之複數位元組進行讀取，以獲得上述資料塊中之一第一資料塊。
10. 如申請專利範圍第9項所述之資料讀取方法，其中每一上述資料塊包括一資料段以及用以校正上述資料段之一校驗碼。
11. 如申請專利範圍第9項所述之資料讀取方法，更包括：根據上述資料塊讀取命令中之兩者所讀取之上述第一實體頁面以及上述第二實體頁面中之位元組傳送至一錯誤校正引擎；以及 藉由上述錯誤校正引擎，根據所讀取之上述第一實體頁面以及上述第二實體頁面中之位元組對上述第一資料塊進行錯誤校正。
12. 如申請專利範圍第9項所述之資料讀取方法，其中每一上述資料塊讀取命令包括一位址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。