TWI556309B - 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法 - Google Patents

電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI556309B
TWI556309B TW099118753A TW99118753A TWI556309B TW I556309 B TWI556309 B TW I556309B TW 099118753 A TW099118753 A TW 099118753A TW 99118753 A TW99118753 A TW 99118753A TW I556309 B TWI556309 B TW I556309B
Authority
TW
Taiwan
Prior art keywords
gas
electrode
gas introduction
processing apparatus
reaction chamber
Prior art date
Application number
TW099118753A
Other languages
English (en)
Other versions
TW201126604A (en
Inventor
山崎舜平
井上卓之
菊地彫
井上博登
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201126604A publication Critical patent/TW201126604A/zh
Application granted granted Critical
Publication of TWI556309B publication Critical patent/TWI556309B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Plasma Technology (AREA)

Description

電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
本發明係關於電漿處理裝置、使用該電漿處理裝置的薄膜的製造方法和薄膜電晶體的製造方法。
已有具備具有凸部及凹部的上部電極的平行平板型的電漿處理裝置，其使用分解效率高的氣體和分解效率低的氣體作為原料氣體而在基板上沉積均勻的膜。在該電漿處理裝置中，藉由從上部電極中的離下部電極近的區域(即，凸部的表面)的引入口將分解效率高的氣體(O2)引入到處理室內，從上部電極中的離下部電極遠的區域(即，凹部的表面)的引入口將分解效率低的氣體(SiF4)引入到處理室內，將頻率為13.56MHz的高頻電壓施加到下部電極，並且將頻率為27.12MHz的高頻電壓施加到上部電極，而在下部電極和上部電極之間產生電漿。此時，不僅在凸部的表面和下部電極的表面之間產生電漿，而且還在上部電極的凹部中產生電漿，並且，在凸部的表面，垂直於設置在下部電極上的基板的方向上的高密度電漿區域窄，而在上部電極的凹部中，垂直於基板的方向上的高密度電漿區域寬。因為從上部電極中的凹部的表面的引入口將分解效率低的氣體引入到凹部中的高密度電漿區域，所以與分解效率高的氣體相比，分解效率低的氣體的暴露於電漿的時間變長，而促進離解。結果，可以提高電漿處理速度，並且可以使分解效率低的氣體離解得充分而在基板上沉積均勻的膜(參照專利文獻1)。
專利文獻1：日本專利申請公開第2000-269201號公報
本發明的一個實施例的目的在於提供一種可以形成均勻且優質的膜的電漿處理裝置。
本發明的一個實施例的目的在於使用上述電漿處理裝置製造均勻且優質的膜。
本發明的一個實施例的目的在於使用上述電漿處理裝置製造可靠性高的薄膜電晶體。
本發明的一個實施例是一種電漿處理裝置，包括：上部電極和下部電極，其中，所述上部電極具有設置有第一引入口的凸部和設置有第二引入口的凹部，並且，所述上部電極的凸部的間隔為在產生電漿時產生的鞘層(sheath)的厚度的2倍以下。
本發明的一個實施例是一種電漿處理裝置，包括：上部電極和下部電極，其中，所述上部電極具有設置有第一引入口的凸部和設置有第二引入口的凹部，並且，所述上部電極的凸部和凹部的高低差為在產生電漿時產生的鞘層的厚度以下。
本發明的一個實施例是一種電漿處理裝置，包括：上部電極和下部電極，其中，所述上部電極具有設置有第一引入口的凸部和設置有第二引入口的凹部，並且，在所述上部電極的凸部附近產生電子密度高的主電漿(bulk plasma)。
另外，在具有上述結構的電漿處理裝置中，從第一引入口引入到反應室的氣體和從第二引入口引入到反應室的氣體的種類較佳的為不相同。
本發明的一個實施例是一種電漿處理裝置，包括：上部電極和下部電極，其中，所述上部電極具有設置有第一引入孔(第一氣體管道)的凸部和設置有第二引入孔(第二氣體管道)的凹部，所述上部電極的第一引入孔(第一氣體管道)連接到填充有不容易離解的氣體的第一汽缸且第二引入孔(第二氣體管道)連接到填充有容易離解的氣體的第二汽缸，從設置在所述上部電極的凸部的表面的第一引入孔(第一氣體管道)的引入口將不容易離解的氣體引入到反應室並從設置在凹部的表面的第二引入孔(第二氣體管道)的引入口將容易離解的氣體引入到反應室。這裏，如在括弧中描述那樣，在本發明說明中，“引入孔”表示氣體管道，而“引入口”表示連接到氣體管道的氣體的出口部分。
本發明的一個實施例是使用上述電漿處理裝置的膜的製造方法。
本發明的一個實施例是應用上述膜的製造方法的薄膜電晶體的製造方法。
根據本發明的一個實施例，可以製造均勻且優質的膜。再者，可以製造可靠性高的薄膜電晶體。
以下，參照附圖詳細說明本發明的實施例模式。但是，本發明不侷限於以下說明，所屬技術領域的普通人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。注意，當參照附圖說明發明結構時，在不同的附圖中也共同使用相同的附圖標記來表示相同的部分。另外，也有如下情況：當表示相同的部分時使用相同的陰影線，而不特別附加附圖標記。另外，為方便起見，有時將絕緣層不表示在平面圖中。注意，在每一個附圖中，每一個元件的大小或每一個層的厚度或區域在某些情況下為了清晰可見而可能被誇大。因此，不一定限定於其尺寸。
實施例模式1
圖1示出電漿處理裝置的一個結構。反應室100b由鋁或不鏽鋼等具有剛性的材料形成，並其內部構成為可以真空排氣。本實施例模式所示的電漿處理裝置使用不鏽鋼作為反應室材料且對其內面進行鋁熱噴塗，以提高機械強度。另外，本實施例模式所示的電漿處理裝置採用可分解的反應室結構以便進行維修，並且定期地進行再次鋁熱噴塗。在反應室100b中具備有第二電極102(也稱為上部電極)和與第二電極102相對的第一電極101(也稱為下部電極)。
第二電極102聯結有高頻電力供給單元103。第一電極101接地，並構成為可以裝載基板。第二電極102與反應室100b藉由絕緣材料116絕緣分離，而構成為不漏失高頻電力。例如，當使用陶瓷材料作為絕緣材料116時，由於很難使用刀口型金屬密封凸緣來密封上部電極，所以較佳的使用O型密封圈。
注意，雖然在圖1中表示具有第二電極102和第一電極101的電容耦合型(平行平板型)結構，但是，本發明不侷限於此。只要是可以藉由供給高頻電力在反應室100b內部產生輝光放電電漿的結構，就也可以採用如感應耦合型等的其他結構。
第二電極102是有規則地，較佳的等間距地配置有凸部141及凹部143的凹凸電極。凸部141也可以說是設置在第二電極102上的突出部分。並且，在第二電極102的凸部141設置有連接到氣體供給單元108的第一引入孔142，並且在第二電極102的凹部143設置有連接到氣體供給單元108的第二引入孔144。藉由採用這種結構，可以使從凸部141和凹部143供給給反應室100b的氣體種類不同。另外，這裏，以具有離下部電極的表面近的引入口的區域作為凸部141並以具有離下部電極的表面遠的引入口的區域作為凹部143。
第一引入孔142藉由氣體管道145連接到氣體供給單元108的填充有反應性氣體(氮化性氣體、氧化性氣體或氫氣體)的汽缸110a。第二引入孔144藉由氣體管道146連接到氣體供給單元108的填充有包含矽或鍺的沉積性氣體的汽缸110c。因此，從設置在凸部141的第一引入孔142的引入口將反應性氣體(氮化性氣體、氧化性氣體或氫氣體)供給給反應室100b。從設置在凹部143的第二引入孔144的引入口將包含矽或鍺的沉積性氣體供給給反應室100b。
氣體供給單元108由填充有氣體的汽缸110、壓力調節閥111、停止閥112、質量流量控制器113等構成。氣體供給單元108具有填充有反應性氣體(氮化性氣體、氧化性氣體或氫氣體)的汽缸110a、填充有包含矽或鍺的沉積性氣體的汽缸110c和填充有稀釋氣體的汽缸110b。另外，填充有稀釋氣體的汽缸110b只要連接到第一引入孔142和第二引入孔144中的一方或兩者，即可。另外，這裏，作為填充有反應性氣體(氮化性氣體、氧化性氣體或氫氣體)的汽缸110a、填充有包含矽或鍺的沉積性氣體的汽缸110c和填充有稀釋氣體的汽缸110b，分別典型地示出一個供給源，但是，汽缸110a、汽缸110b和汽缸110c也可以分別具有多個供給源。
作為填充在汽缸110a中的氧化性氣體，有例如氧氣體、臭氧氣體、一氧化二氮氣體等，但是也可以使用其他氧化性氣體。
作為填充在汽缸110a中的氮化性氣體，有例如氮氣體、氨氣體、聯氨氣體等，但是也可以使用其他氮化性氣體。
作為填充在汽缸110c中的包含矽或鍺的沉積性氣體，有例如矽烷(SiH4)氣體、乙矽烷(Si2H6)氣體、鍺烷(GeH4)氣體、乙鍺烷(Ge2H6)氣體等，但是也可以使用其他沉積性氣體。
作為填充在汽缸110b中的稀釋氣體，有如氦氣體、氖氣體等的稀有氣體。
由加熱控制器115控制其溫度的基板加熱器114設置在第一電極101內。在基板加熱器114設置在第一電極101內時，採用熱傳導加熱方式。例如，基板加熱器114由護套加熱器(sheathed heater)構成。
高頻電力供給單元103包括高頻電源104、匹配器106和高頻濾波器129。將從高頻電源104供給的高頻電力供給給第二電極102。在第一匹配器106的輸出側設置有阻擋從高頻電源104輸出的高頻成分的高頻阻擋濾波器129。
高頻電源104供給60MHz以下的高頻電力。在安裝在第一電極101上的基板為第七代以上的大面積基板時，作為高頻電源104，較佳的供給大致10m以上的高頻電力。例如，較佳的供給13.56MHz以下，尤其是3MHz以上且13.56MHz以下的高頻電力。藉由使高頻電源104供給上述範圍的高頻電力，即使將第七代以上的大面積基板安裝在第一電極101上而進行輝光放電，也可以在不受到表面駐波的影響的情況下在大面積基板上產生均勻的電漿，因此，可以在整個基板上形成均勻且優質的膜。
例如，在使用具有13.56MHz頻率的電源作為高頻電源104時，使用10pF至100pF的可變電容器作為高頻阻擋濾波器129。
或者，作為高頻阻擋濾波器129，還可以進一步使用線圈來構成使用線圈和可變電容器的並聯諧振電路。
連接到反應室100b的排氣單元109具有進行真空排氣的功能和在導入反應氣體時將反應室100b內調整為保持指定的壓力的功能。作為排氣單元109的結構包括蝶閥117、蝶閥118、停止閥119至124、渦輪分子泵125、渦輪分子泵126、乾燥泵127等。另外，渦輪分子泵126藉由停止閥124與乾燥泵127聯結。
在對反應室100b內進行真空排氣時，首先，打開用於粗略排氣的停止閥119和用於粗略排氣的停止閥121，在使用乾燥泵127對反應室100b內進行排氣之後關閉停止閥119而打開蝶閥117和停止閥120進行真空排氣。再者，當對反應室100b內進行低於10-5Pa的壓力的超高真空排氣時，在使用乾燥泵對反應室100b內進行排氣後關閉蝶閥117、停止閥120和停止閥121，並打開蝶閥118至停止閥122、停止閥123和停止閥124，藉由使用串聯連接的渦輪分子泵125、126和乾燥泵127進行排氣來進行真空排氣。此外，在進行了真空排氣之後，較佳的對反應室100b內進行熱處理以進行內壁的脫氣處理。
電漿處理裝置具有可以適當地設定第二電極102和第一電極101之間的間隔(也稱為間隙間隔)的結構。藉由調整反應室100b內的第一電極101的高度來調節該間隙間隔。藉由使用波紋管107，可以保持反應室100b內的真空，並且可以調節間隙間隔。
第二電極102也可以具有多個擴散板(參照圖2)。從氣體管道145供給的氣體在被擴散板151擴散之後經過擴散板151的貫穿孔153而從設置在凸部141的第一引入孔142的引入口供給給反應室100b。並且，從氣體管道146供給的氣體在被擴散板152擴散之後經過擴散板152的貫穿孔154而從設置在凹部143的第二引入孔144的引入口供給給反應室100b。如圖2所示，第二電極102具有擴散板151及擴散板152，使得從氣體管道145及氣體管道146引入的氣體在第二電極102內充分地擴散，而可以將均勻的氣體供給給反應室100b，由此可以在基板上形成均勻且優質的膜。
這裏，參照圖3A和3B、圖4A和4B說明第二電極102的形狀的一個實施例。圖3A和圖4A是從第一電極101一側看第二電極102的平面圖，而圖3B和圖4B是沿圖3A和4A的A-B線的截面圖。另外，在圖3A和圖4A中，為了清楚地理解凹凸的狀態，以寬間距的陰影線表示在第一電極101一側突出的區域(即，凸部)，並以窄間距的陰影線表示凹陷的區域(即，凹部)。
如圖3A所示，有規則地，較佳的等間距地配置有形成在凸部141的第一引入孔142的引入口和形成在凹部143的第二引入孔144的引入口。另外，如圖3B所示，在凸部141設置有第一引入孔142的引入口，並且在凹部143設置有第二引入孔144的引入口。每個凸部141彼此分離，而每個凹部143存在於連接的一個平面上。這裏，凸部141為四角錐台。另外，凸部141不侷限於此，而也可以適當地採用三角錐台、五角錐台、六角錐台和其他多角錐台。另外，較佳的是，凸部141的邊緣及頂部具有圓度，而成為角部具有圓度的多角錐台。
或者，如圖4A所示，凸部141也可以為圓錐台。並且，如圖4B所示，在凸部141設置有第一引入孔142的引入口，並且在凹部143設置有第二引入孔144的引入口。另外，較佳的是，凸部141的邊緣具有圓度，而成為角部具有圓度的圓錐台。
在圖3A和3B、圖4A和4B中，藉由使凸部141和凹部143的邊緣和頂部具有圓度，可以降低局部性電弧放電，而能夠減小所產生的灰塵。
另外，圖5示出具備多個反應室的多室電漿處理裝置的一個實施例的概要圖。該裝置具備公共腔130、裝載/卸載室131、第一反應室100a、第二反應室100b、第三反應室100c和第四反應室100d。裝載/卸載室131具有如下結構：裝置於盒子的基板由公共腔130的搬送機構134搬送出/搬入到各反應室，即採用板料送進方式。在公共腔130和各室之間設置有閘門閥133，以便使在各反應室內進行的處理互不干涉。
各反應室根據所形成的薄膜的種類區分。當然，反應室的個數不侷限於此，根據需要可以任意增減。另外，既可以在一個反應室內形成一種膜，又可以在一個反應室內形成多種膜。
各反應室連接有排氣單元109。排氣單元不侷限於圖1和圖5所示的真空泵的組合，只要能夠排氣到大約10-5Pa至10-1Pa的真空度，就可以應用其他真空泵。在排氣單元109和各反應室之間設置有蝶閥，由此可以分離大氣與被進行了真空排氣的室內，並且藉由由停止閥和渦輪分子泵調整排氣速度，而可以調整各反應室的壓力。
另外，裝載/卸載室131也可以聯結有能夠進行超高真空的真空排氣的低溫泵135。藉由使用低溫泵135，可以將裝載/卸載室131的壓力設定為低於10-5Pa的超高真空，並且可以降低沉積在反應室中的基板上的膜所包含的雜質元素的濃度。因為低溫泵135的排氣速度比渦輪分子泵和乾燥泵快，所以藉由將低溫泵135設置在開閉頻率高的裝載/卸載室131，而可以提高處理量。
氣體供給單元108由填充有氣體的汽缸110、壓力調節閥111、停止閥112、質量流量控制器113等構成。氣體供給單元108具有填充有包含矽或鍺的沉積性氣體的汽缸110c、填充有反應性氣體(氮化性氣體、氧化性氣體或氫氣體)的汽缸110a和填充有稀釋氣體的汽缸110b。另外，填充有稀釋氣體的汽缸110b只要連接到第一引入孔142和第二引入孔144中的一方或兩者，即可。另外，這裏，作為填充有包含矽或鍺的沉積性氣體的汽缸110c、填充有反應性氣體(氮化性氣體、氧化性氣體或氫氣體)的汽缸110a和填充有稀釋氣體的汽缸110b，分別典型地示出了一個供給源，但是，這些汽缸也可以分別具有多個供給源。
各反應室聯結有用來形成電漿的高頻電力供給單元。高頻電力供給單元至少包括高頻電源104和匹配器106。
各反應室可以根據所形成的薄膜的種類而分別使用。每個薄膜具有最合適的成膜溫度，因此藉由個別區分使用反應室，來可以容易根據所形成的薄膜而管理成膜溫度。再者，由於能夠反復形成相同種類的膜，所以可以消除起因於以前形成的膜的殘留雜質物的影響。
圖6是為說明用於計算的參數而示出圖1所示的第二電極102和第一電極101的形狀和尺寸的詳細的圖。在第二電極102上設置有凸部141和凹部143，並且凸部141不是錐形狀。
在圖6中，h表示凹部143的深度，並且它是第二電極102的凸部141的高度(凸部141的頂部的表面和凹部143的表面的高低差)。hGap表示電極間距離，即是第二電極102的凸部141和第一電極101之間的距離(凸部141的頂部的表面和第一電極101的表面的高低差)。d表示凹部143的寬度，並且它是凸部141和相鄰的凸部141之間的距離。dlower表示下部電極的直徑。
圖7A和7B是示出沿圖6中的A1-A2的電子密度分佈的計算結果的圖，其中以橫軸表示從A1到A2的距離(即，從凹部143的中心到凸部141的距離)，並以縱軸表示電子密度。圖7A是示出凹部的深度h=4mm時的凹部143的寬度d=0(沒有凹部及凸部的平行平板)、4mm、10mm、20mm的各電子密度分佈。圖7B是示出凹部的深度h=20mm時的凹部143的寬度d=0(沒有凹部及凸部的平行平板)、4mm、10mm、20mm的各電子密度分佈。
從圖7A和7B可知，凹部143的寬度越大，凹部143的正下的電子密度和離凹部143遠的區域的電子密度的差異越大。另外，因為凹部的深度越深，進入到凹部的電漿越多，所以其變化程度變大。據此，藉由將凹部143的寬度和凹部的深度設定為10mm以下，可以不在凹部中產生電漿，而在凸部141的表面產生電漿。
圖8A和8B是示出沿圖6中的B1-B2的電子密度比的分佈的計算結果的圖，其中以橫軸表示從B1到B2的距離(即，從凹部143的表面到第一電極101的距離)，並以縱軸表示電子密度比。另外，在圖8A及圖8B中，電子密度比是以各凹部中的電子密度的最大值作為標準而規格化的。圖8A是示出凹部的深度h=4mm時的凹部143的寬度d=0(沒有凹部及凸部的平行平板)、4mm、10mm、20mm的各電子密度比的分佈。圖8B是示出凹部的深度h=20mm時的凹部143的寬度d=0(沒有凹部及凸部的平行平板)、4mm、10mm、20mm的各電子密度比的分佈。另外，在壓力為100Pa、電壓為100V、高頻電源的頻率為13.56MHz的條件下進行了計算。
從圖8A可知，當凹部的深度h=4mm時，可以不在凹部中產生電漿，而在凸部141的表面產生電漿。從圖8B可知，當凹部的深度h=20mm時，藉由將凹部143的寬度設定為10mm以下，可以不在凹部中產生電漿，而在凸部141的表面產生電漿。這是因為在用於計算的條件下鞘層的厚度為幾mm左右的緣故。從圖8B可知，凹部143的寬度必須為鞘層的厚度的大致2倍以下，以不在凹部中產生電漿。並且，必須為低壓力和低電力。
如上所述那樣，凹部143的寬度較佳的為鞘層的厚度的2倍以下，以不在凹部中產生電漿。
或者，藉由使凹部的深度小於鞘層的厚度，可以不在凹部中產生電漿。
另外，鞘層的厚度根據高頻電源的頻率和電壓、反應室內的壓力等而調整，尤其是在降低高頻電源的頻率時，可以進一步增大鞘層的厚度。
圖9A和9B示出對電磁場的強度進行計算而得到的結果。圖9A與圖6等同樣地示出將凸部的側面設置為垂直於凹部的表面時的電磁場的強度的分佈，而圖9B示出第二電極102的凸部尖銳時的電磁場的強度的分佈。圖9B所示的第二電極102的凸部的截面形狀為錐形狀，以θ表示該錐形角。就是說，錐形角θ表示由凸部的側面和凹部的表面形成的角度。另外，在凸部的截面形狀為錐形狀時，其截面積越接近引入口一側越一味地縮小。
在圖9B中，錐形角θ越小，能夠達到到凹部的表面的電磁波越多，因此，可以減小電場極為弱的區域而緩和電場，可以降低離子損傷，並且可以減小因電弧放電而產生的灰塵。另外，隨著凸部的頂部的表面的區域的減小，可以將電場強的區域集中在頂部。
在本實施例模式所示的電漿處理裝置中，藉由將第二電極102的凹部的寬度設定為鞘層的厚度的大致2倍以下，或者，使第二電極102的凹部的深度小於鞘層的厚度，而在將高頻電力供給給電漿處理裝置的第二電極102時，在第二電極102和第一電極101之間產生輝光放電，而如圖10A所示那樣可以在第二電極102的凹部產生鞘層，並且可以在第二電極102的凸部141一側產生主電漿161。並且，在主電漿161中，可以在凸部141的附近(突出部分的正下或第一氣體引入孔的正下)產生高密度電漿區域162。
實施例模式2
在本實施例模式中，說明使用實施例模式1所示的電漿處理裝置的膜的製造方法。這裏，作為電漿處理裝置，參照圖1、圖10A和10B進行說明。
在圖1所示的電漿處理裝置中，從設置在第二電極102的凸部141的內部的第一引入孔142的引入口將填充在氣體供給單元108的汽缸110a中的反應性氣體(氮化性氣體、氧化性氣體或氫氣體)引入到反應室100b。
從設置在第二電極102的凹部143的內部的第二引入孔144的引入口將填充在氣體供給單元108的汽缸110c中的包含矽或鍺的沉積性氣體引入到反應室100b。
並且，在使用排氣單元109對反應室100b內的氣體進行排氣之後，調整反應室100b內的壓力。
然後，在將高頻電力供給給實施例模式1所說明的電漿處理裝置的第二電極102時，在第二電極102和第一電極101之間產生輝光放電，而如圖10A所示那樣在第二電極102的凸部141一側產生主電漿161。並且，在主電漿161中，在凸部141的附近產生高密度電漿區域162。另一方面，在第二電極102的凹部143不產生主電漿，而產生鞘層。
因為在主電漿161的高密度電漿區域162中，電子密度高，並且每單位時間的電離頻度高，所以從第一引入孔142引入到反應室的反應性氣體(氮化性氣體、氧化性氣體或氫氣體)容易離解，而成為高能量的活性種。即使在將不容易離解的氣體引入到反應室時，也因高密度電漿區域162中的電離頻度高而使不容易離解的氣體容易離解。
當在包含矽或鍺的沉積性氣體中含有高次矽烷或高次矽烷和矽烷中的一個或多個因分子間力而接合的締合分子(associated molecule)時，高次矽烷或締合分子不起充分的反應，從而其一部分在未起反應的狀態下沉積在基板上。這成為膜缺陷的一個原因。
但是，藉由使用實施例模式1所說明的電漿處理裝置在基板上形成膜，包含矽或鍺的沉積性氣體中含有的締合分子或簇與由反應性氣體(氮化性氣體、氧化性氣體或氫氣體)離解而成的高能量的活性種之間的反應被促進，因此，未起反應的高次矽烷或矽簇的一部分不容易直接沉積在基板上，而可以在基板上形成缺陷少的膜。
另一方面，如圖10B所示，當在第二電極102的表面和凹部的內側產生主電漿163，再者，在相鄰的凸部141之間(突出部分的側面的周圍或第二氣體引入口的正下)產生高密度電漿區域164時，從第二引入孔144引入的包含矽或鍺的沉積性氣體在高密度電漿區域164中產生活性種，並且該活性種彼此在高密度電漿區域164中起反應，這導致締合分子或簇的形成。
但是，在本實施例模式中，藉由使用實施例模式1所說明的電漿處理裝置產生輝光放電，而如圖10A所示那樣地在第二電極102的凸部141之間的空間不產生主電漿161，而產生鞘層。因此，即使在從第二引入孔144引入到反應室的包含矽或鍺的沉積性氣體產生活性種的情況下也不會促進該活性種之間的反應。結果，不形成締合分子或簇，從而包含矽或鍺的沉積性氣體的活性種遷移到基板表面。或者，包含矽或鍺的沉積性氣體的活性種與在高密度電漿區域162中離解而成的高能量的活性種起反應，而沉積在基板上。
因此，引入到反應室的包含矽或鍺的沉積性氣體即使產生活性種，該活性種之間的反應也受到抑制，並且與在高密度電漿區域162中離解而成的高能量的活性種起反應而離解，因此，可以抑制締合分子或簇在未起反應的狀態下沉積，而可以在基板上形成缺陷少的均勻的膜。
以下，說明由反應性氣體(氮化性氣體、氧化性氣體或氫氣體)在主電漿中離解而成的活性種分解在包含矽或鍺的沉積性氣體中含有的締合分子的機理。這裏，使用氨基(NH2 *)作為反應性氣體(氮化性氣體、氧化性氣體或氫氣體)在電漿中離解而成的活性種的典型例子，並且使用矽締合分子的一個例子的乙矽烷(Si2H6)作為締合分子，藉由密度函數法對乙矽烷的分解機理的微視模型進行計算。另外，作為計算用軟體，使用Gaussian公司所製造的量子化學計算軟體Gaussian03。
反應式1示出乙矽烷(Si2H6)和氨基(NH2 *)起反應而產生甲矽烷基(SiH3 *)和氨基矽烷(SiNH5)的模型(模型1)。
Si2H6+NH2 *→SiNH5+SiH3 *　(1)
並且，反應式2示出乙矽烷(Si2H6)和氨基(NH2 *)起反應而產生乙矽烷基(Si2H5 *)和氨的模型(模型2)。
Si2H6+NH2 *→Si2H5 *+NH3　(2)
圖11A和11B示出根據模型1及模型2，以反應物的能量為基準計算生成物的能量及活性化能量的能量圖及分子的模型的示意圖。另外，活性化能量以中間體的能量和反應物的能量之間的差異來表示。圖11A示出反應式1的計算結果，而圖11B示出反應式2的計算結果。
根據圖11A可知：模型1的躍遷狀態的活性化能量為0.171eV。並且，生成物的能量為-1.12eV；因為生成物的能量比反應物的能量低，所以生成物比反應物穩定。
根據圖11B可知：模型2的躍遷狀態的活性化能量為0.170eV。並且，生成物的能量為-0.852eV；因為生成物的能量比反應物的能量低，所以生成物比反應物穩定。
因為模型1所示的從乙矽烷和氨基產生甲矽烷基的反應的活性化能量(反應勢壘1)和模型2所示的從乙矽烷和氨基產生氨的反應的活性化能量(反應勢壘2)大致相同，所以上述兩個模型的反應速度可以說是大致相同。就是說，可知由氨基分解乙矽烷。
在模型1中，從生成物變成中間體的反應勢壘3是生成物的能量和活性化能量的差異，即1.29eV。在模型2中，從生成物變成中間體的反應勢壘4同樣地計算為1.02eV。因為反應勢壘3及4比反應勢壘1及2大，所以不容易發生在上述兩個模型中生成物回到反應前的乙矽烷和氨基的反應。
從上述可知，在包含氨基的氣氛中乙矽烷被分解，而產生乙矽烷基及甲矽烷基。然後，在反應式2中產生的乙矽烷基與另一氨基起反應而被分解，而產生甲矽烷基。就是說，在圖1所示的第二電極102的表面為凹凸形狀，並且可以在凸部141附近產生主電漿的電漿處理裝置中，藉由從凸部141內的第一引入孔142的引入口將反應性氣體(氮化性氣體、氧化性氣體或氫氣體)引入到反應室並從凹部143內的第二引入孔144的引入口將包含矽或鍺的沉積性氣體引入到反應室，而使包含矽或鍺的沉積性氣體中含有的締合分子或簇與由反應性氣體(氮化性氣體、氧化性氣體或氫氣體)離解而成的高能量的活性種起反應而被分解，因此高次矽烷或矽簇不容易沉積在基板上，而可以在基板上形成缺陷少的膜。
實施例模式3
在本實施例模式中，參照圖12A至12C和圖13A至13C說明使用實施例模式1所示的電漿處理裝置的薄膜電晶體的製造方法。
這裏，較佳的使形成在一個基板上的所有薄膜電晶體的導電性一致，以抑制製程數的增加。因此，在本實施例模式中說明n通道型薄膜電晶體的製造方法。
如圖12A所示，在基板301上形成閘極電極303。接著，在形成覆蓋閘極電極303的閘極絕緣層305之後形成第一半導體層306。
作為基板301，除了可以使用玻璃基板、陶瓷基板以外，還可以使用具有能夠耐受本製程的處理溫度的耐熱性的塑膠基板等。此外，在不要求基板具有透光性的情況下，還可以使用在不鏽鋼合金等金屬基板表面設置有絕緣層的基板。作為玻璃基板，例如可以使用如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等的無鹼玻璃基板。另外，作為基板301，可以使用第3代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第4代(680mm×880mm或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm、2450mm×3050mm)、第10代(2950mm×3400mm)等的玻璃基板。
作為閘極電極303，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料的單層或疊層。或者，還可以使用以摻雜有磷等雜質元素的多晶矽為代表的半導體層或AgPdCu合金。
作為閘極電極303的雙層的疊層結構，較佳的採用：在鋁層上層疊鉬層的雙層結構；在銅層上層疊鉬層的雙層結構；或者在銅層上層疊氮化鈦層或氮化鉭層的雙層結構；或者層疊氮化鈦層和鉬層的雙層結構。另外，作為閘極電極303的三層的疊層結構，較佳的採用鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的疊層。藉由在電阻低的層上層疊用作阻擋層的金屬層，可以降低電阻，並且可以防止金屬元素從金屬層擴散到半導體層。
另外，為了提高閘極電極306與基板301的密接性，可以在基板301和閘極電極303之間設置上述金屬材料的氮化物層。
閘極電極303藉由如下步驟可以形成：在基板301上藉由利用濺射法或真空蒸鍍法形成導電層，在該導電層上藉由光微影法或噴墨法等形成掩罩，並且使用該掩罩蝕刻導電層。或者，也可以利用噴墨法將銀、金或銅等的導電奈米膏噴射到基板上並進行焙燒來形成閘極電極303。在此，在基板301上形成導電層之後，使用藉由第一光微影步驟而形成的抗蝕劑掩罩進行蝕刻，以形成閘極電極303。
另外，在光微影步驟中，既可在基板整個表面上形成抗蝕劑，又可在形成抗蝕劑掩罩的區域藉由印刷法印刷抗蝕劑，然後，進行曝光，以節省抗蝕劑而降低成本。或者，也可以使用雷射光束直描裝置對抗蝕劑進行曝光，來代替使用曝光機對抗蝕劑進行曝光。
另外，藉由將閘極電極303形成為錐形形狀，可以減少形成在閘極電極303上的半導體層和佈線層的步階差部分的佈線斷裂。較佳的在將抗蝕劑掩罩縮小的同時進行蝕刻，以便將閘極電極303的側面成為錐形形狀。
另外，可以在形成閘極電極303的步驟中同時形成閘極佈線(掃描線)和電容佈線。注意，掃描線是指選擇像素的佈線，電容佈線是指連接到像素的記憶元件的一方電極的佈線。然而，不侷限於此，也可以以不同的步驟形成閘極佈線及電容佈線的一方或兩者和閘極電極303。
可以使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層形成閘極絕緣層305。
注意，在本發明說明中，氧氮化矽是指其組成中的氧含量大於氮含量的物質，較佳的是在使用盧瑟福背散射法(RBS:Rutherford Backscattering Spectrometry)及氫前散射法(HFS:Hydrogen Forward Scattering)進行測量時，作為組成範圍包含50at.%至70at.%的氧、0.5at.%至15at.%的氮、25at.%至35at.%的矽、以及0.1at.%至10at.%的氫的物質。另外，氮氧化矽是指其組成中的氮含量大於氧含量的物質，較佳的是在使用RBS及HFS進行測量時，作為組成範圍包含5at.%至30at.%的氧、20at.%至55at.%的氮、25at.%至35at.%的矽、10at.%至30at.%的氫的物質。注意，在將構成氧氮化矽或氮氧化矽的原子的總計設定為100at.%時，氮、氧、矽及氫的含量比率包括在上述範圍內。
藉由使用實施例模式1所示的電漿處理裝置的電漿CVD法形成閘極絕緣層305，而可以形成缺陷少的閘極絕緣層。由此，可以減少後面形成的薄膜電晶體的電特性的不均勻性或退化。
另外，藉由使用有機矽烷氣體的CVD法而形成氧化矽層作為閘極絕緣層305的最外表面，可以提高以後形成的第一半導體層的結晶性，而可以提高薄膜電晶體的導通電流和電場效應遷移率。作為有機矽烷氣體，可以使用如正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲基氨基)矽烷(SiH(N(CH3)2)3)等的含矽化合物。
作為第一半導體層306，形成微晶半導體層。作為微晶半導體層，例如使用微晶矽層、微晶矽鍺層、微晶鍺層等而形成。或者，也可以使用包含磷、砷或銻的微晶矽層、包含磷、砷或銻的微晶矽鍺層、包含磷、砷或銻的微晶鍺層等。
構成微晶半導體層的微晶半導體是指具有結晶結構(包含單晶、多晶)的半導體。微晶半導體是具有在自由能方面很穩定的第三狀態的半導體，並且是具有短程有序且晶格畸變的結晶半導體，晶粒徑為2nm以上200nm以下、較佳的為10nm以上80nm以下、更佳的為20nm以上50nm以下的柱狀結晶或針狀結晶在相對於基板表面沿法線方向生長。因此，在柱狀晶體或針狀晶體的介面中有時形成有晶粒介面。
對於作為微晶半導體的典型例子的微晶矽而言，其拉曼光譜的峰值向比表示單晶矽的520cm-1低波數一側偏移。就是說，在表示單晶矽的520cm-1和表示非晶矽的480cm-1之間示出微晶矽的拉曼光譜的峰值。另外，可以包含1at.%以上的氫或鹵素，以終止懸空鍵。再者，可以添加稀有氣體元素比如氦、氬、氪或氖等，由此進一步促進晶格畸變，而使微晶結構的穩定性增高，得到優良微晶半導體。例如，在美國專利4,409,134號中公開有關於這種微晶半導體的記載。
另外，藉由將微晶半導體層所包含的氧和氮的藉由二次離子質譜技術測量的濃度設定為1×1018atoms/cm3，可以提高微晶半導體層315a的結晶性，因此是較佳的。
另外，在圖12A至12C中，雖然示出層狀的第一半導體層306，但是也可以將半導體粒子分散在閘極絕緣層305上。藉由將半導體粒子的尺寸設定為1nm至30nm，將密度設定為低於1×1013/cm2，較佳的為低於1×1010/cm2，可以形成被分離的半導體粒子。此時，後面形成的混合區域307b接觸於半導體粒子和閘極絕緣層305。再者，藉由在閘極絕緣層305上形成微晶半導體粒子作為第一半導體層306之後，在該微晶半導體粒子上沉積微晶半導體層，而也可以形成即使在閘極絕緣層305的介面結晶性也高的微晶半導體層。
第一半導體層306的厚度為3nm至100nm，較佳的為5nm至50nm。這是因為如果第一半導體層306太薄，則薄膜電晶體的導通電流降低的緣故。或者，這是因為如果第一半導體層306太厚，則當薄膜電晶體在高溫下工作時截止電流上升的緣故。藉由將第一半導體層306的厚度設定為3nm至100nm厚，較佳的為5nm至50nm厚，可以得到良好的導通電流及截止電流。
在實施例模式1所示的電漿處理裝置的處理室中，藉由混合包含矽或鍺的沉積性氣體和氫並利用輝光放電電漿，而形成第一半導體層306。或者，藉由混合包含矽或鍺的沉積氣體、氫、稀有氣體如氦、氬、氖、氪、氙等，且使用輝光放電電漿，來形成第一半導體層306。將氫流量稀釋到含矽或鍺的沉積性氣體的流量的10倍至2000倍(較佳的為10倍至200倍)，形成微晶矽、微晶矽鍺、微晶鍺等。此時的沉積溫度為室溫至300℃，較佳的為200℃至280℃。
作為包含矽或鍺的沉積性氣體的典型例，有矽烷(SiH4)氣體、乙矽烷(Si2H6)氣體、鍺烷(GeH4)氣體、乙鍺烷(Ge2H6)等。
另外，如果使用氮化矽層形成閘極絕緣層305，則在第一半導體層306為微晶半導體層時容易形成沉積初期的非晶半導體區域，這樣就使微晶半導體層的結晶性低，並且使薄膜電晶體的電特性低。因此，在使用氮化矽層形成閘極絕緣層305時，較佳地是，在包含矽或鍺的沉積性氣體的稀釋率高的條件或低溫條件下沉積微晶半導體層。例如，較佳採用如下高稀釋率條件：將氫流量稀釋到含矽或鍺的沉積性氣體的流量的200倍至2000倍(較佳的為250倍至400倍)。另外，較佳的採用微晶半導體層的沉積溫度為200℃至250℃的低溫條件。藉由採用高稀釋率條件或低溫條件，可以提高初期核發生密度，降低閘極絕緣層上的非晶成分，從而使微晶半導體層的結晶性得到提高。
藉由使用氦、氬、氖、氪、氙等的稀有氣體作為第一半導體層306的原料氣體，提高第一半導體層306的沉積速度。另外，當沉積速度得到提高時，混入到第一半導體層306的雜質量減少，因此，可以提高第一半導體層306的結晶性。由此，薄膜電晶體的導通電流和電場效應遷移率得到提高，並且可以提高處理量。
另外，在形成第一半導體層306之前，藉由對CVD設備的處理室內進行排氣且導入包含矽或鍺的沉積氣體，而去除處理室內的雜質，可以減少以後形成的薄膜電晶體的閘極絕緣層305和第一半導體層306中的雜質量，並且可以提高薄膜電晶體的電特性。
或者，在形成第一半導體層306之前，也可以使閘極絕緣層305的表面暴露於氧電漿、氫電漿等。
接著，如圖12B所示，在第一半導體層306上形成第二半導體層307。這裏，作為第二半導體層307，示出混合區域307b和包含非晶半導體的區域307c。接著，在第二半導體層307上形成雜質半導體層309和導電層311。接著，在導電層311上形成抗蝕劑掩罩313。
以第一半導體層306作為晶種，在部分地進行結晶生長的條件下，可以形成具有混合區域307b和包含非晶半導體的區域307c的第二半導體層307。
在實施例模式1所示的電漿處理裝置的處理室中，藉由混合包含矽或鍺的沉積性氣體、氫和包含氮的氣體並利用輝光放電電漿，而形成第二半導體層307。作為包含氮的氣體，有氨、氮、氟化氮、氯化氮等、氯胺、氟胺等。輝光放電電漿的產生可以是與第一半導體層306同樣的。
此時，藉由使包含矽或鍺的沉積性氣體和氫的流量比為與第一半導體層306同樣地形成微晶半導體層的條件，並且藉由使用包含氮的氣體作為原料氣體，可以使第二半導體層307的形成條件為與第一半導體層306的沉積條件相比減少結晶生長的條件。結果，在第二半導體層307中，可以形成混合區域307b和由缺陷少且價電子帶的帶邊中的能級的尾(下端)的斜率陡峭的具有高秩序性的半導體層形成的包含非晶半導體的區域307c。
這裏，形成第二半導體層307的條件的典型例子為：氫的流量為含矽或鍺的沉積性氣體的流量的10倍至2000倍，較佳的為10倍至200倍。另外，通常的形成非晶半導體層的條件的典型例子為：氫的流量為含矽或鍺的沉積性氣體的流量的0倍至5倍。
或者，藉由對第二半導體層307的原料氣體引入氦、氖、氬、氙或氪等稀有氣體，可以提高沈積速度。
第二半導體層307的厚度較佳的為50nm至350nm，較佳的為120nm至250nm。
在第二半導體層307的沉積初期中，因為在原料氣體中含有包含氮的氣體，所以部分地抑制了結晶生長而使錐形狀的微晶半導體區域生長，並且形成填充在該錐形狀的微晶半導體區域之間的非晶半導體區域。像這樣，微晶半導體區域和非晶半導體區域混合在一起的區域被稱為307b。再者，錐形狀的微晶半導體區域的結晶生長停止，而只形成不包含微晶半導體區域的非晶半導體區域。像這樣，不包含微晶半導體區域而只形成有非晶半導體的區域被稱為包含非晶半導體區域的區域307c。另外，有時會有如下情況：在錐形狀的微晶半導體區域生長之前，以第一半導體層306作為晶種而在整個第一半導體層306上沉積微晶半導體層。
另外，這裏，對第二半導體層307的原料氣體混合了包含氮的氣體，以形成具有混合區域307b和包含非晶半導體的區域307c的第二半導體層307，但是作為第二半導體層307的另一形成方法，可以使用如下方法：將第一半導體層306的表面暴露於包含氮的氣體，而使氮被吸附到第一半導體層306的表面，然後，藉由以包含矽或鍺的沉積性氣體和氫作為原料氣體，來形成具有混合區域307b和包含非晶半導體的區域307c的第二半導體層307。
藉由在電漿處理裝置的處理室內混合包含矽的沉積性氣體、氫和磷化氫(氫稀釋或矽烷稀釋)並利用輝光放電電漿，形成雜質半導體層309。用氫稀釋包含矽的沉積性氣體，來形成添加有磷的非晶矽或添加有磷的微晶矽。另外，在製造p通道型的薄膜電晶體時，作為雜質半導體層309，只要使用乙硼烷代替磷化氫，並藉由輝光放電電漿形成添加有硼的非晶矽或添加有硼的微晶矽，即可。
可以藉由使用鋁、銅、鈦、釹、鈧、鉬、鉻、鉭或鎢等以單層或疊層形成導電層311。或者，也可以使用添加有防止小丘的元素的鋁合金(可以用於閘極電極303的鋁-釹合金等)來形成。也可以採用如下疊層結構：利用鈦、鉭、鉬、鎢或這些元素的氮化物形成與雜質半導體層309接觸一側的層，並且在其上形成鋁或鋁合金。再者，也可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或這些元素的氮化物夾持鋁或鋁合金的上表面及下表面。
導電層311藉由CVD法、濺射法或真空沉積法等形成。或者，導電層311也可以藉由絲網印刷法或噴墨法等吐出銀、金或銅等的導電性奈米糊料並進行焙燒來形成。
抗蝕劑掩罩313藉由第二光微影步驟而形成。抗蝕劑掩罩313具有厚度不同的區域。這種抗蝕劑掩罩可以藉由使用多段式調整光罩而形成。藉由使用多段式調整光罩，可以縮減所使用的光掩罩數量而縮減製造步驟數目，因此是較佳的。在本實施例模式中，在形成第一半導體層306和第二半導體層307的圖案的步驟和將半導體層分成源極區和汲極區的步驟中，可以使用藉由使用多段式調整光罩而形成的抗蝕劑掩罩。
多段式調整光罩是指可以以多個階段的光量進行曝光的掩罩，例如，以曝光區域、半曝光區域以及非曝光區域的三個階段的光量進行曝光。藉由使用多段式調整光罩，可以以一次的曝光及顯影步驟形成具有多種(如兩種)厚度的抗蝕劑掩罩。由此，藉由使用多段式調整光罩，可以縮減光掩罩的數量。
接下來，使用抗蝕劑掩罩313對第一半導體層306、第二半導體層307、雜質半導體層309和導電層311進行蝕刻。藉由該步驟，對第一半導體層306、第二半導體層307、雜質半導體層309和導電層311按每個元件進行分離，而形成第三半導體層315、雜質半導體層317和導電層319。另外，第三半導體層315具有第一半導體層306被蝕刻的微晶半導體層315a、第二半導體層307的混合區域307b被蝕刻的混合區域315b和第二半導體層307的包含非晶半導體的區域307c被蝕刻的包含非晶半導體的區域315c(參照圖12C)。
接著，使抗蝕劑掩罩313縮退，形成被分離的抗蝕劑掩罩323。作為抗蝕劑掩罩的縮退，使用利用氧電漿的灰化而進行，即可。在此，藉由對抗蝕劑掩罩313進行灰化以在閘極電極上進行分離，可以形成抗蝕劑掩罩323(參照圖13A)。
接著，使用抗蝕劑掩罩323蝕刻導電層319，形成用作源極電極及汲極電極的佈線325(參照圖13B)。這裏，使用乾蝕刻。佈線325不僅起到源極電極或汲極電極的作用，而且還起到信號線的作用。但是，不侷限於此，也可以分別設置信號線和源極電極及汲極電極。
接下來，使用抗蝕劑掩罩323分別對第三半導體層315的包含非晶半導體的區域315c和雜質半導體層317的一部分進行蝕刻。這裏，使用乾蝕刻。藉由進行上述步驟，形成在其表面存在有凹部的包含非晶半導體的區域329c和用作源極區及汲極區的雜質半導體層327(參照圖13C)。然後，去除抗蝕劑掩罩323。
另外，這裏，因為分別對導電層319、包含非晶半導體的區域315c和雜質半導體層317的一部分進行了乾蝕刻，所以導電層319被各向異性地蝕刻，而成為佈線325的側面和雜質半導體層327的側面大致一致的形狀。
另外，在去除抗蝕劑掩罩323之後，也可以蝕刻雜質半導體層317和包含非晶半導體的區域315c的一部分。藉由進行該蝕刻，佈線325的側面和雜質半導體層327的側面大致一致，這是因為使用佈線325蝕刻了雜質半導體層317的緣故。
另外，也可以對導電層319進行濕蝕刻，並且對包含非晶半導體的區域315c和雜質半導體層317進行乾蝕刻。藉由進行濕蝕刻，導電層319被各向同性地蝕刻，因此形成比抗蝕劑掩罩323向內一側縮小的佈線325。並且，成為雜質半導體層327的側面形成在佈線325的側面的外側的形狀。
接著，在去除抗蝕劑掩罩323之後，也可以進行乾蝕刻。作為乾蝕刻條件，採用如下條件：露出的包含非晶半導體的區域329c的表面不受到損傷，且對於包含非晶半導體的區域329c的蝕刻速度低。也就是，採用如下條件：露出的包含非晶半導體的區域329c的表面幾乎不受到損傷，且包含非晶半導體的區域329c的露出的部分的厚度幾乎不減薄。作為蝕刻氣體，使用如Cl2、CF4或N2等。對於蝕刻方法沒有特別的限制，可以採用電感耦合型電漿(ICP)方式、電容耦合型電漿(CCP)方式、電子迴旋共振電漿(ECR)方式、反應離子蝕刻(RIE)方式等。
接著，也可以對包含非晶半導體的區域329c的表面進行電漿處理如水電漿處理、氨電漿處理、氮電漿處理等。
藉由在反應空間引入以水蒸氣為主要成分的氣體，產生電漿，而可以進行水電漿處理。
如上所述，藉由在形成雜質半導體層327之後，在不對包含非晶半導體的區域329c造成損傷的條件下進一步進行乾蝕刻，可以去除存在於露出的包含非晶半導體的區域329c的表面上的殘渣等的雜質。並且，藉由進行電漿處理，可以使源極區和汲極區之間的絕緣可靠，並且降低完成的薄膜電晶體的截止電流，而可以減少電特性的不均勻性。
藉由上述步驟，可以以少的掩罩數量高生產率地製造具有缺陷少的閘極絕緣層的薄膜電晶體。並且，可以高生產率地製造電特性的不均勻或退化少的薄膜電晶體。另外，在本實施例模式中，作為薄膜電晶體，示出了反交錯型薄膜電晶體，但是可以適當地使用頂閘型薄膜電晶體。
實施例模式4
可以將實施例模式3所說明的薄膜電晶體應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)；用於電腦等的監視器；電子紙；數位相機、數位攝像機；數位相框；便攜電話(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；聲音再現裝置；彈珠機等的大型遊戲機等。
可以將實施例模式3所說明的薄膜電晶體應用於例如電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，能夠將電子紙應用於電子書閱讀器(電子書籍)、海報、電車等交通工具的車廂廣告、***等各種卡片中的顯示等。圖14A至14D示出電子設備的一例。
圖14A示出電子書籍的一例。例如，圖14A所示的電子書籍由框體400及框體401構成。框體400及框體401由鉸鏈404形成為一體，而可以進行開閉工作。藉由採用這種結構，可以如使用紙的書籍那樣進行使用。
框體400組裝有顯示部402，而框體401組裝有顯示部403。顯示部402及顯示部403的結構既可以是顯示連續的畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖14A中的顯示部402)顯示文章，而在左邊的顯示部(圖14A中的顯示部403)顯示圖像。可以將由實施例模式3所示的薄膜電晶體構成的顯示裝置應用於顯示部402及顯示部403。
此外，在圖14A中示出框體400具備操作部等的例子。例如，在框體400中，具備電源輸入端子405、操作鍵406、揚聲器407等。操作鍵406例如可以具備翻頁的功能。此外，也可以採用在與框體的顯示部相同的面上具備鍵盤及定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子及可以與USB電纜等各種電纜連接的端子等)、記錄媒體***部等的結構。再者，圖14A所示的電子書籍也可以具有電子詞典的功能。
此外，圖14A所示的電子書籍也能夠具備以無線方式收發資訊的結構。還可以採用如下結構：以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載。
圖14B示出數位相框的一例。例如，在圖14B所示的數位相框中，框體411組裝有顯示部412。顯示部412可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，能夠發揮與一般的相框同樣的功能。作為顯示部412，可以使用由實施例模式3所說明的薄膜電晶體構成的顯示裝置。
此外，圖14B所示的數位相框較佳的採用具備操作部、外部連接用端子(USB端子、可以連接到諸如USB電纜等電纜的端子等)、記錄媒體***部等的結構。這些結構也可以組裝到與顯示部相同的面上，但是當將它們設置在側面或背面上時，設計性提高，所以是較佳的。例如，能夠對數位相框的記錄媒體***部***儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後將所提取的圖像資料顯示於顯示部412。
注意，圖14B所示的數位相框也可以採用能夠以無線方式收發資訊的結構。還能採用以無線方式提取所希望的圖像資料並進行顯示的結構。
圖14C示出電視裝置的一例。在圖14C所示的電視裝置中，框體421組裝有顯示部422。藉由利用顯示部422，可以顯示影像。此外，在此示出利用支架423支撐框體421的結構。作為顯示部422，能夠應用由實施例模式3所說明的薄膜電晶體構成的顯示裝置。
能夠藉由利用框體421所具備的操作開關或分體形成的遙控操作機進行圖14C所示的電視裝置的操作。藉由利用遙控操作機所具備的操作鍵，能夠進行對頻道及音量的操作，並能夠對在顯示部422上顯示的影像進行操作。注意，也可以採用在遙控操作機中設置顯示從該遙控操作機輸出的資訊的顯示部的結構。
此外，圖14C所示的電視裝置採用具備接收機及數據機等的結構。能夠藉由利用接收機接收一般的電視廣播，再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者彼此之間等)的資訊通信。
圖14D示出便攜電話的一例。圖14D所示的便攜電話除了安裝在框體431中的顯示部432之外還具備操作按鈕433、操作按鈕437、外部連接埠434、揚聲器435及麥克風436等。作為顯示部432，能夠應用由實施例模式3所說明的薄膜電晶體構成的顯示裝置。
圖14D所示的便攜電話的顯示部432既可以是觸摸面板，也可以是能夠藉由用手指等觸摸顯示部432來操作顯示部432的顯示內容的結構。在此情況下，能夠藉由用手指等觸摸顯示部432來打電話或製作電子郵件等。
顯示部432的畫面主要有三種模式。第一模式是以圖像的顯示為主的顯示模式，第二模式是以文字等資訊的輸入為主的輸入模式。第三模式是混合有顯示模式和輸入模式這兩種模式的顯示與輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部432設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部432的畫面的大多部分中顯示鍵盤或號碼按鈕。
注意，藉由在圖14D所示的便攜電話的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷便攜電話的方向(縱向或橫向)，能夠對顯示部432的顯示資訊進行自動切換。
藉由觸摸顯示部432或利用框體431的操作按鈕437進行的操作，切換畫面模式，即可。此外，還能根據顯示在顯示部432上的圖像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文本資料時，將畫面模式切換成輸入模式，即可。
注意，當在輸入模式中藉由檢測出顯示部432的光感測器所檢測的信號得知在一定期間沒有顯示部432的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還能夠將顯示部432用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部432，並利用圖像感測器拍攝掌紋、指紋等，能夠進行個人識別。注意，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，還能拍攝手指靜脈、手掌靜脈等。
如上所說明，可以將本發明的一個實施例的薄膜電晶體和顯示裝置應用於各種電子設備。
100a．．．反應室
100b．．．反應室
100c．．．反應室
100d．．．反應室
101．．．第一電極
102．．．第二電極
103．．．高頻電力供給單元
104．．．高頻電源
106．．．匹配器
107．．．波紋管
108．．．氣體供給單元
109．．．排氣單元
110．．．汽缸
110a．．．汽缸
110b．．．汽缸
110c．．．汽缸
111．．．壓力調節閥
112．．．停止閥
113．．．質量流量控制器
114．．．基板加熱器
115．．．加熱控制器
116．．．絕緣材料
117．．．蝶閥
118．．．蝶閥
119．．．停止閥
120．．．停止閥
121．．．停止閥
124．．．停止閥
125．．．渦輪分子泵
126．．．渦輪分子泵
127．．．乾燥泵
129．．．高頻濾波器
130．．．公共腔
131．．．裝載/卸載室
133．．．閘門閥
134．．．搬送機構
135．．．低溫泵
141．．．凸部
142．．．引入孔
143．．．凹部
144．．．引入孔
145．．．氣體管道
146．．．氣體管道
151．．．擴散板
152．．．擴散板
153．．．貫穿孔
154．．．貫穿孔
161．．．主電漿
162．．．高密度電漿區域
163．．．主電漿
164．．．高密度電漿區域
301．．．基板
303．．．閘極電極
305．．．閘極絕緣層
306．．．第一半導體層
307．．．第二半導體層
307b．．．混合區域
307c．．．包含非晶半導體的區域
309．．．雜質半導體層
311．．．導電層
313．．．抗蝕劑掩罩
315．．．半導體層
315a．．．微晶半導體層
315b．．．混合區域
315c．．．包含非晶半導體的區域
317．．．雜質半導體層
319．．．導電層
323．．．抗蝕劑掩罩
325．．．佈線
327．．．雜質半導體層
329c．．．包含非晶半導體的區域
400．．．框體
401．．．框體
402．．．顯示部
403．．．顯示部
404．．．鉸鏈
405．．．電源輸入端子
406．．．操作鍵
407．．．揚聲器
411．．．框體
412．．．顯示部
421．．．框體
422．．．顯示部
423．．．支架
431．．．框體
432．．．顯示部
433．．．操作按鈕
434．．．操作按鈕
435．．．揚聲器
436．．．麥克風
437．．．操作按鈕
在附圖中：
圖1是說明電漿處理裝置的一個例子的圖；
圖2是說明電漿處理裝置的一個例子的圖；
圖3A和3B是說明電漿處理裝置的上部電極的形狀的圖；
圖4A和4B是說明電漿處理裝置的上部電極的形狀的圖；
圖5是說明成膜裝置的結構的一個例子的圖；
圖6是說明電漿處理裝置的上部電極和下部電極的圖；
圖7A和7B是說明計算結果的圖；
圖8A和8B是說明計算結果的圖；
圖9A和9B是說明電漿處理裝置中的電漿的強度的圖；
圖10A和10B是說明電漿處理裝置中的電漿的強度的圖；
圖11A和11B是說明計算結果的圖；
圖12A至12C是說明薄膜電晶體的製造方法的一個例子的圖；
圖13A至13C是說明薄膜電晶體的製造方法的一個例子的圖；以及
圖14A至14D是說明電子設備的圖。
100b．．．反應室
101．．．第一電極
102．．．第二電極
103．．．高頻電力供給單元
104．．．高頻電源
106．．．匹配器
107．．．波紋管
108．．．氣體供給單元
109．．．排氣單元
110．．．汽缸
110a．．．汽缸
110b．．．汽缸
110c．．．汽缸
111．．．壓力調節閥
112．．．停止閥
113．．．質量流量控制器
114．．．基板加熱器
115．．．加熱控制器
116．．．絕緣材料
117．．．蝶閥
118．．．蝶閥
119．．．停止閥
120．．．停止閥
121．．．停止閥
122．．．停止閥
123．．．停止閥
124．．．停止閥
125．．．渦輪分子泵
126．．．渦輪分子泵
127．．．乾燥泵
129．．．高頻濾波器
141．．．凸部
142．．．引入孔
143．．．凹部
144．．．引入孔
145．．．氣體管道

Claims (22)

  1. 一種電漿處理裝置，其中在反應室內產生輝光放電電漿並在該反應室內的基板上沉積生成物，該電漿處理裝置包含：在該反應室內，其上設置有該基板的第一電極；與該第一電極相對的第二電極，該第二電極包含與該第一電極相對的該第二電極的表面上的多個突出部分；以及電連接於該第二電極的高頻電源，其中，該第二電極具有：連接至第一氣體線的第一氣體引入孔，包含設置在該多個突出部分的頂面中的第一氣體引入口；和連接至第二氣體線的第二氣體引入孔，包含設置在該多個突出部分之間的第二氣體引入口，其中，連接至該第一氣體線的該等第一氣體引入孔與連接至該第二氣體線的該等第二氣體引入孔隔離，使得第一氣體和與該第一氣體不同的第二氣體分別經由該等第一氣體引入孔和該等第二氣體引入孔被引入至該反應室內，以及其中，在將高頻電力供給給該第二電極時，在該多個突出部分上產生的該輝光放電電漿的電子密度高於在該多個突出部分之間產生的該輝光放電電漿的電子密度。
  2. 一種電漿處理裝置，其中在反應室內產生輝光放電 電漿並在該反應室內的基板上沉積生成物，該電漿處理裝置包含：在該反應室內，其上設置有該基板的第一電極；與該第一電極相對的第二電極，該第二電極包含與該第一電極相對的該第二電極的表面上的多個突出部分；以及電連接於該第二電極的高頻電源，其中，該第二電極具有：連接至第一氣體線的第一氣體引入孔，包含設置在該多個突出部分的頂面中的第一氣體引入口；和連接至第二氣體線的第二氣體引入孔，包含設置在該多個突出部分之間的第二氣體引入口，其中，連接至該第一氣體線的該等第一氣體引入孔與連接至該第二氣體線的該等第二氣體引入孔隔離，使得第一氣體和與該第一氣體不同的第二氣體分別經由該等第一氣體引入孔和該等第二氣體引入孔被引入至該反應室內，以及其中，在將高頻電力供給給該第二電極時，相鄰的該第二電極的多個突出部分之間的距離小於因該輝光放電電漿而產生在該第二電極的多個突出部分之間的鞘層的厚度的2倍。
  3. 一種電漿處理裝置，其中在反應室內產生輝光放電電漿並在該反應室內的基板上沉積生成物，包含： 在該反應室內，其上設置有該基板的第一電極；與該第一電極相對的第二電極，該第二電極包含與該第一電極相對的該第二電極的表面上的多個突出部分；以及電連接於該第二電極的高頻電源，其中，該第二電極具有：連接至第一氣體線的第一氣體引入孔，包含設置在該多個突出部分的頂面中的第一氣體引入口；和連接至第二氣體線的第二氣體引入孔，包含設置在該多個突出部分之間的第二氣體引入口，其中，連接至該第一氣體線的該等第一氣體引入孔與連接至該第二氣體線的該等第二氣體引入孔隔離，使得第一氣體和與該第一氣體不同的第二氣體分別經由該等第一氣體引入孔和該等第二氣體引入孔被引入至該反應室內，以及其中，在將高頻電力供給給該第二電極時，該第二電極的多個突出部分的高度小於因該輝光放電電漿而產生在該第二電極的多個突出部分之間的鞘層的厚度。
  4. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中供給頻率為13.56MHz或以下的該高頻電力的該高頻電源電連接到該第二電極。
  5. 根據申請專利範圍第1至3項中的任一項的電漿處 理裝置，其中該第二電極的多個突出部分的每一個的截面積越接近每個該第一氣體引入口越單調地縮小。
  6. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中該第二電極的多個突出部分的每一個的邊緣部或頂部具有圓度。
  7. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中該第二電極包括擴散板。
  8. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中該多個突出部分為多角錐台形狀。
  9. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中該多個突出部分為四角錐台形狀。
  10. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中該多個突出部分為圓錐台形狀。
  11. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中，將反應性氣體經由該第一氣體引入口引入到該反應室，以及其中，將沉積性氣體經由該第二氣體引入口引入到該反應室。
  12. 根據申請專利範圍第11項的電漿處理裝置，其中，該反應性氣體為氮化性氣體、氧化性氣體或氫 氣體，以及其中，該沉積性氣體包含矽或鍺。
  13. 根據申請專利範圍第1至3項中的任一項的電漿處理裝置，其中將稀釋氣體經由該第一氣體引入口或該第二氣體引入口引入到該反應室。
  14. 根據申請專利範圍第13項的電漿處理裝置，其中該稀釋氣體為氦氣體或氖氣體。
  15. 一種在根據申請專利範圍第1至3項中的任一項的電漿處理裝置中的膜形成方法，該膜形成方法包含如下步驟：在從該第一氣體引入口引入反應性氣體並從該第二氣體引入口引入沉積性氣體的同時，將電力供給給該高頻電源；在該第二電極的該多個突出部分的正下產生其電子密度高於該多個突出部分的側面的周圍的電子密度的主電漿；以及在該基板上形成該膜。
  16. 一種在根據申請專利範圍第1至3項中的任一項的電漿處理裝置中的膜形成方法，該膜形成方法包含如下步驟：在從該第一氣體引入口引入反應性氣體並從該第二氣體引入口引入沉積性氣體的同時，將電力供給給該高頻電源； 在該第二氣體引入口的正下產生其厚度等於或厚於該多個突出部分的高度的鞘層；以及在該基板上形成該膜。
  17. 根據申請專利範圍第15項的膜形成方法，其中，該反應性氣體為氮化性氣體、氧化性氣體或氫氣體，以及其中，該沉積性氣體包含矽或鍺。
  18. 一種薄膜電晶體的製造方法，包含：藉由使用根據申請專利範圍第15項的膜形成方法，在形成在該基板上的閘極電極上形成該膜；在該膜上形成半導體層；以及形成連接到該半導體層的佈線。
  19. 一種薄膜電晶體的製造方法，包含：藉由使用根據申請專利範圍第15項的膜形成方法，在形成在該基板上的半導體層上形成該膜；在該膜上形成閘極電極；以及形成連接到該半導體層的佈線。
  20. 根據申請專利範圍第16項的膜形成方法，其中，該反應性氣體為氮化性氣體、氧化性氣體或氫氣體，以及其中，該沉積性氣體包含矽或鍺。
  21. 一種薄膜電晶體的製造方法，包含：藉由使用根據申請專利範圍第16項的膜形成方法，在形成在該基板上的閘極電極上形成該膜； 在該膜上形成半導體層；以及形成連接到該半導體層的佈線。
  22. 一種薄膜電晶體的製造方法，包含：藉由使用根據申請專利範圍第16項的膜形成方法，在形成在該基板上的半導體層上形成該膜；在該膜上形成閘極電極；以及形成連接到該半導體層的佈線。
TW099118753A 2009-06-19 2010-06-09 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法 TWI556309B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009146926 2009-06-19

Publications (2)

Publication Number Publication Date
TW201126604A TW201126604A (en) 2011-08-01
TWI556309B true TWI556309B (zh) 2016-11-01

Family

ID=43354704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099118753A TWI556309B (zh) 2009-06-19 2010-06-09 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法

Country Status (5)

Country Link
US (2) US20100323501A1 (zh)
JP (1) JP5478380B2 (zh)
KR (1) KR101698327B1 (zh)
CN (1) CN101928935B (zh)
TW (1) TWI556309B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812927B (zh) * 2016-12-20 2023-08-21 美商應用材料股份有限公司 後期曝光處理設備

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
US9177761B2 (en) 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
CN102482775A (zh) * 2009-09-25 2012-05-30 京瓷株式会社 沉积膜形成装置及沉积膜形成方法
KR101612741B1 (ko) * 2010-03-08 2016-04-18 주성엔지니어링(주) 가스분배수단 및 이를 포함한 기판처리장치
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
JP5731301B2 (ja) * 2011-07-13 2015-06-10 株式会社アルバック 真空処理装置用のガス供給装置
JP2013084552A (ja) * 2011-09-29 2013-05-09 Tokyo Electron Ltd ラジカル選択装置及び基板処理装置
US9416450B2 (en) * 2012-10-24 2016-08-16 Applied Materials, Inc. Showerhead designs of a hot wire chemical vapor deposition (HWCVD) chamber
KR102061749B1 (ko) * 2012-12-27 2020-01-02 주식회사 무한 기판 처리 장치
JP6219179B2 (ja) * 2014-01-20 2017-10-25 東京エレクトロン株式会社 プラズマ処理装置
JP6404111B2 (ja) * 2014-12-18 2018-10-10 東京エレクトロン株式会社 プラズマ処理装置
US9785821B2 (en) * 2015-08-28 2017-10-10 Synaptics Incorporated Capacitive sensor architecture for biometric sensing
TWI733712B (zh) * 2015-12-18 2021-07-21 美商應用材料股份有限公司 用於沉積腔室的擴散器及用於沉積腔室的電極
WO2017169556A1 (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 プラズマ電極およびプラズマ処理装置
CA3034631A1 (en) * 2016-09-02 2018-03-08 Somnio Global Holdings, Llc Free radical generation device and methods thereof
JP2019192892A (ja) * 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
CN112005336A (zh) * 2018-04-20 2020-11-27 周星工程股份有限公司 基板处理设备
GB2605379A (en) * 2021-03-29 2022-10-05 Barton Blakeley Tech Limited Reaction vessel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200345A (ja) * 2002-12-18 2004-07-15 Hitachi Kokusai Electric Inc プラズマ処理装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US4342901A (en) * 1980-08-11 1982-08-03 Eaton Corporation Plasma etching electrode
US5031571A (en) * 1988-02-01 1991-07-16 Mitsui Toatsu Chemicals, Inc. Apparatus for forming a thin film on a substrate
JPH02205681A (ja) * 1989-02-06 1990-08-15 Nec Corp 化学気相成長装置
US5571366A (en) * 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
JP3107971B2 (ja) * 1994-05-17 2000-11-13 株式会社半導体エネルギー研究所 気相反応装置
US6106663A (en) * 1998-06-19 2000-08-22 Lam Research Corporation Semiconductor process chamber electrode
US6344420B1 (en) * 1999-03-15 2002-02-05 Kabushiki Kaisha Toshiba Plasma processing method and plasma processing apparatus
JP3682178B2 (ja) * 1999-03-15 2005-08-10 株式会社東芝 プラズマ処理方法及びプラズマ処理装置
TW477009B (en) 1999-05-26 2002-02-21 Tadahiro Ohmi Plasma process device
JP4105353B2 (ja) 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
JP5010781B2 (ja) 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置
US6620736B2 (en) * 2001-07-24 2003-09-16 Tokyo Electron Limited Electrostatic control of deposition of, and etching by, ionized materials in semiconductor processing
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
KR20060003591A (ko) * 2004-07-07 2006-01-11 주성엔지니어링(주) 다수의 돌출부를 가지는 플라즈마 전극을 포함하는플라즈마 공정장치
JP4408821B2 (ja) * 2005-02-28 2010-02-03 三洋電機株式会社 プラズマ処理装置
US7695633B2 (en) * 2005-10-18 2010-04-13 Applied Materials, Inc. Independent control of ion density, ion energy distribution and ion dissociation in a plasma reactor
JP4884864B2 (ja) * 2006-07-19 2012-02-29 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法、並びにこれを用いた表示装置
US7780866B2 (en) * 2006-11-15 2010-08-24 Applied Materials, Inc. Method of plasma confinement for enhancing magnetic control of plasma radial distribution
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US7935393B2 (en) * 2007-08-07 2011-05-03 Tokyo Electron Limited Method and system for improving sidewall coverage in a deposition system
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
US7736914B2 (en) * 2007-11-29 2010-06-15 Applied Materials, Inc. Plasma control using dual cathode frequency mixing and controlling the level of polymer formation
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP2009228032A (ja) * 2008-03-19 2009-10-08 Sanyo Electric Co Ltd プラズマ処理方法及びプラズマ処理装置
JP5030850B2 (ja) * 2008-04-23 2012-09-19 株式会社日立国際電気 プラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200345A (ja) * 2002-12-18 2004-07-15 Hitachi Kokusai Electric Inc プラズマ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812927B (zh) * 2016-12-20 2023-08-21 美商應用材料股份有限公司 後期曝光處理設備

Also Published As

Publication number Publication date
US8951894B2 (en) 2015-02-10
TW201126604A (en) 2011-08-01
CN101928935A (zh) 2010-12-29
KR101698327B1 (ko) 2017-01-20
CN101928935B (zh) 2015-01-14
US20100323501A1 (en) 2010-12-23
KR20100136933A (ko) 2010-12-29
JP2011023714A (ja) 2011-02-03
US20130012006A1 (en) 2013-01-10
JP5478380B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
TWI556309B (zh) 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
JP5530860B2 (ja) 半導体装置の作製方法
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
US9177761B2 (en) Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US7307028B2 (en) Film-forming method, method of manufacturing semiconductor device, semiconductor device, method of manufacturing display device, and display device
TWI437642B (zh) 半導體裝置的製造方法
TWI484639B (zh) 薄膜電晶體
JP5697534B2 (ja) トランジスタの作製方法
JP5553703B2 (ja) 半導体膜の作製方法および半導体装置の作製方法
JP5216446B2 (ja) プラズマｃｖｄ装置及び表示装置の作製方法
TW200512313A (en) In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
TWI512981B (zh) 微晶半導體膜的製造方法及半導體裝置的製造方法
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
JP2630089B2 (ja) マイクロ波プラズマ処理装置
JP2000345354A (ja) 複数の角度を有するガス導入手段を用いたプラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees