TWI555182B - 用於顯示像素臨限電壓補償電路之電容結構 - Google Patents

用於顯示像素臨限電壓補償電路之電容結構 Download PDF

Info

Publication number
TWI555182B
TWI555182B TW103139948A TW103139948A TWI555182B TW I555182 B TWI555182 B TW I555182B TW 103139948 A TW103139948 A TW 103139948A TW 103139948 A TW103139948 A TW 103139948A TW I555182 B TWI555182 B TW I555182B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
display pixel
capacitor
metal
Prior art date
Application number
TW103139948A
Other languages
English (en)
Other versions
TW201523842A (zh
Inventor
張世昌
維蘇哈 古塔
朴英培
Original Assignee
蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘋果公司 filed Critical 蘋果公司
Publication of TW201523842A publication Critical patent/TW201523842A/zh
Application granted granted Critical
Publication of TWI555182B publication Critical patent/TWI555182B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

用於顯示像素臨限電壓補償電路之電容結構
本申請案主張2014年6月25日申請之美國專利申請案第14/315,202號及2013年11月26日申請之臨時專利申請案第61/909,303號的優先權，該等申請案以全文引用之方式特此併入本文中。
本發明大體上係關於具有顯示器之電子裝置，且更特定言之，係關於用於顯示器(諸如，有機發光二極體顯示器)的電路。
電子裝置常常包括顯示器。舉例而言，蜂巢式電話及攜帶型電腦包括用於向使用者呈現資訊之顯示器。
顯示器(諸如，有機發光二極體顯示器)具有基於發光二極體之顯示像素之陣列。在此類型之顯示器中，每一顯示像素包括發光二極體及用於控制信號至發光二極體之施加以產生光的薄膜電晶體。
電晶體臨限電壓及其他特徵的變化可導致非所欲之可見顯示假影。臨限電壓補償電路可用以補償臨限電壓變化且藉此增強顯示效能。臨限電壓補償電路包括薄膜電晶體及電容器。若不注意，則用以實施臨限電壓補償電路及其他顯示電路中之電容器及其他裝置的結構可不利地影響裝置效能。舉例而言，若臨限電壓補償電路中之儲存電容器展現過小之電容值，則漏電流可能過早地耗散儲存之電荷。若儲存電容器消耗過多電路面積，則可能不能達成顯示器中之所欲像素間距。
因此，可能需要能夠提供改良之臨限電壓補償電路電容器及其他結構以用於有機發光二極體顯示器中的顯示電路。
一顯示器可具有顯示像素之一陣列。每一顯示像素可具有在一驅動電晶體之控制下發光之一發光二極體(諸如，一有機發光二極體)。該驅動電晶體可具有一相關聯臨限電壓。
每一顯示像素可具有形成用於針對臨限電壓變化補償驅動電晶體之電路的薄膜電晶體及電容器結構。該等電容器結構可由交錯之導電板集合形成。該等導電板可由用於形成薄膜電晶體之材料層(諸如，一半導體層、一第一金屬層、一第二金屬層、一第三金屬層及多個***之介電層)形成。
14‧‧‧顯示器
16‧‧‧顯示驅動器積體電路
18‧‧‧列驅動器電路
20‧‧‧行驅動器電路
22‧‧‧顯示像素
24‧‧‧基板
25‧‧‧路徑
26‧‧‧垂直線/資料線
28‧‧‧水平信號線/列線
30‧‧‧發光二極體
34‧‧‧正電力供應端子
36‧‧‧接地電力供應端子
40‧‧‧光
42‧‧‧電容器
46‧‧‧薄膜電晶體
48‧‧‧半導體層(作用層)
48A‧‧‧區域/電晶體作用區/部分
48E‧‧‧半導體層/電容器電極/半導體層之部分/板
50‧‧‧閘極絕緣體層
52‧‧‧第一層間介電(ILD)層
54‧‧‧第二層間介電層
56‧‧‧鈍化介電層
58‧‧‧金屬層之部分/島狀物
60‧‧‧層間介電通孔
62‧‧‧電容器板
70‧‧‧層/圖案化蝕刻終止層
72‧‧‧金屬層/金屬/金屬板
72'‧‧‧連接
76‧‧‧通孔
90‧‧‧緩衝層
92‧‧‧緩衝層
94‧‧‧光屏蔽金屬層
96‧‧‧緩衝層
98‧‧‧金屬層M1之部分
100‧‧‧層/金屬層M1之部分/金屬板
A‧‧‧節點
B‧‧‧節點
C1‧‧‧電容器
C2‧‧‧電容器
C3‧‧‧電容器
Cst1‧‧‧儲存電容器
Cst2‧‧‧儲存電容器
D‧‧‧資料信號
E1‧‧‧第一電容器電極
E2‧‧‧第二電容器電極
EM‧‧‧信號
M1‧‧‧金屬層
M2‧‧‧金屬層
M3‧‧‧金屬層
SCAN1‧‧‧掃描信號
SCAN2‧‧‧掃描信號
SW1‧‧‧電晶體
SW2‧‧‧電晶體
SW3‧‧‧電晶體
TD‧‧‧驅動電晶體
VDDEL‧‧‧正電力供應電壓
Vini‧‧‧直流(DC)偏壓電壓
VSSEL‧‧‧接地電力供應電壓
圖1為根據一實施例之說明性顯示器(諸如，具有有機發光二極體顯示像素之陣列之有機發光二極體顯示器)的圖式。
圖2為根據一實施例之可用於顯示器中之說明性有機發光二極體顯示像素類型的圖式。
圖3為根據一實施例之用於顯示器中之臨限電壓補償電路的說明性電容器的電路圖。
圖4為根據一實施例之可用於實施薄膜電晶體及用於實施圖3中所展示之電容器類型的說明性結構的截面側視圖。
圖5為根據一實施例之用於實施圖3中所展示之電容器類型的圖4中所展示之說明性導電層類型的截面側視圖。
圖6為根據一實施例之說明性薄膜電晶體結構及說明性電容器結構的截面側視圖。
圖7為根據一實施例之額外說明性薄膜電晶體結構及電容器結構的截面側視圖。
圖8為根據一實施例之可使用用於在圖6之結構中形成蝕刻終止物的金屬層類型形成之其他說明性結構的截面側視圖。
圖9為根據一實施例之使用顯示像素中之光屏蔽層之一部分形成的說明性電容器結構的截面側視圖。
電子裝置中之顯示器可具備用於將影像顯示於顯示像素之陣列上之驅動器電路。在圖1中展示說明性顯示器。如圖1中所展示，顯示器14可具有諸如基板24之一或多個層。諸如基板24之層可由平面矩形材料層(諸如，平面玻璃層)形成。顯示器14可具有用於為使用者顯示影像之顯示像素22之陣列。顯示像素22之陣列可由基板24上之數列及數行顯示像素結構形成。此等結構可包括薄膜電晶體，諸如多晶矽薄膜電晶體、半導體氧化物薄膜電晶體等。顯示像素22之陣列中可能存在任何適合數目之列及行(例如，十個或十個以上、一百個或一百個以上或一千個或一千個以上)。
顯示驅動器電路(諸如，顯示驅動器積體電路16)可使用焊料或導電黏著劑耦接至導電路徑(諸如，基板24上之金屬跡線)。顯示驅動器積體電路16(有時被稱為時序控制器晶片)可含有用於經由路徑25與系統控制電路通信之通信電路。路徑25可由可撓性印刷電路上之跡線或其他纜線形成。控制電路可位於電子裝置(諸如，蜂巢式電話、電腦、電視、機上盒、媒體播放器、攜帶型電子裝置或使用顯示器14之其他電子設備)中之主邏輯板上。在操作期間，控制電路可為顯示驅動器積體電路16供應關於待顯示於顯示器14上之影像的資訊。為在顯示像素22上顯示影像，顯示驅動器積體電路16可將時脈信號及其他控制信號供應至顯示驅動器電路(諸如，列驅動器電路18及行驅動器電路20)。列驅動器電路18及/或行驅動器電路20可由一或多個積體電路及/或一或多個薄膜電晶體電路形成。
列驅動器電路18可位於顯示器14之左邊緣及右邊緣上、僅位於顯示器14之單一邊緣上或者位於顯示器14中別處。在操作期間，列驅動器電路18可在水平線28(有時被稱為列線或掃描線)上提供控制信號。列驅動器電路有時可被稱為掃描線驅動器電路。
行驅動器電路20可用以將資料信號D自顯示驅動器積體電路16提供至複數個相應垂直線26上。行驅動器電路20有時可被稱為資料線驅動器電路或源極驅動器電路。垂直線26有時被稱為資料線。在補償操作期間，行驅動器電路20可使用垂直線26，或其他線可由顯示器14之顯示驅動器電路使用以將參考電壓或其他信號供應至像素22。在程式設計操作期間，使用線26將顯示資料載入至顯示像素22中。
每一資料線26與各別行之顯示像素22相關聯。水平信號線28之集合水平地貫穿顯示器14。水平信號線28之每一集合與各別列之顯示像素22相關聯。每一列中之水平信號線之數目可由藉由水平信號線獨立控制之顯示像素22中的電晶體之數目來判定。不同組態之顯示像素可使用不同數目個控制線、電力供應線、資料線等來操作。
列驅動器電路18可確證顯示器14中之列線28上之控制信號。舉例而言，驅動器電路18可接收來自顯示驅動器積體電路16之時脈信號及其他控制信號，且可回應於接收之信號而確證每一列之顯示像素22中之控制信號。數列顯示像素22可依序經處理，其中針對影像資料之每一圖框的處理於顯示像素陣列之頂部處開始且於陣列之底部結束處(作為一實例)。雖然列中之數個掃描線正在確證中，但由電路16提供至行驅動器電路20之控制信號及資料信號引導電路20解多工相關聯資料信號D並將其驅動至資料線26上，使得列中之顯示像素將用出現於資料線D上之顯示資料來程式設計。該等顯示像素隨後可顯示載入之顯示資料。
在有機發光二極體顯示器(諸如，顯示器14)中，每一顯示像素含 有用於發光之各別有機發光二極體。驅動電晶體控制自有機發光二極體輸出之光的量。顯示像素中之控制電路經組態以執行臨限電壓補償操作，使得來自有機發光二極體之輸出信號之強度與載入至顯示像素中之資料信號的大小成比例，但獨立於驅動電晶體之臨限電壓。
在圖2中展示說明性有機發光二極體顯示像素22之示意圖。圖2之顯示像素22之組態僅為說明性的。大體而言，顯示像素22之電路可具有任何合適數目個薄膜電晶體、任何合適數目個儲存電容器、任何合適數目個電力供應電壓端子及用於接收控制信號、參考電壓、資料輸入等之任何合適數目個端子。
如圖2之說明性顯示像素電路中所展示，顯示像素22可包括發光二極體30。正電力供應電壓Vddel可供應至正電力供應端子34，且接地電力供應電壓Vssel可供應至接地電力供應端子36。驅動電晶體TD之狀態控制流過二極體30之電流的量且因此控制顯示像素22發出之光40的量。
顯示像素22可具有儲存電容器Cst1及Cst2，及用作開關之一或多個電晶體(諸如，電晶體SW1、SW2及SW3)。使用列線28將控制信號(諸如，信號EM及掃描信號SCAN1及SCAN2)提供至一列顯示像素22。經由資料線26將資料D提供至一行顯示像素22。
信號EN用以控制發射電晶體SW3之操作。電晶體SW1用以將資料線26之電壓施加至連接至驅動電晶體TD之閘極的節點A。電晶體SW2用以將直流(DC)偏壓電壓Vini施加至節點B以用於補償操作期間之電路初始化。
在補償操作期間，針對諸如電晶體臨限電壓變化之像素至像素(pixel-to-pixel)變化補償顯示像素22。補償週期包括初始化階段及臨限電壓產生階段。在補償之後(亦即，在補償週期之補償操作已完成之後)，將資料載入至顯示像素中。有時被稱為資料程式設計之資料 載入過程在程式設計週期期間發生。在彩色顯示器中，程式設計可涉及解多工資料及將解多工之資料載入紅色、綠色及藍色像素中。
在補償及程式設計之後(亦即，在補償及程式設計週期截止之後)，該列之顯示像素可用以發光。期間顯示像素用以發光所在之時間段(亦即，期間發光二極體30發射光40所在之時間)有時被稱為發射週期。
在初始化階段期間，電路18確證SCAN1及SCAN2(亦即，SCAN1及SCAN2取高)。此接通電晶體SW1及SW2，使得參考電壓信號Vref及初始化電壓信號Vini分別經施加至節點A及B。在補償週期之臨限電壓產生階段期間，信號EM經確證，且開關SW3經接通，使得電流流過驅動電晶體TD以對節點B處之電容充電。隨著節點B處之電壓增加，流過驅動電晶體TD之電流將降低，此係因為驅動電晶體TD之閘極-源極電壓Vgs將接近驅動電晶體TD之臨限電壓Vt。節點B處之電壓因此將達到Vre-Vt。在補償之後(亦即，在初始化及臨限電壓產生之後)，資料經程式設計至經補償之顯示像素中。在程式設計期間，藉由解除確證信號EM來斷開發射電晶體SW3，且使用資料線26將所欲資料電壓D施加至節點A。程式設計之後的節點A處之電壓為顯示資料電壓Vdata。節點B處之電壓由於與節點A耦接而上升。詳言之，節點B處之電壓為Vref-Vt+(Vdata-Vref)*K，其中K等於Cst1/(Cst1+Cst2+Coled)，其中Coled為與二極體30相關聯之電容。
在補償及程式設計操作已完成之後，顯示器14之顯示驅動器電路將使經補償且經程式設計之顯示像素處於發射模式中(亦即，發射週期開始)。在發射期間，信號EM係針對每一經補償且經程式設計之顯示像素經確證以接通電晶體SW3。節點B處之電壓達到Voled(與二極體30相關聯之電壓)。節點A處之電壓達到Vdata+(Voled-(Vref-Vt)-(Vdata-Vref)*K。用於驅動電晶體之Vgs-Vt之值等於節點A之電壓Va 與節點B之電壓Vb之間的差。Va-Vb之值為(Vdata-Vref)*(1-K)，該值獨立於Vt。因此，已針對臨限電壓變化補償每一顯示像素22，使得由該列中之顯示像素22中之每一者發射的光40之量僅與用於彼等顯示像素中之每一者的資料信號D的量值成比例。
圖2中所展示之臨限電壓補償電路類型或用於顯示像素22之其他合適臨限電壓補償電路的滿意操作涉及使用儲存電容器。若儲存電容器展現過小之電容值，則電晶體漏電流將過早地使電容器放電。電容器因此將不能夠有效地保持如執行補償操作所需之所欲電壓。可藉由增加電容器電極結構之表面積來增加電容，但應注意不應消耗過多面積。若太多表面積由顯示像素中之儲存電容器消耗，則用於顯示器14上之其他組件的空間將不足，且可能不能形成緊密顯示像素以實施高像素間距顯示器。
在圖3中展示用於增強顯示像素22中之儲存電容器之電容的說明性技術。如圖3中所示，電容器42由已並聯之多個電容器C1、C2、C3、......形成。在此類型之組態中，電容器42之總電容將等於組成電容器42之並聯電容之總和。舉例而言，若電容器42包括三個並聯電容C1、C2及C3，則電容器42之電容將等於C1+C2+C3。
電容器(諸如，圖3之電容器42)可用於顯示器14中，舉例而言，電容器42可用作顯示像素儲存電容器。作為一實例，電容器42可用於實施圖2之儲存電容器Cst1、圖2之儲存電容器Cst2、充當單電容器顯示像素臨限電壓補償電路中之唯一儲存電容器之儲存電容器，或圖1之顯示像素22中之其他電容器。
電容器42可由作為形成用於顯示像素22之薄膜電晶體及其他結構之製程的部分而經圖案化且沈積於基板24上的數個材料層製成。在圖4中展示包括用於實施電容器42之說明性結構的顯示器14之一部分之截面側視圖。如圖4中所展示，用於形成一或多個電容器(諸如，電 容器42)及一或多個薄膜電晶體(諸如，薄膜電晶體46)之薄膜結構可經圖案化且沈積於基板24上。
電容器42及薄膜電晶體46可使用共同半導體層48之各別部分形成。有時可被稱為作用區之半導體層48可由半導體(諸如，多晶矽、銦鎵鋅氧化物、非晶矽或其他半導體材料)形成。在區域48A中，半導體層48可為形成用於電晶體46之通道之輕微摻雜或未摻雜(純質)區域。層48之部分48E可經重摻雜以形成用於電容器42之導電電極。
閘極絕緣體層50可沈積於半導體層48之上。閘極絕緣體可由介電質(諸如，氧化矽)形成。有時可於在基板24上形成第一金屬層時提及之金屬層M1可形成於閘極絕緣體層50之上。在電晶體46中，金屬層M1形成用於電晶體46之金屬閘極。在電容器42中，金屬層M1形成電容器電極結構。
金屬層M1可由第一層間介電(ILD)層52及第二層間介電層54覆蓋。層52及54可由介電質(諸如，氧化矽、氮化矽、其他無機介電質或無機介電質之組合、聚合物等)形成。有時可於形成第二金屬層時提及之金屬層M2可形成於介電層54之上。在電晶體46中，金屬層M2用於形成源極電極及汲極電極。在電容器42中，金屬層M2用於形成電容器電極結構。
鈍化層46(例如，氮化矽、氧化矽、其他無機介電材料或其他合適介電質)可形成於金屬層M2之上。有時可被稱為第三金屬層之金屬層M3可形成於鈍化介電層56之上。
如圖4中所展示，金屬層M1可使用垂直金屬連接來短接至金屬層M3。舉例而言，開口可形成於鈍化層56中，該開口允許金屬M3經由鈍化層56接觸金屬層M2之部分(島狀物)58。金屬層M2之部分58進而可使用層間介電通孔60(亦即，由介電層52中之下開口及介電層54中之上開口形成之開口中的導電材料)來短接至金屬層M1。通孔60中之 導電材料、金屬M1、金屬M2及金屬M3可由諸如鋁、銅、鉬、鎢、金、其他金屬或此等金屬之組合(作為實例)之材料形成。經摻雜多晶矽及其他導電材料亦可用於形成用於顯示器14之電容器板、垂直互連件及其他導電結構(若需要)。
圖5為顯示器14中之顯示結構之截面側視圖，展示了圖4中所展示之結構類型可如何形成電容器(諸如，圖3之電容器42)。如圖5中所展示，電容器42具有一系列堆疊交錯之導電板。最下導電板由半導體層48E形成。下一導電板由與半導體層48E重疊的金屬層M1之一部分形成。通孔60及金屬層M2中之金屬部分58將金屬層M1連接至電容器42中之最上導電板(亦即，由與金屬層M2重疊的金屬層M3之一部分形成之金屬板)。金屬M2形成***最上金屬板M3與由金屬層M1形成之金屬板之間的導電板。對於此組態，由金屬層M1形成之金屬板(其表示兩個中間板中之較低者)***於金屬板M2(兩個中間板中之較高者)與由半導體層48E形成之導電電容器板之間。
因此，圖4及圖5之電容器42中存在四個交錯且重疊之導電板。此等堆疊之導電電容器板經互連以形成第一電容器電極E1及第二電容器電極E2。堆疊之板產生電極E1與電極E2之間的並聯電容C1、C2及C3。詳言之，重疊之平行板M1及板48E產生電容C1，重疊之平行板M2及M1產生電容C2，且重疊之平行板M2及M3產生電容C3。介電質分離堆疊中之每一各別對之重疊板。若需要，一或多個、兩個或兩個以上、三個或三個以上或四個或四個以上額外板(諸如，說明性額外電容器板62)可堆疊在圖5之電容器結構之上以為電容器42提供額外電容。對於此類型之組態，第一組板(例如，奇數編號之導電層)可短接至第一電容器電極，且第二組板(例如，偶數編號之導電層)可短接至第二電容器電極。藉由使用堆疊之電容器結構，可由電容器42產生之用於基板24上之給定表面積的電容之量可增強，藉此增強顯示效能。
在圖6中展示可用於形成電容器42之另一說明性堆疊電容器組態。如圖6中所展示，用於形成一或多個電容器(諸如，電容器42)及一或多個薄膜電晶體(諸如，薄膜電晶體46)之薄膜結構可使用共用材料層(諸如，共用導電層及介電層)圖案化且沈積於基板24上。
圖6之電容器42及薄膜電晶體46可使用共同圖案化半導體層來形成電容器電極48E及電晶體作用區48A。有時可被稱為作用區層之半導體層可由半導體(諸如，多晶矽、銦鎵鋅氧化物或其他半導體材料)形成。在區域48A中，半導體層可經輕微摻雜或未摻雜以形成用於電晶體46之通道區域。用於電晶體46之閘極由與區域48A重疊的金屬層M1之一部分形成。層48之部分48E可經重摻雜以形成用於電容器42之導電電極。
閘極絕緣體層50可沈積於組成部分48E及48A之半導體層之上。閘極絕緣體層50可由介電質(諸如，氧化矽或其他介電材料)形成。有時可於在基板24上形成第一金屬層時提及之金屬層M1可形成於閘極絕緣體層50之上。在電晶體46中，金屬層M1形成電晶體46之金屬閘極。在電容器42中，金屬層M1形成電容器電極結構(亦即，一系列堆疊交錯之電容器板中之一者)。
金屬層M1可由第一層間介電(ILD)層52及第二層間介電層54覆蓋。層52及54可由介電質(諸如，氧化矽、氮化矽、其他無機介電質或無機介電質之組合、聚合物等)形成。有時可於形成源極-汲極金屬層時提及之金屬層72可形成於介電層54之上。在電晶體46中，金屬層72用於形成連接至作用區48A之相對末端之源極電極及汲極電極。在電容器42中，金屬層M2用於形成電容器電極結構。金屬層72可以堆疊板組態與金屬層M1及電極48E重疊以形成用於電容器42之交錯板。
可藉由將***於各別板之間的介電質之厚度降至最低來增加電容器42之電容。將介電質厚度降至最低之一個說明性方式涉及蝕刻掉 過多介電質。為幫助控制介電蝕刻在蝕刻穿過層52及54時延伸之深度且藉此防止電容器42中之板72可能短接至由金屬M1形成之電容器板，蝕刻終止結構可形成於電容器42中。如圖6中所展示，例如，層70可形成於層間介電質52之上。藉由將層70形成於介電層52之上，蝕刻可在層54與52之間的界面處終止，而非疏忽地穿過層52蝕刻至底層金屬層M1。層70可由任何合適蝕刻終止材料(諸如，金屬)形成。金屬層72可直接形成於層70之上且可電連接(短接)至層70(亦即，層70及72可一起形成電容器42中之電容器板中的一者)。使用蝕刻終止層(諸如，***於金屬72與介電層52之間的層70)可允許將電容器42中之***於金屬層72與金屬層M1之間的介電質的厚度降至最低，藉此幫助增強電容器42之電容。
在圖7中展示替代電容器組態。對於圖7之替代組態，無蝕刻終止層***於金屬層72與介電層54之間。此避免在製造期間使用額外光微影遮罩。為避免使用額外遮罩(亦即，用於形成圖6之圖案化蝕刻終止層70的遮罩)，在製造期間使用半色調光微影遮罩。藉由使用半色調遮罩，組成金屬層72下方的電容器42之部分中之層52及54之介電質的蝕刻速率可能達到當形成源極及汲極通孔76以接觸作用層48A時層52及54的蝕刻速率的一半。在通孔76中，介電蝕刻足夠快而穿過兩個層：層52及54。在金屬72下方的電容器42之部分中，介電蝕刻由於半色調遮罩之使用而在速度上約減半(作為一實例)，且僅穿過上介電層54而不穿過下介電層52。對於圖6之配置，金屬板72與由金屬M1形成之金屬板之間的介電質之變薄厚度幫助增強由電容器42產生之電容的值。
為防止顯示驅動信號(諸如，投送至觸控模組之信號)耦接至諸如顯示像素儲存電容器42之結構中，可能需要增加與載運彼等驅動信號之信號線相關聯之寄生電容。圖8為顯示器14之一部分的截面側視 圖，展示了金屬層(諸如，圖6之蝕刻終止層70)可如何具有在經組態以形成信號線的源極-汲極金屬層72之一部分下方併入的部分。此產生金屬72與金屬70之間的電容。連接72'可用以將圖8之金屬層70維持在固定電壓下。金屬72與金屬70之間的電容可藉由用具有高介電常數之一或多種介電質形成介電層54來增強。作為一實例，層54可包括500埃之SiNx(氮化矽)層及1500埃之金屬氧化物(諸如，Ta2O5(介電常數20)、HfO(介電常數30)或Al2O3(介電常數9.3))之層。為確保金屬72與金屬M1之間的寄生電容不會過高，可增加介電層54之厚度。
顯示像素22可具有幫助防止光干擾顯示像素22之薄膜電晶體之操作的光屏蔽金屬層。若需要，光屏蔽金屬可用於形成頂部閘極薄膜電晶體結構。光屏蔽金屬層亦可用於實施顯示像素22中之電容器。在圖9中展示此類型之結構的截面側視圖。
如圖9中所展示，緩衝層(諸如，緩衝層90及92)可形成於基板24上。基板24可為介電質，諸如聚合物或其他介電材料(作為一實例)。層90可為介電層，諸如氧化矽、其他無機介電質或其他介電材料之層。層92可為介電層，諸如氮化矽層、其他無機介電質或其他介電材料之層。光屏蔽金屬層94可形成於緩衝層92之上。光屏蔽金屬94可具有經圖案化以防止基板24上之薄膜電晶體曝露於光的部分，該光可能以其他方式產生載波且影響電晶體之效能。緩衝層96可***於半導體層(作用層)48與光屏蔽金屬層94之間。緩衝層96可為介電質，諸如氧化矽及/或氮化矽、其他無機介電質或其他介電材料。
閘極絕緣體層50(例如，氧化矽或其他介電材料之層)可形成於作用層48上方。金屬層M1可具有諸如形成至光屏蔽層94之連接之部分98的部分及諸如與半導體層48重疊之部分100的部分。層100、48及94可以堆疊交錯之電容器組態形成電容器板。形成於金屬M1之部分98處之連接將金屬板100短接至金屬板94，且形成用於圖9之電容器42的 第一電容器端子。***之電容器板48形成用於電容器42之第二電容器端子。
根據一實施例，提供一種顯示像素，該顯示像素包括：一有機發光二極體；具有一臨限電壓之一驅動電晶體，該驅動電晶體將一電流施加至該有機發光二極體；及臨限電壓補償電路，其補償該臨限電壓之變化，該臨限電壓補償電路包括形成於一介電基板上之一薄膜電晶體及具有交錯堆疊之導電板之一電容器，且該等交錯堆疊之導電板包括一半導體層、一第一金屬層、一第二金屬層及一第三金屬層。
根據另一實施例，該第一金屬層短接至該第三金屬層。
根據另一實施例，該等交錯堆疊之導電板具有一最下板、一最上板、***該最下板與該最上板之間的一第一板及***於該第一板與該最上板之間的一第二板，且該半導體層形成該最下板，該第一金屬層形成該第一板，該第二金屬層形成該第二板，且該第三金屬層形成該最上板。
根據另一實施例，該顯示像素包括在該第一金屬層與該第二金屬層之間的一介電層及該介電層中之一開口，該第二金屬層經圖案化以形成一金屬島狀物，且該第一金屬層係藉由該開口中之導電材料及該金屬島狀物短接至該第三金屬層。
根據另一實施例，該顯示像素包括***於該第三金屬層與該第二金屬層之間的一鈍化層。
根據另一實施例，該鈍化層具有一開口，該第三金屬層經由該開口來接觸該第二金屬層。
根據另一實施例，該薄膜電晶體包括一作用區層、該作用區層上之一閘極絕緣體及一閘極金屬，該閘極絕緣體***於該閘極金屬與該作用區層之間。
根據另一實施例，該薄膜電晶體中之該作用區層及該電容器中 之該半導體層係由一共同半導體材料層形成。
根據另一實施例，該半導體材料包括多晶矽。
根據另一實施例，該閘極金屬包括該第一金屬層之一部分。
根據另一實施例，該第二金屬層之部分形成用於薄膜電晶體之源極電極及汲極電極。
根據一實施例，提供一種顯示像素，該顯示像素包括：一有機發光二極體；具有一臨限電壓之一驅動電晶體，該驅動器電晶體將一電流施加至該有機發光二極體；及臨限電壓補償電路，其補償該臨限電壓之變化，該臨限電壓補償電路包括形成於一介電基板上之一薄膜電晶體及具有交錯堆疊之導電板之一電容器，該等導電板中之一第一者係由一半導體層形成，該等導電板中之一第二者係由一第一金屬層形成，且該等導電板中之一第三者係由一第二金屬層及形成於該第二金屬層之上且電連接至該第二金屬層之一第三金屬層形成。
根據另一實施例，該顯示像素包括一第一介電層及在該第一介電層上之一第二介電層，該電容器中之該第二金屬層包括該第一介電層上之一蝕刻終止物。
根據另一實施例，該半導體層包括多晶矽，且該電容器包括在該多晶矽與該第一金屬層之間的一絕緣體層。
根據另一實施例，該絕緣體層形成該薄膜電晶體中之一閘極絕緣體。
根據另一實施例，該薄膜電晶體具有由該第三金屬層形成之源極端子及汲極端子。
根據一實施例，提供一種顯示像素，該顯示像素包括：一有機發光二極體；具有一臨限電壓之一驅動電晶體，該驅動電晶體將一電流施加至該有機發光二極體；及臨限電壓補償電路，其補償該臨限電壓之變化，該臨限電壓補償電路包括形成於一介電基板上之一薄膜電 晶體及具有交錯堆疊之導電板之一電容器，該等導電板由一半導體層、一第一金屬層及一第二金屬層形成，該臨限電壓補償電路包括一第一介電層、該第一介電層上之一第二介電層及穿過該第二介電層之一開口，該第二金屬層形成用於該電容器之一電容器板且位於穿過該第二介電層之該開口內之該第一介電層上。
根據一實施例，該半導體層包括多晶矽，且該電容器進一步包括在該多晶矽與該第一金屬層之間的一絕緣體層。
根據另一實施例，該絕緣體層形成該薄膜電晶體中之一閘極絕緣體。
根據另一實施例，該薄膜電晶體具有由該第二金屬層形成之源極端子及汲極端子。
前述內容僅為說明性的，且在不脫離所描述之實施例之範疇及精神的情況下，熟習此項技術者可作出各種修改。可單獨地或以任何組合來實施前述實施例。
22‧‧‧有機發光二極體顯示像素
26‧‧‧垂直線/資料線
28‧‧‧水平信號線/列線
30‧‧‧發光二極體
34‧‧‧正電力供應端子
36‧‧‧接地電力供應端子
40‧‧‧光
A‧‧‧節點
B‧‧‧節點
Cst1‧‧‧儲存電容器
Cst2‧‧‧儲存電容器
D‧‧‧資料信號
EM‧‧‧信號
SCAN1‧‧‧掃描信號
SCAN2‧‧‧掃描信號
SW1‧‧‧電晶體
SW2‧‧‧電晶體
SW3‧‧‧電晶體
TD‧‧‧驅動電晶體
VDDEL‧‧‧正電力供應電壓
Vini‧‧‧直流(DC)偏壓電壓
VSSEL‧‧‧接地電力供應電壓

Claims (20)

  1. 一種顯示像素，其包含：一有機發光二極體；具有一臨限電壓之一驅動電晶體，該驅動電晶體將一電流施加至該有機發光二極體；及臨限電壓補償電路，其補償該臨限電壓之變化，其中該臨限電壓補償電路包含形成於一介電基板上之一薄膜電晶體及具有交錯堆疊之導電板之一電容器，且其中該等交錯堆疊之導電板包括一半導體層、一第一金屬層、一第二金屬層及一第三金屬層。
  2. 如請求項1之顯示像素，其中該第一金屬層短接至該第三金屬層。
  3. 如請求項1之顯示像素，其中該等交錯堆疊之導電板具有一最下板、一最上板、***於該最下板與該最上板之間的一第一板及***於該第一板與該最上板之間的一第二板，且其中該半導體層形成該最下板，該第一金屬層形成該第一板，該第二金屬層形成該第二板，且該第三金屬層形成該最上板。
  4. 如請求項3之顯示像素，其進一步包含在該第一金屬層與該第二金屬層之間的一介電層及該介電層中之一開口，其中該第二金屬層經圖案化以形成一金屬島狀物，且其中該第一金屬層藉由該開口中之導電材料及該金屬島狀物而短接至該第三金屬層。
  5. 如請求項4之顯示像素，其進一步包含***於該第三金屬層與該第二金屬層之間的一鈍化層。
  6. 如請求項5之顯示像素，其中該鈍化層具有一開口，該第三金屬層經由該開口接觸該第二金屬層。
  7. 如請求項1之顯示像素，其中該薄膜電晶體包含一作用區層、該作用區層上之一閘極絕緣體及一閘極金屬，其中該閘極絕緣體***於該閘極金屬與該作用區層之間。
  8. 如請求項7之顯示像素，其中該薄膜電晶體中之該作用區層及該電容器中之該半導體層係由一共同半導體材料層形成。
  9. 如請求項8之顯示像素，其中該半導體材料包含多晶矽。
  10. 如請求項8之顯示像素，其中該閘極金屬包含該第一金屬層之一部分。
  11. 如請求項10之顯示像素，其中該第二金屬層之部分形成用於該薄膜電晶體之源極電極及汲極電極。
  12. 一種顯示像素，其包含：一有機發光二極體；具有一臨限電壓之一驅動電晶體，該驅動電晶體將一電流施加至該有機發光二極體；及臨限電壓補償電路，其補償該臨限電壓之變化，其中該臨限電壓補償電路包含形成於一介電基板上之一薄膜電晶體及具有交錯堆疊之導電板之一電容器，其中該等導電板中之一第一者係由一半導體層形成，其中該等導電板中之一第二者係由一第一金屬層形成，且其中該等導電板中之一第三者係由一第二金屬層及一第三金屬層形成，該第三金屬層形成於該第二金屬層之上且電連接至該第二金屬層。
  13. 如請求項12之顯示像素，其進一步包含一第一介電層及該第一介電層上之一第二介電層，其中該電容器中之該第二金屬層包含該第一介電層上之一蝕刻終止物。
  14. 如請求項13之顯示像素，其中該半導體層包含多晶矽，且其中該電容器進一步包含在該多晶矽與該第一金屬層之間的一絕緣 體層。
  15. 如請求項14之顯示像素，其中該絕緣體層形成該薄膜電晶體中之一閘極絕緣體。
  16. 如請求項15之顯示像素，其中該薄膜電晶體具有由該第三金屬層形成之源極端子及汲極端子。
  17. 一種顯示像素，其包含：一有機發光二極體；具有一臨限電壓之一驅動電晶體，該驅動電晶體將一電流施加至該有機發光二極體；及臨限電壓補償電路，其補償該臨限電壓之變化，其中該臨限電壓補償電路包含形成於一介電基板上之一薄膜電晶體及具有交錯堆疊之導電板之一電容器，該等導電板由一半導體層、一第一金屬層及一第二金屬層形成，其中該臨限電壓補償電路包含一第一介電層、該第一介電層上之一第二介電層及穿過該第二介電層之一開口，其中該第二金屬層形成用於該電容器之一電容器板且位於穿過該第二介電層之該開口內之該第一介電層上。
  18. 如請求項17之顯示像素，其中該半導體層包含多晶矽，且其中該電容器進一步包含在該多晶矽與該第一金屬層之間的一絕緣體層。
  19. 如請求項18之顯示像素，其中該絕緣體層形成該薄膜電晶體中之一閘極絕緣體。
  20. 如請求項19之顯示像素，其中該薄膜電晶體具有由該第二金屬層形成之源極端子及汲極端子。
TW103139948A 2013-11-26 2014-11-18 用於顯示像素臨限電壓補償電路之電容結構 TWI555182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361909303P 2013-11-26 2013-11-26
US14/315,202 US9647048B2 (en) 2013-11-26 2014-06-25 Capacitor structures for display pixel threshold voltage compensation circuits

Publications (2)

Publication Number Publication Date
TW201523842A TW201523842A (zh) 2015-06-16
TWI555182B true TWI555182B (zh) 2016-10-21

Family

ID=53181844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139948A TWI555182B (zh) 2013-11-26 2014-11-18 用於顯示像素臨限電壓補償電路之電容結構

Country Status (2)

Country Link
US (1) US9647048B2 (zh)
TW (1) TWI555182B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102354377B1 (ko) 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
KR20170074620A (ko) 2015-12-22 2017-06-30 엘지디스플레이 주식회사 유기 발광 표시 장치의 서브-화소 및 이를 포함하는 유기 발광 표시 장치
JP6462035B2 (ja) * 2016-04-29 2019-01-30 エルジー ディスプレイ カンパニー リミテッド バックプレーン基板及びそれを用いた有機発光表示装置
KR102675913B1 (ko) 2016-04-29 2024-06-17 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
KR102434199B1 (ko) * 2017-10-13 2022-08-19 삼성디스플레이 주식회사 표시장치
KR102675918B1 (ko) * 2018-10-24 2024-06-17 엘지디스플레이 주식회사 스토리지 캐패시터, 이를 이용한 표시 장치 및 이의 제조 방법
CN110752247A (zh) * 2019-11-19 2020-02-04 合肥京东方卓印科技有限公司 显示面板及其制备方法
CN115151970A (zh) 2020-11-27 2022-10-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN112669714B (zh) * 2020-12-22 2022-09-20 业成科技（成都）有限公司 发光二极体显示器及其制作方法
WO2022178670A1 (zh) * 2021-02-23 2022-09-01 京东方科技集团股份有限公司 显示面板及显示装置
US20240046880A1 (en) * 2021-04-01 2024-02-08 Boe Technology Group Co., Ltd. Pixel drive circuit and driving method thereof, and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029338A1 (en) * 1999-01-29 2004-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20110025659A1 (en) * 2009-07-29 2011-02-03 Won-Kyu Kwak Organic light emitting display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002354445A1 (en) 2001-12-07 2003-06-17 Sharp Kabushiki Kaisha Display apparatus using bidirectional two-terminal element and display apparatus manufacturing method
GB0313041D0 (en) 2003-06-06 2003-07-09 Koninkl Philips Electronics Nv Display device having current-driven pixels
TWI227031B (en) 2003-06-20 2005-01-21 Au Optronics Corp A capacitor structure
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
JP5308656B2 (ja) 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
JP2009169071A (ja) * 2008-01-16 2009-07-30 Sony Corp 表示装置
GB0807767D0 (en) 2008-04-29 2008-06-04 Plastic Logic Ltd Off-set top pixel electrode configuration
KR101256026B1 (ko) 2009-11-24 2013-04-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101822120B1 (ko) 2010-09-28 2018-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
KR101951260B1 (ko) 2012-03-15 2019-02-25 삼성디스플레이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 포함하는 표시 장치 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치
US9065077B2 (en) * 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US9201276B2 (en) * 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
KR101992339B1 (ko) * 2012-11-02 2019-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN103280182B (zh) 2013-05-29 2015-04-15 中国科学院上海高等研究院 Amoled阈值电压的补偿方法及补偿电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029338A1 (en) * 1999-01-29 2004-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20110025659A1 (en) * 2009-07-29 2011-02-03 Won-Kyu Kwak Organic light emitting display device

Also Published As

Publication number Publication date
US20150144892A1 (en) 2015-05-28
TW201523842A (zh) 2015-06-16
US9647048B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
TWI555182B (zh) 用於顯示像素臨限電壓補償電路之電容結構
US11580906B2 (en) Display device
TWI734263B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器及顯示像素
US9716134B2 (en) Organic light-emitting diode display with bottom shields
US9129923B1 (en) Organic light emitting display and repairing method of the same
US9337247B2 (en) Organic light-emitting diode display with bottom shields
US20210090492A1 (en) Display device
KR100761077B1 (ko) 유기 전계발광 표시장치
US9472605B2 (en) Organic light-emitting diode display with enhanced aperture ratio
JP6397882B2 (ja) 有機発光表示装置
JP2017536646A (ja) シリコン及び半導体酸化物の薄膜トランジスタディスプレイ
CN104376813B (zh) 显示器像素单元
JP2005338781A (ja) 有機電界発光表示パネル及びその製造方法
CN104393018B (zh) 具有底部屏蔽的有机发光二极管显示器
CN114902321B (zh) 像素电路及其驱动方法、显示基板、显示装置
WO2022110038A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
WO2024113224A1 (zh) 显示面板和显示装置
US20230026192A1 (en) Display device and electronic device
TW202425777A (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器及顯示像素