TWI551059B - 用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路 - Google Patents
用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路 Download PDFInfo
- Publication number
- TWI551059B TWI551059B TW103123959A TW103123959A TWI551059B TW I551059 B TWI551059 B TW I551059B TW 103123959 A TW103123959 A TW 103123959A TW 103123959 A TW103123959 A TW 103123959A TW I551059 B TWI551059 B TW I551059B
- Authority
- TW
- Taiwan
- Prior art keywords
- qin
- value
- search
- matrix
- search circuit
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
本發明關於一種多模秦式搜尋電路,特別是關於一種用於具有不同GF(2m)中m值的BCH碼之多模秦式搜尋電路。
Bose-Chaudhuri-Hocquenghem(BCH)碼是非常普遍使用於儲存與通訊設備的錯誤更正碼,BCH碼能偵測及修正由於儲存設備通道中的噪聲和缺陷,隨機發生的錯誤。對於BCH碼的編碼,常利用線性反饋移位暫存器與某些邏輯積體電路的組合來實現。而對於BCH碼的解碼而言,相較於編碼是複雜了許多。請見第1圖,解碼流程可解說如下:在接收一碼字後(S01),依照特定的多項式計算該碼字的?狀值(S02)。接著,依照該徵狀值,可以找到一錯誤位置多項式(S03)。接下來,藉由計算該錯誤位置多項式的根,可以得到錯誤位置數字(S04)。最後,修正該錯誤碼字以獲得正確訊號資料(S05)。
傳統上,Peterson-Gorenstein-Zierler(PGZ)演算法或Berlekamp-Massey(BM)演算法可被用來找出上述錯誤位置多項式。因為PGZ演算法的複雜度高於BM演算法且BM演算法能達成較快的解碼速度,BM演算法在硬體實作中較受歡迎。但由於BM演算法中需要用到乘法反元素,這大大地增加了電路硬體的複雜度。
依照該錯誤位置多項式λ(x)=λ0+λ1x+...+λtxt,λ(x)的根能以1,α,α2,...,αn-1(n=2m-1)取代至λ(x)中而簡易地尋獲。因為αn=1且α-1=αn-1,是故,如果α1為一錯誤位置數字,αn-1為另一錯誤位置數字。傳統上,這種取代過程能由秦式搜尋迭代地運算,但這種序列式的電路,每一時脈僅能找出一個錯誤位置數字。為了改善每一時脈中BCH解碼步驟中的吞吐量,秦式搜尋可以利用平行計算架構,如第2圖所示,在一個時脈中檢測出p個錯誤位置。
令錯誤位置多項式λ(x)中λ1x+...+λtxt為Y(x),如果αi是λ(x)的一個根,Y(αi)=1。在p個平行運算的架構下,Y(αup+i)的關係式可以改寫成以下:
,由於平行化的緣故,迭代運算的次數變成[n/p]個。其中u表示當下迭代運算的次數,ωj表示每次迭代運算時的更新值,1ip且1jt。當伽羅瓦域的階數為2m時,第2圖中的秦式搜
尋平行計算架構包含了pt個有限域乘法器、p個t次輸入m位元有限域加法器、t個m位元暫存器,及t個m位元多工器。
若將上式中ωjαij改以以下的矩陣式表示:
,其中Ωj與Aij各表示一二進位的m x m矩陣與一二進位的1 x m矩陣。ωjαij代表的是來自第2圖中,第i列及第j行有限域乘法器的運算結果,故,Y(αup+i)可以推導為:
,請注意Y(αup+i)是一個1 x m矩陣。為了可以表示所有於第2圖中的輸出,必須得產生一矩陣,一次表示出在第u次迭代運算中所有的輸出,Y(u)。故Y(u)能以以下的矩陣式表示:
其中Ω(u)為一1 x mt的二進位矩陣,代表第u次迭代運算中的中間計算值,Ay是定值的,和迭代運算無關。值得注意的是在p個平行運算架構的秦式搜尋計算,通通公式化於Ω(u)及Ay相乘的單一矩陣中。
進一步,更新的Ω(u)值可以被使用在下一次的迭代運算中,得到如下:Ω(u+1)=[ω1αp ω2α2p...ωtαtp]因而,
最終可得[Y(u)Ω(u+1)]=Ω(u)[Ay AΩ]。實現前式的p個平行運算架構的秦式搜尋電路如第3圖所示。此電路設計由Youngjoo Lee等人於2011年8月,揭露於IEEE Transactions on circuits and systems-II:Express Briefs期刊第58卷第8號,篇名為”Low Complexity Parallel Chien’s Search Structure Using Two-Dimensional Optimization”的論文中。輸出的錯誤值向量可藉由將Y(u)的各個輸出與λ0進行XOR運算而獲得。
上述的電路設計,僅能使用於相同GF(2m)中固定的碼率與碼長。對於某些應用,需要使用到不同碼率、碼長甚至是不同GF(2m)中的m值時,就不適用。因而需要一種新的秦式搜尋電路,滿足以上的需求。
如上所述,在現有BCH碼的編碼的電路設計中,僅能使用於相同GF(2m)中固定的碼率與碼長。因此需要一種新的秦式搜尋電路,能應用於不同碼率、碼長甚至是不同GF(2m)中的m值。
故,依照本發明的一種態樣,提出了一種用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路。該電路包含:一結合矩陣單元,用以提供複數個秦式搜尋矩陣、接收複數個輸入值、將該些輸入值與一個或更多秦式搜尋矩陣中的部分或全部元素相乘而得到第一運算值與第二運算值、輸出該第一運算值,並依照不同輸入值屬性,於複數個線路組之一輸出該些第二運算值;複數個第一多工器,每一第一多工器與每一線路組中的一線路相連並接收一特定的第二運算值,用以依照不同輸入值屬性,選擇來自對應線路組的第二運算值,並將該第二運算值輸出;複數個暫存器,每一暫存器各與一特定的第一多工器相連,用以接收該第二運算值,並於下一時脈中輸出該第二運算值;及複數個第二多工器,每一第二多工器與一特定暫存器連接,接收一錯誤位置多項式非常數項的一特定係數值與來自該暫存器的第二運算值,用以於一秦式搜尋運算開始的第一個迭代運算中,向該結合矩陣單元輸出該特定係數值作為該輸入值,及於其餘秦式搜尋運算的迭代運算中,向該結合矩陣單元輸出該第二運算值
作為該輸入值。用於相同秦式搜尋矩陣之錯誤位置多項式的特定係數值及因該特定係數值運算所得的第二運算值,具有相同的輸入值屬性。
上述秦式搜尋矩陣具有以下的形式:[Ay AΩ],其中、,及,其中p為該秦式搜尋電路具有平行運算的數量;t為對應BCH碼的錯誤修正能力;α0、α1、...及αm-1為GF(2m)中的一標準基底;1ip;1jt。
依照本案構想,不同的秦式搜尋矩陣對應不同的m及/或t值。每一秦式搜尋矩陣於列方向,等分為同對應BCH碼的錯誤修正能力數量之複數個部分,每一部分各含對應Ay與AΩ等分之子矩陣。一秦式搜尋矩陣的各部分依序與另一秦式搜尋矩陣的各部分以一方式對齊排列。其中該方式為一側對齊、中央對齊或自一側偏移一定量對齊。結合矩陣單元中未為該些秦式搜尋矩陣各部分所涵蓋之位置以0補足。
又該些秦式搜尋矩陣間以0分開,二秦式搜尋矩陣間的部分元素具有共同子表達式,其一秦式搜尋矩陣使用另一秦式搜尋矩陣的共同子表達式。該第一運算值進一步與
該錯誤位置多項式的常數項數值相加,若相加值為0,則對應的元素αup+i,1ip,為該錯誤位置多項式的一個根。
因此,依照以上所述,藉由設計具有數個秦式搜尋矩陣的秦式搜尋電路,配合周邊元件,可以達成應用於不同碼率、碼長與不同GF(2m)中的m值的使用目的。同時,秦式搜尋電路的硬體複雜度也可減低。
100‧‧‧秦式搜尋電路
120‧‧‧結合矩陣單元
140‧‧‧第一多工器
160‧‧‧暫存器
180‧‧‧第二多工器
200‧‧‧秦式搜尋電路
220‧‧‧結合矩陣單元
240‧‧‧第一多工器
260‧‧‧暫存器
280‧‧‧第二多工器
A‧‧‧秦式搜尋矩陣A
B‧‧‧秦式搜尋矩陣B
C‧‧‧秦式搜尋矩陣C
A1-A7‧‧‧秦式搜尋矩陣A的各部分
B1-B4‧‧‧秦式搜尋矩陣B的各部分
C1-C5‧‧‧秦式搜尋矩陣C的各部分
第1圖為一BCH碼的傳統解碼方法流程圖。
第2圖為一傳統秦式搜尋實現的電路。
第3圖為另一傳統秦式搜尋實現的電路。
第4圖為依照本發明,多模式秦式搜尋電路的一實施例。
第5圖繪示該實施例中的結合矩陣單元配置。
第6圖繪示該實施例中的另一結合矩陣單元配置。
第7圖為依照本發明,多模式秦式搜尋電路的又一實施例。
第8圖繪示該實施例中的結合矩陣單元配置。
本發明將藉由參照下列的實施例而更具體地描述。
請參閱第4圖至第6圖,藉以說明依照本發明的一實施例。一多模式秦式搜尋電路100,可用於具有不同GF(2m)中m值的BCH碼。在本實施例中,用兩種不同的m值,m1及m2,(m1>m2)來做說明。基於這兩個m值所得到的BCH碼,碼長與碼率並不相同(因為m1>m2,所以相對的碼長2m1>2m2,但碼率關係不一定),但各具有t1與t2個錯誤修正能力。在本實施例中設定t1>t2。如第4圖所示,秦式搜尋電路100包含了1個結合矩陣單元120、t個第一多工器140、t個暫存器160,及t個第二多工器180。以下各自描述該些元件的作用。
結合矩陣單元120是最主要的核心元件,它可用來提供2個以上的秦式搜尋矩陣。在本實施例中,結合矩陣單元120包含兩個秦式搜尋矩陣,秦式搜尋矩陣A與秦式搜尋矩陣B。秦式搜尋矩陣A用來找出錯誤位置多項式a的解,而錯誤位置多項式a的係數是藉由接收具有t1個錯誤修正能力BCH編碼C1、找出其徵狀值,及藉由伯利坎普-梅西演算法而找出。相似地,秦式搜尋矩陣B用來找出錯誤位置多項式b的解,而錯誤位置多項式b的係數是藉由接收具有t2個錯誤修正能力BCH編碼C2、找出其徵狀值,及藉由伯利坎普-梅西演算法而找出。秦式搜尋矩陣A與秦式搜尋矩陣B的結構稍後介紹。但應注意的是該結合矩陣單元120能為任何的電子元件,比如唯讀記憶體(ROM)陣列,以記憶該秦式搜尋矩陣的元素(0或1)。
結合矩陣單元120可以接收複數個輸入值。如第4圖所示,該些輸入值由第二多工器180而來。結合矩陣單元120將該些輸入值與一個或更多秦式搜尋矩陣中的部分或全部元素相乘而得到第一運算值與第二運算值。在本實施例中,雖然秦式搜尋矩陣A是用於BCH編碼C1,秦式搜尋矩陣B主要是用於BCH編碼C2,但由於秦式搜尋矩陣A和秦式搜尋矩陣B有著共同子表達式,秦式搜尋矩陣B可以使用秦式搜尋矩陣A的部分元素。
此處所說的第一運算值,即在先前技術中所提到的Y(αup+i),每一迭代運算後的結果輸出(u為迭代次數、p為結合矩陣單元120具有平行運算架構的數量,αup+i為秦式搜尋之一可能解,1ip),藉由判斷與錯誤位置多項式的常數項數值λ0相加是否為0,來決定對應的元素αup+i是否為該錯誤位置多項式的一個根。第二運算值則為遞歸運算過程中的中間值,會再輸入結合矩陣單元120中進行運算。結合矩陣單元120可輸出該第一運算值,並依照不同輸入值屬性,於二個線路組之一輸出該些第二運算值。用於相同秦式搜尋矩陣之錯誤位置多項式的特定係數值及因該特定係數值運算所得的第二運算值,即具有相同的輸入值屬性。也就是當用於相同秦式搜尋矩陣的各係數值經由第二多工器180於第一次遞歸運算的時脈中輸入時,包含其後因該些係數值而運算出的第二運算值,都具有同一輸入值屬性。而為了第一多工器140運作方
便起見,每一個第二運算值的輸出,針對不同輸入值屬性的第二運算值,都有其特定的線路,即第4圖中第一多工器140所連接的上下兩組線路,輸入由秦式搜尋矩陣A運算後的第二運算值ΩA1(u)、ΩA2(u)...ΩAt(u)的通路即是屬於一組線路組,輸入由秦式搜尋矩陣B運算後的第二運算值ΩB1(u)、ΩB2(u)...ΩBt(u)的通路即是為另一組線路組。值得注意的是,線路組的數量不限於2個,任何數量的可行,但是得等同或大於秦式搜尋矩陣的數量。
在本實施例中,第一多工器140的數量有t個,t要大於或等於t1與t2中較大者,以便能實現最大修正能力的BCH碼,同時t也是運算的錯誤位置多項式之最高項次。如前所述,每一第一多工器140與每一線路組中的一線路相連並接收來自結合矩陣單元120的特定的第二運算值。第一多工器140可依照不同輸入值屬性,選擇來自對應線路組的第二運算值,並將該第二運算值輸出至連接的暫存器160中。
t個暫存器160中,每一暫存器160各與一特定的第一多工器140相連,可接收該第二運算值,並於下一時脈中輸出該第二運算值至連接的第二多工器180。由於暫存器160的運作,秦式搜尋電路100可於每一時脈中,進行一次迭代運算。
每一第二多工器180與一特定的暫存器160連接,可接收一錯誤位置多項式非常數項的一個特定係數值(即第4
圖中的λ1、λ2...λn),與來自該暫存器160的第二運算值。第二多工器180的功用是於一個秦式搜尋運算開始的第一個迭代運算中,向結合矩陣單元120輸出該特定係數值作為該輸入值;及於其餘秦式搜尋運算的迭代運算中,向結合矩陣單元120輸出該第二運算值作為輸入值。
此處說明秦式搜尋矩陣A與秦式搜尋矩陣B的結構。秦式搜尋矩陣A具有以下的形式:[Ay AΩ],其中
,其中p為該秦式搜尋電路具有平行運算的數量,t1為BCH碼C1的錯誤修正能力,α0、α1、...及為GF()中的一標準基底,1ip,1jt1。秦式搜尋矩陣B具有以下的形式:[By BΩ],其中
,其中t2為BCH碼C2的錯誤修正能力,α0、α1、...及為GF()中的一標準基底,1jt1。
由於t1大於t2,矩陣Ay與AΩ必然大於By與BΩ。由於秦式搜尋矩陣B要共用秦式搜尋矩陣A的部分元素,為了運作方便,排列上就得有特別的設計。請見第5圖。每一秦式搜尋矩陣於列方向,等分為同對應BCH碼的錯誤修正能力數量(t1與t2)之數個部分,秦式搜尋矩陣A的每一部分各含對應Ay與AΩ等分之子矩陣,秦式搜尋矩陣B的每一部分各含對應By與BΩ等分之子矩陣。此處更進一步令t1=7,t2=4,則秦式搜尋矩陣A分為A1、A2...A7等7個部分,秦式搜尋矩陣B分為B1、B2...B4等4個部分。秦式搜尋矩陣A的每一部分在長度方面,包含了m1個bit的元素,秦式搜尋矩陣B的每一部分則含了m2個bit的元素。
要注意的是本圖連同排序在之後所有描述秦式搜尋矩陣的圖式,長寬不一定按是按照實際的比例繪製,僅以說明適用為其目的。
秦式搜尋矩陣B的各部分依序與秦式搜尋矩陣A的各部分以一種特定方式對齊排列。如第5圖所示,秦式搜尋矩陣B的各部分的上方側,與秦式搜尋矩陣A對應的某一部分的上方側對齊。比如A1的上方側與B1的上方側對齊,A2的上方側與B2的上方側對齊等等。要注意的是,由於秦式搜尋矩陣B小於秦式搜尋矩陣A,故秦式搜尋矩陣B的各部分基本上是分離的,但秦式搜尋矩陣A的各部分還實質連在一起(虛線用以標示各部分)。基於電路設計考量,該結合矩陣單元120
中未為該些秦式搜尋矩陣各部分所涵蓋之位置以0補足。然而,秦式搜尋矩陣A與秦式搜尋矩陣B間也可以0分開,以便於識別,如第6圖所繪示。上述的特定方式除了一側對齊,亦可為中央對齊或自一側偏移一定量對齊。值得注意的是秦式搜尋矩陣A與秦式搜尋矩陣B間的共同子表達式,有許多現有的方法可以找到,因不為本發明的範疇,故省略不提。
由以上可得知,在秦式搜尋電路100中,不同的秦式搜尋矩陣對應不同的m值(m1與m2)或t值(t1與t2)。但實作上,也可以是其中之一相異。此外,結合矩陣單元120可以以下步驟完成設計:首先建立Ay與AΩ;其次建立By與BΩ;最後尋找共同子表達式,以建立結合矩陣。
依照本發明的精神,秦式搜尋電路亦可包含三組或以上的線路組。在這種情況下,秦式搜尋矩陣的排列也會不同。請見以下另一實施例的說明。
請參閱第7圖,另一多模式秦式搜尋電路200,可用於具有不同GF(2m)中m值的BCH碼。在本實施例中,使用除了前述實施例之外的第三種不同的m值,m3,(m1>m3>m2)因為m1>m3>m2,所以相對的碼長2m1>2m3>2m2。與m1、m2與m3對應的BCH碼各具有t1、t2與t3個錯誤修正能力。在本實施例中設定t1>t3>t2,令t1=7,t2=4,t3=5。秦式搜尋電路200亦同包含了1個結合矩陣單元220、t個第一多工器240、t個暫
存器260,及t個第二多工器280,以下各自描述該些元件異於對應於前述實施例元件的功用。
結合矩陣單元220是最主要的核心元件,它包含三個秦式搜尋矩陣,秦式搜尋矩陣A、秦式搜尋矩陣B及秦式搜尋矩陣C。秦式搜尋矩陣A與秦式搜尋矩陣B同上一實施例所述,秦式搜尋矩陣C是用來找出錯誤位置多項式c的解,而錯誤位置多項式c的係數是藉由接收具有t3個錯誤修正能力BCH編碼C3、找出其徵狀值,及藉由伯利坎普一梅西演算法而找出。結合矩陣單元220可以接收來自第二多工器280的數個輸入值,並將該些輸入值與一個或更多秦式搜尋矩陣中的部分或全部元素相乘而得到第一運算值與第二運算值。在本實施例中,秦式搜尋矩陣A和秦式搜尋矩陣B有著共同子表達式,秦式搜尋矩陣A和秦式搜尋矩陣C亦有著共同子表達式。故秦式搜尋矩陣B與秦式搜尋矩陣C都可以使用秦式搜尋矩陣A的部分元素,然而兩者間沒有共同子表達式。
此處所說的第一運算值及第二運算值,相似於前面實施例所定義的即在先前技術中所提到的。不同的是,結合矩陣單元220取代了結合矩陣單元120。結合矩陣單元220可輸出該第一運算值,並依照不同輸入值屬性,於三個線路組之一輸出該些第二運算值。當用於相同秦式搜尋矩陣的各係數值經由第二多工器280於第一次遞歸運算的時脈中輸入時,包含其後因該些係數值而運算出的第二運算值,都具有同一
輸入值屬性。而為了第一多工器240運作方便起見,每一個第二運算值的輸出,針對不同輸入值屬性的第二運算值,都有其特定的線路,即第7圖中第一多工器140所連接的上、中、下三組線路,輸入由秦式搜尋矩陣A運算後的第二運算值ΩA1(u)、ΩA2(u)...ΩAt(u)的通路即是屬於同一組線路組,輸入由秦式搜尋矩陣B運算後的第二運算值ΩB1(u)、ΩB2(u)...ΩBt(u)的通路即是為另一組線路組,輸入由秦式搜尋矩陣C運算後的第二運算值ΩC1(u)、ΩC2(u)...ΩCt(u)的通路即是為又一組線路組。
在本實施例中,第一多工器240的數量有t個,t要大於或等於t1、t2與t3中較大者,以便能實現最大修正能力的BCH碼,同時t也是運算的錯誤位置多項式之最高項次。如前所述,每一第一多工器240與每一線路組中的一線路相連並接收來自結合矩陣單元220的特定的第二運算值。第一多工器240可依照不同輸入值屬性,選擇來自對應線路組的第二運算值,並將該第二運算值輸出至連接的暫存器260中。
t個暫存器260中,每一暫存器260各與一特定的第一多工器240相連,可接收該第二運算值,並於下一時脈中輸出該第二運算值至連接的第二多工器280。每一第二多工器280與一特定的暫存器260連接,可接收一錯誤位置多項式非常數項的一個特定係數值(即第7圖中的λ1、λ2...λn),與來自該暫存器260的第二運算值。第二多工器280的功用是於一個
秦式搜尋運算開始的第一個迭代運算中,向結合矩陣單元220輸出該特定係數值作為該輸入值。這裡所說的;及於其餘秦式搜尋運算的迭代運算中,向結合矩陣單元220輸出該第二運算值作為輸入值。
此實施例中秦式搜尋矩陣A與秦式搜尋矩陣B的結構同前一實施例。秦式搜尋矩陣C具有以下的形式:[Cy CΩ],其中
,其中p為該秦式搜尋電路具有平行運算的數量,t3為BCH碼C3的錯誤修正能力,α0、α1、...及為GF()中的一標準基底,1ip,1jt3。
由於t1大於t3,t3又大於t2,矩陣Ay與AΩ必然大於Cy與CΩ,Cy與CΩ大於By與BΩ。秦式搜尋矩陣排列方式請見第8圖。每一秦式搜尋矩陣於列方向,等分為同對應BCH碼的錯誤修正能力數量(t1、t2與t3)之數個部分,秦式搜尋矩陣A的每一部分各含對應Ay與AΩ等分之子矩陣,秦式搜尋矩陣B的每一部分各含對應By與BΩ等分之子矩陣,秦式搜尋矩陣C的每一
部分各含對應Cy與CΩ等分之子矩陣。如上所述t1=7,t2=4,t3=5,則秦式搜尋矩陣A分為A1、A2...A7等7個部分,秦式搜尋矩陣B分為B1、B2...B4等4個部分,秦式搜尋矩陣C分為C1、C2...C5等5個部分。長度方面,秦式搜尋矩陣A與秦式搜尋矩陣B如上所述不再重複,秦式搜尋矩陣C包含了m3個bit的元素。
秦式搜尋矩陣C的各部分與秦式搜尋矩陣B的各部分相同,依序與秦式搜尋矩陣A的各部分以一種特定方式對齊排列。如第8圖所示,秦式搜尋矩陣C的各部分的上方側,與秦式搜尋矩陣A對應的部分的上緣上方側對齊。比如A1的上方側與C1的上方側對齊,A5的上方側與C5的上方側對齊等等。由於秦式搜尋矩陣A小於秦式搜尋矩陣A,故秦式搜尋矩陣C的各部分基本上是分離的,該結合矩陣單元220中未為該些秦式搜尋矩陣各部分所涵蓋之位置以0補足。
在本實施例中,二秦式搜尋矩陣(秦式搜尋矩陣A與秦式搜尋矩陣B,或秦式搜尋矩陣A與秦式搜尋矩陣C)間的部分元素具有共同子表達式,其一秦式搜尋矩陣可使用另一秦式搜尋矩陣的共同子表達式。然秦式搜尋矩陣B與秦式搜尋矩陣C沒有共同子表達式。實作上,秦式搜尋矩陣B與秦式搜尋矩陣C間亦可以有共同子表達式。甚至,三秦式搜尋矩陣間任二者具有共同子表達式,但三者全部沒有共同子表達式。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧秦式搜尋電路
120‧‧‧結合矩陣單元
140‧‧‧第一多工器
160‧‧‧暫存器
180‧‧‧第二多工器
Claims (10)
- 用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路,包含:一結合矩陣單元,用以提供複數個秦式搜尋矩陣、接收複數個輸入值、將該些輸入值與一個或更多秦式搜尋矩陣中的部分或全部元素相乘而得到第一運算值與第二運算值、輸出該第一運算值,並依照不同輸入值屬性,於複數個線路組之一輸出該些第二運算值;複數個第一多工器,每一第一多工器與每一線路組中的一線路相連並接收一特定的第二運算值,用以依照不同輸入值屬性,選擇來自對應線路組的第二運算值,並將該第二運算值輸出;複數個暫存器,每一暫存器各與一特定的第一多工器相連,用以接收該第二運算值,並於下一時脈中輸出該第二運算值;及複數個第二多工器,每一第二多工器與一特定暫存器連接,接收一錯誤位置多項式非常數項的一特定係數值與來自該暫存器的第二運算值,用以於一秦式搜尋運算開始的第一個迭代運算中,向該結合矩陣單元輸出該特定係數值作為該輸入值,及於其餘秦式搜尋運算的迭代運算中,向該結合矩陣單元輸出該第二運算值作為該輸入值,其中用於相同秦式搜尋矩陣之錯誤位置多項式的特定係 數值及因該特定係數值運算所得的第二運算值,具有相同的輸入值屬性。
- 如申請專利範圍第1項所述的秦式搜尋電路,其中該秦式搜尋矩陣具有以下的形式:[Ay AΩ],其中
- 如申請專利範圍第2項所述的秦式搜尋電路,其中不同的秦式搜尋矩陣對應不同的m及/或t值。
- 如申請專利範圍第2項所述的秦式搜尋電路,其中每一秦式搜尋矩陣於列方向,等分為同對應BCH碼的錯誤修正能力數量之複數個部分,每一部分各含對應Ay與AΩ等分之子矩陣。
- 如申請專利範圍第4項所述的秦式搜尋電路,其中一秦式搜尋矩陣的各部分依序與另一秦式搜尋矩陣的各部分以一方式對齊排列。
- 如申請專利範圍第5項所述的秦式搜尋電路,其中該方式為一側對齊、中央對齊或自一側偏移一定量對齊。
- 如申請專利範圍第5項所述的秦式搜尋電路,其中該結合矩陣單元中未為該些秦式搜尋矩陣各部分所涵蓋之位置以0補足。
- 如申請專利範圍第5項所述的秦式搜尋電路,其中該些秦式搜尋矩陣間以0分開。
- 如申請專利範圍第1項所述的秦式搜尋電路,其中二秦式搜尋矩陣間的部分元素具有共同子表達式,其一秦式搜尋矩陣使用另一秦式搜尋矩陣的共同子表達式。
- 如申請專利範圍第1項所述的秦式搜尋電路,其中該第一運算值進一步與該錯誤位置多項式的常數項數值相加,若相加值為0,則對應的元素αup+i,1ip,為該錯誤位置多項式的一個根,其中α為錯誤位置數字,u為迭代運算的次數,且α及u分別為正整數。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103123959A TWI551059B (zh) | 2014-07-11 | 2014-07-11 | 用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103123959A TWI551059B (zh) | 2014-07-11 | 2014-07-11 | 用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201603500A TW201603500A (zh) | 2016-01-16 |
TWI551059B true TWI551059B (zh) | 2016-09-21 |
Family
ID=55641730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103123959A TWI551059B (zh) | 2014-07-11 | 2014-07-11 | 用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI551059B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106067825B (zh) * | 2016-07-01 | 2017-10-13 | 建荣集成电路科技(珠海)有限公司 | Bch预搜索电路、bch解码电路、bch预搜索方法及bch纠错方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208815A (en) * | 1988-11-04 | 1993-05-04 | Sony Corporation | Apparatus for decoding bch code |
US7206992B2 (en) * | 2003-03-04 | 2007-04-17 | Broadcom Corporation | Decoding a received BCH encoded signal |
US7447982B1 (en) * | 2001-03-30 | 2008-11-04 | Cisco Technology, Inc. | BCH forward error correction decoder |
US8607128B2 (en) * | 2007-12-05 | 2013-12-10 | Densbits Technologies Ltd. | Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications |
-
2014
- 2014-07-11 TW TW103123959A patent/TWI551059B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208815A (en) * | 1988-11-04 | 1993-05-04 | Sony Corporation | Apparatus for decoding bch code |
US7447982B1 (en) * | 2001-03-30 | 2008-11-04 | Cisco Technology, Inc. | BCH forward error correction decoder |
US7206992B2 (en) * | 2003-03-04 | 2007-04-17 | Broadcom Corporation | Decoding a received BCH encoded signal |
US8607128B2 (en) * | 2007-12-05 | 2013-12-10 | Densbits Technologies Ltd. | Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications |
Also Published As
Publication number | Publication date |
---|---|
TW201603500A (zh) | 2016-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5483875B2 (ja) | Ldpc符号のブロックおよびレートに独立な復号の方法および装置 | |
JP4320418B2 (ja) | 復号装置および受信装置 | |
US8327241B2 (en) | Reduced processing in high-speed Reed-Solomon decoding | |
JP2005218098A (ja) | 順方向のチェンサーチ方式のリードソロモンデコーダ回路 | |
US7941734B2 (en) | Method and apparatus for decoding shortened BCH codes or reed-solomon codes | |
JP2011165026A (ja) | エラー検出訂正システム | |
Wilhelm | A new scalable VLSI architecture for Reed-Solomon decoders | |
WO2017113507A1 (zh) | 一种集合译码方法和集合译码器 | |
Sidorenko et al. | Fast skew-feedback shift-register synthesis | |
US8977938B2 (en) | Parallel decomposition of Reed Solomon umbrella codes | |
CN108141227B (zh) | 非二进制ldpc解码器的校验节点和对应的方法 | |
US9065482B1 (en) | Circuit for forward error correction encoding of data blocks | |
US7613988B1 (en) | Degree limited polynomial in Reed-Solomon decoding | |
US9337869B2 (en) | Encoding and syndrome computing co-design circuit for BCH code and method for deciding the same | |
TWI551059B (zh) | 用於具有不同GF(2m)中m值的BCH碼之多模式秦式搜尋電路 | |
US10218386B1 (en) | Methods and apparatus for performing variable and breakout Reed Solomon encoding | |
US10009041B2 (en) | BCH decorder in which folded multiplier is equipped | |
US20180006664A1 (en) | Methods and apparatus for performing reed-solomon encoding by lagrangian polynomial fitting | |
US9467173B2 (en) | Multi-code Chien's search circuit for BCH codes with various values of m in GF(2m) | |
US10067821B2 (en) | Apparatus and method for cyclic redundancy check | |
KR100963015B1 (ko) | 고속 저복잡 BCH 복호기의 불합도 계산이 필요 없는 RiBM 알고리즘을 이용한 오류위치 연산 방법 및 오류위치 연산 회로 | |
Mohammed et al. | FPGA implementation of 3 bits BCH error correcting codes | |
US8583994B2 (en) | Coding apparatus and method for handling quasi-cyclical codes | |
TWI523437B (zh) | Bch碼編碼與癥狀計算共用設計電路及決定該共用設計電路的方法 | |
Chang et al. | VLSI architecture of modified Euclidean algorithm for Reed–Solomon code |