TWI548981B - 電源供應器之過電流保護晶片及過電流保護電路 - Google Patents
電源供應器之過電流保護晶片及過電流保護電路 Download PDFInfo
- Publication number
- TWI548981B TWI548981B TW104111143A TW104111143A TWI548981B TW I548981 B TWI548981 B TW I548981B TW 104111143 A TW104111143 A TW 104111143A TW 104111143 A TW104111143 A TW 104111143A TW I548981 B TWI548981 B TW I548981B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory module
- overcurrent protection
- potential
- memory
- current
- Prior art date
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明係相關於一種電源供應器之過電流保護晶片及過電流保護電路,尤指一種可設定多組過電流保護值的電源供應器之過電流保護晶片及過電流保護電路。
電源供應器係用來供應電源給電子裝置,為了避免電子裝置之負載過大而超過電源供應器之安全負載範圍,電源供應器通常會設置一過電流保護(over current protection;OCP)電路,用來偵測負載電流,並於負載電流高於負載上限時輸出一過電流保護訊號,以通知電源供應器進行相對應之保護措施,例如關機。
請參考第1圖,第1圖為習知電源供應器之過電流保護電路10耦接於校正工具及負載機120時之示意圖。過電流保護電路10設置於電源供應器中,用於提供電源供應器的過電流保護。過電流保護晶片100則是用以提供過電流保護值140,以設定過電流保護電路10於啟動過電流保護機制時的電流值。當電源供應器所輸出的電流超過所設定的過電流保護值140時,過電流保護電路10即會啟動其過電流保護機制。為因應不同的電源供應器的過電流保護之需要,過電流保護晶片100被設計成可對其過電流保護值140進行校正。當進行過電流保護值140的校正時,過電流保護晶片100會與校正工具110及負載機120耦接,以使校正工具110及負載機120對過電流保
護晶片100進行校正,並於完成校正時使過電流保護晶片100產生校正資料130。校正資料130會被儲存在過電流保護晶片100當中,而當過電流保護晶片100出廠並被設置於電源供應器後,過電流保護晶片100即可依據所儲存的校正資料130即時地產生過電流保護值140,以設定過電流保護電路10於啟動過電流保護機制時的電流值。
然而,因當過電流保護晶片100出廠後,被儲存在過電流保護晶片100中的校正資料130即無法再更改,而導致當電源供應器廠於生產其電源供應器後須變更其規格、設計時,電源供應器內的過電流保護晶片100並無法再重新被校正以回收使用。再者,當電源供應器需要有多組的過電流保護設定時,因過電流保護晶片100只能提供一組過電流保護值140,而有不敷使用的情況。此外,若電源供應器有多組過電流保護值140需要校正時,負載機120必須配合多個過電流保護晶片100的校正順序,而無法隨意地變更其校正順序,而缺乏彈性。
本發明提供一種電源供應器之過電流保護晶片。過電流保護晶片包含第一輸入端、第二輸入端、第三輸入端、第一記憶模組、第二記憶模組以及切換選擇電路。第一輸入端用以接收校正資料。第二輸入端用以接收第一電流負載電位。第三輸入端用以接收第二電流負載電位。第一記憶模組及第二記憶模組各包含至少一記憶單元,而每一記憶單元用以記錄一過電流保護值。切換選擇電路耦接於第一輸入端、第二輸入端及第三輸入端,用以比較校正資料及第一電流負載電位,並比較校正資料及第二電流負載電位。其中當校正資料與第一電流負載電位相符時,校正資料被儲存到第一記憶模組的一個記憶單元中。當校正資料與第二電流負載電位相符時,校正資料被儲存到第二記憶模組的一個記憶單元中。
本發明另提供一種電源供應器之過電流保護電路。過電流保護電路包含多個過電流保護晶片,其中每一個過電流保護晶片包含第一輸入端、第二輸入端、第三輸入端、第一記憶模組、第二記憶模組、切換選擇電路、槽位比對單元、第一選擇開關以及第二選擇開關。第一輸入端用以接收校正資料。第二輸入端用以接收第一電流負載電位。第三輸入端用以接收第二電流負載電位。第一記憶模組及第二記憶模組各包含至少一記憶單元,而每一記憶單元用以記錄一過電流保護值。切換選擇電路耦接於第一輸入端、第二輸入端及第三輸入端,用以比較校正資料及第一電流負載電位,並比較校正資料及第二電流負載電位。其中當校正資料與第一電流負載電位相符時,校正資料被儲存到第一記憶模組的一個記憶單元中。當校正資料與第二電流負載電位相符時,校正資料被儲存到第二記憶模組的一個記憶單元中。槽位比對單元用以比對槽位比對命令及槽位位置,以輸出致能訊號並決定致能訊號的電位。第一選擇開關用以依據致能訊號控制第一輸入端至切換選擇電路及第一記憶模組之間的電性連接。第二選擇開關用以依據致能訊號控制第一輸入端至切換選擇電路及第二記憶模組之間的電性連接。其中上述多個過電流保護晶片的槽位比對單元彼此耦接,而各自地接收槽位比對命令及槽位位置。
10、20、30‧‧‧過電流保護電路
110‧‧‧校正工具
120‧‧‧負載機
130、130A、130B、130C、130D、DS‧‧‧校正資料
140、240A、240B、240C、240D‧‧‧過電流保護值
100、200、200_1、200_2‧‧‧過電流保護晶片
210‧‧‧切換選擇電路
212A、212B‧‧‧負載比較單元
214‧‧‧校正組選擇器
216‧‧‧比較器
217‧‧‧電位調整單元
218‧‧‧解碼器
220‧‧‧槽位比對單元
224A‧‧‧第一記憶模組
224B‧‧‧第二記憶模組
230A、230B‧‧‧重工選擇器
A1至AX、B1至BX‧‧‧記憶單元
EN1、EN2‧‧‧致能訊號
IA1‧‧‧負載電流
IA2‧‧‧電流
Iv1至Ivn‧‧‧電流源
P1至P3‧‧‧輸入端
VA1‧‧‧第一電流負載電位
VA2‧‧‧第一校正電流感應電位
VB1‧‧‧第二電流負載電位
VB2‧‧‧第二校正電流感應電位
VC1‧‧‧第三電流負載電位
VC2‧‧‧第三校正電流感應電位
VD1‧‧‧第四電流負載電位
VD2‧‧‧第四校正電流感應電位
VS1‧‧‧第一輸出位準
VS2‧‧‧第二輸出位準
Vcs‧‧‧電壓輸入端
V1至Vn‧‧‧開關控制訊號
RA1、RA2、RB2、RC2、RD2‧‧‧電阻
S1、S2‧‧‧槽位位置
SCOM‧‧‧槽位比對命令
SW1、SW2‧‧‧選擇開關
SW、SWA、SWB‧‧‧開關
S410至S460、S510至S550、S610至S670‧‧‧步驟
T1至T3‧‧‧輸入端
第1圖為習知電源供應器之過電流保護電路耦接於校正工具及負載機時之示意圖。
第2圖為本發明一實施例之電源供應器的過電流保護電路耦接於校正工具及負載機時之示意圖。
第3圖為本發明一實施例之過電流保護晶片的切換選擇電路之示意圖。
第4圖為本發明另一實施例之電源供應器的過電流保護電路耦接於校正工具
及負載機時之示意圖。
第5圖為對第2圖的過電流保護晶片進行校正時的流程圖。
第6圖為對第4圖的多個過電流保護晶片進行校正時的流程圖。
第7圖為對安裝有第2圖的過電流保護晶片的電源供應器由校正設定到出廠的流程圖。
請參考第2圖。第2圖為本發明一實施例之電源供應器的過電流保護電路20耦接於校正工具110及負載機120時之示意圖。過電流保護電路20設置於電源供應器中,用於提供電源供應器多組的過電流保護值。在本實施例中,過電流保護電路20具有一個過電流保護晶片200,而過電流保護晶片200可提供電源供應器兩組的過電流保護值240A及240B。然而,本發明並不以此為限,每一個過電流保護晶片200亦可設計成提供三組或更多組的過電流保護值。
藉由所提供的兩組過電流保護值240A及240B,過電流保護晶片200即可設定過電流保護電路20於啟動過電流保護機制時的兩組電流值。當電源供應器的兩組電源輸出其輸出電流有任一組超過所設定的過電流保護值240A或240B時,過電流保護電路20即會啟動其過電流保護機制。同樣地,為因應不同的電源供應器的過電流保護之規格需要,過電流保護晶片200被設計成可對其過電流保護值240A及240B分別進行校正。當進行過電流保護值240A及240B的校正時,過電流保護晶片200會與校正工具110及負載機120耦接,以使校正工具110及負載機120對過電流保護晶片200進行校正,並於完成校正時使過電流保護晶片200產生校正資料130A及130B。校正資料130A及130B會分別被儲存在過電流保護晶片200的第一記憶模組224A及第二記憶模組224B中,而當過電流保護晶片200出廠並被設置於電源供應
器後,過電流保護晶片200即可依據第一記憶模組224A及第二記憶模組224B所儲存的校正資料130A及130B即時地產生過電流保護值240A及240B,以設定過電流保護電路20於啟動過電流保護機制時的兩組電流值。
在本實施例中,過電流保護晶片200包含三個輸入端P1至P3、第一記憶模組224A、第二記憶模組224B以及切換選擇電路210。三個輸入端P1至P3分別用以從校正工具110接收校正資料DS,並從負載機120接收第一電流負載電位VA1及第二電流負載電位VB1。切換選擇電路210耦接過電流保護晶片200的三個輸入端P1至P3,用以比較校正資料DS及第一電流負載電位VA1,並比較校正資料DS及第二電流負載電位VB1。在本實施例中,第一記憶模組224A及第二記憶模組224B各包含多個記憶單元A1至AX及B1至BX,而每一記憶單元用以記錄一過電流保護值。其中,第一記憶模組224A及第二記憶模組224B所包含的記憶單元的數目可視需要調整,例如第一記憶模組224A及第二記憶模組224B可分別僅具有一個記憶單元。
此外,過電流保護晶片200的過電流保護校正是透過切換選擇電路210對校正資料DS、第一電流負載電位VA1及第二電流負載電位VB1進行比較的方式來達成。詳言之,在對過電流保護晶片200進行過電流保護校正的過程中,在尚未完成電流保護晶片200的校正之前,校正工具110會持續地輸出不同的校正資料DS,而當校正資料DS與第一電流負載電位VA1相符時,即完成過電流保護值240A的校正;且當校正資料DS與第二電流負載電位VB1相符時,即完成過電流保護值240B的校正。至於如何判斷校正資料DS是否與負載機120所提供的電流負載電位(如VA1及/或VB1)相符,則可參考申請人於民國101年10月26日所提出的第101139698號專利申請案,或是稍後參考對於第3圖的說明。此外,當校正資料DS與第一電流負載電位VA1相符時(如:此時的校正資料DS為校正資料130A),校正資料DS會被儲
存到第一記憶模組224A的記憶單元A1至AX中的一個記憶單元;而當校正資料DS與第二電流負載電位VB1相符時(如:此時的校正資料DS為校正資料130B),校正資料DS會被儲存到第二記憶模組224B的記憶單元B1至BX中的一個記憶單元。之後,過電流保護晶片200即可依據分別儲存於第一記憶模組224A及第二記憶模組224B的校正資料,輸出兩組過電流保護值240A及240B。由於過電流保護晶片200可提供兩組的電流保護值240A及240B,故相較於習知技術中的過電流保護晶片100只能提供一組過電流保護值140,過電流保護晶片200更適合用於可提供多組電力輸出(如多組不同的電壓)的電源供應器。此外,由於可各別地設定負載機120所提供的第一電流負載電位VA1及第二電流負載電位VB1,且當校正資料DS與第一電流負載電位VA1或第二電流負載電位VB1相符時,即完成過電流保護值240A或240B的校正,故過電流保護晶片200所要校正的電流保護值240A及240B的先後順序可依據實際情況而有所不同,而不受特定校正順序的限制。詳言之,可以先完成電流保護值240A的校正再完成電流保護值240B的校正,亦或是先完成電流保護值240B的校正再完成電流保護值240A的校正。另外,倘若第一電流負載電位VA1被設定成與第二電流負載電位VB1一樣的話,則可同時完成電流保護值240A及240B的設定。
在本發明一實施例中,切換選擇電路210包含兩個負載比較單元212A及212B、校正組選擇器214以及兩個開關SWA及SWB。負載比較單元212A及212B分別透過電阻RA2及RB2耦接於電壓輸入端Vcs。負載比較單元212A可依據校正資料DS調整負載比較單元212A的第一校正電流感應電位VA2。類似地,負載比較單元212B可依據校正資料DS調整負載比較單元212B的第二校正電流感應電位VB2。至於負載比較單元212A及212B如何依據校正資料DS分別調整第一校正電流感應電位VA2及第二校正電流感應電位VB2,下面將會有進一步的說明。此外,開關SWA用以控制校正工具110與
第一記憶模組224A之間的電性連接,而開關SWB用以控制校正工具110與第二記憶模組224B之間的電性連接。校正組選擇器214耦接於兩負載比較單元212A及212B的輸出端。其中當第一校正電流感應電位VA2等於第一電流負載電位VA1時,校正組選擇器214開啟SWA,以使校正資料DS被儲存到第一記憶模組224A的一個記憶單元中。類似地,當第二校正電流感應電位VB2等於第二電流負載電位VB1時,校正組選擇器214開啟SWB,以使校正資料DS被儲存到第二記憶模組224B的一個記憶單元中。
以下將就如何判斷校正資料DS是否與負載機120所提供的電流負載電位(如VA1及/或VB1)相符作進一步的說明。請參考第3圖,第3圖為本發明一實施例之過電流保護晶片的切換選擇電路212A之示意圖。負載比較單元212A耦接於電阻RA1及RA2,並包含三個輸入端T1至T3、比較器216、電位調整單元217以及解碼器218。其中,三個輸入端T1至T3分別耦接於過電流保護晶片200的輸入端P2、電壓輸入端Vcs及輸入端P1,以分別接收第一電流負載電位VA1、系統電壓以及校正資料DS。電阻RA1(電流偵測電阻)之第一端耦接至電壓輸入端Vcs,而電阻RA1之第二端耦接至負載機120。電阻RA2之第一端耦接至電壓輸入端Vcs。輸入端T1所接收的第一電流負載電位VA1亦為電阻RA1之第二端的電壓訊號。由於負載電流IA1會流經電阻RA1,因此電阻RA1之第一端及第二端之間之電壓降會正比於負載電流IA1之大小,所以電阻RA1之第二端之電壓訊號(即第一電流負載電位VA1)可作為負載電流偵測訊號。輸入端T2則用以接收第一校正電流感應電位VA2,亦即電阻RA2之第二端之電壓訊號。第一校正電流感應電位VA2的大小係由電位調整單元217所決定。比較器216之第一輸入端係耦接至輸入端T1,比較器216之第二輸入端係耦接至輸入端T2,比較器216係用以比較第一電流負載電位VA1及第一校正電流感應電位VA2以於其輸出端輸出第一輸出位準VS1。在本實施例中,當第一電流負載電位VA1低於第一校正電流感應電位VA2時,第一輸
出位準VS1係從低電壓位準升到高電壓位準,亦即於輸出端輸出一過電流保護訊號,以通知電源供應器進行相對應之保護措施,例如關機或其他操作等。
電位調整單元217耦接於輸入端T2,在本實施例中,電位調整單元217包含複數個電流源Iv1至Ivn以及複數個開關SW。複數個開關SW分別耦接至複數個電流源Iv1至Ivn及接地端之間,用以根據開關控制訊號V1至Vn進行開啟與關閉,以控制流經電阻RA2之電流IA2之大小,進而調整第一校正電流感應電位VA2。解碼器218用以根據接收到之校正資料DS輸出複數個開關控制訊號V1至Vn至複數個開關SW,以控制複數個開關SW之開啟與關閉。舉例來說,在本發明電源供應器之過電流保護設定狀態中,校正工具110會提供一預定負載,使通過電阻RA1之負載電流IA1為負載上限。校正工具110會經由輸入端T3傳送校正資料DS至解碼器218。校正資料DS包含複數個設定值,每個設定值可被解碼器218解碼為複數個開關控制訊號V1至Vn,以控制複數個開關SW之開啟與關閉,並進而控制流經電阻RA2之電流IA2之大小(亦即控制第一校正電流感應電位VA2)。電位調整單元217根據複數個設定值逐漸調整第一校正電流感應電位VA2,直到比較器216所輸出的第一輸出位準VS1轉態時(例如從低電壓位準升到高電壓位準,或從高電壓位準降到低電壓位準),此時代表第一校正電流感應電位VA2等於或相當接近負載上限時之電壓位準,第一輸出位準VS1可迴授至校正工具110以使校正工具110可得知第一輸出位準VS1的轉態時機,並將相對應之校正資料DS寫入並儲存於第一記憶模組224A中,而成為校正資料130A。至於負載比較單元212B之第二輸出位準VS2的轉態方式,因與負載比較單元212A之第一輸出位準VS1的轉態方式類似,故不再贅述。
在本發明一實施例中,過電流保護晶片200可另包含兩個重工選擇器230A及230B。重工選擇器230A用以從第一記憶模組224A的多個記憶
單元A1至AX中選出第一記憶模組224A所儲存的最近一筆校正資料,而重工選擇器230B則用以從第二記憶模組224B的多個記憶單元B1至BX中選出第二記憶模組224B所儲存的最近一筆校正資料。換言之,重工選擇器230A及230B只會分別從第一記憶模組224A及第二記憶模組224B選出最新記錄的校正資料,而其他舊的校正資料並不會被選出。當重工選擇器230A及230B分別選出最新記錄的校正資料後,過電流保護電路20即可依據所選出的校正資料產生上述的兩組過電流保護值240A及240B。此外,值得注意地,重工選擇器230A及230B是分別因應第一記憶模組224A及第二記憶模組224B有多個記憶單元A1至AX及B1至BX而設置的。換言之,在本發明其他實施例中,倘若第一記憶模組224A及第二記憶模組224B各僅有一個記憶單元的話,則不必設置重工選擇器230A及230B。
此外,雖然在本實施例中的電流保護晶片200係設計成提供兩組的過電流保護值240A及240B。然而,本發明並不以此為限,每一個過電流保護晶片200亦可設計成提供三組或更多組的過電流保護值。其中,每增加一組過電流保護值,只需再配置一個負載比較單元及記憶模組,並使負載機120再提供另一電流負載電位至此額外配置的負載比較單元,再完成對應的佈線(如:開關控制、訊號傳輸...等)即可。詳言之,倘若在本發明一實施例中,電流保護晶片被設計成可提供三組電流保護值的話,則電流保護晶片除了上述的三個輸入端P1至P3之外,可再另新增一個輸入端以接收負載機120所提供的第三電流負載電位。此外,切換選擇電路210可再包含另一個負載比較單元,用以比較校正資料Ds及上述的第三電流負載電位,而當校正資料Ds與上述的第三電流負載電位相符時,校正資料Ds即被儲存到上述所額外配置的記憶模組的一個記憶單元中。單一過電流保護晶片提供四組或四組以上的過電流保護值的電路設置也可以以此類推。
在本發明一實施例中,過電流保護晶片200可另包含槽位比對單元220以及兩個選擇開關SW1及SW2。槽位比對單元220主要是用來與其他的過電流保護晶片200並接,以擴增電源供應器可校正的電力輸出之組數,以下將以第4圖來作說明。請參考第4圖,第4圖為本發明另一實施例之電源供應器的過電流保護電路30耦接於校正工具110及負載機120時之示意圖。過電流保護電路30包含兩個過電流保護晶片200_1及200_2。過電流保護晶片200_1及200_2與第2圖中的過電流保護晶片200的電路結構是一樣的。其中,過電流保護晶片200_1用以依據校正資料DS、第一電流負載電位VA1及第二電流負載電位VB1產生兩組過電流保護值240A及240B,而過電流保護晶片200_2則是用以依據校正資料DS、第三電流負載電位VC1及第四電流負載電位VD1產生兩組過電流保護值240C及240D。基本上,過電流保護晶片200_1的作動方式與第2圖中的過電流保護晶片200的作動方式一樣。至於過電流保護晶片200_2其作動方式亦類似,只是過電流保護晶片200_2所輸入的是第三電流負載電位VC1及第四電流負載電位VD1,並產生校正資料130C及130D及對應地輸出另外兩組的過電流保護值240C及240D。此外,過電流保護晶片200_2的負載比較單元212A及212B則分別透過電阻RC2及RD2耦接於電壓輸入端Vcs。過電流保護晶片200_2的負載比較單元212A可依據校正資料DS調整第三校正電流感應電位VC2,而過電流保護晶片200_2的負載比較單元212B可依據校正資料DS調整第四校正電流感應電位VD2。由於過電流保護晶片200_1及200_2的作動方式與過電流保護晶片200類似,故對於過電流保護晶片200_1及200_2的作動方式,在以下說明中將只對槽位比對單元220及兩個選擇開關SW1及SW2的部分作說明,而其他元件的作動方式將不再贅述。
過電流保護晶片200_1及200_2會接收槽位比對命令SCOM及槽位位置S1和S2,並比較槽位比對命令SCOM及槽位位置S1和S2,以分別輸出
致能訊號EN1及EN2,及決定致能訊號EN1及EN2的電位。在本發明一實施例中,可藉由對過電流保護晶片200_1及200_2的槽位比對單元220的多個腳位之狀態(例如:是否接地或耦接至特定電壓)進行設置,以分別地設定槽位位置S1和S2。此外,當收槽位比對命令SCOM與槽位位置S1一致時,致能訊號EN1會為第一電位,以開啟過電流保護晶片200_1的選擇開關SW1及SW2。當收槽位比對命令SCOM與槽位位置S1不一致時,致能訊號EN1則為第二電位,以關閉過電流保護晶片200_1的選擇開關SW1及SW2。類似地,當收槽位比對命令SCOM與槽位位置S2一致時,致能訊號EN2會為第一電位,以開啟過電流保護晶片200_2的選擇開關SW1及SW2。當收槽位比對命令SCOM與槽位位置S2不一致時,致能訊號EN2則為第二電位,以關閉過電流保護晶片200_2的選擇開關SW1及SW2。因此,過電流保護晶片200_1的選擇開關SW1會依據致能訊號EN1控制校正工具110至切換選擇電路210及第一記憶模組224A之間的電性連接,而過電流保護晶片200_1的選擇開關SW2會依據致能訊號EN1控制校正工具110至切換選擇電路210及第二記憶模組224B之間的電性連接。類似地,過電流保護晶片200_2的選擇開關SW1會依據致能訊號EN2控制校正工具110至過電流保護晶片200_2的切換選擇電路210及第一記憶模組224A之間的電性連接,而過電流保護晶片200_1的選擇開關SW2會依據致能訊號EN2控制校正工具110至過電流保護晶片200_2的切換選擇電路210及第二記憶模組224B之間的電性連接。因此,藉由上述串接多個過電流保護晶片的方式,即可擴增電源供應器可校正的電力輸出之組數。此外,第4圖中雖以串接兩顆過電流保護晶片200_1及200_2的方式作說明,但本發明並不以此為限。換句話說,透過上述比較槽位比對命令SCOM及多個電流保護晶片之槽位位置的方式,本發明可另應用於串接三顆或更多顆過電流保護晶片的電源供應器中。
請參考第5圖,第5圖為對第2圖的過電流保護晶片200進行校
正時的流程圖。在步驟S410中,透過校正工具110設定校正目標組別,以決定負載機120後續輸出至校正目標的電流負載電位。在步驟S420中,透過負載機120給予校正目標電流負載電位。在步驟S430中,藉由切換選擇電路210判斷應校正的組別,以決定後續校正資料DS應該儲存至記憶模組224A及224B中的哪一個記憶模組。在步驟S440中,藉由負載比較單元212A或212B對應校正的組別進行校正。在步驟S450中,透過校正工具110,判斷是否還有其他組別需要校正。若還有其他組別需要校正,則回到步驟S410;反之,則完成過電流保護晶片200的校正(步驟S460)。
請參考第6圖,第6圖為對第4圖的多個過電流保護晶片200_1及200_2進行校正時的流程圖。在步驟S510中,透過每個過電流保護晶片的槽位比對單元220連接多個過電流保護晶片。在步驟S520中,校正工具110送出槽位比對命令SCOM至各過電流保護晶片的槽位比對單元220。在步驟S530中,各槽位比對單元220比對槽位比對命令SCOM與槽位位置S1及S2。在步驟S540中,各槽位比對單元220判斷槽位比對命令SCOM與槽位位置S1或S2是否匹配。若匹配,則執行步驟S550,以進行如第5圖的校正程序。反之,若不匹配,則回到步驟S520。
請參考第7圖,第7圖為對安裝有第2圖的過電流保護晶片200的電源供應器由校正設定到出廠的流程圖。在步驟S610中,藉由校正工具110進行校正規格的設定。在步驟S620中,藉由校正工具110及負載機120開始進行如第5圖的校正程序。在步驟S630中,將校正後所決定的校正資料130A及130B分別被儲存在第一記憶模組224A及第二記憶模組224B的一個記憶單元中。在步驟S640中,藉由重工選擇器230A及230B分別自第一記憶模組224A及第二記憶模組224B選出最新記錄的校正資料。在步驟S650中,依據所選出的最新記錄的校正資料,對電源供應器進行測試。在步驟S660
中,判斷測試結果是否符合規格。若符合規格,則進行步驟S670的出貨程序。反之,若不符合規格,則回到步驟S610,以重新進行校正。
綜上所述,透過本發明的過電流保護晶片及過電流保護電路,可很方便地對電源供應器進行多組的過電流保護設定。再者,每組可校正的電力輸出可搭配一個包含多個記憶單元的記憶模組,以方便電源供應器製造廠於生產其電源供應器後如須變更其規格、設計時,可輕易地回收電源供應器且透過更新記憶模組所儲存的校正資料,完成新規格的過電流校正的設定。此外,可透過槽位比對單元來串接多個槽位比對單元,而使電源供應器的可校正電力輸出之組數得以輕易地擴增,而不須再另外設計新的過電流保護晶片,故使用上具有極高的彈性。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
20‧‧‧過電流保護電路
110‧‧‧校正工具
120‧‧‧負載機
130A、130B、DS‧‧‧校正資料
200‧‧‧過電流保護晶片
210‧‧‧切換選擇電路
212A、212B‧‧‧負載比較單元
214‧‧‧校正組選擇器
220‧‧‧槽位比對單元
224A‧‧‧第一記憶模組
224B‧‧‧第二記憶模組
230A、230B‧‧‧重工選擇器
240A、240B‧‧‧過電流保護值
A1至AX、B1至BX‧‧‧記憶單元
EN1‧‧‧致能訊號
IA1‧‧‧負載電流
P1至P3‧‧‧輸入端
VA1‧‧‧第一電流負載電位
VB1‧‧‧第二電流負載電位
VA2‧‧‧第一校正電流感應電位
VB2‧‧‧第二校正電流感應電位
VS1‧‧‧第一輸出位準
VS2‧‧‧第二輸出位準
Vcs‧‧‧電壓輸入端
RA1、RA2‧‧‧電阻
S1‧‧‧槽位位置
SCOM‧‧‧槽位比對命令
SW1、SW2‧‧‧選擇開關
SWA、SWB‧‧‧開關
Claims (7)
- 一種電源供應器之過電流保護晶片,包含:一第一輸入端,用以接收一校正資料;一第二輸入端,用以接收一第一電流負載電位;一第三輸入端,用以接收一第二電流負載電位;一第一記憶模組,包含至少一記憶單元,該第一記憶模組的每一記憶單元用以記錄一過電流保護值;一第二記憶模組,包含至少一記憶單元,該第二記憶模組的每一記憶單元用以記錄一過電流保護值;以及一切換選擇電路,耦接於該第一輸入端、該第二輸入端及該第三輸入端,用以比較該校正資料及該第一電流負載電位,並比較該校正資料及該第二電流負載電位,該切換選擇電路包含:一第一負載比較單元,用以依據該校正資料調整該第一負載比較單元的一第一校正電流感應電位;一第二負載比較單元,用以依據該校正資料調整該第二負載比較單元的一第二校正電流感應電位;一校正組選擇器,耦接於該第一負載比較單元的輸出端及該第二負載比較單元的輸出端;一第一開關,耦接於該第一輸入端、該校正組選擇器及該第一記憶模組,用以控制該第一輸入端與該第一記憶模組之間的電性連接;以及一第二開關,耦接於該第一輸入端、該校正組選擇器及該第二記憶模組,用以控制該第二輸入端與該第二記憶模組之間的電性連接;其中當該校正資料與該第一電流負載電位相符,且該第一校正電流感應 電位等於該第一電流負載電位時,該校正組選擇器開啟該第一開關,以使該校正資料被儲存到該第一記憶模組的一個記憶單元中;其中當該校正資料與該第二電流負載電位相符,且該第二校正電流感應電位等於該第二電流負載電位時,該校正組選擇器開啟該第二開關,以使該校正資料被儲存到該第二記憶模組的一個記憶單元中。
- 請求項1所述的過電流保護晶片,另包含:一第四輸入端,用以接收一第三電流負載電位;以及一第三記憶模組,包含至少一記憶單元,該第三記憶模組的每一記憶單元用以記錄一過電流保護值;其中該切換選擇電路還耦接於該第四輸入端,並另用以比較該校正資料及該第三電流負載電位,而當該校正資料與該第三電流負載電位相符時,該校正資料被儲存到該第三記憶模組的一個記憶單元中。
- 請求項1所述的過電流保護晶片,其中該第一記憶模組及該第二記憶模組各包含多個記憶單元,而該過電流保護晶片另包含:一第一重工選擇器,用以從該第一記憶模組的多個記憶單元中選出該第一記憶模組所儲存的最近一筆校正資料;以及一第二重工選擇器,用以從該第二記憶模組的多個記憶單元中選出該第二記憶模組所儲存的最近一筆校正資料。
- 請求項1所述的過電流保護晶片,另包含:一槽位比對單元,用以比對一槽位比對命令及一槽位位置,以輸出一致能訊號;一第一選擇開關,用以依據該致能訊號控制該第一輸入端至該切換選擇電路及該第一記憶模組之間的電性連接;以及 一第二選擇開關,用以依據該致能訊號控制該第一輸入端至該切換選擇電路及該第二記憶模組之間的電性連接。
- 一種電源供應器之過電流保護電路,包含多個過電流保護晶片,其中每一個過電流保護晶片包含:一第一輸入端,用以接收一校正資料;一第二輸入端,用以接收一第一電流負載電位;一第三輸入端,用以接收一第二電流負載電位;一第一記憶模組,包含至少一記憶單元,該第一記憶模組的每一記憶單元用以記錄一過電流保護值;一第二記憶模組,包含至少一記憶單元,該第二記憶模組的每一記憶單元用以記錄一過電流保護值;一切換選擇電路,耦接於該第一輸入端、該第二輸入端及該第三輸入端,用以比較該校正資料及該第一電流負載電位,並比較該校正資料及該第二電流負載電位,該切換選擇電路包含:一第一負載比較單元,用以依據該校正資料調整該第一負載比較單元的一第一校正電流感應電位;一第二負載比較單元,用以依據該校正資料調整該第二負載比較單元的一第二校正電流感應電位;一校正組選擇器,耦接於該第一負載比較單元的輸出端及該第二負載比較單元的輸出端;一第一開關,耦接於該第一輸入端、該校正組選擇器及該第一記憶模組,用以控制該第一輸入端與該第一記憶模組之間的電性連接;以及一第二開關,耦接於該第一輸入端、該校正組選擇器及該第二記憶模組,用以控制該第二輸入端與該第二記憶模組之間的電性連 接,其中當該校正資料與該第一電流負載電位相符,且該第一校正電流感應電位等於該第一電流負載電位時,該校正組選擇器開啟該第一開關,以使該校正資料被儲存到該第一記憶模組的一個記憶單元中,且其中當該校正資料與該第二電流負載電位相符,且該第二校正電流感應電位等於該第二電流負載電位時,該校正組選擇器開啟該第二開關,以使該校正資料被儲存到該第二記憶模組的一個記憶單元中;一槽位比對單元,用以比對一槽位比對命令及一槽位位置,以輸出一致能訊號並決定該致能訊號的電位;一第一選擇開關,用以依據該致能訊號控制該第一輸入端至該切換選擇電路及該第一記憶模組之間的電性連接;以及一第二選擇開關,用以依據該致能訊號控制該第一輸入端至該切換選擇電路及該第二記憶模組之間的電性連接;其中該些過電流保護晶片的該槽位比對單元彼此耦接,而各自地接收該槽位比對命令及該槽位位置。
- 請求項5所述的過電流保護電路,其中每一個過電流保護晶片另包含:一第四輸入端,用以接收一第三電流負載電位;以及一第三記憶模組,包含至少一記憶單元,該第三記憶模組的每一記憶單元用以記錄一過電流保護值;其中該切換選擇電路還耦接於該第四輸入端,並另用以比較該校正資料及該第三電流負載電位,而當該校正資料與該第三電流負載電位相符時,該校正資料被儲存到該第三記憶模組的一個記憶單元中。
- 請求項5所述的過電流保護電路,其中每一個過電流保護晶片的該第一記憶模組及該第二記憶模組各包含多個記憶單元,而每一個過電流保護 晶片另包含:一第一重工選擇器,用以從該第一記憶模組的多個記憶單元中選出該第一記憶模組所儲存的最近一筆校正資料;以及一第二重工選擇器,用以從該第二記憶模組的多個記憶單元中選出該第二記憶模組所儲存的最近一筆校正資料。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104111143A TWI548981B (zh) | 2015-04-07 | 2015-04-07 | 電源供應器之過電流保護晶片及過電流保護電路 |
CN201510220733.0A CN106207976B (zh) | 2015-04-07 | 2015-05-04 | 电源供应器的过电流保护芯片及过电流保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104111143A TWI548981B (zh) | 2015-04-07 | 2015-04-07 | 電源供應器之過電流保護晶片及過電流保護電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI548981B true TWI548981B (zh) | 2016-09-11 |
TW201636767A TW201636767A (zh) | 2016-10-16 |
Family
ID=57445019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104111143A TWI548981B (zh) | 2015-04-07 | 2015-04-07 | 電源供應器之過電流保護晶片及過電流保護電路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106207976B (zh) |
TW (1) | TWI548981B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111856310B (zh) * | 2019-04-03 | 2023-08-29 | 深圳富联富桂精密工业有限公司 | 电源分配单元监控*** |
US11170675B2 (en) * | 2020-03-19 | 2021-11-09 | Himax Technologies Limited | Method for performing hybrid over-current protection detection in a display module, and associated timing controller |
TWI801220B (zh) * | 2022-04-26 | 2023-05-01 | 宏碁股份有限公司 | 電源供應器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060133000A1 (en) * | 2004-12-20 | 2006-06-22 | Hiroyuki Kimura | Overcurrent protection circuit and DC power supply |
US20120039007A1 (en) * | 2009-04-28 | 2012-02-16 | Joel Turchi | Method for providing over current protection and circuit |
TW201239600A (en) * | 2011-03-25 | 2012-10-01 | Delta Electronics Inc | Power supply |
TW201308859A (zh) * | 2011-08-04 | 2013-02-16 | Richtek Technology Corp | 具有過電流保護的電源供應器及其控制電路與過電流保護的方法 |
TW201417433A (zh) * | 2012-10-26 | 2014-05-01 | Weltrend Semiconductor Inc | 電源供應器之過電流保護晶片及其設定方法 |
-
2015
- 2015-04-07 TW TW104111143A patent/TWI548981B/zh active
- 2015-05-04 CN CN201510220733.0A patent/CN106207976B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060133000A1 (en) * | 2004-12-20 | 2006-06-22 | Hiroyuki Kimura | Overcurrent protection circuit and DC power supply |
US20120039007A1 (en) * | 2009-04-28 | 2012-02-16 | Joel Turchi | Method for providing over current protection and circuit |
TW201239600A (en) * | 2011-03-25 | 2012-10-01 | Delta Electronics Inc | Power supply |
TW201308859A (zh) * | 2011-08-04 | 2013-02-16 | Richtek Technology Corp | 具有過電流保護的電源供應器及其控制電路與過電流保護的方法 |
TW201417433A (zh) * | 2012-10-26 | 2014-05-01 | Weltrend Semiconductor Inc | 電源供應器之過電流保護晶片及其設定方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201636767A (zh) | 2016-10-16 |
CN106207976B (zh) | 2018-09-04 |
CN106207976A (zh) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2284551B1 (en) | Method and device for correcting and obtaining reference voltage | |
KR100541557B1 (ko) | 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법 | |
US7123514B2 (en) | Memory device for improved reference current configuration | |
US8111084B2 (en) | Impedance calibration circuit and semiconductor apparatus using the same | |
TWI548981B (zh) | 電源供應器之過電流保護晶片及過電流保護電路 | |
JP4464454B1 (ja) | 半導体装置及び半導体装置におけるベリファイ方法 | |
US9240228B1 (en) | Static memory apparatus and data reading method thereof | |
US20160054746A1 (en) | Voltage regulation system for integrated circuit | |
US6970338B2 (en) | Power supply device having overcurrent protection function and method for controlling the same | |
US9651600B2 (en) | Power up detecting system | |
US8330505B2 (en) | Protection circuit for driving capacitive loads | |
US8692604B2 (en) | Impedance calibration circuit | |
US9159453B2 (en) | Memory device and method for measuring resistance of memory cell | |
TWI580984B (zh) | 電壓校正電路及電壓校正系統 | |
US7915930B2 (en) | Dual power-up signal generator for stabilizing an internal voltage generator | |
US20070268062A1 (en) | Fuse circuit for repair and detection | |
TWI566492B (zh) | 電源供應器之過電流保護晶片及其設定方法 | |
US7443227B2 (en) | Adjusting circuit | |
KR20080000219A (ko) | 반도체 메모리의 파워 업 신호 생성장치 및 방법 | |
US9052352B2 (en) | Fuse circuit and testing method of the same | |
KR20110096845A (ko) | 캘리브레이션 회로 | |
US11437078B2 (en) | Voltage generation circuit, semiconductor apparatus including the same, and voltage offset calibration system | |
KR100685642B1 (ko) | 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치 | |
KR100856126B1 (ko) | 퓨즈 메탈을 이용한 연산 증폭기의 오프셋 보상 방법 및 그장치 | |
KR20170080845A (ko) | 데이터 출력 회로 |