TWI545907B - 消減電路及收發電路 - Google Patents

消減電路及收發電路 Download PDF

Info

Publication number
TWI545907B
TWI545907B TW103133118A TW103133118A TWI545907B TW I545907 B TWI545907 B TW I545907B TW 103133118 A TW103133118 A TW 103133118A TW 103133118 A TW103133118 A TW 103133118A TW I545907 B TWI545907 B TW I545907B
Authority
TW
Taiwan
Prior art keywords
circuit
coupler
signal
power
subtraction
Prior art date
Application number
TW103133118A
Other languages
English (en)
Other versions
TW201613285A (en
Inventor
翁國執
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW103133118A priority Critical patent/TWI545907B/zh
Priority to US14/830,099 priority patent/US20160087673A1/en
Publication of TW201613285A publication Critical patent/TW201613285A/zh
Application granted granted Critical
Publication of TWI545907B publication Critical patent/TWI545907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P9/00—Delay lines of the waveguide type
    • H01P9/003—Delay equalizers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

消減電路及收發電路
本發明涉及無線通訊領域，尤其涉及一種抑制干擾信號的消減電路及收發電路。
無線信號收發系統通常包括接收機電路和發射機電路。在上述兩個電路間，通常使用環行器作為收發隔離器件，但是環行器隔離度有限，容易使發射信號洩漏到接收機電路中，對接收到的有用信號產生干擾。除此之外，接收到的有用信號還會受到近距離障礙物所反射的信號的干擾，從而削弱了接收機電路的接收信號的能力。
有鑑於此，需提供一種抑制干擾信號的消減電路及收發電路，以降低洩漏信號和障礙物反射信號的干擾，從而提高無線信號收發系統的接收能力。
本發明實施方式提供的一種消減電路，包括主延遲線，第一功率分配器，第一功率合路器及複數第一電路。其中，主延遲線用於對發射機的部分發射信號進行延遲；第一功率分配器的輸入端與主延遲線連接；每個第一電路包括n級支路電路，用於產生抵消洩漏信號的消減信號。n級支路電路中的第一級支路電路與第一功率分配器和第一功率合路器連接，n級支路電路中的第k-1級支 路電路與第k級支路電路連接，其中2≦k≦n，n和k均為整數；第一功率合路器將複數第一電路產生的消減信號輸出。
優選地，消減電路還包括複數第一延遲線及複數第二電路。其中，複數第一延遲線與第一電路的第n級支路電路連接；複數第二電路與第一延遲線和第一電路的第n級支路電路連接以產生抵消近場干擾信號的消減信號；第一功率合路器還將複數第二電路產生的消減信號輸出。
優選地，第一電路中的每一級支路電路均包括第二功率分配器，第一單元及第二功率合路器。其中，第一單元的一端與第二功率分配器的第一輸出端連接；第二功率合路器的第一輸入端與第一單元的另一端連接。
優選地，在第一電路中，第k-1級支路電路中的第二功率分配器的第二個輸出端與第k級支路電路中的第二功率分配器的輸入端連接，第k-1級支路電路中的第二功率合路器的第二個輸入端與第k級支路電路中的第二功率合路器的輸出端連接。
優選地，第n級支路電路的第二功率分配器的第二輸出端與第一延遲線連接。
優選地，第一單元包括第二延遲線及衰減器。其中，第二延遲線用於調整消減信號的延遲時間；衰減器與第二延遲線串聯連接，用於調整消減信號的衰減量。
優選地，第二電路包括第三電路及第四電路。其中，第三電路包括m級支路電路，在m級支路電路中，第h級支路電路與第h-1級支路電路連接，其中2≦h≦m，m和h均為整數；第四電路與第三電 路的m級支路電路連接。
優選地，第三電路中的每一級支路電路均包括第三功率分配器，第二單元及第三功率合路器。其中，第二單元的一端與第三功率分配器的第一輸出端連接；第三功率合路器的第一輸入端與第二單元的另一端連接。
優選地，第四電路包括第四功率分配器，兩個第二單元及第四功率合路器。兩個第二單元的一端分別與第四功率分配器的輸出端連接；第四功率合路器的兩個輸入端分別與兩個第二單元的另一端連接。
優選地，在第三電路中，第h-1級支路電路中的第三功率分配器的第二輸出端與第h級支路電路中的第三功率分配器的輸入端連接，第h-1級支路電路中的第三功率合路器的第二輸入端與第h級支路電路中的第三功率合路器的輸出端連接。第m級支路電路的第三功率分配器的第二輸出端與第四功率分配器的輸入端連接，第m級支路電路的第三功率合路器的第二輸入端與第四功率合路器的輸出端連接。
優選地，第二單元包括第二延遲線及衰減器。第二延遲線用於調整消減信號的延遲時間；衰減器與第二延遲線串聯連接，用於調整消減信號的衰減量。
本發明實施方式提供的收發電路包括發射機、接收機、天線及環行器，收發電路還包括第一耦合器、第一放大器、第二耦合器、第二放大器、第三耦合器、上述的消減電路及第三放大器。其中，第一耦合器連接於發射機和環行器之間；第一放大器連接於發 射機和第一耦合器之間，用於放大發射信號；第二耦合器連接於接收機和環行器之間；第二放大器連接於接收機和第二耦合器之間，用於放大接收信號；第三耦合器連接於天線和環行器之間，第一耦合器、第二耦合器及第三耦合器與環行器的連接以使環行器的輸入、輸出阻抗匹配；消減電路連接於第一耦合器和第二耦合器之間，用於從第一耦合器接收部分發射信號，並產生消減信號；第三放大器連接於消減電路和第二耦合器之間，用於接收消減信號並放大輸出至第二耦合器以提高消減信號的耦合量。
優選地，收發電路還包括順向功率檢測電路、逆向功率檢測電路和匹配電路及控制器。其中，順向功率檢測電路與第三耦合器連接以獲取收發電路的發射功率；逆向功率檢測電路與第三耦合器連接以獲取從天線反射回來的逆向功率；匹配電路用於實現收發電路的阻抗匹配；控制器與順向功率檢測電路、逆向功率檢測電路及匹配電路連接，並調整匹配電路的輸入電壓以實現收發電路的阻抗匹配。
優選地，匹配電路包括第一電容、第二電容、第一電感、第二電感及變容二極體。其中，第一電容的一端作為匹配電路的第一輸入端並連接第三耦合器；第二電容的一端與第一電容的另一端連接，另一端作為匹配電路的輸出端並連接天線；第一電感的一端連接與第一電容的另一端連接；第二電感的一端作為匹配電路的第二輸入端並連接控制器；變容二極體的陽極接地，陰極與第一電感的另一端、第二電感的另一端連接。
100‧‧‧收發電路
200‧‧‧天線
300‧‧‧消減電路
400‧‧‧控制器
TX‧‧‧發射機
RX‧‧‧接收機
PA‧‧‧第一放大器
LNA‧‧‧第二放大器
AMP‧‧‧第三放大器
CIR‧‧‧環行器
Port1‧‧‧第一端口
Port2‧‧‧第二端口
Port3‧‧‧第三端口
CPL1‧‧‧第一耦合器
CPL2‧‧‧第二耦合器
CPL3‧‧‧第三耦合器
M1‧‧‧匹配電路
A1‧‧‧第一電路
A2‧‧‧第二電路
A3‧‧‧第三電路
A4‧‧‧第四電路
DL‧‧‧主延遲線
DL1‧‧‧第一延遲線
DL2‧‧‧第二延遲線
PD0‧‧‧第一功率分配器
PD1，PD2，PD3,PD4,PCi,PC(i-1)‧‧‧第二功率分配器
PD21，PD22,PD2j,PD2(j-1),PD2m‧‧‧第三功率分配器
PD33‧‧‧第四功率分配器
PC0‧‧‧第一功率合路器
PC1，PC2，PC3,PC4,PCi,PC(i-1)‧‧‧第二功率合路器
PC21，PC22,PC2j,PC2(j-1),PC2m‧‧‧第三功率合路器
PC33‧‧‧第四功率合路器
DX‧‧‧第一單元
DY‧‧‧第二單元
DSA‧‧‧衰減器
C1‧‧‧第一電容
C2‧‧‧第二電容
L1‧‧‧第一電感
L2‧‧‧第二電感
D1‧‧‧變容二極體
圖1為本發明收發電路一實施方式的架構圖； 圖2為本發明消減電路第一實施方式的架構圖；圖3為本發明消減電路第二實施方式的架構圖；圖4為本發明第一電路的每一級支路電路一實施方式的架構圖；圖5為本發明第二電路一實施方式的架構圖；圖6為本發明第三電路的每一級支路電路和第四電路的一實施方式的架構圖；圖7為本發明消減電路第三實施方式的架構圖；圖8為本發明第一單元和第二單元實施方式的架構圖；圖9為本發明匹配電路實施方式的電路示意圖；圖10為本發明消減電路的部分支路電路的延遲時間示意圖；圖11為本發明消減電路的部分支路電路的延遲時間示意圖。
在以下各實施方式中，箭頭所示方向為信號從輸入端到輸出端傳輸的方向。
請參閱圖1，圖1為本發明收發電路100一實施方式的架構圖。在本實施方式中，收發電路100包括發射機TX、接收機RX、第一放大器PA、第二放大器LNA、第三放大器AMP、環行器CIR、第一耦合器CPL1、第二耦合器CPL2、第三耦合器CPL3、天線200及消減電路300。
發射機TX依序經由第一放大器PA和第一耦合器CPL1與環行器CIR的第一端口Port1連接，環行器CIR的第二端口Port2依序經由第 二放大器LNA和第二耦合器CPL2與接收機RX連接，環行器CIR的第三端口Port3經由第三耦合器CPL3和匹配電路M1與天線200連接。發射機TX用於發射信號，第一放大器PA用於放大發射信號，接收機RX用於獲取經干擾抑制後的接收信號，第二放大器LNA用於放大接收信號；環行器CIR為三端口環行器用於隔離收發電路100中的收發信號，匹配電路M1用於實現收發電路100內部的阻抗匹配。第一耦合器CPL1、第二耦合器CPL2及第三耦合器CPL3與環行器CIR的不同端口連接以使環行器CIR的輸入、輸出阻抗匹配。
在本實施方式中，本發明旨在降低兩種干擾信號對接收機RX：第一種干擾信號為洩漏信號，洩漏信號從圖1中的發射機TX、環行器CIR到達第二耦合器CPL2，進而干擾接收機RX；第二種干擾信號為近場干擾信號，近場干擾信號為發射機TX的發射信號從圖1的天線200輻射後，被附近障礙物反射而進入環行器CIR到達第二耦合器CPL2，進而干擾接收機RX。
消減電路300及第三放大器AMP設置於第一耦合器CPL1和第二耦合器CPL2之間。消減電路300用於產生消減信號以抑制洩漏信號和近場干擾信號對接收信號的干擾。在此，第一耦合器CPL1用於將發射機TX的部分發射信號輸入至消減電路300中；第三放大器AMP用於對消減信號進行放大，以提高輸入至第二耦合器CPL2的消減信號的耦合量，使得第二耦合器CPL2的主線路插損(main line insertion loss)值盡可能小，以降低第二耦合器CPL2對接收信號的雜訊指數的影響，從而改善接收機RX的靈敏度。
在其他實施方式中，收發電路100還可以包括順向功率檢測電路FWD、逆向功率檢測電路REV、匹配電路M1及控制器400。順向功 率檢測電路FWD和逆向功率檢測電路REV均與第三耦合器CPL3連接，以分別獲取收發電路100的發射功率和從天線200反射回來的逆向功率。控制器400分別與發射機TX、接收機RX、順向功率檢測電路FWD、逆向功率檢測電路REV、匹配電路M1及消減電路300連接，控制器400用於調整匹配電路M1的輸入電壓以實現收發電路100與天線200間的阻抗匹配，控制器400還用於控制發射機TX的發射信號的大小及頻率，並在接收機RX處獲取經干擾抑制後的接收信號以衡量抑制干擾信號的效果，與此同時，還根據抑制干擾信號的效果調整消減電路300的參數以優化抑制干擾信號的效果。
在以下各實施方式中，所用的功率分配器(Power Divider)皆包括一個輸入端和兩個輸出端，所用的功率合路器(Power Combiner)皆包括兩個輸入端和一個輸出端。
請參閱圖2，圖2為本發明消減電路300第一實施方式的架構圖。在第一實施方式中，消減電路300包括主延遲線DL、複數第一電路A1、第一功率分配器PD0及第一功率合路器PC0。主延遲線DL的輸入端作為消減電路300的輸入端，與第一耦合器CPL1連接以獲取部分發射信號，主延遲線DL用於對部分發射信號進行延遲。第一電路A1用於依據延遲後的部分發射信號來產生抵消洩漏信號的消減信號。第一電路A1包括n級支路電路(n為整數)。主延遲線DL的輸出端依次經由第一功率分配器PD0、兩路n級支路電路中的第一級支路電路與第一功率合路器PC0的兩個輸入端連接以合成一路輸出，其中，第一功率合路器將複數第一電路A1產生的消減信號輸出。第一級支路電路還與第二級支路電路連接，第二級支 路電路還與第三級支路電路連接，以此連接方式，第k-1級支路電路與第k級支路電路連接以形成n級支路電路(2≦k≦n，n和k均為整數)，該n級支路電路用於產生抵消洩漏信號的消減信號。經過第一電路A1的信號，其延遲時間及幅度大小將發生變化，並由第一功率合路器PC0輸出。在其他實施方式中，若所用的功率分配器PD0包括兩個以上的輸出端，功率合路器PC0包括兩個以上輸入端時，則複數第一電路A1可分別設置於功率分配器PD0的每一輸出端和功率合路器PC0的每一輸入端之間。
請參閱圖3，圖3為本發明消減電路300第二實施方式的架構圖。在第二實施方式中，消減電路300除包括第一實施方式所述的主延遲線DL、複數第一電路A1、第一功率分配器PD0及第一功率合路器PC0外，還包括複數第一延遲線DL1和複數第二電路A2。其中，第一電路A1的第n級支路電路與第一延遲線DL1和第二電路A2連接以產生抵消近場干擾信號的消減信號。經過第一延遲線DL1和第二電路A2的信號，其延遲時間及幅度大小將發生變化，並由第一功率合路器PC0輸出。
請參閱圖4，圖4為第一電路A1的每一級支路電路一實施方式的架構圖。在本實施方式中，每一級支路電路均包括第二功率分配器PD1、第一單元DX及第二功率合路器PC1。其中，第二功率分配器PD1的輸入端作為每一級支路電路的輸入端，第二功率分配器PD1的第一輸出端經由第一單元DX與第二功率合路器PC1的第一輸入端連接。第二功率合路器PC1的輸出端作為每一級支路電路的輸出端。第一單元DX主要用於調整經過每一級支路電路的信號的延遲時間及幅度大小，其具體架構請參閱圖8所示的實施方式。
請參閱圖5，圖5為第二電路A2一實施方式的架構圖。在本實施方式中，第二電路包括第三電路A3和第四電路A4。在本實施方式中，第二電路包括m級支路電路(m為整數)，其中，第h級支路電路與第h-1級支路電路連接(2≦h≦m，m和h均為整數)。此外，第m級支路電路還與第四電路A4連接。經過第二電路A2的信號，其延遲時間及幅度大小也將發生變化。
請參閱圖6，圖6為第三電路A3的每一級支路電路和第四電路A4的一實施方式的架構圖。在本實施方式中，第三電路A3的每一級支路電路均包括第三功率分配器PD21、第二單元DY及第三功率合路器PC21，其中，第三功率分配器PD21的第一輸出端經由第二單元DY與第三功率合路器PC21的第一輸入端連接。第四電路A4包括第四功率分配器PD33、兩個第二單元DY及第四功率合路器PC33，第四功率分配器PD33的兩個輸出端分別經由第二單元DY與第四功率合路器PC33的兩個輸入端連接。第二單元DY主要用於調整經過第三電路A3或第四電路A4的信號的延遲時間及幅度大小，其具體架構請參閱圖8所示的實施方式。
圖7為本發明消減電路300第三實施方式的架構圖。請一併參閱圖2至圖7，在本實施方式中，消減電路300包括主延遲線DL、複數第一延遲線DL1、多路第一電路A1及第二模組。主延遲線DL的輸入端作為消減電路300的輸入端，與第一耦合器CPL1連接以獲取部分發射信號，此發射信號經過消減電路300後將產生消減信號。
主延遲線DL的輸出端經由第一功率分配器PD0與兩路第一電路A1中的第一級支路電路連接。在第一電路A1中，第i級(2≦i≦n， i為整數)支路電路的第二功率分配器PDi的輸入端與第i-1級支路電路的第二功率分配器PD(i-1)的第二輸出端連接，第i級支路電路的第二功率合路器PCi的輸出端與第i-1級支路電路的第二功率合路器PC(i-1)的第二輸入端連接。最後一級(即第n級)支路電路的第二功率分配器PDn的第二輸出端與第一延遲線DL1的輸入端連接。
舉例而言，在第三實施方式中，消減電路300包括兩路第一電路A1，每一路第一電路A1包括四級支路電路。每一路第一電路A1的第一級支路電路包括第二功率分配器PD1、第一單元DX及第二功率合路器PC1，一路第一電路A1的第二級支路電路包括第二功率分配器PD2、第一單元DX及第二功率合路器PC2。第一級支路電路中的第二功率分配器PD1的輸入端與第一功率分配器PD0的一個輸出端連接，第二功率合路器PC1的輸出端與第一功率合路器PC0的一個輸入端連接。在第一電路A1中，第二級支路電路的第二功率分配器PD2的輸入端與第一級支路電路的第二功率分配器PD1的第二輸出端連接，第二級支路電路的第二功率合路器PC2的輸出端與第一級支路電路的第二功率合路器PC1的第二輸入端連接，第一電路A1的最後一級(即第四級)支路電路的第二功率分配器PD4的第二輸出端與第一延遲線DL1輸入端連接。
在第二電路A2中，第三電路A3的多級支路電路(即m級支路電路，m為整數)按照圖4所示的連接方式進行連接，該m級支路電路還與第四電路連接。在本實施方式中，第一延遲線DL1的輸出端與第三功率分配器PD21的輸入端連接，第三功率合路器PC21的輸出端連接第二功率合路器PCn的第二輸入端連接。在第三電路A3 的第j級(2≦j≦m，j為整數)支路電路中，第三功率分配器PD2j的輸入端與第三功率分配器PD2(j-1)的第二輸出端連接，第三功率合路器PC2j的輸出端與第三功率合路器PC2(j-1)的第二輸入端連接。第m級支路電路的第三功率分配器PD2m的第二輸出端與第四功率分配器PD33的輸入端連接，所述第m級支路電路的第三功率合路器PC2m的第二輸入端與所述第四功率合路器PC33的輸出端連接。
舉例而言，在第三實施方式中，第二電路A2包括兩路第三電路A3，且第三電路A3均包括二級支路電路，第三電路A3中的第一級支路電路包括第三功率分配器PD21、第二單元DY及第三功率合路器PC21，第三電路A3中的第二級支路電路包括第三功率分配器PD22、第二單元DY及第三功率合路器PC22，第三功率合路器PC21的輸出端連接第二功率合路器PC4的第二輸入端連接。在第二級(即j等於二)支路電路中，第三功率分配器PD22的輸入端與第三功率分配器PD21的第二輸出端連接，第三功率合路器PC22的輸出端與第二功率合路器PC21的第二輸入端連接。
本發明的功率分配器和功率合路器可使用常用之威爾金森功率分配器(Wilkinson power divider)。因功率分配器如和功率合路器都有固定的插損(Insertion Loss)值。當經過的功率分配器或功率合路器越多，消減信號在消減電路的插損值就越大。即消減信號的值就越小。當消減信號在第二耦合器CPL2的輸入端的值太小時，就不利於減少信號的干擾。因此，在設計中，第一耦合器CPL1與第二耦合器CPL2應為耦合量較大的耦合器，從而使得消減信號在第二耦合器CPL2的輸入端的值足夠大，同時，也使得 發射信號在第一耦合器CPL1主線的插損小，發射機TX的效率變高。
請參閱圖8，圖8為第一單元DX和第二單元DY一實施方式的架構圖。在本實施方式中，第一單元DX和第二單元DY均包括第二延遲線DL2和衰減器DSA(Digital Step Attenuation)，其中，第二延遲線DL2和衰減器DSA串聯連接，第二延遲線DL2受控於控制器400以調整消減信號的延遲時間，衰減器DSA也受控於控制器400以調整消減信號的衰減量，在本實施方式中，第二延遲線DL2和衰減器DSA均為常用的可調式受控元器件，如可程式設計式的受控延遲線、數字步進型衰減器，它們的內部結構在此不再詳述。
請參閱圖9，圖9為本發明匹配電路M1實施方式的電路示意圖。在本實施方式中，匹配電路M1包括第一電容C1、第二電容C2、第一電感L1、第二電感L2及變容二極體(varactor diode)D1。第一電容C1的一端作為匹配電路M1的第一輸入端，另一端與第二電容C2的一端、第一電感L1的一端連接。第二電容C2的另一端作為匹配電路M1的輸出端，第一電感L1的另一端與變容二極體D1的陰極、第二電感L2的一端連接，變容二極體D1的陽極接地，第二電感L2的另一端作為匹配電路M1的第二輸入端。匹配電路M1的第一輸入端連接第三耦合器CPL3，第二輸入端連接控制器400，輸出端連接天線200。其中，第一電感L1可用一定長度的導線設計而成，在高頻環境中該導線可作為電感使用，第二電感L2應選用高頻扼流圈，以使得第二輸入端只能接收到輸入電壓，而不會有高頻信號從所述第二輸入端洩漏出去。在工作時，順向功率檢測電路FWD和逆向功率檢測電路REV檢測收發電路100的發射功率和從天 線200反射回來的逆向功率，控制器400獲取所述發射功率和逆向功率並調整第二輸入端的輸入電壓，以控制變容二極體D1內部的順向和逆向電容量，實現收發電路100與天線200間的阻抗匹配，從而降低天線200的反射信號對接收機RX的干擾。
請參閱圖10，圖10為消減電路300的部分支路電路的延遲時間示意圖。如圖10所示，傳輸路徑Px3指的是信號從消減電路300輸入端經過支路電路P3到達消減電路300輸出端而出現的延遲時間，相似地，圖10中的其他傳輸路徑Px4-Px10亦代表信號經過特定的支路電路P4-P10而出現的延遲時間。圖10中兩條虛線之間的區域Dt1代表洩漏信號從圖1中的發射機TX經由環行器CIR到達第二耦合器CPL2的可能出現的延遲時間。控制器400獨立對每一個第一單元DX進行控制，在本實施方式中，控制器400獨立控制每條支路電路中第二延遲線DL2的延時特性和衰減器DSA的衰減量，以使得經過消減電路300的每個支路電路的信號具有不同的延遲時間和幅度。因各路支路電路的信號最終通過功率合路器PC合為一路輸出，即具有不同延遲時間和幅度的信號將相互組合以產生與所述洩漏信號具有相同的延遲時間和幅度的消減信號，從而降低洩漏信號對接收信號的干擾，提高接收機RX的接收能力。
請參閱圖11，圖11為消減電路300的部分支路電路的延遲時間示意圖。如圖11所示，傳輸路徑Py21指的是信號從消減電路300輸入端經過支路電路P21到達消減電路300輸出端而出現的延遲時間，相似地，圖11中的其他傳輸路徑Py22-Py28亦代表信號經過特定的支路電路P22-P28而出現的延遲時間。圖11中兩條虛線之間的區域Dt2代表近場干擾信號從圖1所示的天線200經由環行器CIR 到達第二耦合器CPL2可能出現的延遲時間。控制器400獨立對每一個第二單元DY進行控制，在本實施方式中，控制器400獨立控制每條支路電路中第二延遲線DL2的延時特性和衰減器DSA的衰減量，以使得經過消減電路300的每個支路電路的信號具有不同的延遲時間和幅度。因各路支路電路的信號最終通過功率合路器合為一路輸出，即具有不同延遲時間的信號將相互組合以產生與所述近場干擾信號具有相同的延遲時間和幅度的消減信號，從而降低近場干擾信號對接收信號的干擾，提高接收機RX的接收能力。
本發明提供的抑制干擾信號的收發電路，可以使得消減信號的插損值儘量小。請一併參閱圖7、圖8、圖10和圖11，在消減電路300的傳輸路徑Px3-Px10中，控制器400調整各個傳輸路徑P3-P10的第一單元DX的衰減量，使得經過較少功率分配器的信號較大，經過較多功率分配器的信號較小，使得傳輸路徑P3-P10中的各個信號與抽樣理論(Sampling Theory)中的信號大小分配方式一致，從而達到消減能量較大的洩漏信號之目的。在消減電路300的傳輸路徑Py21-Py28中，控制器400調整各個傳輸路徑P21-P28的第二單元DY的衰減量，使得經過較少功率分配器的信號較大，經過較多功率分配器的信號較小，也使得傳輸路徑P21-P28中的各個信號與抽樣理論(Sampling Theory)中的信號大小分配方式一致，從而達到消減能量較小的近場干擾信號之目的。
綜上創作符合發明專利要件，爰依法提出專利申請。惟，以上所述僅為本創作之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本創作精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
300‧‧‧消減電路
A1‧‧‧第一電路
DL‧‧‧主延遲線
PD0‧‧‧第一功率分配器
PC0‧‧‧第一功率合路器

Claims (2)

  1. 一種收發電路，包括發射機、接收機、天線及環行器，該收發電路還包括：第一耦合器，連接於該發射機和該環行器之間；第一放大器，連接於該發射機和該第一耦合器之間，用於放大發射信號；第二耦合器，連接於該接收機和該環行器之間；第二放大器，連接於該接收機和該第二耦合器之間，用於放大接收信號；第三耦合器，連接於該天線和該環行器之間，該第一耦合器、該第二耦合器及該第三耦合器與環行器的連接以使該環行器的輸入、輸出阻抗匹配；匹配電路，連接第三耦合器，用於實現該收發電路的阻抗匹配；消減電路，連接於該第一耦合器和該第二耦合器之間，用於從該第一耦合器接收部分該發射信號，並產生消減信號；及第三放大器，連接於該消減電路和該第二耦合器之間，用於接收該消減信號並放大輸出至該第二耦合器以提高該消減信號的耦合量；其中，該消減電路包括：主延遲線，用於對發射機的部分發射信號進行延遲；第一功率分配器，輸入端與該主延遲線連接；第一功率合路器；及複數第一電路，用於依據延遲後的該部分發射信號來產生抵消洩漏信號的消減信號，其中每個該第一電路包括n級支路電路，該n級支路電路中 的第一級支路電路連接於該第一功率分配器和該第一功率合路器之間，該n級支路電路中的第k-1級支路電路與第k級支路電路連接，其中2≦k≦n，n和k均為整數，該第一功率合路器輸出複數該第一電路產生的消減信號；其中，該匹配電路包括：第一電容，一端作為該匹配電路的第一輸入端並連接該第三耦合器；第二電容，一端與該第一電容的另一端連接，另一端作為該匹配電路的輸出端並連接該天線；第一電感，一端連接與該第一電容的另一端連接；第二電感，第一端作為該匹配電路的第二輸入端；及變容二極體，陽極接地，陰極與該第一電感的另一端、該第二電感的第二端連接。
  2. 如申請專利範圍第1項所述的收發電路，還包括：順向功率檢測電路，與該第三耦合器連接，以獲取該收發電路的發射功率；逆向功率檢測電路，與該第三耦合器連接，以獲取從該天線反射回來的逆向功率；及控制器，與該順向功率檢測電路、該逆向功率檢測電路、該第二電感的第一端及該匹配電路連接，並調整該匹配電路的輸入電壓以實現該收發電路的阻抗匹配。
TW103133118A 2014-09-24 2014-09-24 消減電路及收發電路 TWI545907B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103133118A TWI545907B (zh) 2014-09-24 2014-09-24 消減電路及收發電路
US14/830,099 US20160087673A1 (en) 2014-09-24 2015-08-19 Cancellation circuits and transceiver circuits to suppress interference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103133118A TWI545907B (zh) 2014-09-24 2014-09-24 消減電路及收發電路

Publications (2)

Publication Number Publication Date
TW201613285A TW201613285A (en) 2016-04-01
TWI545907B true TWI545907B (zh) 2016-08-11

Family

ID=55526752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133118A TWI545907B (zh) 2014-09-24 2014-09-24 消減電路及收發電路

Country Status (2)

Country Link
US (1) US20160087673A1 (zh)
TW (1) TWI545907B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208204B1 (en) * 1998-12-14 2001-03-27 Ntt Mobile Communications Network, Inc. Feedforward amplifier
US6639463B1 (en) * 2000-08-24 2003-10-28 Lucent Technologies Inc. Adaptive power amplifier system and method
US20060035600A1 (en) * 2004-07-28 2006-02-16 Samsung Electronics Co., Ltd. RF front-end apparatus in a TDD wireless communication system
US7205864B2 (en) * 2004-11-02 2007-04-17 Nextg Networks, Inc. Distributed matrix switch
US7573329B2 (en) * 2006-02-09 2009-08-11 Vt Silicon, Inc. System and method for IM3 reduction and cancellation in amplifiers
KR101086569B1 (ko) * 2009-08-13 2011-11-23 엘지이노텍 주식회사 적응형 튜닝 안테나 회로의 임피던스 조절장치
US9325432B2 (en) * 2012-02-08 2016-04-26 The Board Of Trustees Of The Leland Stanford Junior University Systems and methods for full-duplex signal shaping
US9184902B2 (en) * 2012-04-25 2015-11-10 Nec Laboratories America, Inc. Interference cancellation for full-duplex communications
CN103685098B (zh) * 2012-09-07 2017-04-12 华为技术有限公司 一种干扰信号的处理方法、装置和***
WO2014093916A1 (en) * 2012-12-13 2014-06-19 Kumu Networks Feed forward signal cancellation
US9520983B2 (en) * 2013-09-11 2016-12-13 Kumu Networks, Inc. Systems for delay-matched analog self-interference cancellation
CN105594131B (zh) * 2013-11-29 2018-02-06 华为技术有限公司 减少通信***自干扰信号的方法和装置
US9136883B1 (en) * 2014-08-20 2015-09-15 Futurewei Technologies, Inc. Analog compensation circuit and method
US9473253B1 (en) * 2015-05-22 2016-10-18 Qualcomm Incorporated Robust active self-interference cancellation in the presence of external in-band signals using guard region signal measurements

Also Published As

Publication number Publication date
TW201613285A (en) 2016-04-01
US20160087673A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
US9762416B2 (en) Reflection coefficient reader
US10566674B2 (en) Directional coupler and communication unit
US9712205B2 (en) Duplex unit
US9762299B1 (en) System and method for self-interference suppression structure
US9553712B2 (en) Feed-forward canceller
US20130016634A1 (en) Electronic duplexer
US20190207633A1 (en) Apparatuses and Methods for Compensating Interfering Signals in Electric Circuits
US9912326B2 (en) Method for tuning feed-forward canceller
JP2012089995A (ja) 移動通信端末用モジュール、及び移動通信端末
KR101222049B1 (ko) Ｆｍｃｗ 레이다 시스템에서 사용되는 송신누설신호 상쇄 방법 및 장치
US10714828B2 (en) Microwave analog cancellation for in-aperture simultaneous transmit and receive
TWI545907B (zh) 消減電路及收發電路
WO2017056790A1 (ja) 高周波フロントエンド回路、インピーダンス整合方法
JP7392016B2 (ja) レーダーリミッタ歪み補償
KR20130106733A (ko) 저잡음 증폭기
Regev et al. Analysis of transmit and receive implementation losses in full duplex wireless transceivers
TW201731233A (zh) 天線單元及多入多出天線系統
US9893750B2 (en) Tunable transmit cancellation in acoustic receiver filters
Eslampanah et al. Active duplexing for software defined radio
WO2016187782A1 (zh) 一种双工器和无线收发***
KR102424306B1 (ko) 커플러 기반 전이중 무선통신 전단부 회로 및 그 제어방법
CN105515606B (zh) 消减电路及收发电路
Ginzberg et al. Pre-PA Delay-Line Based FIR Filter for Self-Interference Cancellation in Full Duplex Wireless Systems
JP2022080818A (ja) デュアルポーラ全二重レーダートランシーバ
TWI511479B (zh) 用以接收及傳送無線訊號的天線系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees