TWI544462B - 顯示面板及其驅動方法 - Google Patents
顯示面板及其驅動方法 Download PDFInfo
- Publication number
- TWI544462B TWI544462B TW104115234A TW104115234A TWI544462B TW I544462 B TWI544462 B TW I544462B TW 104115234 A TW104115234 A TW 104115234A TW 104115234 A TW104115234 A TW 104115234A TW I544462 B TWI544462 B TW I544462B
- Authority
- TW
- Taiwan
- Prior art keywords
- control
- sub
- electrically coupled
- pixels
- display panel
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本發明係關於一種顯示面板及其驅動方法,尤其是關於一種可用於顯示畫面局部更新的顯示面板及其驅動方法。
隨著科技的演進,各種電子裝置也跟著推陳出新,而其中往往採用顯示面板以提供給使用者互動介面。因此顯示面板對於現今的電子裝置來說已經成為基本配備。傳統的顯示面板包含有眾所習知的薄膜電晶體液晶顯示器(thin film transistor liquid crystal display,TFT-LCD)或以有機發光二極體(organic light-emitting diode,OLED)組成之顯示器等不同類型的顯示器。
惟傳統的顯示面板使用的是閘、源極掃描線結構。在這樣的掃描結構下,其驅動方法必須在每次完整的掃描週期都重置整個顯示畫面的顯示單元,且還必須依照一定的順序更新顯示畫面。因此,習知的顯示面板及其驅動方法較不具彈性,無法就實際畫面對應更新局部顯示單元,往往
造成不必要的耗能。
鑑於上述,本發明旨在揭露一種顯示面板及其驅動方法,以解決習知顯示面板及其驅動方法無法局部更新顯示畫面所造成的耗能問題。
本發明揭露了一種顯示面板,此顯示面板包括N列顯示區域、N條重置線與M條資料線。而每列顯示區域包括複數個子畫素、M個控制晶片。所述複數個子畫素係設置於顯示區域中。M個控制晶片係設置於顯示區域中,每一控制晶片電性耦接所對應之顯示區域中的子畫素的至少一部分。所述N條重置線分別電性耦接位於所述N列顯示區域其中之一中的M個控制晶片。所述M條資料線分別電性耦接每一列顯示區域中的所述M個控制晶片。其中,M與N為正整數。
本發明揭露了一種顯示面板驅動方法,此顯示面板驅動方法適用於一顯示面板。顯示面板包括N列顯示區域、N條重置線與M條資料線,其中M與N為正整數。每一列顯示區域包括複數個子畫素與M個控制晶片,所述複數個子畫素與所述M個控制晶片設置於顯示區域中。每一控制晶片電性耦接所對應之該顯示區域中的所有複數個子畫素的至少一部分。所述N條重置線分別電性耦接位於所述
N列顯示區域其中之一中的所述M個控制晶片。所述M條資料線分別電性耦接每一列顯示區域中的所述M個控制晶片。顯示面板驅動方法包括:當一畫面更新訊號輸入至所述N條重置線其中之一時,所對應的顯示區域中的所述M個控制晶片分別判斷是否有一資料訊號輸入至所對應的資料線,並據以使所述M個控制晶片分別選擇性地開啟或不開啟(即更新或不更新)電性耦接所述M個控制晶片的子畫素。而當顯示區域中的多個控制晶片分別接收到資料訊號時,所對應的控制晶片分別依據所接收到的資料訊號的時序而依序開啟電性耦接控制晶片的子畫素。
綜上所述,本發明揭露了一種顯示面板及其驅動方法,其中顯示面板具有多個顯示區域,而每一顯示區域分別設置有至少一個控制晶片。每一控制晶片分別電性耦接對應顯示區域中的至少一部分的子畫素,並分別電性耦接重置線以及資料線。藉由輸入畫面重置訊號於每一顯示區域所對應的重置線,本發明之顯示面板及其驅動方法可獨立驅動各顯示區域中的控制晶片,使得控制晶片能根據時脈訊號以及對應的資料訊號更新其所電性耦接的子畫素,進而可以達到局部更新顯示畫面以及節省耗能的功效。
以上關於本發明的內容及以下關於實施方式的說明係用以示範與闡明本發明的精神與原理,並提供對本發
明的申請專利範圍更進一步的解釋。
1‧‧‧顯示面板
2‧‧‧顯示畫面
10‧‧‧基板
BK‧‧‧中斷訊號
C1,1~C3,12‧‧‧控制晶片
CLK‧‧‧時脈訊號
D1~D12‧‧‧資料線
Data1‧‧‧第一資料訊號
Data2‧‧‧第二資料訊號
Data3‧‧‧第三資料訊號
L1~L4‧‧‧實體線路
O1‧‧‧物件
P1~P4‧‧‧子畫素群
P11~P43‧‧‧子畫素
R1、R2、R3‧‧‧重置線
S901~S903‧‧‧步驟流程
T1~T14‧‧‧時間點
Z1~Z3、Z1,1~Z24,4‧‧‧顯示區域
第1圖係本發明一實施例中顯示面板的電路示意圖。
第2圖係本發明一實施例中控制晶片與子像素間耦接關係的電路示意圖。
第3圖係本發明一實施例中部分訊號的時序示意圖。
第4圖係本發明一實施例中顯示面板用以局部更新的示意圖。
第5圖係本發明一實施例中多個顯示區域的訊號時序示意圖。
第6圖係本發明一實施例中顯示面板的顯示區域的分區示意圖。
第7圖係本發明另一實施例中控制晶片與子像素間耦接關係的電路示意圖。
第8圖係第7圖中S方向的側視示意圖。
第9圖係本發明一實施例中顯示面板驅動方法的流程示意圖。
以下在實施方式中敘述本發明之詳細特徵,其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並
據以實施,且依據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下實施例係進一步說明本發明之諸面向,但非以任何面向限制本發明之範疇。
請參照第1圖,第1圖係本發明一實施例中顯示面板的電路示意圖。如第1圖所示,顯示面板1包括三列顯示區域Z1~Z3、三條重置線R1~R3、十二條資料線D1~D12與複數個控制晶片C1,1~C3,12。其中控制晶片C1,1~C3,12的第一碼下標號碼係對應於其所電性耦接的重置線R1~R3的下標號碼,且控制晶片C1,1~C3,12的第二碼下標號碼對應於其所電性耦接的資料線D1~D12的下標號碼。舉例來說,控制晶片C1,2即代表電性耦接於重置線R1與資料線D2的控制晶片。其中,控制晶片C1,1~C3,12可例如為微型積體電路(micro integrated circuit,micro IC),但不以此為限。其中為了圖示簡明易懂,各個控制晶片C1,1~C3,12所電性耦接的子畫素不繪示於第1圖,而繪示於後續圖式中。同時,本發明在此不加以限制所述多個控制晶片的尺寸,於所屬技術領域具有通常知識者可以依據顯示面板1的所適用的解析度大小以及所欲劃分的顯示區域之數量而逕行設計出合理的控制晶片之尺寸。
延續前述而更具體地來說,控制晶片C1,1~C1,12
皆設置於顯示區域Z1中。位於同一顯示區域Z1的每一控制晶片C1,1~C1,12分別電性耦接於重置線R1,且控制晶片C1,1~C1,12分別電性耦接資料線D1~D12。此外,位於同一顯示區域Z2的每一控制晶片C2,1~C2,12分別電性耦接於重置線R2,且控制晶片C2,1~C2,12分別電性耦接資料線D1~D12。而位於同一顯示區域Z3的每一控制晶片C3,1~C3,12分別電性耦接於重置線R3,且控制晶片C3,1~C3,12分別電性耦接資料線D1~D12。
換句話說,重置線R1~R3分別電性耦接位於同一區的控制晶片C1,1~C1,12、C2,1~C2,12、C3,1~C3,12。而資料線D1~D12分別電性耦接顯示區域Z1中的控制晶片C1,1~C1,12的其中之一、顯示區域Z2中的控制晶片C2,1~C2,12的其中之一以及顯示區域Z3中的控制晶片C3,1~C3,12的其中之一。例如,重置線R1電性耦接控制晶片C1,1~C1,12,而資料線D1電性耦接控制晶片C1,1、C2,1、C3,1。
於實務上,顯示面板1可透過時序控制器來驅動(未繪示)。所述的時序控制器電性耦接每一條重置線與每一條資料線。時序控制器用以產生畫面更新訊號、至少一資料訊號以及中斷訊號,藉以驅動各控制晶片作動。簡要來說,畫面更新訊號係用來驅動各控制晶片更新其所電性耦接的子畫素;而在畫面更新訊號的驅動下,各控制晶片係根據
所接收到的資料訊號中的資料封包更新其所電性耦接的子畫素;同樣在畫面更新訊號的驅動下,各控制晶片更依據中斷訊號的指示選擇性地更新其所電性耦接的子畫素,以進行更精細的子畫素更新。後續將搭配訊號時序圖介紹顯示面板係如何根據上述各訊號作動,在此先不予以贅述。
實際上,顯示面板1所包含的控制晶片之數量或者是各訊號走線並不以第1圖所對應實施例為限。顯示面板1可包括N列顯示區域、N條重置線與M條資料線,而每一列顯示區域包含複數個子畫素、M個控制晶片。所述複數個子畫素與M個控制晶片皆設置於所屬的顯示區域中。每一控制晶片電性耦接所對應之顯示區域中的所有子畫素(未繪示)的至少一部分。而N條重置線分別電性耦接位於所述N列顯示區域其中之一中的M個控制晶片。M條資料線則分別電性耦接每一列顯示區域中的所述M個控制晶片。其中M與N係為正整數。為求敘述簡明,以下將用第1圖所對應實施例進行後續說明。
請一併參照第1圖及第2圖,第2圖係本發明一實施例中控制晶片與子像素間耦接關係的電路示意圖。第2圖係更繪示出了任意一控制晶片(例如控制晶片C1,1)所電性耦接的子畫素群P1、P2。其中子畫素群P1包含子畫素P11、P12、P13,而子畫素群P2包含子畫素P21、P22、P23。如圖所
示,子畫素群P1、P2係為相鄰兩列上多個子畫素的至少一部分,且子畫素群P1、P2分別位於控制晶片C1,1的相對兩側。子畫素P11、P12、P13可以對稱也可以不對稱於子畫素P21、P22、P23。其中,子畫素群P1、P2所包含之子畫素的數量係為所屬技術領域具通常知識者經詳閱本說明書後可自由設計,在此並不加以限制。
上述係為顯示面板1的結構介紹,以下以上述的結構介紹為基礎來進行顯示面板1的作動描述。
請同時參照第1圖與第3圖以配合進行顯示面板1的作動介紹,第3圖係本發明一實施例中部分訊號的時序示意圖。如圖所示,第3圖中繪示有在時間點T1至時間點T7的畫面更新訊號RST、時脈訊號CLK、第一資料訊號Data1、第二資料訊號Data2、第三資料訊號Data3與中斷訊號BK。而圖式中的時間點T1~T7係為所屬技術領域具通常知識者經詳閱本說明書後可自由定義,在此不加以限制其各時間點T1~T7之間的間隔長度。
當畫面更新訊號RST輸入至所述重置線R1~R3其中之一時,所對應的顯示區域Z1、Z2、Z3中的控制晶片C1,1~C1,12、C2,1~C2,12、C3,1~C3,12分別根據是否有資料訊號輸入至其所對應的資料線D1~D12而據以使控制晶片C1,1~C1,12、C2,1~C2,12、C3,1~C3,12分別選擇性地開啟或不開啟
(即更新或不更新)電性耦接控制晶片C1,1~C1,12、C2,1~C2,12、C3,1~C3,12的所述多個子畫素。
以顯示區域Z1為例來說,當畫面更新訊號RST輸入至重置線R1時,顯示區域Z1中的控制晶片C1,1~C1,12分別根據是否有資料訊號輸入至其所對應的資料線D1~D12,據以使控制晶片C1,1~C1,12分別選擇性地開啟或不開啟(即更新或不更新)電性耦接控制晶片C1,1~C1,12的子畫素。同時,重置線R2、R3並未接收到畫面更新訊號RST對應的指令,因此顯示區域Z2、Z3中的控制晶片C2,1~C2,12、C3,1~C3,12不根據資料訊號更新所對應的子畫素。
同樣以顯示區域Z1為例來說,控制晶片C1,1~C1,12除了接收畫面更新訊號RST外,同時更接收時脈訊號CLK。且當畫面更新訊號RST位於高位準時,時脈訊號係處於低邏輯位準;當畫面更新訊號RST位於低位準時,時脈訊號CLK具有固定脈寬,以驅動電性耦接控制晶片C1,1~C1,12的子畫素,使得所述的子畫素依據控制晶片C1,1~C1,12所接收到的資料訊號進行更新。換句話說,接收到高位準的畫面更新訊號RST的控制晶片C1,1~C3,12不根據時脈訊號CLK或資料訊號作動。反過來說,接收到低位準的畫面更新訊號RST的控制晶片C1,1~C3,12根據時脈訊號或資料訊號而作動。其中,畫面更新訊號RST的準位高低與時脈
訊號CLK的邏輯準位高低之對應關係是為所述技術領域具通常知識者經詳閱本說明書後所能自由設計,在此並不加以限制。
承續前述,在接收到低位準的畫面更新訊號RST的情況下,控制晶片C1,1~C3,12可直接根據資料訊號的內容來更新其所電性連接的子畫素。而於實務上,控制晶片C1,1~C3,12更可再根據是否判斷出有接收到資料訊號來選擇性地更新其所電性耦接的子畫素,若使用後者的操作方式,除了可以選定接收相同的畫面更新訊號RST的畫素暫停更新外,更可透過不傳送新的資料訊號來操作接收相同的更新訊號RST的畫素中的特定畫素略過當次的更新週期。更具體地來說,在接收到低位準的畫面更新訊號RST的情況下,且顯示區域Z1~Z3中的多個控制晶片C1,1~C3,12分別更判斷出有接收到資料訊號時,所對應的控制晶片C1,1~C3,12分別依據所接收到的資料訊號的時序而依序更新電性耦接控制晶片C1,1~C3,12的子畫素。反過來說,在接收到低位準的畫面更新訊號RST的情況下,且顯示區域Z1~Z3中的多個控制晶片C1,1~C3,12分別判斷出沒有接收到資料訊號時,所對應的控制晶片C1,1~C3,12分別不更新其所對應的子畫素,藉此以節省功耗。
以下用第1~3圖為例來說明控制晶片C1,1~C3,12
根據各訊號的對應作動。其中如前述地,在顯示區域Z1中,資料線D1電性耦接控制晶片C1,1、資料線D2電性耦接控制晶片C1,2且資料線D3電性耦接控制晶片C1,3。
在時間點T1至時間點T2之間,畫面更新訊號RST為高凖位,此時時脈訊號CLK為低邏輯位準且第一資料訊號Data1、第二資料訊號Data2與第三資料訊號Data3不帶有資料封包。
在時間點T2至時間點T3的時間區段中,畫面更新訊號RST為低凖位,此時時脈訊號CLK具有固定脈寬,且第一資料訊號Data1在此區間內包含有一個資料封包。是故,控制晶片C1,1根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1的子畫素,以更新所述多個子畫素。
其中,以第2圖來詳細解釋,控制晶片C1,1係先根據時脈訊號CLK及第一資料訊號Data1更新子畫素群P1,控制晶片C1,1再根據時脈訊號CLK及第一資料訊號Data1更新子畫素群P2。更具體地來說,控制晶片C1,1在時脈訊號CLK的第一個週期根據對應的資料封包區段更新子畫素P11;在時脈訊號CLK的第二個週期,控制晶片C1,1根據對應的資料封包區段更新子畫素P12;而在時脈訊號CLK的第三個週期,控制晶片C1,1根據對應的資料封包區段
更新子畫素P13。而在時脈訊號CLK的第四個週期至第六個週期,控制晶片C1,1如前述地依序依據時脈訊號CLK以及第一資料訊號Data1更新子畫素群P2,於此則不再贅述。
在時間點T3至時間點T4的時間區段中,畫面更新訊號RST為高凖位,此時時脈訊號CLK為低邏輯位準且第一資料訊號Data1、第二資料訊號Data2與第三資料訊號Data3不帶有資料封包,故在此時間區段中控制晶片C1,1~C1,3皆不會更新各自所電性耦接的多個子畫素。
在時間點T4至時間點T7的時間區段中,畫面更新訊號RST為低凖位,此時時脈訊號CLK具有固定脈寬。與前述不同的是,在時間點T4與時間點T7的時間區段中,控制晶片C1,3接收有一中斷訊號BK,此中斷訊號BK係為一脈波訊號,且其脈波的寬度係從時間點T5延續至T6之間。
延續前述,對應於中斷訊號BK的脈波,第三資料訊號Data3在時間點T4至時間點T7的時間區段內包含有兩個資料封包,但是第三資料訊號Data3在時間點T5與時間點T6之間不包含資料封包。具體地來說,其中一個資料封包係位於時間點T4、T5之間,而另一個資料封包係位於時間點T6、T7。而控制晶片C1,3根據時脈訊號CLK以及第三資料訊號Data3驅動電性耦接控制晶片C1,3的子畫素,以更新或不更新所電性耦接的子畫素。
從另一個角度來說,當中斷訊號BK為低凖位時,控制晶片C1,3根據時脈訊號CLK以及第三資料訊號Data3更新其所電性耦接的子畫素;而當中斷訊號BK為高凖位時,控制晶片C1,3不根據時脈訊號CLK以及第三資料訊號Data3更新其所電性耦接的子畫素。參照各時間點來更詳細地解釋的話,在時間點T4、T5之間,中斷訊號BK為低準位,第三資料訊號Data3包含一個資料封包,控制晶片C1,3如前述地更新其所電性耦接的子畫素;而在時間點T5、T6之間,由於中斷訊號BK為高凖位,第三資料訊號Data3不包含資料封包,控制晶片C1,3不更新其所電性耦接的子畫素;而在時間點T6、T7之間,中斷訊號BK為低準位,第三資料訊號Data3包含一個資料封包,控制晶片C1,3如前述地更新其所電性耦接的子畫素。
亦即,控制晶片C1,1~C3,12所電性耦接的多個子畫素分別對應到不同的時間區間,或者說所述的多個子畫素分別對應到時脈訊號CLK的不同週期;而當控制晶片C1,1~C3,12接收到中斷訊號BK的脈波時,在中斷訊號BK的脈波區間內,控制晶片C1,1~C3,12不更新其所電性耦接的子畫素。所屬技術領域具通常知識者由上述當可理解,中斷訊號BK實可用來指示控制晶片C1,1~C3,12其中之任一,以選擇性地更新如前述子畫素群中的任一子畫素,進而可達到局部
更新的功效。因此,在一實施例中,當控制晶片C1,1~C3,12的接腳數與顯示面板1的子畫素之數目不匹配時,可藉由中斷訊號BK來控制是否更新目標腳位所電性連接的子畫素,以使控制晶片C1,1~C3,12選擇性地根據資料訊號更新電性連接於目標腳位的子畫素。
請參照第4圖以說明如何以顯示面板1進行局部更新,第4圖係本發明一實施例中顯示面板用以局部更新的示意圖。第4圖中繪示有顯示面板1的顯示畫面2,且顯示畫面2對應於第1圖的顯示面板1之結構,也具有顯示區域Z1、Z2、Z3。其中,顯示畫面2中存在有一物件O1,且O1隨著顯示畫面2的內容變化而沿著如圖所示的虛線箭號從第一位置移動到第二位置。所述的第一位置與第二位置以及物件O1的移動路徑皆位於顯示區域Z1當中。
換句話說,在這段時間當中,顯示畫面2只有對應於顯示區域Z1的部分有所變化,而顯示區域Z2、Z3的部分可視為靜止不變。因此,根據先前於第3圖論述之內容,可以輸入低準位的重置訊號RST進對應於顯示區域Z1的重置線R1,並輸入高準位的重置訊號RST進對應於顯示區域Z2、Z3中的重置線R2、R3,以單獨更新顯示區域Z1的內容,而不必如習知般規律地掃描整個顯示畫面,進而省下不必要的功耗。
接著,請一併參照第1圖與第5圖,第5圖係本發明一實施例中多個顯示區域的訊號時序示意圖。第5圖繪示有重置訊號RST1、RST2、RST3與第一資料訊號Data1。在此實施例中,重置訊號RST1、RST2、RST3係分別輸入於重置線R1、R2、R3,並分別對應於控制晶片C1,1、C2,1、C3,1。第一資料訊號Data1持續隨著時間更新,但只有當重置訊號RST1、RST2、RST3分別為低準位時,對應的控制晶片C1,1、C2,1、C3,1才會根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1、C2,1、C3,1的子畫素,以更新此些子畫素。
以第5圖來說,在時間點T8至時間點T9之間,重置訊號RST1為低準位,而重置訊號RST2、RST3皆為高準位。控制晶片C1,1根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1的子畫素,以更新電性耦接控制晶片C1,1的子畫素。而控制晶片C2,1、C3,1不根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C2,1、C3,1的子畫素。
在時間點T9至時間點T10之間,重置訊號RST2為低準位,而重置訊號RST1、RST3皆為高準位。控制晶片C2,1根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C2,1的子畫素,以更新電性耦接控制晶片C2,1的
子畫素。而控制晶片C1,1、C3,1不根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1、C3,1的子畫素。
在時間點T10至時間點T11之間,重置訊號RST3為低準位,而重置訊號RST1、RST2皆為高準位。控制晶片C3,1根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C3,1的子畫素,以更新電性耦接控制晶片C3,1的子畫素。而控制晶片C1,1、C2,1不根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1、C2,1的子畫素。
因此,在時間點T8至T11之間,顯示面板1係根據重置訊號RST1、RST2、RST3依序更新電性耦接控制晶片C1,1、C2,1、C3,1的子畫素。換言之,對應於顯示區域Z1、Z2、Z3,顯示面板1係根據重置訊號RST1、RST2、RST3依序更新顯示區域Z1、Z2、Z3。
而在時間點T11至時間點T12之間,中斷訊號BK為高準位,重置訊號RST1、RST2、RST3與時脈訊號CLK以及第一資料訊號Data1對應為低準位。控制晶片C1,1、C2,1、C3,1皆不根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1、C2,1、C3,1的子畫素。事實上,控制晶片C1,1、C2,1、C3,1可根據不同的中斷訊號BK的準位
高低,而選擇性地更新對應的子畫素,此係為所屬技術領域經詳閱本說明書後可自由設計,在此不再予以贅述。
在時間點T12至時間點T13之間,重置訊號RST3為高準位,而重置訊號RST1、RST2皆為低準位。控制晶片C1,1、C2,1根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1、C2,1的子畫素,以更新電性耦接控制晶片C1,1、C2,1的子畫素。而控制晶片C3,1不根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C3,1的子畫素。
在時間點T13至時間點T14之間,重置訊號RST1、RST2、RST3皆為高準位。控制晶片C1,1、C2,1、C3,1都不根據時脈訊號CLK以及第一資料訊號Data1驅動電性耦接控制晶片C1,1、C2,1、C3,1的子畫素。
根據上述的作動,顯見在這樣的實施例中,可以藉由輸入不同的重置訊號RST1、RST2、RST3於重置線R1、R2、R3中,以單獨更新、依次更新或同步更新不同顯示區域內的不同子畫素。使得在整個顯示畫面2都有所變化的時候,可以用掃描的方式更新整個顯示畫面2;而在顯示畫面2只有局部區域產生變化的時候,能以重置訊號RST驅動相對應的控制晶片來更新對應的局部區域。
另外,在本發明的一或多個實施例中,本發明
所揭露之顯示面板1更可有效降低訊號走線(重置線、訊號線)的數目。以下係以具有240×432之解析度的顯示面板1為例來進行說明。請參照第6圖(未依比例繪示),第6圖係本發明一實施例中顯示面板的顯示區域的分區示意圖。在第6圖所對應實施例中,係將顯示面板1分為4×24個顯示區域Z1,1~Z24,4,其中顯示面板1的每一列具有4個顯示區域,而顯示面板1的每一行具有24個顯示區域Z1,1~Z24,4。其中,下標第一碼代表顯示分區Z1,1~Z24,4係位於顯示面板1的第幾列,而下標第二碼係用以代表顯示分區Z1,1~Z24,4係位於顯示面板1的第幾行。這樣的分區方式將使顯示面板1具有較少的走線數目。
詳細來說,這樣的顯示面板1的每一列具有240個畫素,且其每一行具有432個畫素。如前述地將顯示面板1分為4×24個顯示區域Z1,1~Z24,4時,每一個顯示區域Z1,1~Z24,4具有1080個(240÷4×432÷24=60×18)畫素,也就是說每一個顯示區域具有3240個(60×3×18=180×18)子畫素。由於每一個控制晶片可如前述地用來控制相鄰兩排的多個子畫素,因此每一個顯示區域至少需要9個(18÷2)控制晶片來控制對應顯示區域內的子畫素,且此時每一個控制晶片可用以控制兩列共360(180×2)個子畫素。
延續前述,其中同一列的顯示區域中的每一個
控制晶片各電性耦接不同的資料線,而同屬每一列的顯示區域共用同一條重置線。因此,這樣的顯示面板1需要36條(9×4)資料線與24條重置線共60條走線。同理可得,當將顯示面板1分為4×12個顯示區域時會需要72條資料線與12條重置線共84條走線;而將顯示面板1分為4×48個顯示區域時會需要18條資料線與48條重置線共66條走線。所屬領域具通常知識者經詳閱本說明書後,當可根據說明書內容類推不同解析度下或不同控制晶片數目下的其他情況所需的資料走線數目,並依其所需進行分區佈線。
除此之外,當顯示面板1具有如第6圖的顯示分區時,更可依此進行更細緻的局部畫面更新操作。例如當顯示畫面中只有對應於顯示區域Z2,2、Z2,3、Z24,3的部分有所改變時,顯示面板1可維持其餘顯示區域的顯示內容,而根據資料訊號單獨更新顯示區域Z2,2、Z2,3、Z24,3。在一實施例中,顯示區域Z1,1~Z24,4的重置訊號之原更新頻率為60赫茲(Hertz,Hz),當顯示畫面中只有顯示區域Z2,2、Z2,3、Z24,3的內容有所改變時,可藉由提高對應顯示區域Z2,2、Z2,3、Z24,3的重置訊號之更新頻率,即可單獨更新顯示區域Z2,2、Z2,3、Z24,3的顯示內容。藉此,可以針對顯示畫面中變化較多的部分進行局部更新,藉以達到節省耗能之目的。
如上述地,本發明一或多個實施例中所揭露的
顯示面板因而能在達到局部更新功效的同時,有效地降低硬體實做的複雜度。根據此例,所屬技術領域具通常知識者當可合理推得在不同解析度的狀況下,顯示區域數目與訊號走線數的相對關係,在此並不加以限制。
根據上述,相較於以往用閘、源極掃描線更新整個顯示畫面的做法,本發明一或多個實施例所揭露之顯示面板1可以藉由分別輸入畫面更新訊號RST至重置線R1、R2、R3,來使對應顯示區域Z1~Z3內的控制晶片C1,1~C3,12根據時脈訊號CLK及對應的資料訊號而作動,進而更新顯示區域Z1~Z3的至少其中之一,藉此達到局部更新的功效。而且,藉由在同一顯示區域Z1~Z3中設置多個控制晶片C1,1~C3,12,顯示面板1更可根據較以往低的掃描頻率進行作動,因而降低了耗能,還可控制晶片C1,1~C3,12以及相關訊號線路實做難度或複雜度。
而除了如第2圖所揭露的耦接關係,控制晶片C1,1~C3,12與其對應的子畫素之間尚具有其他的耦接關係。請參照第7、8圖,第7圖係本發明另一實施例中控制晶片與子像素間耦接關係的電路示意圖,第8圖係第7圖中S方向的側視示意圖。請先參照第7圖,第7圖係以控制晶片C1,1為例繪示而成。在第7圖所對應實施例中,控制晶片C1,1的相對兩側分別電性耦接兩個子畫素群P1、P3與另兩個子畫素
群P2、P4。更詳細地來說,控制晶片C1,1的一側電性耦接子畫素群P1、P3,而控制晶片C1,1的相對另一側電性耦接子畫素群P2、P4。其中子畫素群P1、P3分屬不同列,且子畫素群P2、P4分屬不同列。而於實務上,子畫素群P1~P4中的各子畫素P11~P43可以是對齊排列或者交錯排列,在此並不加以限制。
請接著參照第8圖。於實務上,控制晶片C1,1~C3,12及所述的各個子畫素可設置於基板10上。而為了避免訊號干擾,控制晶片C1,1可於基板10的一表面以實體線路L1、L2分別電性耦接子畫素群P1、P2,控制晶片C1,1並於基板10的另一表面以實體線路L3、L4分別電性耦接子畫素群P3、P4。其中,基板10可例如為玻璃基板或塑膠基板,並可為透明或不透明;而所述的實體線路L1~L4可例如為以各種製程形成而固著於基板10上的導電線路,但均不以此為限。
藉由如第7、8圖所示的連接方式,除了可以減少控制晶片的數目,由於控制晶片連接了更多的子畫素,顯示面板1可更自由地更新局部的顯示畫面。另外,這樣的結構同時也降低了訊號走線的數目。其實際作動係為所屬技術領域具通常知識者經詳閱本說明書後可自由設計,於此不再贅述。
根據上述,本發明尚提供了一種顯示面板的驅動方法。請參照第9圖,第9圖係本發明一實施例中顯示面板驅動方法的流程示意圖。所述的顯示面板的驅動方法適用於一顯示面板,而所述的顯示面板包括N列顯示區域、N條重置線與M條資料線,其中M與N為正整數。每一列顯示區域包括複數個子畫素與M個控制晶片,所述複數個子畫素與所述M個控制晶片設置於對應的顯示區域中。每一控制晶片電性耦接所對應之顯示區域中的所有子畫素的至少一部分。所述N條重置線分別電性耦接位於所述N列顯示區域其中之一中的所述M個控制晶片。所述M條資料線分別電性耦接每一列顯示區域中的所述M個控制晶片(步驟S901)。
延續前述,當畫面更新訊號輸入至所述N條重置線其中之一時,所對應的顯示區域中的所述M個控制晶片分別判斷是否有資料訊號輸入至所對應的資料線,據以使所述M個控制晶片分別選擇性地開啟或不開啟(即更新或不更新)電性耦接所述M個控制晶片的子畫素。並且,當顯示區域中的多個控制晶片分別接收到資料訊號時,所對應的控制晶片分別依據所接收到的資料訊號的時序而依序開啟電性耦接控制晶片的子畫素(步驟S903)。
而在本發明的一或多個實施例中,每一控制晶
片更接收一時脈訊號。且當某一控制晶片所接收的畫面更新訊號位於第一位準時,時脈訊號係處於低邏輯位準;當某一控制晶片所接收的畫面更新訊號位於第二位準時,時脈訊號具有固定脈寬,以驅動電性耦接控制晶片的子畫素依據控制晶片所接收到的資料訊號進行更新。
此外,於控制晶片分別依據所接收到的資料訊號的時序而依序開啟電性耦接控制晶片的子畫素的步驟(步驟S903)中,若某一控制晶片接收到中斷訊號的脈波,則控制晶片對應於中斷訊號的脈波之接收時間的子畫素不更新。
綜上所述,本發明揭露了一種顯示面板及其驅動方法,設置多個控制晶片於顯示面板中的多個顯示區域。每一控制晶片分別電性耦接對應顯示區域中的至少一部分的子畫素,並分別電性耦接重置線以及資料線。藉由輸入畫面重置訊號於每一顯示區域所對應的重置線,本發明之顯示面板及其驅動方法可獨立驅動各顯示區域中的控制晶片,使得控制晶片能根據時脈訊號以及對應的資料訊號更新其所電性耦接的子畫素。此外,藉由不同的顯示分區方式或控制晶片與子畫素的連接方式,本發明之顯示面板更可根據實際所需對應改變訊號走線的數目,進而增加設計的彈性,並降低硬體實作的複雜度與難度。藉著上述的種種做法,本發明所揭露之顯示面板及其驅動方法可以達到局部更新顯示畫
面以及節省耗能的功效。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。
1‧‧‧顯示面板
C1,1~C3,12‧‧‧控制晶片
D1~D12‧‧‧資料線
R1、R2、R3‧‧‧重置線
Z1、Z2、Z3‧‧‧顯示區域
Claims (11)
- 一種顯示面板,包括:N列顯示區域,每一該N列顯示區域包括:複數個子畫素,設置於該顯示區域中;以及M個控制晶片,設置於該顯示區域中,每一該控制晶片電性耦接所對應之該顯示區域中的該些子畫素的至少一部分;N條重置線,分別電性耦接位於所述N列顯示區域其中之一中的所述M個控制晶片;以及M條資料線,分別電性耦接每一該列顯示區域中的所述M個控制晶片;其中,M與N為正整數。
- 如請求項1所述之顯示面板,其中該些控制晶片電性耦接所對應之該顯示區域中相鄰至少兩列上的該些子畫素的至少一部分。
- 如請求項1所述之顯示面板,其中電性耦接該控制晶片的該些子畫素分別位於該控制晶片的相對兩側。
- 如請求項1所述之顯示面板,其中當一畫面更新訊號輸入至所述N條重置線其中之一時,所對應的該列顯示區域中的所述M個控制晶片分別根據是否有一資料訊號輸入至其所對應的資料線,據以使所述M個控制晶片分別 選擇性地更新或不更新電性耦接所述M個控制晶片的該些子畫素。
- 如請求項4所述之顯示面板,其中每一該控制晶片更接收一時脈訊號,且當某一該控制晶片所接收的該畫面更新訊號位於一第一位準時,該時脈訊號係處於低邏輯位準,當某一該控制晶片所接收的該畫面更新訊號位於一第二位準時,該時脈訊號具有固定脈寬,以驅動電性耦接該控制晶片的該些子畫素依據該控制晶片所接收到的該資料訊號進行更新。
- 如請求項4所述之顯示面板,其中當該列顯示區域中的多個控制晶片分別判斷出有接收到該資料訊號時,所對應的該些控制晶片分別依據所接收到的該資料訊號的時序而依序更新電性耦接該些控制晶片的該些子畫素。
- 如請求項6所述之顯示面板,其中當該些控制晶片分別依據所接收到的該資料訊號的時序而依序更新電性耦接該些控制晶片的該些子畫素的過程中,若某一該控制晶片接收到一中斷訊號的脈波,則該控制晶片對應於該中斷訊號的脈波之接收時間的該些子畫素不更新。
- 如請求項7所述之顯示面板,其中該顯示面板更包括一時序控制器,該時序控制器電性耦接所述N條重置線與 所述M條資料線,該時序控制器用以產生該畫面更新訊號、該資料訊號以及該中斷訊號。
- 一種顯示面板驅動方法,適用於一顯示面板,該顯示面板包括N列顯示區域、N條重置線與M條資料線,其中M與N為正整數,每一該N列顯示區域包括複數個子畫素與M個控制晶片,該些子畫素與所述M個控制晶片設置於該顯示區域中,每一該控制晶片電性耦接所對應之該顯示區域中的該些子畫素的至少一部分,所述N條重置線分別電性耦接位於所述N列顯示區域其中之一中的所述M個控制晶片,所述M條資料線分別電性耦接每一該列顯示區域中的所述M個控制晶片,該顯示面板驅動方法包括:當一畫面更新訊號輸入至所述N條重置線其中之一時,所對應的該列顯示區域中的所述M個控制晶片分別判斷是否有一資料訊號輸入至所對應的資料線,據以使所述M個控制晶片分別選擇性地更新或不更新電性耦接所述M個控制晶片的該些子畫素;以及當該列顯示區域中的多個控制晶片分別接收到該資料訊號時,所對應的該些控制晶片分別依據所接收到的該資料訊號的時序而依序更新電性耦接該些控制晶片的該些子畫素。
- 如請求項9所述之顯示面板驅動方法,其中每一該控制晶片更接收一時脈訊號,且當某一該控制晶片所接收的該畫面更新訊號位於一第一位準時,該時脈訊號係處於低邏輯位準,當某一該控制晶片所接收的該畫面更新訊號位於一第二位準時,該時脈訊號具有固定脈寬,以驅動電性耦接該控制晶片的該些子畫素依據該控制晶片所接收到的該資料訊號進行更新。
- 如請求項9所述之顯示面板驅動方法,其中於該些控制晶片分別依據所接收到的該資料訊號的時序而依序開啟電性耦接該些控制晶片的該些子畫素的步驟中,若某一該控制晶片接收到一中斷訊號的脈波,則該控制晶片對應於該中斷訊號的脈波之接收時間的該些子畫素不更新。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104115234A TWI544462B (zh) | 2015-05-13 | 2015-05-13 | 顯示面板及其驅動方法 |
CN201510446802.XA CN104992659B (zh) | 2015-05-13 | 2015-07-27 | 显示面板及其驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104115234A TWI544462B (zh) | 2015-05-13 | 2015-05-13 | 顯示面板及其驅動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI544462B true TWI544462B (zh) | 2016-08-01 |
TW201640469A TW201640469A (zh) | 2016-11-16 |
Family
ID=54304463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104115234A TWI544462B (zh) | 2015-05-13 | 2015-05-13 | 顯示面板及其驅動方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104992659B (zh) |
TW (1) | TWI544462B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4014895B2 (ja) * | 2001-11-28 | 2007-11-28 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置およびその駆動方法 |
TWI552319B (zh) * | 2014-05-23 | 2016-10-01 | 友達光電股份有限公司 | 顯示裝置 |
TWI559810B (zh) * | 2014-05-23 | 2016-11-21 | 友達光電股份有限公司 | 顯示裝置 |
-
2015
- 2015-05-13 TW TW104115234A patent/TWI544462B/zh active
- 2015-07-27 CN CN201510446802.XA patent/CN104992659B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201640469A (zh) | 2016-11-16 |
CN104992659B (zh) | 2017-09-15 |
CN104992659A (zh) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI584253B (zh) | 顯示器之子畫素排列及其驅動電路 | |
KR100667075B1 (ko) | 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치 | |
JP5925279B2 (ja) | 表示装置及びその駆動方法 | |
TWI690911B (zh) | 一種顯示接面裝置 | |
US11532281B2 (en) | Electronic device capable of reducing peripheral circuit area | |
US9501960B2 (en) | Display panel | |
US11132953B2 (en) | Display device | |
CN104123906A (zh) | 显示面板及其驱动方法 | |
US9805637B2 (en) | Display devices for compensating for kickback-voltage effect | |
US9472147B2 (en) | Display apparatus | |
US20130300681A1 (en) | Low complexity gate line driver circuitry | |
US11609445B2 (en) | Display device | |
KR20200003069A (ko) | 스캔 드라이브 회로, 어레이 기판과 디스플레이 패널 | |
KR20130080053A (ko) | 표시 장치 및 그 구동 방법 | |
KR101906929B1 (ko) | 표시장치 | |
KR20160018936A (ko) | 유기발광표시패널 | |
US20230351945A1 (en) | Multi-row buffering for active-matrix cluster displays | |
CN114170891A (zh) | 显示基板和显示装置 | |
KR20170052719A (ko) | 표시 장치 | |
TWI544462B (zh) | 顯示面板及其驅動方法 | |
KR102045810B1 (ko) | 표시장치 | |
WO2020259431A1 (zh) | 时序控制器、显示装置及其显示控制方法 | |
CN110136647B (zh) | 显示面板及其驱动方法和显示装置 | |
KR20210116826A (ko) | 표시 장치 | |
KR102503690B1 (ko) | 박막트랜지스터 어레이 기판과 이를 포함한 표시장치 |