TWI541646B - 偵錯系統及其控制方法 - Google Patents

偵錯系統及其控制方法 Download PDF

Info

Publication number
TWI541646B
TWI541646B TW104124680A TW104124680A TWI541646B TW I541646 B TWI541646 B TW I541646B TW 104124680 A TW104124680 A TW 104124680A TW 104124680 A TW104124680 A TW 104124680A TW I541646 B TWI541646 B TW I541646B
Authority
TW
Taiwan
Prior art keywords
function
pin
emulator
pins
tested
Prior art date
Application number
TW104124680A
Other languages
English (en)
Other versions
TW201704997A (zh
Inventor
馬紀哲
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW104124680A priority Critical patent/TWI541646B/zh
Priority to CN201510648094.8A priority patent/CN106406154B/zh
Application granted granted Critical
Publication of TWI541646B publication Critical patent/TWI541646B/zh
Publication of TW201704997A publication Critical patent/TW201704997A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2604—Test of external equipment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

偵錯系統及其控制方法
本發明係有關於一種偵錯系統，特別是有關於一種偵錯系統之控制方法。
微控制器(MicroController Unit，MCU)或微處理器(Microprocessor)被廣泛應用在各種工業、家庭電器產品或設備之中。目前，微控制器/微處理器的程式開發必須使用到晶片模擬系統，並利用斷點(breakpoint)來監控程式的執行狀態，以便對程式進行偵錯。
本發明提供一種偵錯系統。上述偵錯系統包括一仿真器以及一印刷電路板。上述仿真器包括：一第一組接腳，具有一第一接腳與一第二接腳；以及，一第二組接腳，具有一第三接腳與一第四接腳。
上述印刷電路板包括：一待測晶片，包括：一第一多功能接腳，選擇性地支援一偵錯功能以及一特定功能之一者；以及一第二多功能接腳，選擇性地支援上述偵錯功能以及上述特定功能之該者；至少一週邊元件，支援上述特定功能；以及一切換器，選擇性地將上述待測晶片之上述第一與第二多功能接腳耦接於上述仿真器的上述第一組接腳或是上述週邊 元件。當上述待測晶片之上述第一與第二多功能接腳支援上述偵錯功能時，上述切換器將上述待測晶片之上述第一與第二多功能接腳耦接於上述仿真器的上述第一組接腳，以執行上述偵錯功能，並將上述仿真器的上述第二組接腳耦接於上述週邊元件，以執行上述特定功能。
再者，本發明提供一種控制方法，適用於一偵錯系統，其中上述偵錯系統包括一仿真器以及一印刷電路板，其中上述印刷電路板包括一待測晶片，具有選擇性地支援一偵錯功能以及一特定功能之一者的一第一多功能接腳以及一第二多功能接腳。當上述待測晶片之上述第一與第二多功能接腳支援上述偵錯功能時，經由上述印刷電路板之一切換器將上述待測晶片之上述第一與第二多功能接腳分別耦接於上述仿真器的一第一接腳以及一第二接腳，以執行上述偵錯功能，並經由上述印刷電路板之上述切換器將上述仿真器的一第三接腳與一第四接腳耦接於上述週邊元件，以執行上述特定功能。當上述待測晶片之上述第一與第二多功能接腳支援上述特定功能時，經由上述印刷電路板之上述切換器將上述待測晶片之上述第一與第二多功能接腳耦接於上述印刷電路板之至少一週邊元件，以執行上述特定功能。
100‧‧‧印刷電路板
110‧‧‧切換器
120-170‧‧‧週邊元件
150‧‧‧待測晶片
155‧‧‧微控制器
200‧‧‧橋接器
250‧‧‧仿真器
300‧‧‧處理裝置
310‧‧‧顯示單元
320‧‧‧處理器
CTRL‧‧‧控制信號
IC_P1、IC_P2‧‧‧多功能接腳
ICE_P1-ICE_P4、PD_P1-PD_P2‧‧‧接腳
PG1‧‧‧第一組接腳
PG2‧‧‧第一組接腳
Path1-Path2‧‧‧信號路徑
第1圖係顯示根據本發明一實施例所述之偵測系統；第2圖係顯示根據本發明一實施例所述之第1圖中印刷電路板以及橋接器之主要元件的示意圖； 第3圖係顯示第2圖中待測晶片的兩多功能接腳被指派來執行特定功能的示意圖；第4圖係顯示第2圖中待測晶片的兩多功能接腳被指派來執行偵測功能的示意圖；第5圖係顯示根據本發明一實施例所述之偵錯系統之控制方法的流程圖；第6圖係顯示根據本發明另一實施例所述之偵錯系統之控制方法的流程圖；以及第7圖係顯示根據本發明另一實施例所述之偵錯系統之控制方法的流程圖。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：為對微控制器/微處理器進行偵錯，可使用在線模擬器(In Circuit Emulator，ICE)。待測的微控制器/微處理器可設置在印刷電路板上的積體電路內，而在線模擬器可耦接於印刷電路板以及處理裝置之間。處理裝置可為個人電腦、平板或手機等電腦/電子裝置，且上述處理裝置具有整合型發展系統軟體(Integrated Development Environment，IDE)。因此，工程師可透過整合型發展系統軟體來模擬晶片上微控制器/微處理器的行為，以便縮短程式開發以及偵錯的時間。
第1圖係顯示根據本發明一實施例所述之偵測系統10。偵錯系統10包括印刷電路板100、橋接器200以及處理裝 置300，其中待測晶片150係設置於印刷電路板100上並具有複數接腳。此外，印刷電路板100更包括切換器110以及複數週邊元件120-170，其中週邊元件110-170能與待測晶片150共同執行不同的特定功能。處理裝置300包括顯示單元310以及處理器320。在此實施例中，處理裝置300為具有整合型發展系統軟體(IDE)的個人電腦。橋接器(bridge)200包括可在整合型發展系統軟體環境下使用的仿真器(emulator)250，例如ULink、J-Link或是Nu-Link等。在此實施例中，藉由整合型發展系統軟體，處理裝置300內的處理器320可透過橋接器200來存取印刷電路板100中待測晶片150內的暫存器以及記憶體，以便控制待測晶片150內的微控制器155來執行不同程式，並得到執行結果。同時地，在整合型發展系統軟體環境下，處理器320可在顯示單元310顯示不同程式的執行結果，於是使用者便能透過顯示單元310來觀看並診斷待測晶片150的操作狀態。
第2圖係顯示根據本發明一實施例所述之第1圖中印刷電路板100以及橋接器200之主要元件的示意圖。值得注意的是，在第2圖中印刷電路板100以及橋接器200的元件僅作為例子，並非用以限定本發明。印刷電路板100包括切換器110、待測晶片150以及週邊元件120。在印刷電路板100中，待測晶片150為主(master)元件，而週邊元件120為僕(slave)元件，例如記憶體等，其中待測晶片150的微控制器155可控制週邊元件120來執行特定操作。此外，橋接器200中的仿真器250包括第一組接腳PG1以及第二組接腳PG2。第一組接腳PG1包括接腳ICE_P1與接腳ICE_P2，而第二組接腳PG2包括接腳ICE_P3與接 腳ICE_P4，其中仿真器250的第一組接腳PG1與第二組接腳PG2皆耦接於印刷電路板100的切換器110。此外，待測晶片150具有多功能(multi-functional)接腳IC_P1與IC_P2，其中待測晶片150的微控制器155可指派多功能接腳IC_P1與IC_P2來執行複數功能之一者，即多功能接腳IC_P1與IC_P2可用來執行多種功能。一般而言，使用多功能接腳可減少晶片的接腳數，以降低晶片的製造成本。在此實施例中，待測晶片150的微控制器155可指派多功能接腳IC_P1與IC_P2為在線模擬器(ICE)接腳或是通用輸入輸出(General Purpose Input/Output，GPIO)接腳。若多功能接腳IC_P1與IC_P2為在線模擬器接腳，則待測晶片150可經由多功能接腳IC_P1與IC_P2耦接於橋接器200的仿真器250，以便與仿真器250進行通訊而執行偵錯功能。反之，若多功能接腳IC_P1與IC_P2為通用輸入輸出接腳，則待測晶片150可經由多功能接腳IC_P1與IC_P2耦接於印刷電路板100的週邊元件120，以便與週邊元件120進行通訊而執行通用輸入輸出功能。傳統上，當待測晶片的多功能接腳被指派為在線模擬器接腳而執行偵錯功能時，該多功能接腳會無法執行其他功能，而印刷電路板上耦接於該多功能接腳的週邊元件亦會無法正常操作。因此，使用者無法同時對該週邊元件所支援的特定功能進行驗證，即在傳統的印刷電路板上，待測晶片的特定功能與偵錯功能係無法同時被執行。
在第2圖中，切換器110會根據控制信號CTRL而選擇性地將待測晶片150的多功能接腳IC_P1與IC_P2耦接於仿真器250的第一組接腳PG1(即接腳ICE_P1與ICE_P2)或是週邊元 件120的接腳PD_P1與PD_P2。此外，當切換器110將待測晶片150的多功能接腳IC_P1與IC_P2耦接於仿真器250的第一組接腳PG1時，切換器110亦會根據控制信號CTRL而將仿真器250的第二組接腳PG2(即接腳ICE_P3與ICE_P4)耦接於週邊元件120的接腳PD_P1與PD_P2。於是，當待測晶片150的多功能接腳IC_P1與IC_P2被指派為在線模擬器接腳來執行偵錯功能時，待測晶片150可經由仿真器250與週邊元件120進行通訊，以執行特定功能。於是，在印刷電路板100上，當待測晶片150的多功能接腳IC_P1與IC_P2被指派來執行偵錯功能時，待測晶片150的特定功能與偵錯功能可以同時被執行。此外，控制信號CTRL可由待測晶片150或是仿真器250所提供。在一實施例中，控制信號CTRL可由使用者手動設定。
第3圖係顯示第2圖中待測晶片150的多功能接腳IC_P1與IC_P2被指派來執行特定功能的示意圖。在第3圖中，切換器110會根據控制信號CTRL而將待測晶片150的多功能接腳IC_P1與IC_P2耦接於週邊元件120的接腳PD_P1與PD_P2。於是，待測晶片150可與週邊元件120進行通訊而執行特定功能。
第4圖係顯示第2圖中待測晶片150的多功能接腳IC_P1與IC_P2被指派來執行偵測功能的示意圖。在第4圖中，切換器110會根據控制信號CTRL而將待測晶片150的多功能接腳IC_P1與IC_P2耦接於仿真器250的第一組接腳PG1，以建立信號路徑Path1。於是，待測晶片150可與仿真器250經由信號路徑Path1進行通訊而執行偵錯功能。在此實施例中，仿真器250的接腳ICE_P1為資料接腳(例如ICE_DAT)，而仿真器250的 接腳ICE_P2為時脈接腳(例如ICE_CLK)。此外，切換器110亦會根據控制信號CTRL而將仿真器250的第二組接腳PG1耦接於週邊元件120的接腳PD_P1與PD_P2，以建立信號路徑Path2。於是，待測晶片150可透過仿真器250以及信號路徑Path2與週邊元件120進行通訊而執行特定功能，例如通用輸入輸出(GPIO)、通用非同步收發器(universal asynchronous receiver/transmitter，UART)、脈波寬度調變(PWM)或是內部積體電路(Inter Integrated Circuit，I2C)功能等。
第5圖係顯示根據本發明一實施例所述之偵錯系統之控制方法的流程圖。同時參考第4圖與第5圖，在此實施例中，待測晶片150會透過仿真器250來與週邊元件120進行通訊，以執行通用輸入輸出功能，其中仿真器250的接腳ICE_P3及/或接腳ICE_P4會模擬多功能接腳IC_P1與IC_P2被指派為支援通用輸入輸出功能之輸出接腳的情況。首先，待測晶片150會經由信號路徑Path1提供指令BKPT1(例如斷點)至仿真器250，以便通知仿真器250來將接腳ICE_P3及/或接腳ICE_P4設定為可支援通用輸入輸出功能，如標號510所顯示。接著，當設定完成後，仿真器250會發送確認信號ACK1(例如返回)至待測晶片150，如標號520所顯示。接著，在接收到確認信號ACK1之後，待測晶片150會提供指令BKPT2至仿真器250，以便將接腳ICE_P3及/或接腳ICE_P4設定為輸出(OUT)，並將接腳ICE_P3及/或接腳ICE_P4的信號位準設定為VAL(例如高邏輯位準或是低邏輯位準)，如標號530所顯示。接著，接腳ICE_P3及/或接腳ICE_P4會經由信號路徑Path2而提供具有信號位準VAL之信 號至週邊元件120的接腳PD_P1及/或接腳PD_P2，如標號540所顯示。於是，相應於具有信號位準VAL之信號，週邊元件120可執行所對應之操作。因此，在印刷電路板100上，可同時執行待測晶片150的通用輸入輸出功能與偵錯功能。此外，當提供具有信號位準VAL之信號至週邊元件120之後，仿真器250會發送確認信號ACK2至待測晶片150，如標號550所顯示。在一實施例中，待測晶片150會依序提供指令BKPT1以及指令BKPT2至仿真器250，即仿真器250不需發送確認信號ACK1。
第6圖係顯示根據本發明另一實施例所述之偵錯系統之控制方法的流程圖。同時參考第4圖與第6圖，在此實施例中，待測晶片150會透過仿真器250來與週邊元件120進行通訊，以執行通用輸入輸出功能，其中仿真器250的接腳ICE_P3及/或接腳ICE_P4會模擬多功能接腳IC_P1與IC_P2被指派為支援通用輸入輸出功能之輸入接腳的情況。首先，待測晶片150會經由信號路徑Path1提供指令BKPT1(例如斷點)至仿真器250，以便通知仿真器250來將接腳ICE_P3及/或接腳ICE_P4設定為可支援通用輸入輸出功能，如標號610所顯示。接著，當設定完成後，仿真器250會發送確認信號ACK1(例如返回)至待測晶片150，如標號620所顯示。接著，在接收到確認信號ACK1之後，待測晶片150會提供指令BKPT2至仿真器250，以便將接腳ICE_P3及/或接腳ICE_P4設定為輸出(IN)，如標號630所顯示。於是，接腳ICE_P3及/或接腳ICE_P4會經由信號路徑Path2得到來自週邊元件120的接腳PD_P1及/或接腳PD_P2之具有信號位準VAL的信號，如標號640所顯示。接著，在接收到具有信號 位準VAL的信號之後，仿真器250會發送確認信號ACK2至待測晶片150，如標號650所顯示，以便通知待測晶片150已接收到具有信號位準VAL的信號。於是，相應於具有信號位準VAL之信號，待測晶片150可執行所對應之操作。因此，在印刷電路板100上，可同時執行待測晶片150的通用輸入輸出功能與偵錯功能。在一實施例中，待測晶片150會依序提供指令BKPT1以及指令BKPT2至仿真器250，即仿真器250不需發送確認信號ACK1。
第7圖係顯示根據本發明另一實施例所述之偵錯系統之控制方法的流程圖。同時參考第4圖與第7圖，在此實施例中，待測晶片150會透過仿真器250來與週邊元件120進行通訊，以執行通用輸入輸出功能，其中仿真器250的接腳ICE_P3及/或接腳ICE_P4會模擬多功能接腳IC_P1與IC_P2被指派為支援通用輸入輸出功能之中斷(interrupt)接腳的情況。首先，待測晶片150會經由信號路徑Path1提供指令BKPT1(例如斷點)至仿真器250，以便通知仿真器250來將接腳ICE_P3及/或接腳ICE_P4設定為可支援通用輸入輸出功能的中斷接腳，如標號710所顯示。接著，當設定完成後，仿真器250會發送確認信號ACK1(例如返回)至待測晶片150，如標號720所顯示。接著，當仿真器250偵測到接腳ICE_P3及/或接腳ICE_P4上有來自週邊元件120的中斷事件INT(例如從低邏輯位準變為高邏輯位準)發生時，如標號730所顯示，仿真器250可透過信號路徑Path1來通知待測晶片150有中斷事件INT發生，如標號740所顯示。於是，相應於來自週邊元件120的中斷事件INT，待測晶片150 可執行所對應之中斷服務程式(Interrupt Service Routine，ISR)因此，在印刷電路板100上，可同時執行待測晶片150的通用輸入輸出功能與偵錯功能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧印刷電路板
110‧‧‧切換器
120‧‧‧週邊元件
150‧‧‧待測晶片
155‧‧‧微控制器
200‧‧‧橋接器
250‧‧‧仿真器
CTRL‧‧‧控制信號
IC_P1、IC_P2‧‧‧多功能接腳
ICE_P1-ICE_P4、PD_P1-PD_P2‧‧‧接腳
PG1‧‧‧第一組接腳
PG2‧‧‧第一組接腳

Claims (13)

  1. 一種偵錯系統，包括：一仿真器，包括：一第一組接腳，具有一第一接腳與一第二接腳；以及一第二組接腳，具有一第三接腳與一第四接腳；以及一印刷電路板，包括：一待測晶片，包括：一第一多功能接腳以及一第二多功能接腳，選擇性地支援一偵錯功能以及一特定功能之一者；至少一週邊元件，支援上述特定功能；以及一切換器，選擇性地將上述待測晶片之上述第一與第二多功能接腳耦接於上述仿真器的上述第一組接腳或是上述週邊元件；其中當上述待測晶片之上述第一與第二多功能接腳支援上述偵錯功能時，上述切換器將上述待測晶片之上述第一與第二多功能接腳耦接於上述仿真器的上述第一組接腳，以執行上述偵錯功能，並將上述仿真器的上述第二組接腳耦接於上述週邊元件，以執行上述特定功能。
  2. 如申請專利範圍第1項所述之偵錯系統，其中當上述待測晶片之上述第一與第二多功能接腳支援上述特定功能時，上述切換器將上述待測晶片之上述第一與第二多功能接腳耦接於上述週邊元件，以執行上述特定功能。
  3. 如申請專利範圍第1項所述之偵錯系統，其中上述仿真器為一在線模擬器，以及上述第一接腳為上述在線模擬器的一 資料接腳，而上述第二接腳為上述在線模擬器的一時脈接腳。
  4. 如申請專利範圍第1項所述之偵錯系統，其中當上述待測晶片之上述第一與第二多功能接腳支援上述偵錯功能時，上述待測晶片經由上述第一與第二多功能接腳提供一第一指令至上述仿真器，以設定上述第三接腳與上述第四接腳來支援上述特定功能。
  5. 如申請專利範圍第4項所述之偵錯系統，其中上述待測晶片更經由上述第一與第二多功能接腳提供一第二指令至上述仿真器，以設定上述第三接腳或上述第四接腳為一輸入接腳或一輸出接腳。
  6. 如申請專利範圍第4項所述之偵錯系統，其中當上述第一與第二多功能接腳支援上述偵錯功能時，上述待測晶片經由上述第一與第二多功能接腳提供一第一指令至上述仿真器，以設定上述第三接腳與上述第四接腳為一中斷接腳。
  7. 如申請專利範圍第4項所述之偵錯系統，其中上述特定功能為一通用輸入輸出功能、一通用非同步收發器功能、一脈波寬度調變功能或是一內部積體電路功能。
  8. 如申請專利範圍第1項所述之偵錯系統，更包括：一處理裝置，經由上述仿真器耦接於上述印刷電路板，用以得到並顯示上述偵錯功能的結果。
  9. 一種控制方法，適用於一偵錯系統，其中上述偵錯系統包括一仿真器以及一印刷電路板，其中上述印刷電路板包括一待測晶片，具有選擇性地支援一偵錯功能以及一特定功 能之一者的一第一多功能接腳以及一第二多功能接腳，上述控制方法包括：當上述待測晶片之上述第一與第二多功能接腳支援上述偵錯功能時，經由上述印刷電路板之一切換器將上述待測晶片之上述第一與第二多功能接腳分別耦接於上述仿真器的一第一接腳以及一第二接腳，以執行上述偵錯功能，並經由上述印刷電路板之上述切換器將上述仿真器的一第三接腳與一第四接腳耦接於上述週邊元件，以執行上述特定功能；以及當上述待測晶片之上述第一與第二多功能接腳支援上述特定功能時，經由上述印刷電路板之上述切換器將上述待測晶片之上述第一與第二多功能接腳耦接於上述印刷電路板之至少一週邊元件，以執行上述特定功能。
  10. 如申請專利範圍第9項所述之控制方法，其中上述仿真器為一在線模擬器，以及上述待測晶片之上述第一接腳為上述在線模擬器的一資料接腳，而上述待測晶片之上述第二接腳為上述在線模擬器的一時脈接腳。
  11. 如申請專利範圍第9項所述之控制方法，其中上述執行上述特定功能的步驟更包括：經由上述待測晶片之上述第一與第二多功能接腳提供一第一指令至上述仿真器，以設定上述第三接腳與上述第四接腳來支援上述特定功能；以及經由上述第一與第二多功能接腳提供一第二指令至上述仿真器，以設定上述第三接腳或上述第四接腳為一輸入接腳 或一輸出接腳。
  12. 如申請專利範圍第11項所述之控制方法，其中上述特定功能為一通用輸入輸出功能、一通用非同步收發器功能、一脈波寬度調變功能或是一內部積體電路功能。
  13. 如申請專利範圍第9項所述之控制方法，其中上述執行上述特定功能的步驟更包括：經由上述待測晶片之上述第一與第二多功能接腳提供一第一指令至上述仿真器，以設定上述第三接腳與上述第四接腳為一中斷接腳。
TW104124680A 2015-07-30 2015-07-30 偵錯系統及其控制方法 TWI541646B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104124680A TWI541646B (zh) 2015-07-30 2015-07-30 偵錯系統及其控制方法
CN201510648094.8A CN106406154B (zh) 2015-07-30 2015-10-09 侦错***及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104124680A TWI541646B (zh) 2015-07-30 2015-07-30 偵錯系統及其控制方法

Publications (2)

Publication Number Publication Date
TWI541646B true TWI541646B (zh) 2016-07-11
TW201704997A TW201704997A (zh) 2017-02-01

Family

ID=56997084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124680A TWI541646B (zh) 2015-07-30 2015-07-30 偵錯系統及其控制方法

Country Status (2)

Country Link
CN (1) CN106406154B (zh)
TW (1) TWI541646B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528571B (zh) * 2017-09-07 2021-01-26 成都航天通信设备有限责任公司 一种fpga仿真器切换装置及方法
TWI748328B (zh) * 2019-01-18 2021-12-01 仁寶電腦工業股份有限公司 除錯系統

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290076A (ja) * 1993-04-05 1994-10-18 Nec Ic Microcomput Syst Ltd デバッグ装置
US7257784B2 (en) * 2005-03-24 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrally checking chip and package substrate layouts for errors
TWI317871B (en) * 2006-06-16 2009-12-01 Via Tech Inc Debug device and method for bus
CN103678073A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 仿真***
CN104699476A (zh) * 2014-07-01 2015-06-10 北京邮电大学 仿真方法、装置及***
CN104063298A (zh) * 2014-07-02 2014-09-24 南通国芯微电子有限公司 单片机仿真芯片及单片机仿真方法

Also Published As

Publication number Publication date
TW201704997A (zh) 2017-02-01
CN106406154B (zh) 2018-10-23
CN106406154A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
US20110078350A1 (en) Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency
US9703579B2 (en) Debug environment for a multi user hardware assisted verification system
US20130268708A1 (en) Motherboard test device and connection module thereof
CN107077409B (zh) 用于在电子***中进行多接口调试的方法和装置
EP3369015B1 (en) Methods and circuits for debugging circuit designs
CN114064458A (zh) 接口可扩展的通用性的jtag调试方法及***
TWI541646B (zh) 偵錯系統及其控制方法
US20080126862A1 (en) System and Method for Testing Software Code for Use on a Target Processor
Girdhar et al. Design and verification of AMBA APB protocol
TWI234705B (en) Detecting method for PCI system
Maier On-chip debug support for embedded systems-on-chip
US6973607B2 (en) Method and apparatus for testing electronic components
US9291672B2 (en) Debug system, apparatus and method thereof for providing graphical pin interface
JP6338114B2 (ja) Ｉｃチップ
US11698875B2 (en) IC, monitoring system and monitoring method thereof
US20160349326A1 (en) Debug trigger interface for non-debug domain system reset
TWI317470B (zh)
TWI547700B (zh) 晶片之輸入/輸出介面識別方法
JP2009258857A (ja) デバッグ装置及びデバッグ方法
Yen et al. VLSI Implementation of RISC MCU with In-Circuit Debugger
JP2002268911A (ja) 電子計算機用開発支援装置
CN207946806U (zh) 一种调试器和调试装置
TW463085B (en) Multi-function in-circuit emulator debug device
Shilaskar et al. Post Silicon Validation for I2C (SMBUS) Peripheral
US20070168765A1 (en) Method for detecting and transmitting error messages