TWI540834B - 傳輸閘及其控制方法 - Google Patents

傳輸閘及其控制方法 Download PDF

Info

Publication number
TWI540834B
TWI540834B TW101114417A TW101114417A TWI540834B TW I540834 B TWI540834 B TW I540834B TW 101114417 A TW101114417 A TW 101114417A TW 101114417 A TW101114417 A TW 101114417A TW I540834 B TWI540834 B TW I540834B
Authority
TW
Taiwan
Prior art keywords
field effect
effect transistor
voltage
transmission path
gate
Prior art date
Application number
TW101114417A
Other languages
English (en)
Other versions
TW201251324A (en
Inventor
吉亞可摩 庫拉吐洛
Original Assignee
英飛凌科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英飛凌科技股份有限公司 filed Critical 英飛凌科技股份有限公司
Publication of TW201251324A publication Critical patent/TW201251324A/zh
Application granted granted Critical
Publication of TWI540834B publication Critical patent/TWI540834B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)
  • Lock And Its Accessories (AREA)

Description

傳輸閘及其控制方法
本申請案的具體實施例有關一種用於選擇性地建立傳輸路徑的傳輸閘，且更特別的是有關一種具有延伸功能性範圍的傳輸閘。
傳輸閘用於各種應用，例如用於電連接或切斷兩個電節點。
本文中所描述的具體實施例提供了用於選擇性地建立傳輸路徑的傳輸閘。該傳輸閘包括第一傳輸路徑端、第二傳輸路徑端、串聯連接的第一場效電晶體以及第二場效電晶體以及控制電路。該第一場效電晶體的通道以及該第二場效電晶體的通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，使得該第一場效電晶體的通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體的通道接觸耦合至該第一傳輸路徑端。該控制電路被配置用以提供控制電壓給該第一場效電晶體的閘接觸，以及提供控制電壓給該第二場效電晶體的閘接觸，使得用於該第一場效電晶體的閘接觸的控制電壓在該傳輸閘的關閉狀態中是基於存在於該第一傳輸路徑端的電壓，以及使得用於該第二場效電晶體的閘接觸的控制電壓在該傳輸閘的關閉狀態中是基於存在於該第二傳輸路徑端的電壓。
本文中所描述的進一步具體實施例提供了用於選擇性地建立傳輸路徑的傳輸閘。該傳輸閘包括第一傳輸路徑端、第二傳輸路徑端以及串聯連接的第一場效電晶體以及第二場效電晶體。該第一場效電晶體的 通道以及該第二場效電晶體的通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，使得該第一場效電晶體的通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體通道接觸耦合至該第一傳輸路徑端。該第一場效電晶體以及該第二場效電晶體的至少其中之一的整體接觸(bulk contact)連接至電力上在該第一場效電晶體通道以及該第二場效電晶體通道之間的節點。
此外，本文中所描述的具體實施例提供了用於選擇性地建立傳輸路徑的傳輸閘。該傳輸閘包括第一傳輸路徑端、第二傳輸路徑端、串聯連接的第一場效電晶體以及第二場效電晶體、第三場效電晶體、第一變頻器以及第二變頻器。該第一場效電晶體的通道以及該第二場效電晶體的通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，使得該第一場效電晶體的通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體的通道接觸耦合至該第一傳輸路徑端。該第一場效電晶體的整體接觸以及該第二場效電晶體的整體接觸連接至電力上在該第一場效電晶體通道以及該第二場效電晶體通道之間的節點。該第三場效電晶體並聯連接至該串聯連接的該第一場效電晶體以及該第二場效電晶體。該第三場效電晶體的通道在該第一傳輸路徑端以及該第二傳輸路徑端之間耦合。該第三場效電晶體是互補於該第一場效電晶體以及第二場效電晶體的場效電晶體。該第一變頻器耦合至該第一傳輸路徑端，使得基於存在於該第一傳輸路徑端的電壓而供應該第一變頻器。該第二變頻器耦合至該第二傳輸路徑端，使得基於存在於該第二傳輸路徑端的電壓而供應該第二變頻器。該第一變頻器被配置用以提供控制電壓給該第一場效電晶體的閘接觸，以及該第二變頻器被配置用以提供控制電壓給該第二場效電晶體的閘接觸。
在閱讀下述詳細的描述以及檢視伴隨的圖式之後，本領域的 技術人員將認可另外的特徵以及優勢。
10、100‧‧‧傳輸閘
12‧‧‧p通道金屬氧化物半導體場效電晶體
14‧‧‧n通道金屬氧化物半導體場效電晶體
16‧‧‧變頻器
18‧‧‧輸入電壓
20、158‧‧‧輸出電壓
22、124‧‧‧通閘啟用
30‧‧‧供應電壓
30-1、140-1‧‧‧最小供應電壓
30-2、140-2‧‧‧最大供應電壓
32、142‧‧‧門檻電壓(Vthpmos)
34、144‧‧‧門檻電壓之間的差異(供應_電壓-Vthnmos)
102-1‧‧‧第一傳輸路徑端
102-2‧‧‧第二傳輸路徑端
104-1‧‧‧第一場效電晶體
104-2‧‧‧第二場效電晶體
104-3‧‧‧第三場效電晶體
106-1、106-2‧‧‧通道接觸
110‧‧‧控制電路
112-1、112-2、112-3‧‧‧閘接觸(MV)
120‧‧‧位準偏移器
120-1‧‧‧第一變頻器
120-2‧‧‧第二變頻器
122‧‧‧接地端
126‧‧‧共同整體接觸
128、148-1、148-2、154-1、154-2‧‧‧節點
130-1、130-2‧‧‧汲極接觸(D)
132‧‧‧N井(Nwell)
148‧‧‧輸入/輸出電壓
150-1‧‧‧第一n通道金屬氧化物半導體場效電晶體
150-2‧‧‧第二n通道金屬氧化物半導體場效電晶體
152-1‧‧‧第一p通道金屬氧化物半導體場效電晶體
152-2‧‧‧第二p通道金屬氧化物半導體場效電晶體
154‧‧‧控制訊號
156‧‧‧變頻器
LV‧‧‧延伸
MOSFET‧‧‧金屬氧化物半導體場效電晶體
MOS‧‧‧金屬氧化物半導體
S‧‧‧源極接觸
T1、T2、T3‧‧‧時間間隔
圖式的元件不一定相對於彼此而按比例繪製。相似的元件符號指出類似的部分。除非它們排除彼此，可結合各種所描繪的具體實施例的特徵。在圖式中描繪出了具體實施例，並在隨後的描述中詳述。
第1圖根據具體實施例顯示了用於選擇性地建立傳輸路徑的傳輸閘的簡化示意性電路。
第2圖顯示了習用傳輸閘(或通閘)的方塊圖。
第3圖顯示了隨時間標繪的在輸入節點、輸出節點以及控制端的電壓位準的圖表。
第4圖顯示了習用傳輸閘的等效電路。
第5圖顯示了習用傳輸閘的輸入電壓功能性範圍的圖表。
第6圖顯示了廣泛供應電壓範圍的習用傳輸閘的輸入電壓功能性範圍圖表。
第7圖根據具體實施例顯示了傳輸閘的等效電路。
第8圖顯示了第7圖中所示的傳輸閘的輸入電壓功能性範圍圖表。
第9圖顯示了第7圖中所示的傳輸閘的等效電路，該等效電路具有兩個p通道MOSFET的定義汲極以及源極接觸。
第10圖顯示了在第一傳輸路徑端、控制端、第一p通道MOSFET的閘接觸、N井、第二p通道MOSFET的閘接觸以及第二傳輸路徑端的電壓位準圖表。
第11圖根據具體實施例顯示了第7以及9圖中所示的第一變頻器以及第二變頻器的等效電路。
在下述描述中，提出了多項細節以提供本發明具體實施例的更徹底的解釋。然而，對於本領域的技術人員而言，清楚的是，可實施本發明的具體實施例而不需這些特定的細節。在其他的例子中，熟知的結構以及裝置以方塊圖而非詳細地示出，以避免混淆本發明的具體實施例。此外，除非另外指出，下文中所描述不同具體實施例的特徵可與彼此結合。
第1圖根據具體實施例顯示了用於選擇性地建立傳輸路徑的傳輸閘100的簡化示意性電路。該傳輸閘100包括第一傳輸路徑端102-1、第二傳輸路徑端102-2、串聯連接的第一場效電晶體104-1以及第二場效電晶體104-2、以及控制電路110。該第一場效電晶體104-1的通道以及該第二場效電晶體104-2的通道在該第一傳輸路徑端102-1以及該第二傳輸路徑端102-2之間串聯地耦合，以使得該第一場效電晶體104-1的通道接觸106-1耦合至該第二傳輸路徑端102-2，以及該第二場效電晶體104-2的通道接觸106-2耦合至該第一傳輸路徑端102-1。該控制電路110被配置用以提供控制電壓給該第一場效電晶體104-1的閘接觸112-1，以及提供控制電壓給該第二場效電晶體104-2的閘接觸112-2，以使得該第一場效電晶體104-1的該閘接觸112-1的控制電壓在該傳輸閘100的關閉狀態中基於存在於該第一傳輸路徑端102-1的電壓，以及使得該第二場效電晶體104-2的該閘接觸112-2的控制電壓在該傳輸閘100的關閉狀態中基於存在於該第二傳輸路徑端102-2的電壓。
在第1圖的電路的一些具體實施例中，在傳輸閘100的關閉狀態(高阻抗狀態)中，基於存在於第一傳輸路徑端102-1的電壓來供應第一場效電晶體104-1的閘接觸112-1，以及基於存在於第二傳輸路徑端102-2的電壓來供應第二場效電晶體104-2的閘接觸112-2。因此，在該關閉狀態 中，該兩個場效電晶體102-1以及102-2中的至少一個獨立於存在於該第一傳輸路徑端102-1或該第二傳輸路徑端102-2的電壓而被關閉(高阻抗)。換言之，在該關閉狀態中，該傳輸閘100獨立於存在於該傳輸路徑端102-1以及102-2的電壓而在該第一傳輸路徑端102-1以及該第二傳輸路徑端102-2之間具有高阻抗。
此外，在第1圖的電路的一些具體實施例中，在傳輸閘100的開啟狀態中，控制電路100可被配置用以基於存在於該傳輸閘100的接地端電壓而提供控制電壓給第一場效電晶體104-1的閘接觸112-1以及給第二場效電晶體104-2的閘接觸112-2。
此外，控制電路110可被配置用以基於存在於傳輸閘100的控制端的電壓而將用於第一場效電晶體104-1的閘接觸112-1的控制電壓在存在於第一傳輸路徑端102-1的電壓以及存在於接地端的電壓之間切換，以及用以基於存在於該傳輸閘100的控制端的電壓而將用於第二場效電晶體104-2的閘接觸112-2的控制電壓在存在於第二傳輸路徑端102-2的電壓以及存在於該接地端的電壓之間切換。
在下述中，描述了根據第1圖中所示具體實施例的傳輸閘100以及根據比較範例的習用傳輸閘之間的對比。
第2圖顯示了習用傳輸閘(或通閘)10的方塊圖。該傳輸閘10可用於從輸出節點20電連接或切斷輸入節點18。
第3圖顯示了隨時間標繪的在輸入節點18、輸出節點20以及控制端22的電壓位準的圖表。
可將傳輸閘10與能夠有兩個狀態(高阻抗狀態以及低阻抗狀態)的(類比)開關比較。在低阻抗狀態中，輸入節點18以及輸出節點20被連接，且可將電壓或電流從該輸入節點18傳至該輸出節點20，或反過來。 在高阻抗狀態中，該輸入節點18以及該輸出節點20為電力上切斷的。
第4圖顯示了習用傳輸閘10的等效電路。該習用傳輸閘10包括p通道MOSFET 12以及n通道MOSFET 14、變頻器16、輸入端18、輸出端20以及控制端22(MOSFET=金屬氧化物半導體場效電晶體)。該p通道MOSFET 12以及該n通道MOSFET 14在該輸入端18以及該輸出端20之間並聯地連接。該n通道MOSFET 14的閘接觸連接至該控制端22。該p通道MOSFET 12的閘接觸經由該變頻器16而連接至該控制端22。因此，存在於該n通道MOSFET 14的閘接觸的電壓互補於存在於該p通道MOSFET 12的閘接觸的電壓。
取決於存在於控制端22的電壓，傳輸閘10在輸入端18以及輸出端20之間具有高或低的阻抗。在低阻抗狀態中，該輸入端18以及該輸出端20被連接，且電流可以任一方向流經該傳輸閘10。在高阻抗狀態中，該輸入端18以及該輸出端20為電力上切斷的。
第5圖顯示了習用傳輸閘10的輸入電壓功能性範圍的圖表。縱座標描述了輸入電壓範圍，或換言之，存在於輸入端18的電壓範圍。存在於控制端22的電壓被定義為供應電壓30。
當輸入電壓(輸入_電壓)等於p通道MOSFET 12的門檻電壓32(Vthpmos)時，該p通道MOSFET 12的工作區域開始，當該輸入電壓等於供應電壓30以及n通道MOSFET 14的門檻電壓之間的差異34(供應_電壓-Vthnmos)時，該n通道MOSFET 14的工作區域結束。因此，習用傳輸閘10提供了輸入電壓功能性範圍為：Vthpmos<輸入_電壓<供應_電壓-Vthnmos (1)
這意指，如果：Vthpmos<供應-電壓-Vthnmos (2)
則傳輸閘10在所有的輸入電壓作用。
第6圖顯示了廣泛供應電壓範圍的習用傳輸閘10的輸入電壓功能性範圍圖表。縱座標描述了輸入電壓範圍，或換言之，存在於輸入端18的電壓。
如同在第4圖中，當輸入電壓(輸入_電壓)等於p通道MOSFET 12的門檻電壓32(Vthpmos)時，該p通道MOSFET 12的工作區域開始，以及當該輸入電壓等於供應電壓30以及n通道MOSFET 14的門檻電壓之間的差異32(供應_電壓-Vthnmos)時，該n通道MOSFET 14的工作區域結束。
由於技術原因以及現今用於在不同電壓種類中工作的產品的供應電壓廣泛範圍，可能發生不滿足等式(2)的情況。換言之，可發生p通道MOSFET 12的門檻電壓32(或其絕對值)大於減去n通道MOSFET 14的門檻電壓之供應電壓30間的差異34(Vthpmos>供應-電壓-Vthnmos)。在此情況中，傳輸閘10的功能性範圍的特徵為如第6圖中所示的非功能性區域34(或被其中斷)。
例如，如果最大供應電壓30-2總計為7V，以及該最小供應電壓30-1總計為1.6V，則n通道MOSFET 14以及p通道MOSFET 12必須具有典型用於中電壓閘的氧化物厚度，但可能必須在典型用於低電壓閘的環境中作用。在此情況中，第4圖中所示的習用傳輸閘10不在整個輸入電壓範圍中作用。
已發現的是，該問題可藉由使用具有特殊通道植入物的低門檻電壓(Vth)裝置來解決，以不從不偏性位準增加太多門檻電壓。然而，這需要特殊的硬體，且因此可能不是一般用途的解決方案。
此外，已發現的是，該問題可藉由使用主動電路(例如電荷 幫浦)來解決，以提高n通道MOSFET 14的閘電壓。然而，電荷幫浦需要運轉的時鐘以及用於調節該電荷幫浦的開/關調節器，或甚至更複雜的元件。 此外，電荷幫浦消耗電流，需要時間以達到正確的電壓，且需要受控制的開/關順序。
此外，已發現的是，該問題可藉由使用整體電壓控制來解決，以利用整體效應的優勢。總之，這只是需要以任何方式來控制整體電壓的能力的改善。
相對比於上述參考的解決方案，本文中所描述的具體實施例提供了一種具有廣泛供應電壓範圍支援的傳輸閘100，而不需特殊的元件或裝置。
第7圖根據具體實施例顯示了傳輸閘100的等效電路圖。該傳輸閘100類似於第1圖中所示的傳輸閘100。因此，在下述中，只描述了額外的及/或不同的特徵。
控制電路110包括第一變頻器120-1以及第二變頻器120-2。 第一變頻器120-1(或更精確地，其供應端)耦合至第一傳輸路徑端102-1，以使得基於存在於該第一傳輸路徑端102-1的電壓來供應該第一變頻器120-1。該第二變頻器120-2(或更精確地，其供應端)耦合至該第二傳輸路徑端102-2，以使得基於存在於該第二傳輸路徑端102-2的電壓來供應該第二變頻器120-2。該第一變頻器120-1被配置用以提供控制電壓給第一場效電晶體104-1的閘接觸112-1，以及該第二變頻器120-2被配置用以提供控制電壓給第二場效電晶體104-2的閘接觸112-2。例如，該第一變頻器120-1的輸出可耦合至該第一場效電晶體104-1的該閘接觸112-1，以及該第二變頻器120-2的輸出可耦合至該第二場效電晶體104-1的該閘接觸112-2。
此外，第一變頻器120-1以及第二變頻器120-2(或更精確 地，其供應端)可耦合至傳輸閘100的接地端122，以使得第一變頻器104-1的供應電壓被定義為存在於第一傳輸路徑端102-1的電壓以及存在於該接地端122的電壓之間的電壓差異，以及使得第二變頻器104-2的供應電壓被定義為存在於該第二傳輸路徑端102-2的電壓以及存在於該接地端122的電壓之間的電壓差異。
此外，第一變頻器120-1(或更精確地，該第一變頻器120-1的輸入)以及第二變頻器120-2(或更精確地，該第二變頻器120-2的輸入)可耦合至傳輸閘100的控制端124。該第一變頻器120-1可被配置用以基於(或取決於)存在於該控制端124的電壓而將用於第一場效電晶體104-1的閘接觸的控制電壓在存在於第一傳輸路徑端102-1的電壓以及存在於該接地端122的電壓之間切換。該第二變頻器120-2可被配置用以基於(或取決於)存在於該控制端124的電壓而將用於該第二場效電晶體104-2的閘接觸112-2的控制電壓在存在於第二傳輸路徑端102-2的電壓以及存在於該接地端122的電壓之間切換。
在一些具體實施例中，第一變頻器120-1可由存在於第一傳輸路徑端102-1的電壓(輸入電壓)來供應，以及存在於接地端122的電壓可用以作為負供應電壓。以此方式，在(第一變頻器120-1的)輸出的邏輯0可被定義為存在於該接地端122的電壓，以及在該輸出的邏輯1被定義為存在於該第一傳輸路徑端102-1的電壓。該第二變頻器120-2可由存在於該第二傳輸路徑端102-2的電壓(輸出電壓)供應，以及存在於該接地端122的電壓用以作為負供應電壓。以此方式，在(該第二變頻器120-2的)輸出的邏輯0被定義為存在於該接地端122的電壓，以及在該輸出的邏輯1被定義為存在於該第二傳輸路徑端102-2的電壓。
此外，在一些具體實施例中，第一場效電晶體104-1以及第 二場效電晶體104-2中的至少其中一個的整體接觸可隨選地，但非必要連接至電力上在該第一場效電晶體104-1的通道以及該第二場效電晶體104-2的通道之間的節點128。
此外，如第7圖中所示，第一場效電晶體104-1的整體接觸以及第二場效電晶體104-2的整體接觸，或該第一場效電晶體104-1以及該第二場效電晶體104-2的共同整體接觸126可隨選地，但非必要連接至電力上在該第一場效電晶體104-1的通道以及該第二場效電晶體104-2的通道之間的節點128。
在一些具體實施例中，第一場效電晶體104-1的第二通道接觸130-1以及第二場效電晶體104-2的第二通道接觸130-2可直接耦合至電力上在該第一場效電晶體104-1的通道以及該第二場效電晶體104-2的通道之間的節點128。
第7圖中所示的傳輸閘100可隨選地，但非必要包括並聯地連接至串聯連接的第一場效電晶體104-1以及第二場效電晶體104-2的第三場效電晶體104-3。該第三場效電晶體104-3的通道在第一傳輸路徑端102-2以及第二傳輸路徑端102-2之間耦合。
在一些具體實施例中，第三場效電晶體104-3是互補於第一場效電晶體104-1以及第二場效電晶體104-2的場效電晶體。在此情況中，控制電路110可被配置用以提供控制電壓給該第三場效電晶體104-3的閘接觸112-3，以使得用於該第三場效電晶體104-3的該閘接觸112-3的控制電壓互補於該第一場效電晶體104-1的該閘接觸112-1的控制電壓以及該第二場效電晶體104-2的該閘接觸112-2的控制電壓。
在一些具體實施例中，第一場效電晶體104-1以及第二場效電晶體104-2可為p通道MOSFET，以及第三場效電晶體104-3可為n通道 MOSFET(MOSFET=金屬氧化物半導體場效電晶體)。此外，該第一p通道MOSFET 104-1以及該第二p通道MOSFET 104-2可具有N井，其中整體接觸126可為該N井的接觸。或者，該p通道MOSFET 104-1以及該第二p通道MOSFET 104-2可具有共同的N井。
在第7圖中所示的傳輸閘100的下述描述中，假設第一場效電晶體104-1以及第二場效電晶體104-2為p通道MOSFET，並假設第三場效電晶體104-3為n通道MOSFET。
此外，該兩個p通道MOSFET較佳，但非必要為具有N井132的低電壓裝置，該N井132電連接至內部P擴散。所使用的技術可為P型體(P-type bulk)。
第8圖顯示了第7圖中所示的傳輸閘100的輸入電壓功能性範圍圖表。縱座標描述了輸入電壓範圍，或換言之，存在於第一傳輸路徑端102-1的電壓。當輸入電壓等於兩個p通道MOSFET 104-1以及104-2的門檻電壓142(Vthpmos)時，該兩個p通道MOSFET 104-1以及104-2的工作區域開始，以及當該輸入電壓等於n通道MOSFET 104-3的供應電壓以及門檻電壓(供應_電壓-Vthnmos)之間的差異144時，該n通道MOSFET 104-3的工作區域結束。
在一些具體實施例中，供應電壓或外部電壓(存在於傳輸閘100的控制端124的電壓)是高電壓，例如在1V以及7V之間，或在1V以及12V之間，或甚至在1.6V以及700V之間。此外，存在於第一傳輸路徑端102-1的電壓(輸入電壓)或存在於第二傳輸路徑端102-2的電壓(輸出電壓)可為高達600mV的電壓。已發現的是，使用降低的供應電壓，在該供應電壓(或控制電壓)是中/高電壓的同時，越來越常具有用於低電壓構件的類比電壓。
兩個p通道MOSFET 104-1以及104-2較佳，但非必要為薄的閘極氧化物裝置(例如低門檻電壓裝置)。因此，例如，相較於第4圖中所示的習用傳輸閘10，該兩個p通道MOSFET 104-1以及104-2包含較低的門檻電壓(Vth)，其延伸了該p通道MOSFET 104-1以及104-2的工作區域。
此外，在開啟狀態中，兩個p通道MOSFET 104-1以及104-2的N井132是以存在於第一及/或第二傳輸路徑端102-1、102-2的電壓(輸入及/或輸出電壓)偏壓。整體效應被減少或甚至最小化，其導致該兩個p通道MOSFET 104-1以及104-2的門檻電壓(Vthpmos)的進一步減少，或換言之，導致該兩個p通道MOSFET 104-1以及104-2的工作區域的延伸。
第9圖顯示了第7圖中所示的傳輸閘100的等效電路，該等效電路具有兩個p通道MOSFET 104-1以及104-2的定義汲極接觸(D)以及源極接觸(S)。該兩個p通道MOFETS 104-1以及104-2的通道接觸106-1以及106-2被定義為源極接觸(S)，其中第二通道接觸130-1以及130-2被定義為汲極接觸(D)。
第10圖顯示了在第一傳輸路徑端102-1、控制端124、第一p通道MOSFET 104-1的閘接觸112-1、N井132、第二p通道MOSFET 104-2的閘接觸112-2以及第二傳輸路徑端102-2的電壓位準圖表。縱座標描述了該電壓位準，以及橫座標描述了時間。此外，在第10圖中，時間被分成以T1、T2以及T3指稱的三個時間間隔。第10圖顯示了在傳輸閘100的關閉狀態中在時間間隔T1與T2內，以及在開啟狀態中在時間間隔T2內的電壓位準。
在傳輸閘100的開啟狀態中(時間間隔12)，第一p通道MOSFET 104-1包含等於存在於第一傳輸路徑端的電壓(輸入電壓)的閘極源極電壓(Vgs)，以及第二p通道MOSFET 104-2包括等於存在於第二傳輸 路徑端102-2的電壓(輸出電壓)的閘極源極電壓(Vgs)。換言之，如果存在於該第一傳輸路徑端102-1的電壓(輸入電壓)大於該第一p通道MOSFET 104-1的門檻電壓，或存在於該第二傳輸路徑端102-2的電壓(輸出電壓)大於該第二p通道MOSFET 104-2的門檻電壓，則該傳輸閘100以最小的整體效應而運作中(開啟狀態)，以及N井132、該第一傳輸路徑端102-1(輸入)以及該第二傳輸端102-2(輸出)被連接。
此外，對於低於兩個p通道MOSFET 104-1以及104-2的門檻電壓的電壓，n通道MOSFET 104-3保證了傳輸閘100的功能性(至少在大部分的情況中)。
在傳輸閘100的關閉狀態中，第一p通道MOSFET 104-1的閘極源極電壓(Vgs)等於存在於第一傳輸路徑端102-1的電壓減去存在於第二傳輸路徑端102-2的電壓(Vgs=輸入_電壓-輸出_電壓)，以及第二p通道MOSFET 104-2的閘極源極電壓(Vgs)等於存在於第二傳輸路徑端102-2的電壓減去存在於該第一傳輸路徑端102-1的電壓(Vgs=輸出_電壓-輸入_電壓)。這意指在任何情況中，該兩個p通道MOSFET 104-1或104-2中的至少一個具有正的閘極源極電壓(Vgs)。如果該兩個p通道MOSFET 104-1或104-2中的其中一個在傳輸閘100的關閉狀態期間由於閘極源極電壓(Vgs)大於其門檻電壓(Vgs>Vthpmos)而被開啟，則N井132被充電。然而，在任何情況中，該兩個p通道MOSFET 104-1或104-2中的第二個具有小於零的閘極源極電壓(Vgs)，且因此會被關閉。
此外，在傳輸閘100的關閉狀態中，N井132將被在p通道MOSFET源極的PN接面偏壓。如果存在於第一傳輸路徑端102-1的電壓或存在於第二傳輸路徑端102-2的電壓比該N井電壓大了PN接面的門檻電壓(Vth_pn)，則，前面的PN二極體(例如，在p通道MOSFET源極)將充 電該N井132。
如果存在於第一傳輸路徑端102-1的電壓及/或存在於第二傳輸路徑端102-2電壓低於N井電壓減去PN接面的門檻電壓，則N井126將為浮動的。在此情況中，可使用箝位元件例如齊納二極體或串聯二極體，以避免傷害或閂鎖效應。甚至可使用洩露電路以一直偏壓N井132。
換言之，如上所述，本文中所描述的具體實施例提供了一種具有交錯自供應p通道MOSFET(104-1以及104-2)連接的傳輸閘100，該p通道MOSFET連接具有浮動的N井132，該N井132使得在任何情況以及任何電壓下可關閉該傳輸閘100(例如將該傳輸閘100變成關閉狀態高阻抗狀態)，而不使用低電壓，但只使用主要供應電壓(存在於控制端124的電壓)以及對該N井132進行自我偏壓而允許最小的整體效應。
根據本文中所描述的具體實施例的傳輸閘100使用可用的技術，即低電壓裝置以及體控制，雖然控制電壓(或換言之，存在於控制端124的電壓)是高電壓。
此外，傳輸閘100的一些具體實施例不使用偏壓電壓/電流，且不消耗任何功率。然而，也可設計出不滿足這些標準的具體實施例。
此外，傳輸閘100具有小的複雜性。相較於第4圖中所示的習用傳輸閘10，該傳輸閘100只使用額外的變頻器，以使用高電壓(例如外部不調節的電壓)來實施低電壓控制，使該實施也適合用於通電方塊的實施。由於使用了兩個低電壓p通道MOSFET 104-1以及104-2，該傳輸閘100所需的區域可相當於第4圖中所示的習用傳輸閘10所需的區域。
此外，根據本文中所描述的具體實施例概念的傳輸閘100可用以作為一般用途的解決方案。
第11圖根據具體實施例顯示了第7以及9圖中所示的第一 變頻器120-1以及第二變頻器120-2的可能實施的等效電路。然而，可使用不同的實施。第11圖中所示的該變頻器120是位準偏移器，該位準偏移器包括第一n通道MOSFET 150-1、第二n通道MOSFET 150-2、第一p通道MOSFET 152-1、第二p通道MOSFET 152-2、變頻器156、控制端154、輸出端158、接地端122以及供應端148。
第一n通道MOSFET 150-1以及第一p通道MOSFET 152-1(或更精確地，其通道)在供應端148以及接地端122之間串聯地連接，以使得該第一n通道MOSFET 150-1的第一通道接觸耦合至該接地端122，以及該第一p通道MOSFET 152-1的第一通道接觸耦合至該供應端148。
第二n通道MOSFET 150-2以及第二p通道MOSFET 152-2在供應端148以及該接地端122串聯地連接，以使得該第二n通道MOSFET 150-2的第一通道接觸耦合至該接地端122，以及該第二p通道MOSFET 152-2的第一通道接觸耦合至該供應端148。
第一n通道MOSFET 150-1的閘接觸耦合至控制端154，以及第二n通道MOSFET 150-2的閘接觸經由變頻器156而耦合至該控制端154。因此，存在於第一n通道MOSFET 150-1的閘接觸的電壓互補於存在於第二n通道MOSFET 150-2的閘接觸的電壓。
基於存在於電力上位在第二n通道MOSFET 150-2的第二通道接觸以及第二p通道MOSFET 152-2的第二通道接觸之間的節點處的電壓來供應第一p通道MOSFET 152-1的閘接觸。或更精確地，基於存在於該第二n通道MOSFET 150-2或該第二p通道MOSFET 152-2的第二通道接觸的電壓來供應該第一p通道MOSFET 152-1的閘接觸。
基於存在於電力上位在第一n通道MOSFET 150-1的第二通道接觸以及第一p通道MOSFET 152-2的第二通道接觸之間的節點處的電壓 來供應第二p通道MOSFET 152-2的閘接觸。或更精確地，基於存在於該第一n通道MOSFET 150-1或該第一p通道MOSFET 152-1的第二通道接觸的電壓來供應該第二p通道MOSFET 152-2的閘接觸。
此外，輸出端158耦合至電力上位在第一n通道MOSFET 150-1的二通道接觸以及第一p通道MOSFET 150-2的第二通道接觸之間的節點。
此外，輸出端158可耦合至例如第5圖中所示的第一場效電晶體104-1的閘接觸112-1或耦合至第二場效電晶體104-2的閘接觸112-2。 供應端148可耦合至例如第7圖中所示的第一傳輸路徑端102-1或第二傳輸路徑端102-2。
兩個n通道MOSFET 150-1以及150-2以及該變頻器156為中電壓裝置，即，它們可由外部電壓(存在於傳輸閘100的控制端124的電壓)來直接控制以及供應。兩個p通道MOSFET 152-1以及152-2為低電壓裝置，且可運作，只要存在於供應端148的電壓(輸入/輸出電壓)大於該兩個p通道MOSFET 152-1以及152-2的門檻電壓(輸入/輸出_電壓>Vthpmos_低電壓)。
在輸出端158的邏輯0在任何條件下被保證，以及在該輸出端158的邏輯1只在當存在於供應端148的輸入及/或輸出電壓大於p通道MOSFET 152-1以及152-2的門檻電壓時(輸入/輸出_電壓>Vthpmos_低電壓)為可用的。在所有其他的條件下，由於存在於該供應端148的輸入及/或輸出電壓小於該兩個p通道MOSFET 152-1以及152-2的門檻電壓(輸入/輸出_電壓<Vthpmos低電壓)，位準偏移器120不消耗任何功率，且因此沒有電流流入該位準偏移器120中。
進一步的具體實施例提供了建立傳輸路徑的裝置，其包括： 用於接觸該傳輸路徑之第一裝置以及用於接觸該傳輸路徑的第二裝置；串聯連接的用於切換的第一裝置以及用於切換的第二裝置，其中用於切換的該第一裝置的切換路徑以及用於切換的該第二裝置的切換路徑在用於接觸該傳輸路徑的該第一裝置以及用於接觸該傳輸路徑的該第二裝置之間串聯地耦合，以使得用於切換的該第一裝置的切換路徑耦合至用於接觸該傳輸路徑的該第二裝置，以及用於切換的該第二裝置的切換路徑耦合至用於接觸該傳輸路徑的該第一裝置；以及用於提供用以控制用於切換的該第一裝置的控制電壓以及用以控制用於切換的該第二裝置的控制電壓的裝置，其中控制用於切換的該第一裝置的控制電壓在該裝置的關閉狀態中是用於基於存在於用於接觸該傳輸路徑的該第二裝置的電壓來建立傳輸路徑，以及其中用以控制用於切換的該第二裝置的控制電壓在該裝置的關閉狀態是用於基於存在於用於接觸該傳輸路徑的該第一裝置的電壓來建立傳輸路徑。
此外，具體實施例提供了一種用於控制傳輸閘以選擇性地建立傳輸路徑的方法。該傳輸閘包括第一傳輸路徑端、第二傳輸路徑端以及串聯連接的第一場效電晶體以及第二場效電晶體。該第一場效電晶體的通道以及該第二場效電晶體的通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，以使得該第一場效電晶體的通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體的通道接觸耦合至該第一傳輸路徑端。 用於控制傳輸閘以選擇性地建立傳輸路徑的該方法包含下述步驟：提供控制電壓給該第一場效電晶體的閘接觸以及提供控制電壓給該第二場效電晶體的閘接觸。在該傳輸閘的關閉狀態中，基於存在於該第一傳輸路徑端的電壓來提供用於該第一場效電晶體的閘接觸的控制電壓，以及其中在該傳輸閘的關閉狀態中，基於存在於該第二傳輸路徑端的電壓來提供用於該第二場效電晶體的閘接觸的控制電壓。
用語，例如「第一」、「第二」以及諸如此類，是用以描述各種元件、區域、區段等等，且不意欲限制。在整篇描述中，類似的用語意指類似元件。
如本文中所使用的，用語「具有」、「含有」、「包括」、「包含」以及諸如此類為開放式的用語，其指出所聲稱元件或特徵的存在，但不排除額外的元件或特徵。除非上下文清楚地另外指出，冠語「一(a)」、「一(an)」以及「該」意欲包括複數以及單數。
要了解的是，除非具體地另外指出，本文中所描述各種具體實施例的特徵可與彼此結合。
雖然在本文中已描繪並描述了特定的具體實施例，本領域具一般技藝的技術人員將領略的是，各種替代及/或均等的實施可取代所示出以及描述的特定具體實施例，而不悖離本發明的範圍。此申請案意欲涵蓋本文中所討論的特定具體實施例的任何修改或變化。因此，意欲本發明只被申請專利範圍或其均等物所限制。
100‧‧‧傳輸閘
102-1‧‧‧第一傳輸路徑端
102-2‧‧‧第二傳輸路徑端
104-1‧‧‧第一場效電晶體
104-2‧‧‧第二場效電晶體
104-3‧‧‧第三場效電晶體
106-1、106-2‧‧‧通道接觸
110‧‧‧控制電路
112-1、112-2‧‧‧閘接觸(MV)

Claims (16)

  1. 一種用於選擇性地建立一傳輸路徑的傳輸閘，該傳輸閘包含：一第一傳輸路徑端以及一第二傳輸路徑端；一串聯連接的一第一場效電晶體以及一第二場效電晶體，其中該第一場效電晶體的一通道以及該第二場效電晶體的一通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，以使得該第一場效電晶體的一通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體的一通道接觸耦合至該第一傳輸路徑端；以及一控制電路，其被配置用以提供一控制電壓給該第一場效電晶體的一閘接觸以及提供一控制電壓給該第二場效電晶體的一閘接觸，以使得在該傳輸閘的一關閉狀態中，用於該第一場效電晶體的該閘接觸的該控制電壓是基於存在於該第一傳輸路徑端的一電壓，以及使得在該傳輸閘的該關閉狀態中，該第二場效電晶體的該閘接觸的該控制電壓是基於存在於該第二傳輸路徑端的一電壓，其中該控制電路被配置用以在該傳輸閘的一開啟狀態中，基於存在於該傳輸閘的一接地端的一電壓來提供用於該第一場效電晶體的該閘接觸以及用於該第二場效電晶體的該閘接觸的一控制電壓，且該控制電路被配置用以基於存在於該傳輸閘的一控制端的一電壓而將用於該第一場效電晶體的該閘接觸的該控制電壓在存在於該第一傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換，以及用以基於存在於該傳輸閘開關的該控制端的該電壓而將用於該第二場效電晶體的該閘接觸的該控制電壓在存在於該第二傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換。
  2. 如申請專利範圍第1項所述的傳輸閘，其中該控制電路包含一第一變頻器以及一第二變頻器，其中該第一變頻器耦合至該第一傳輸路徑端，以使得基於存在於該第一傳輸路徑端的一電壓來供應該第一變頻器，以及其中該第二變頻器耦合至該第二傳輸路徑端，以使得基於存在於該第二傳輸路徑端的一電壓來供應該第二變頻器，其中該第一變頻器被配置用以提供一控制電壓給該第一場效電晶體的該閘接觸，以及其中該第二變頻器被配置用以提供一控制電壓給該第二場效電晶體的該閘接觸。
  3. 如申請專利範圍第2項所述的傳輸閘，其中該控制電路的該第一變頻器以及該第二變頻器進一步耦合至該傳輸閘的一接地端，以使得該第一變頻器的一供應電壓被定義為存在於該第一傳輸路徑端的該電壓以及存在於該接地端的該電壓之間的一電壓差異，以及使得該第二變頻器的一供應電壓被定義為存在於該第二傳輸路徑端的該電壓以及存在於該接地端的該電壓之間的一電壓差異。
  4. 如申請專利範圍第2項所述的傳輸閘，其中該控制電路的該第一變頻器以及該第二變頻器耦合至該傳輸閘的一控制端，以使得該第一變頻器基於存在於該控制端一電壓而將用於該第一場效電晶體的該閘接觸的該控制電壓在存在於該第一傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換，以及使得該第二變頻器基於存在於該控制端的該電壓而將用於該第二場效電晶體的該閘接觸的該控制電壓在存在於該第二傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換。
  5. 如申請專利範圍第1項所述的傳輸閘，其中該第一場效電晶體以及該第二場效電晶體中的至少其中一個的一整體接觸連接至一節點，該節點在電力上位在該第一場效電晶體的該通道以及該第二場效電晶體的該通道之間。
  6. 如申請專利範圍第1項所述的傳輸閘，其中該第一場效電晶體的一整體接觸以及該第二場效電晶體的一整體接觸連接至一節點，該節點在電力上位在該第一場效電晶體的該通道以及該第二場效電晶體的該通道之間。
  7. 如申請專利範圍第1項所述的傳輸閘，更包含一第三場效電晶體，其並聯地連接至該串聯連接的該第一場效電晶體以及該第二場效電晶體，其中該第三場效電晶體的一通道在該第一傳輸路徑端以及該第二傳輸路徑端之間耦合。
  8. 如申請專利範圍第6項所述的傳輸閘，其中該第三場效電晶體是互補於該第一場效電晶體以及互補於該第二場效電晶體的一場效電晶體，以及其中該控制電路被配置用以提供一控制電壓給該第三場效電晶體的一閘接觸，以使得用於該第三場效電晶體的該閘接觸的該控制電壓互補於該第一場效電晶體的該閘接觸的該控制電壓以及互補於該第二場效電晶體的該閘接觸的該控制電壓。
  9. 一種用於選擇性地建立一傳輸路徑的傳輸閘，包含：一第一傳輸路徑端以及一第二傳輸路徑端；一串聯連接的一第一場效電晶體以及一第二場效電晶體，其中該第一場效電晶體的一通道以及該第二場效電晶體的一通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，以使得該第一場效電晶體的一通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體的一通道接觸耦合至該第一傳輸路徑端，其中該第一場效電晶體以及該第二場效電晶體中的至少其中一個的一整體接觸連接至一節點，該節點在電力上位在該第一場效電晶體的該通道以及該第二場效電晶體的該通道之間；以及一控制電路，該控制電路配置用以提供一控制電壓給該第一場效電晶體的一閘接觸以及一控制電壓給該第二場效電晶體的一閘接觸，以使得用 於該第一場效電晶體的該閘接觸的該控制電壓在該傳輸閘的一關閉狀態中是基於存在於該第一傳輸路徑端的一電壓，以及使得用於該第二場效電晶體的該閘接觸的該控制電壓在該傳輸閘的該關閉狀態中是基於存在於該第二傳輸路徑端的一電壓，其中該控制電路被配置用以基於存在於該傳輸閘的一接地端的一電壓而在該傳輸閘的一開啟狀態中提供一控制電壓給該第一場效電晶體的該閘接觸以及給該第二場效電晶體的該閘接觸，且該控制電路被配置用以基於存在於該傳輸閘的一控制端的一電壓而將用於該第一場效電晶體的該閘接觸的該控制電壓在存在於該第一傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換，以及用以基於存在於該傳輸閘的該控制端的該電壓而將用於該第二場效電晶體的該閘接觸的該控制電壓在存在於該第二傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換。
  10. 如申請專利範圍第9項所述的傳輸閘，其中該第一場效電晶體的一整體接觸以及該第二場效電晶體的一整體接觸連接至在電力上位在該第一場效電晶體的該通道以及該第二場效電晶體的該通道之間的該節點。
  11. 如申請專利範圍第9項所述的傳輸閘，更包含並聯連接至該串聯連接的該第一場效電晶體以及該第二場效電晶體的一第三場效電晶體，其中該第三場效電晶體的一通道在該第一傳輸路徑端以及該第二傳輸路徑端之間耦合。
  12. 如申請專利範圍第11項所述的傳輸閘，其中該第三場效電晶體是互補於該第一場效電晶體以及互補於該第二場效電晶體的一場效電晶體，以及其中該控制電路被配置用以提供一控制電壓給該第三場效電晶體的一閘接 觸，以使得用於該第三場效電晶體的該閘接觸的該控制電壓互補於該第一場效電晶體的該閘接觸的該控制電壓以及互補於該第二場效電晶體的該閘接觸的該控制電壓。
  13. 一種用於選擇性地建立一傳輸路徑的傳輸閘，該傳輸閘包含：一第一傳輸路徑端以及一第二傳輸路徑端；一串聯連接的一第一場效電晶體以及一第二場效電晶體，其中該第一場效電晶體的一通道以及該第二場效電晶體的一通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，以使得該第一場效電晶體的一通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體的一通道接觸耦合至該第一傳輸路徑端，其中該第一場效電晶體的一整體接觸以及該第二場效電晶體的一整體接觸連接至一節點，該節點在電力上位在該第一場效電晶體的該通道以及該第二場效電晶體的該通道之間；並聯地連接至該串聯連接的該第一場效電晶體以及該第二場效電晶體的一第三場效電晶體，其中該第三場效電晶體的一通道在該第一傳輸路徑端以及該第二傳輸路徑端之間耦合，其中該第三場效電晶體是互補於該第一場效電晶體以及互補於該第二場效電晶體的一場效電晶體；以及一第一變頻器以及一第二變頻器，其中該第一變頻器耦合至該第一傳輸路徑端，以使得基於存在於該第一傳輸路徑端的一電壓來供應該第一變頻器，以及其中該第二變頻器耦合至該第二傳輸路徑端，以使得基於存在於該第二傳輸路徑端的一電壓來供應該第二變頻器，其中該第一變頻器被配置用以提供一控制電壓給該第一場效電晶體的一閘接觸，以及其中該第二變頻器被配置用以提供一控制電壓給該第二場效電晶體的一閘接觸，其中該第一變頻器以及該第二變頻器進一步耦合至該傳輸閘的一接地 端，以使得該第一變頻器的一供應電壓被定義為存在於該第一傳輸路徑端的該電壓以及存在於該接地端的該電壓之間的一電壓差異，以及使得該第二變頻器的一供應電壓被定義為存在於該第二傳輸路徑端的該電壓以及存在於該接地端的該電壓之間的一電壓差異，且該第一變頻器以及該第二變頻器耦合至該傳輸閘的一控制端，以使得該第一變頻器基於存在於該控制端一電壓而將用於該第一場效電晶體的該閘接觸的該控制電壓在存在於該第一傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換，以及使得該第二變頻器基於存在於該控制端的該電壓而將用於該第二場效電晶體的該閘接觸的該控制電壓在存在於該第二傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換。
  14. 如申請專利範圍第13項所述的傳輸閘，其中該第三場效電晶體的一閘接觸耦合至該控制端，以使得該第三場效電晶體的該閘接觸的一控制電壓互補於該第一場效電晶體的該閘接觸的該控制電壓以及互補於該第二場效電晶體的該閘接觸的該控制電壓。
  15. 一種用於建立一傳輸路徑的傳輸閘，包含：用於接觸該傳輸路徑的一第一裝置；用於接觸該傳輸路徑的一第二裝置；一串聯連接的用於切換的一第一裝置以及用於切換的一第二裝置，其中用於切換的該第一裝置的一切換路徑以及用於切換的該第二裝置的一切換路徑在用於接觸該傳輸路徑的該第一裝置以及用於接觸該傳輸路徑的該第二裝置之間串聯地耦合，以使得用於切換的該第一裝置的該切換路徑耦合至用於接觸該傳輸路徑的該第二裝置，以及用於切換的該第二裝置的該切換路徑耦合至用於接觸該傳輸路徑的該第一裝置；以及用於提供一控制電壓以控制用於切換的該第一裝置以及一控制電壓 以控制用於切換的該第二裝置的一裝置，其中在該裝置的一關閉狀態中，用於控制用於切換的該第一裝置的該控制電壓是用於基於存在於用於接觸該傳輸路徑的該第二裝置的一電壓來建立一傳輸路徑，以及其中在該裝置的該關閉狀態中，用於控制用於切換的該第二裝置的該控制電壓是用於基於存在於用於接觸該傳輸路徑的該第一裝置的一電壓來建立一傳輸路徑，且其中該控制電路被配置用以基於存在於該傳輸閘的一控制端的一電壓而將用於切換的該第一裝置的該閘接觸的該控制電壓在存在於該傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換，以及用以基於存在於該傳輸閘開關的該控制端的該電壓而將用於切換的該第二裝置的該閘接觸的該控制電壓在存在於該傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換。
  16. 一種用於控制一傳輸閘以選擇性地建立一傳輸路徑的方法，其中該傳輸閘包括一第一傳輸路徑端、一第二傳輸路徑端以及一串聯連接的一第一場效電晶體以及一第二場效電晶體，其中該第一場效電晶體的一通道以及該第二場效電晶體的一通道在該第一傳輸路徑端以及該第二傳輸路徑端之間串聯地耦合，以使得該第一場效電晶體的一通道接觸耦合至該第二傳輸路徑端，以及該第二場效電晶體的一通道接觸耦合至該第一傳輸路徑端，該方法包含：提供一控制電壓給該第一場效電晶體的一閘接觸，以至於在該傳輸閘的一關閉狀態中，基於存在於該第一傳輸路徑端的一電壓來提供用於該第一場效電晶體的該閘接觸的該控制電壓；以及提供一控制電壓給該第二場效電晶體的一閘接觸，以至於在該傳輸閘的一關閉狀態中，基於存在於該第二傳輸路徑端的一電壓來提供用於該第 二場效電晶體的該閘接觸的該控制電壓，其中該控制電路被配置用以在該傳輸閘的一開啟狀態中，基於存在於該傳輸閘的一接地端的一電壓來提供用於該第一場效電晶體的該閘接觸以及用於該第二場效電晶體的該閘接觸的一控制電壓，且該控制電路被配置用以基於存在於該傳輸閘的一控制端的一電壓而將用於該第一場效電晶體的該閘接觸的該控制電壓在存在於該第一傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換，以及用以基於存在於該傳輸閘開關的該控制端的該電壓而將用於該第二場效電晶體的該閘接觸的該控制電壓在存在於該第二傳輸路徑端的該電壓以及存在於該接地端的該電壓之間切換。
TW101114417A 2011-04-29 2012-04-23 傳輸閘及其控制方法 TWI540834B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/097,517 US8581656B2 (en) 2011-04-29 2011-04-29 Transmission gate and control circuit for transmission gate inputs

Publications (2)

Publication Number Publication Date
TW201251324A TW201251324A (en) 2012-12-16
TWI540834B true TWI540834B (zh) 2016-07-01

Family

ID=47007914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114417A TWI540834B (zh) 2011-04-29 2012-04-23 傳輸閘及其控制方法

Country Status (5)

Country Link
US (1) US8581656B2 (zh)
CN (1) CN102761327B (zh)
DE (1) DE102012207068B4 (zh)
FR (1) FR2974692B1 (zh)
TW (1) TWI540834B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824867B (zh) * 2022-12-05 2023-12-01 財團法人工業技術研究院 開關電路及可程式連接晶片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884372B2 (en) 2012-01-18 2014-11-11 Microchip Technology Incorporated Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller
US8848441B2 (en) * 2012-05-04 2014-09-30 Ps4 Luxco S.A.R.L. Switch and semiconductor device including the switch
US10200029B2 (en) 2016-09-01 2019-02-05 Analog Devices, Inc. Low capacitance analog switch or transmission gate
US10560061B2 (en) 2016-09-01 2020-02-11 Analog Devices, Inc. Low capacitance switch for programmable gain amplifier or programable gain instrumentation amplifier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028978A (en) 1990-09-27 1991-07-02 Hall John H Complementary bipolar complementary CMOS (CBiCMOS) transmission gate
US5594381A (en) * 1994-04-29 1997-01-14 Maxim Integrated Products Reverse current prevention method and apparatus and reverse current guarded low dropout circuits
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor
JP3258930B2 (ja) * 1997-04-24 2002-02-18 東芝マイクロエレクトロニクス株式会社 トランスミッション・ゲート
JP3688497B2 (ja) 1999-02-17 2005-08-31 株式会社東芝 アナログスイッチ回路
US6628159B2 (en) * 1999-09-17 2003-09-30 International Business Machines Corporation SOI voltage-tolerant body-coupled pass transistor
US6424203B1 (en) * 2001-02-02 2002-07-23 Semiconductor Components Industries Llc Power supply circuit and method
US6320408B1 (en) * 2001-03-02 2001-11-20 Pericom Semiconductor Corp. Dual-sided undershoot-isolating bus switch
US7372301B2 (en) * 2001-07-19 2008-05-13 Kabushiki Kaisha Toshiba Bus switch circuit and interactive level shifter
JP2003163589A (ja) * 2001-11-22 2003-06-06 Toshiba Corp トレラント機能付きアナログスイッチ回路
US6965263B2 (en) * 2002-10-10 2005-11-15 Micron Technology, Inc. Bulk node biasing method and apparatus
US7084697B2 (en) * 2003-07-23 2006-08-01 Nec Electronics Corporation Charge pump circuit capable of completely cutting off parasitic transistors
US7095266B2 (en) * 2004-08-18 2006-08-22 Fairchild Semiconductor Corporation Circuit and method for lowering insertion loss and increasing bandwidth in MOSFET switches
US7514983B2 (en) * 2007-03-23 2009-04-07 Fairchild Semiconductor Corporation Over-voltage tolerant pass-gate
US7843248B1 (en) 2007-11-01 2010-11-30 Intersil Americas Inc. Analog switch with overcurrent detection
TW201001911A (en) 2008-06-18 2010-01-01 Genesys Logic Inc Transmission gate with body effect compensation circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824867B (zh) * 2022-12-05 2023-12-01 財團法人工業技術研究院 開關電路及可程式連接晶片

Also Published As

Publication number Publication date
US20120274385A1 (en) 2012-11-01
TW201251324A (en) 2012-12-16
DE102012207068A1 (de) 2012-10-31
CN102761327B (zh) 2016-02-10
FR2974692A1 (fr) 2012-11-02
FR2974692B1 (fr) 2018-11-23
CN102761327A (zh) 2012-10-31
DE102012207068B4 (de) 2016-07-07
US8581656B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
TWI484754B (zh) 具有內部裝置基體控制之類比開關
TWI540834B (zh) 傳輸閘及其控制方法
US8847665B2 (en) Semiconductor device and method of controlling analog switch
US8634218B2 (en) Monolithic AC/DC converter for generating DC supply voltage
US9007100B2 (en) High-side semiconductor-switch low-power driving circuit and method
CN101826794A (zh) 逆流防止电路以及电源切换装置
US8456225B1 (en) Negative charge pump
US10916653B2 (en) Transient-insensitive level shifter
CN109888855B (zh) 充放电控制装置和电池装置
US10128834B2 (en) Bidirectional integrated CMOS switch
US7123057B2 (en) Self-biased comparator with hysteresis control for power supply monitoring and method
US20170222639A1 (en) Electronic Switching Device with Reduction of Leakage Currents and Corresponding Control Method
US8970285B2 (en) Dual supply level shifter circuits
TWI683540B (zh) 電源切換電路以及半導體裝置
US11609592B2 (en) Fast start-up bias circuits
US20020075617A1 (en) Overvoltage protection circuit for bidirectional transmission gate
KR20160034175A (ko) 부트스트랩 회로
KR101533881B1 (ko) 배터리의 충방전 제어회로
US9621134B2 (en) Voltage level shifter
KR20140145321A (ko) 배터리의 충방전 제어회로
EP3566109B1 (en) Fast start-up bias circuits