TWI536523B - 具有垂直互連的積體電路封裝系統及其製造方法 - Google Patents

具有垂直互連的積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TWI536523B
TWI536523B TW101113439A TW101113439A TWI536523B TW I536523 B TWI536523 B TW I536523B TW 101113439 A TW101113439 A TW 101113439A TW 101113439 A TW101113439 A TW 101113439A TW I536523 B TWI536523 B TW I536523B
Authority
TW
Taiwan
Prior art keywords
substrate
integrated circuit
vertical
package
stacked
Prior art date
Application number
TW101113439A
Other languages
English (en)
Other versions
TW201301463A (zh
Inventor
韓丙濬
尹仁相
裴助現
Original Assignee
星科金朋有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 星科金朋有限公司 filed Critical 星科金朋有限公司
Publication of TW201301463A publication Critical patent/TW201301463A/zh
Application granted granted Critical
Publication of TWI536523B publication Critical patent/TWI536523B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

具有垂直互連的積體電路封裝系統及其製造方法
本發明係大致關於積體電路封裝系統，且尤係關於一種用於具有互連的積體電路封裝系統之系統。
組件增加的微型化、積體電路("IC")更大的封裝密度、更高的性能、及更低的成本係電腦工業持續不斷的目標。半導體封裝結構繼續朝向微型化前進，以增加封裝在該半導體封裝結構中之組件的密度，同時減少從該半導體封裝結構製成之產品的尺寸。此回應資訊與通訊產品不斷減小尺寸、厚度、及成本以及日益增加的性能持續不斷增加的需求。
這些微型化需求的增加在可攜式資訊與通訊裝置中特別值得注意，舉例，例如行動電話、免提式行動電話耳機、個人數位助理("PDA")、攝錄像機、筆記型電腦等等。所有這些裝置持續被製成更小與更薄以改進其攜帶性。因此，被併入這些裝置的大型IC("LSI")封裝需要製成更小與更薄。包覆與保護LSI的封裝組構也被要求製成更小與更薄。
消費性電子產品既需要有更多積體電路在積體電路封裝中，但又在系統中提供較少的實際空間用於增加的積體電路內容。不斷的成本降低係另一需求。某些技術主要是聚焦在每個積體電路融入更多的功能。其他技術則是聚焦在將這些積體電路堆疊成單一封裝。當這些方法提供更 多功能在積體電路內時，它們沒有辦法充分滿足整合與成本降低的需求。
因此，仍然有為積體電路封裝系統提供整合、空間節省、及低製造成本的需求。鑑於針對在積體電路與特別是攜帶式電子產品增加密度有日益增加的需求，找出這些問題的答案越來越關鍵。鑑於持續遞增的商業競爭壓力，以及消費者預期的增長和市場上產品差異化的有利機會在遞減，找出問題的答案至關重要。另外，減少成本、改善效率及效能、以及滿足競爭壓力的需要也增加必需找出問題答案的急迫性。
一直尋找這些問題的解決方案，但先前發展並無教示或建議任何解決方案，因此解決這些問題的方案一直困惑著技術領域中具有通常知識者。
本發明提供一種積體電路封裝系統之製造方法，包括：提供第一基板；沿著該第一基板之周圍附著垂直互連；安裝積體電路於該第一基板上方，該積體電路被該垂直互連環繞；以及直接在該垂直互連及該積體電路上安裝第二基板。
本發明提供一種積體電路封裝系統，包括：第一基板；垂直互連，其係沿著該第一基板之周圍；積體電路，其係在該第一基板上方，該積體電路被該垂直互連環繞；以及第二基板，其係直接在該垂直互連及該積體電路上。
本發明某些實施例具有除了上述或替代上述的其他 步驟或元件。藉由配合隨附圖式閱讀下列實施方式，這些步驟或元件對該領域技術人員而言將變得顯而易見。
下列實施例係以充分細節描述使該領域技術人員得以製作與使用本發明。應了解到，其他實施例基於本揭露會變得明顯，可在布偏離本發明之範疇的情況下作出系統、製程、或機械的改變。
在下列描述中，給予許多具體細節以提供本發明的徹底理解。然而，顯然沒有這些具體細節也可實施本發明。為了避免模糊本發明，並未詳細揭露某些已知電路、系統組構、與製程步驟。
同樣，圖示系統具體實施例的附圖為半圖解式且不按比例繪製，特別是，圖中有些尺寸為了圖示清楚而加以誇大。同樣，儘管附圖中的視圖為了便於描述而大體以相同的方向圖示，然而大部份是用任意的方式描繪附圖。大體而言，可用任何方位操作本發明。
在揭示及描述有若干共同特徵的多個具體實施例時，為了便於清晰地圖解、描述及理解，類似及相同的特徵通常會用相同的元件符號描述。編號為第一具體實施例、第二具體實施例等等的具體實施例是為了便於描述且不希望有任何其他意義或限制本發明。
為了解釋，本文所用之術語"水平面"的定義是與本發明之平面或表面平行的平面，而不管它的方向。術語"垂直"係指與剛才所定義之水平面垂直的方向。諸如"上方"、" 下方"、"底面"、"頂面"、"側面"(如"側壁")、"高於"、"低於"、"較上面"、"上面"、以及"下面"等等之術語的定義相對於該水平面，如附圖所示。
術語"在…上"是意指元件之間的直接接觸。術語"直接在…上"意指一元件與另一元件直接接觸而沒有中介元件。
術語"活性面(active side)"意指晶粒、模組、封裝件或電子結構中有活性電路製造於其上或有元件用以連接至晶粒、模組、封裝件或電子結構內之活性電路的那一面。 本文所用之術語"加工"包含沉積材料或光阻劑、圖案化、曝光、顯影、蝕刻、清洗、及/或移除材料或光阻劑，如在形成述及結構時要做的。
參考第1圖，其中顯示本發明之第一實施例中沿第2圖1-1線之積體電路封裝系統100的剖面圖。積體電路封裝系統100可以包含使用銅(Cu)柱的增強型扇入式(fan-in)封裝層疊基底(FiPoPb)封裝或不使用模的扇入式封裝層疊基底封裝。
積體電路封裝系統100可以包含基底封裝102，此定義為半導體封裝。基底封裝102可以包含具第一基板底面106與在第一基板底面106對面的第一基板頂面108之第一基板104。第一基板104係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
基底封裝102可以包含具有非-水平面112之互連110。垂直互連110可以直接地附著在第一基板頂面108上。垂直互連110中每一者較佳地由形成為單一整體結構的常見 材料特性組成。
垂直互連110係定義為電性導電結構用於安裝與連接之目的。非-水平面112係定義為形成垂直互連110的側向邊界之面。
舉例，非-水平面112係可以垂直地附著至第一基板頂面108。亦為舉例，非-水平面112可以互相平行。
作為範例，非-水平面112可以包含平坦或彎曲表面。作為另一範例，垂直互連110可以包含大約彼此相等的垂直高度。作為特定範例，垂直互連110可以包含彼此相等的垂直高度。
基底封裝102可以包含具積體電路非活性面116與在該積體電路非活性面116對面的積體電路活性面118之積體電路114。積體電路114係定義為具有一些積體電晶體互連形成活性電路的半導體裝置。積體電路114可以積體電路活性面118面對第一基板頂面108的方式安裝於第一基板104上方。
基底封裝102可以包含附著於積體電路活性面118與第一基板頂面108的連接器120。連接器120係定義為用於連接積體電路至另一系統層的電性導電連接器。
基底封裝102可以包含填充在積體電路活性面118與第一基板頂面108之間的底部填充(underfill)122。可以將底部填充122直接鋪設在連接器120上以保護連接器120。
垂直互連110中每一者可以包含大約等於積體電路114 的垂直高度與連接器120中每一者的垂直高度之結合垂直高度。就特定範例而言，垂直互連110中每一者可以包含等於積體電路114的垂直高度與連接器120中每一者的垂直高度之結合垂直高度。垂直互連110中每一者的頂部區之平面可以與積體電路非活性面116的平面共平面。
垂直互連110可以提供縮減的或細微的間距。在扇入式封裝層疊基底封裝不需要打線接合(W/B)互連。使用垂直互連110可以降低製造成本，因為不需包含z方向-互連與底部填充的幾個製程便可以形成垂直互連110。
垂直互連110中每一者的垂直高度係定義為在垂直互連110中每一者的頂部區與底部區之間延伸的垂直距離。積體電路114的垂直高度係定義為在積體電路非活性面116與積體電路活性面118之間延伸的垂直距離。
連接器120中每一者的垂直高度係定義為在連接器120中每一者的底部與頂部區之間延伸的垂直距離。連接器120中每一者的垂直高度可以代表在積體電路活性面118與第一基板頂面108之間延伸的垂直距離。
基底封裝102可以包含具第二基板底面126與在第二基板底面126對面的第二基板頂面128之第二基板124。可以調整或控制垂直互連110的垂直厚度以提供用於堆疊第二基板124於積體電路114上方之高度。
可以使用具有第一基板104與第二基板124的雙面基板控制翹曲。也可以垂直互連110直接地附著至第一基板104與第二基板124的方式控制翹曲。
可以安裝第二基板124於垂直互連110與積體電路114上方。可以直接安裝第二基板底面126在垂直互連110與積體電路非活性面116上。第二基板124係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
第二基板124可以包含大約等於第一基板104的水平長度之水平長度。就特定範例而言，第二基板124可以包含等於第一基板104的水平長度之水平長度。第二基板124與第一基板104的水平長度係分別定義為在第二基板124與第一基板104的非-水平面之間的水平距離。
垂直互連110可以加入或附著至第一基板104與第二基板124。舉例，垂直互連110可以以墊上焊料(SOP)、垂直互連110中每一者上的焊帽(solder cap)、或導電糊(conductive paste)附著至第一基板104、第二基板124、或其組合。
基底封裝102可以包含安裝覆蓋於第二基板頂面128上方的組件144。組件144係定義為半導體裝置。舉例，組件144可以代表包含被動組件的半導體裝置。就特定範例而言，組件144可以代表電容器或電阻器。
基底封裝102可以包含附著至第一基板底面106的基底互連146以提供在第一基板104與外部系統(未圖示)之間的電性連接。基底互連146係定義為電性導電連接器。
積體電路封裝系統100可以包含堆疊封裝148，此係定義為半導體封裝，安裝於基底封裝102上方。舉例，堆 疊封裝148可以代表包含多晶片封裝(MCP)或記憶體的半導體封裝。
堆疊封裝148可以包含具堆疊基板底面152與在堆疊基板底面152對面的堆疊基板頂面154之堆疊基板150。
堆疊基板150係定義為用於安裝與連接積體電路的支撐結構，包含提供電性連接通過支撐結構。舉例，堆疊基板150可以代表包含印刷電路板(PCB)、層疊基板、或陶瓷基板的多層支撐結構之支撐結構。
堆疊封裝148可以包含大於基底封裝102之水平長度的一半之水平長度。堆疊封裝148可以包含小於基底封裝102之水平長度之水平長度。
堆疊封裝148可以包含以第一附著層158附著至堆疊基板150的第一裝置156。第一裝置156可以第一裝置連接器160電性連接至堆疊基板頂面154。
堆疊封裝148可以包含以第二附著層164附著至第一裝置156的第二裝置162。第二裝置162可以第二裝置連接器166電性連接至堆疊基板頂面154。
堆疊封裝148可以包含在堆疊基板150、第一裝置156、第一附著層158、第一裝置連接器160、第二裝置162、第二附著層164、以及第二裝置連接器166之堆疊包覆體168。堆疊封裝148可以包含附著至堆疊基板底面152與第二基板頂面128之堆疊連接器170以提供在堆疊基板150與第二基板124之間的電性連接。
堆疊連接器170係定義為電性導電連接器。堆疊連接 器170可以代表電性連接器，包含導電球、導電圓柱、或導電釘。堆疊連接器170可以以包含金屬材料或金屬合金的導電材料形成。舉例，堆疊連接器170可以代表包含焊球的電性連接器。
積體電路封裝系統100可以包含數據機、射頻(RF)、記憶體、圖形、與網際網路之多樣功能的封裝整合。積體電路封裝系統100可以包含堆疊封裝在一個封裝中，其中每一者具有限制的功能。積體電路封裝系統100可以包含提供封裝尺寸縮減與使用銅(Cu)柱的成本創新之方法。
積體電路封裝系統100可以一些輸入/輸出(I/O)或消費市場需求的各種封裝應用於封裝系統。積體電路封裝系統100可以包含現成封裝及可以利用剩餘區域作為具包含電容與附著的功率模組的組件之系統級封裝(SiP)。因為包含預先清潔、焊球附著、去焊之製程與包含焊球與焊劑的材料數目的減少，所以可以降低封裝成本。
已發現到，直接在垂直互連110與積體電路非活性面116上的第二基板124提供封裝厚度與尺寸顯著的減少，從而解決大型扇入式封裝層疊基底(FiPoPb)封裝、堆疊封裝總厚度、與製造成本的問題。
也已發現到，垂直互連110中每一者具有的垂直高度大約等於積體電路114的垂直高度與連接器120中每一者的垂直高度之結合垂直高度係提供減少的封裝高度輪廓(package height profile)。
已意外發現，形成有單一整體結構之垂直互連110中 每一者提供結構完整性。
已意外確定，垂直互連110提供比其他封裝層疊封裝減小之間距與尺寸，此受限於減小的封裝尺寸與厚度係因為大的互連間距或尺寸，例如由於大的焊球直徑與焊球安裝器的設備能力而使用焊球用於與較寬的基板面積互連。
已意外發現附著至第二基板124與第一基板104的垂直互連110排除翹曲因而產生改善的可靠度。
參考第2圖，其中顯示積體電路封裝系統100的上俯視圖。此上俯視圖描繪沒有第1圖的第二基板124、第1圖的組件144、及第1圖的堆疊封裝148之積體電路封裝系統100。
可以直接形成底部填充122在第一基板104上。可以形成底部填充122具有延伸超出或大於積體電路114周長之周長。
積體電路114可以被垂直互連110之周邊陣列環繞。 周邊陣列係定義為垂直互連110的多列形成為相鄰第一基板104之周長。可以沿第一基板104之周圍形成或附著垂直互連110。
為求說明，垂直互連110係以圓形表示，但應了解到，垂直互連110可以包含任何其他形狀。舉例，垂直互連110可以包含矩形。
已發現到，垂直互連110提供改進的可靠度讓垂直互連110均勻地或平均地分佈而分散排除翹曲的力量。
參考第3圖，其中係顯示積體電路封裝系統100之一 部分的詳細視圖。積體電路封裝系統100可以包含代表積體電路封裝系統100的總高度之第一高度302、第二高度304、第三高度306、第四高度308、及第五高度310。
第一高度302係定義為在基底互連146中每一者的底部與頂部區之間延伸的垂直距離。舉例，第一高度302可以代表底部焊球高度，描繪為基底互連146中每一者的垂直高度。
第二高度304係定義為延伸在第一基板底面106與第一基板頂面108之間的垂直距離。舉例，第二高度304可以代表底部基板厚度，描繪為第一基板104的垂直高度。
第三高度306係定義為在第一基板頂面108與第二基板頂面128之間延伸的垂直距離。第三高度306可以代表垂直互連110中每一者與第二基板124之結合垂直距離。第三高度306也可以代表積體電路114、連接器120中每一者、與第二基板124之結合垂直距離。舉例，第三高度306可以包含底部模帽厚度，例如在視需要之包覆體的底部與頂部區之間延伸的垂直距離。
第四高度308係定義為在堆疊連接器170中每一者的底部與頂部區之間延伸的垂直距離。舉例，第四高度308可以代表用於頂部封裝(PKG)安裝之球高度，描繪為堆疊連接器170中每一者的垂直高度。
第五高度310係定義為延伸在堆疊基板底面152與堆疊包覆體168的頂部區之間的垂直距離。舉例，第五高度310可以代表包含基板與模帽的頂部封裝之厚度，描繪如 堆疊基板150與該堆疊包覆體168之結合垂直高度。
舉例，積體電路封裝系統100可以包含11公釐(mm)乘11公釐(mm)或121平方公釐(mm2)的封裝尺寸，此係14公釐乘14公釐或196平方公釐用於模製雷射封裝(MLP)的封裝尺寸或12公釐乘12公釐或144平方公釐用於其他扇入式封裝層疊(FiPoP)封裝的封裝尺寸的減小。
作為特定範例，基底互連146中每一者可以包含約0.18公釐的第一高度302。作為特定範例，基底互連146中每一者可以包含約0.25公釐的球直徑與約0.40公釐的球間距。
模製雷射封裝的基板厚度可以大於由於翹曲控制的第二高度304。作為特定範例，第一基板104可以包含約0.24公釐的第二高度304，此係相較於在模製雷射封裝或封裝層疊中大約0.30公釐的基板厚度為減小的高度。
作為特定範例，第三高度306相較於其他扇入式封裝層疊封裝的對應高度0.33公釐可以是約0.28公釐。
在扇入式封裝層疊基底封裝頂部(描繪為第二基板頂面128)與扇入式封裝層疊頂部封裝的底部之間的間隙可以小於另一封裝系統的間隙。作為特定範例，堆疊連接器170中每一者係相較於模製雷射封裝具有約0.325公釐球尺寸之約0.34公釐球高度可包含具有約0.20公釐球尺寸之約0.06公釐的第四高度308。
作為另一特定範例，堆疊連接器170中每一者係相較於其他扇入式封裝層疊封裝具有約0.25公釐球尺寸之約 0.12公釐球高度可以包含具有約0.20公釐球尺寸之約0.06公釐的第四高度308。作為又一特定範例，第五高度310可以係約0.48公釐而具有厚度約0.13公釐之第二基板124。
積體電路封裝系統100可以比等效模製雷射封裝薄。作為特定範例，積體電路封裝系統100相較於用於模製雷射封裝大約1.30公釐之總高度或用於其他扇入式封裝層疊封裝大約1.35公釐之總高度而言可以是約1.24公釐的總高度。作為另一特定範例，積體電路封裝系統100可以包含用於頂部封裝的現成封裝，描繪為堆疊封裝148。
參考第4圖，其中顯示在提供-基板製造階段中之積體電路封裝系統100的剖面圖。積體電路封裝系統100可以包含基底封裝102。
可以提供第一基板104用於基底封裝102。舉例，第一基板104可以代表包含多層支撐結構的支撐結構。就特定範例而言，第一基板104可以代表包含印刷電路板(PCB)、疊層基板、或陶瓷基板的支撐結構。就另一特定範例而言，第一基板104可以代表基底基板。
基底封裝102可以包含直接安裝在第一基板頂面108上的垂直互連110。垂直互連110可以安裝相鄰於第一基板104周圍。
例如，垂直互連110可以代表包含導電柱、導電杆、或導電圓柱的電性連接器。又例如，垂直互連110可以形成有包含金屬材料或金屬合金的電性導電材料。再例如， 可以一起提供或供應垂直互連110與第一基板104。就特定範例而言，垂直互連110可以代表銅(Cu)柱。
可以控制垂直互連110中每一者的垂直高度，使得第1圖的第二基板底面126可以在後續階段中直接安裝在第1圖的垂直互連110與積體電路非活性面116上。可利用遮罩層(未圖示)的鋪設控制垂直互連110中每一者的垂直高度。遮罩層係定義為對移除製程有結構抵抗性。舉例，遮罩層可以代表包含乾膜光阻(DFR)或阻劑遮罩的結構。
可以直接沉積或鋪設遮罩層在第一基板頂面108上。可以圖案化遮罩層使得該遮罩層可以包含暴露部分第一基板頂面108的開口之圖案。可以執行電鍍製程以在開口內填充電性導電材料而在該第一基板頂部側邊108上直接形成垂直互連110。可以填充電性導電材料至遮罩層的頂部表面。可以移除遮罩層而讓部分的第一基板頂面108暴露出來。
垂直互連110中每一者的垂直高度可以大約等於遮罩層的垂直厚度，其係定義為從遮罩層的底部表面至該遮罩層的頂部表面延伸之垂直距離。就特定範例而言，垂直互連110中每一者的垂直高度可以大約等於遮罩層的垂直厚度。就另一特定範例而言，垂直互連110的頂部區之平面與遮罩層的頂部表面之平面可以互相共平面。
參考第5圖，其中顯示在第一安裝階段之第4圖的結構。基底封裝102可以包含安裝於第一基板104上方的積體電路114。積體電路活性面118可以用連接器120附著 至第一基板頂面108。舉例，積體電路114可以代表包含覆晶、積體電路晶粒、或打線接合積體電路之半導體裝置。
舉例，連接器120可以代表包含導電凸塊、導電球、或導電釘之電性連接器。又舉例，連接器120可以用包含金屬材料或金屬合金的導電材料形成。就特定範例而言，連接器120可以代表包含焊錫凸塊的電性連接器。
參考第6圖，其中顯示在鋪設階段之第5圖的結構。基底封裝102可以包含鋪設在積體電路活性面118與第一基板頂面108之間的底部填充122。底部填充122可以覆蓋連接器120。
參考第7圖，其中顯示在第二安裝階段之第6圖的結構。基底封裝102可以包含安裝於垂直互連110與積體電路114上方的第二基板124。就特定範例而言，第二基板124係直接安裝或附著在垂直互連110與積體電路114上。
舉例，第二基板124可以代表包含多層支撐結構的支撐結構。就特定範例而言，第二基板124可以代表包含中介層(interposer)、印刷電路板(PCB)、疊層基板、或陶瓷基板之支撐結構。
在後續階段中，第1圖的基底互連146可以附著至第一基板底面106。基底互連146可以代表包含導電球、導電圓柱、或導電釘之電性連接器。基底互連146可以用包含金屬材料或金屬合金的導電材料形成。舉例，基底互連146可以代表包含焊球的電性連接器。
參考第8圖，其中顯示在本發明之第二實施例中的積 體電路封裝系統800的剖面圖。積體電路封裝系統800可以包含使用銅(Cu)柱的增強型扇入式封裝層疊基底(FiPoPb)封裝或具模製底部填充的NG扇入式封裝層疊基底封裝。
積體電路封裝系統800可以包含基底封裝802，其係定義為半導體封裝。基底封裝802可以包含具第一基板底面806與在第一基板底面806對面的第一基板頂面808之第一基板804。第一基板804係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
基底封裝802可以包含具非-水平面812之垂直互連810。垂直互連810可以直接地附著在第一基板頂面808上。垂直互連810係定義為電性導電結構用於安裝與連接之目的。非-水平面812係定義為形成垂直互連810的側向邊界之面。
舉例，非-水平面812係可以垂直地附著至第一基板頂面808。又舉例，非-水平面812可以互相平行。
舉個例子，非-水平面812可以包含平坦或彎曲表面。舉其他例子，垂直互連810可以包含約彼此相等的垂直高度。
基底封裝802可以包含具積體電路非活性面816與在積體電路非非活性面816對面的積體電路活性面818之積體電路814。積體電路814係定義為具一些積體電晶體互連以形成活性電路的半導體裝置。積體電路814可以用面對第一基板頂面808的積體電路活性面818安裝於第一基板804上方。
基底封裝802可以包含附著至積體電路活性面818與第一基板頂面808的連接器820。連接器820係定義為用於連接積體電路至另一系統層的電性導電連接器。
垂直互連810中每一者可以包含大約等於積體電路814的垂直高度與連接器820中每一者的垂直高度之結合垂直高度。就特定範例而言，垂直互連810中每一者可以包含等於積體電路814的垂直高度與連接器820中每一者的垂直高度之結合垂直高度。
垂直互連810中每一者的垂直高度係定義為延伸在垂直互連810中每一者的頂部區與底部區之間延伸的垂直距離。積體電路814的垂直高度係定義為在積體電路非活性面816與積體電路活性面818之間延伸的垂直距離。
連接器820中每一者的垂直高度係定義為在連接器820中每一者的底部與頂部區之間延伸的垂直距離。連接器820中每一者的垂直高度可以代表在積體電路活性面818與第一基板頂面808之間延伸的垂直距離。
基底封裝802可以包含具第二基板底面826與在第二基板底面826對面的第二基板頂面828之第二基板824。第二基板824可以係安裝於垂直互連810與積體電路814上方。第二基板底面826可以直接在垂直互連810與積體電路非活性面816上。第二基板824係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
第二基板824可以包含大約等於第一基板804的水平長度之水平長度。就特定範例而言，第二基板824可以包 含等於第一基板804的水平長度之水平長度。第二基板824與第一基板804的水平長度係定義為分別在第二基板824與第一基板804的非-水平面之間的水平距離。
垂直互連810可以加入或附著至第一基板804與第二基板824。舉例，垂直互連810可以用墊上焊料(SOP)、在垂直互連810中每一者上的焊帽、或導電糊附著至第一基板804、第二基板824、或其組合。
基底封裝802可以包含包覆體830，其係定義為半導體封裝的封裝覆蓋體以密封積體電路而提供機械與環境的保護。包覆體830可以形成在第一基板804與第二基板824之間。包覆體830可以部分地覆蓋垂直互連810、積體電路814、與連接器820。
基底封裝802可以包含附著至第一基板底面806的基底互連846以提供在第一基板804與外部系統(未圖示)之間的電性連接。基底互連846係定義為電性導電連接器。
已發現到，直接在垂直互連810與積體電路非活性面816上的第二基板824提供顯著縮小的封裝厚度與尺寸從而解決大型扇入式封裝層疊基底(FiPoPb)封裝、堆疊封裝總厚度、與製造成本的問題。
也已發現，具大約等於積體電路814的垂直高度與連接器820中每一者的垂直高度之結合垂直高度的垂直互連810中每一者提供減少的封裝高度輪廓。
已意外發現，形成有單一整體結構的垂直互連810中每一者提供結構完整性。
已意外確定，垂直互連810提供比其他封裝層疊封裝還小的間距與尺寸，此受限於減小的封裝尺寸與厚度係因為大的互連間距或尺寸，例如由於大的焊球直徑與焊球安裝器的設備能力而使用焊球用於與較寬的基板面積互連。
已意外發現，附著至第二基板824與第一基板804的垂直互連810消除翹曲因而產生改善的可靠度。
已意外查明，部分地覆蓋垂直互連810之包覆體830提供垂直互連810穩健的結構完整性。
已意外識別出，形成在第一基板804與第二基板824之間的包覆體830消除翹曲。
參考第9圖，其中顯示在供給-基板製造階段中之積體電路封裝系統800的剖面圖。積體電路封裝系統800可以包含基底封裝802。
可以提供第一基板804用於基底封裝802。舉例，第一基板804可以代表包含多層支撐結構的支撐結構。就特定範例而言，第一基板804可以代表包含印刷電路板(PCB)、疊層基板、或陶瓷基板的支撐結構。就另一特定範例而言，第一基板804可以代表基底基板。
基底封裝802可以包含直接安裝在第一基板頂面808上的垂直互連810。垂直互連810可以安裝相鄰於第一基板804周圍。
舉例，垂直互連810可以代表包含導電柱、導電杆、或導電圓柱的電性連接器。又舉例，垂直互連810可以以包含金屬材料或金屬合金的電性導電材料形成。進一步舉 例，可以一起提供或供應垂直互連810與第一基板804。就特定範例而言，垂直互連810可以代表銅(Cu)柱。
可以控制垂直互連810中每一者的垂直高度使得第8圖的第二基板底面826可以在後續階段中直接安裝在第8圖的垂直互連810與積體電路非活性區816上。利用遮罩層(未圖示)的鋪設可以控制垂直互連810中每一者的垂直高度。遮罩層係定義為對移除製程有結構抵抗性。舉例，遮罩層可以代表包含乾膜光阻(DFR)或阻劑遮罩的結構。
可以直接沉積或鋪設遮罩層在第一基板頂面808上。可以圖案化遮罩層使得該遮罩層可以包含暴露部分第一基板頂面808的開口之圖案。可以執行電鍍製程以在開口內填充電性導電材料而直接形成垂直互連810在第一基板頂面808上。可以填充電性導電材料至遮罩層的頂部表面。可以移除遮罩層而讓部分第一基板頂面808暴露出來。
垂直互連810中每一者的垂直高度可以大約等於遮罩層的垂直厚度，其係定義為從遮罩層的底部表面延伸至遮罩層的頂部表面之垂直距離。就特定範例而言，垂直互連810中每一者的垂直高度可以大約等於遮罩層的垂直厚度。就另一特定範例而言，垂直互連810中每一者的頂部區之平面與遮罩層的頂部表面之平面可以互相共平面。
參考第10圖，其中顯示在第一安裝階段之第9圖的結構。基底封裝802可以包含安裝於第一基板804上方的積體電路814。積體電路活性面818可用連接器820附著至第一基板頂面808。舉例，積體電路814可以代表包含 覆晶、積體電路晶粒、或打線接合積體電路之半導體裝置。
舉例，連接器820可以代表包含導電凸塊、導電球、或導電釘之電性連接器。又舉例，該連接器820可以以包含金屬材料或金屬合金的導電材料形成。就特定範例而言，連接器820可以代表包含焊錫凸塊的電性連接器。
參考第11圖，其中顯示在第二安裝階段之第10圖的結構。基底封裝802可以包含安裝於垂直互連810與積體電路814上方的第二基板824。第二基板824可直接附著在垂直互連810與積體電路814上。舉例，第二基板824可以代表包含多層支撐結構的支撐結構。就特定範例而言，第二基板824可以代表包含中介層、印刷電路板(PCB)、疊層基板、或陶瓷基板之支撐結構。
參考第12圖，其中顯示在模製階段之第11圖的結構。基底封裝802可以包含包覆體830。包覆體830可以部分地覆蓋第一基板頂面808、垂直互連810、積體電路814、連接器820、及第二基板底面826。舉例，包覆體830可以代表包含模製底部填充的封裝覆蓋體。
在後續階段中，第8圖的基底互連846可以附著至第一基板底面806。基底互連846可以代表包含導電球、導電圓柱、或導電釘之電性連接器。基底互連846可以以包含金屬材料或金屬合金的導電材料形成。舉例，基底互連846可以代表包含焊球的電性連接器。
參考第13圖，其中顯示在本發明之第三實施例中之積體電路封裝系統1300的剖面圖。積體電路封裝系統1300 可以包含使用銅(Cu)柱的增強型扇入式封裝層疊基底(FiPoPb)封裝或使用銅柱的模製扇入式封裝層疊基底封裝以控制翹曲。
積體電路封裝系統1300可以包含基底封裝1302，其係定義為半導體封裝。基底封裝1302可以包含具第一基板底面1306與在第一基板底面1306對面的第一基板頂面1308之第一基板1304。第一基板1304係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
基底封裝1302可以包含具非-水平面1312之垂直互連1310。垂直互連1310可以直接附著在第一基板頂面1308上。垂直互連1310係定義為電性導電結構用於安裝與連接之目的。非-水平面1312係定義為形成垂直互連1310的側向邊界之面。
舉例，非-水平面1312係可以垂直地附著至第一基板頂面1308。又舉例，非-水平面1312可以互相平行。
作為範例，非-水平面1312可以包含平坦或彎曲表面。作為另一範例，垂直互連1310可以包含大約彼此相等的垂直高度。作為特定範例，垂直互連1310可以包含彼此相等的垂直高度。
基底封裝1302可以包含具積體電路非活性面1316與在積體電路非活性面1316對面的積體電路活性面1318之積體電路1314。積體電路1314係定義為具一些積體電晶體互連而形成活性電路的半導體裝置。積體電路1314可以用面對第一基板頂面1308的積體電路活性面1318安裝於 第一基板1304上方。
基底封裝1302可以包含附著至積體電路活性面1318與第一基板頂面1308的連接器1320。連接器1320係定義為用於連接積體電路至其他系統層的電性導電連接器。
基底封裝1302可以包含在積體電路活性面1318與該第一基板頂面1308之間填充的底部填充。底部填充1322可以直接鋪設在連接器1320上以保護該連接器1320。
垂直互連1310中每一者可以包含大約等於積體電路1314的垂直高度與連接器1320中每一者的垂直高度之結合垂直高度。就特定範例而言，垂直互連1310中每一者可以包含等於積體電路1314的垂直高度與連接器1320中每一者的垂直高度之結合垂直高度的垂直高度。
垂直互連1310中每一者的垂直高度係定義為在垂直互連1310中每一者的頂部區與底部區之間延伸的垂直距離。積體電路1314的垂直高度係定義為在積體電路非活性面1316與積體電路活性面1318之間延伸的垂直距離。
連接器1320中每一者的垂直高度係定義為在連接器1320中每一者的底部與頂部區之間延伸的垂直距離。連接器1320中每一者的垂直高度可以代表在積體電路活性面1318與第一基板頂面1308之間延伸的垂直距離。
基底封裝1302可以包含具第二基板底面1326與在第二基板底面1326對面的第二基板頂面1328之第二基板1324。可以安裝第二基板1324於垂直互連1310與積體電路1314上方。第二基板底面1326可以直接安裝在垂直互 連1310與積體電路非活性面1316上。第二基板1324係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
第二基板1324可以包含大約等於第一基板1304的水平長度之水平長度。就特定範例而言，第二基板1324可以包含等於第一基板1304的水平長度之水平長度。第二基板1324與第一基板1304的水平長度係分別定義為在該第二基板1324與該第一基板1304的非-水平面之間水平距離。
垂直互連1310可以加入或附著至第一基板1304與第二基板1324。舉例，垂直的互相連接1310可以用墊上焊料(SOP)、在垂直互連1310中每一者上之焊帽、或導電糊附著至第一基板1304、第二基板1324、或其組合。
基底封裝1302可以包含包覆體1330，其係定義為半導體封裝之封裝覆蓋體以密封積體電路而提供機械與環境的保護。包覆體1330可以在第一基板1304與第二基板1324之間形成。包覆體1330可以部分地覆蓋第一基板頂面1308、垂直互連1310、積體電路1314、底部填充1322、與第二基板底面1326。
基底封裝1302可以包含附著至第一基板底面1306之基底互連1346以提供在第一基板1304與外部系統(未圖示)之間的電性連接。基底互連1346係定義為電性導電連接器。
已發現到，直接在垂直互連1310與積體電路非活性面1316上的第二基板1324提供顯著減小的封裝厚度與尺 寸從而解決大型扇入式封裝層疊基底(FiPoPb)封裝、堆疊封裝總厚度、與製造成本的問題。
也已發現到，具大約等於積體電路1314的垂直高度與連接器1320中每一者的垂直高度之結合垂直高度的垂直互連1310中每一者係提供減少的封裝高度輪廓。
已意外發現，垂直互連1310中每一者形成有單一整體結構提供結構完整性。
已意外確定的是，垂直互連1310提供比其他封裝層疊封裝還小之間距與尺寸，此受限於減小的封裝尺寸與厚度係因為大的互連間距或尺寸，例如由於大的焊球直徑與焊球安裝器的設備能力而使用焊球用於與較寬的基板面積互連。
已意外發現，附著至第二基板1324與第一基板1304之垂直互連1310消除翹曲因而產生改善的可靠度。
已意外查明，部分地覆蓋垂直互連1310之包覆體1330提供垂直互連1310穩健的結構完整性。
已意外識別出，形成在第一基板1304與第二基板1324之間的包覆體1330消除翹曲。
參考第14圖，其中顯示在本發明之第四實施例中之積體電路封裝系統1400的剖面圖。積體電路封裝系統1400可以包含使用銅(Cu)柱的增強型扇入式封裝層疊基底(FiPoPb)封裝或不具模的NG扇入式封裝層疊基底封裝。積體電路封裝系統1400也可以代表具記憶體、數據機、與邏輯的薄型三層扇入式封裝層疊封裝系統。
積體電路封裝系統1400可以包含基底封裝1402，其係定義為半導體封裝。基底封裝1402可以包含具第一基板底面1406與在第一基板底面1406對面的第一基板頂面1408之第一基板1404。第一基板1404係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
基底封裝1402可以包含具非-水平面1412之垂直互連1410。垂直互連1410可以直接附著在第一基板頂面1408上。垂直互連1410係定義為電性導電結構用於安裝與連接之目的。非-水平面1412係定義為形成垂直互連1410的側向邊界之面。
舉例，非-水平面1412係可以垂直地附著至第一基板頂面1408。又舉例，非-水平面1412可以互相平行。
作為範例，非-水平面1412可以包含平坦或彎曲表面。作為另一範例，垂直互連1410可以包含大約彼此相等的垂直高度。作為特定範例，垂直互連1410可以包含彼此相等的垂直高度。
基底封裝1402可以包含具第一積體電路非活性面1416與在第一積體電路非活性面1416對面的第一積體電路活性面1418之第一積體電路1414。第一積體電路1414係定義為具一些積體電晶體互連形成活性電路的半導體裝置。第一積體電路1414可以用面對第一基板頂面1408的第一積體電路活性面1418安裝於第一基板1404上方。
基底封裝1402可以包含附著於第一積體電路活性面 1418與第一基板頂面1408的第一連接器1420。第一連接器1420係定義為用於連接積體電路至另一系統層的電性導電連接器。
基底封裝1402可以包含在第一積體電路活性面1418與第一基板頂面1408之間填充的第一底部填充1422。可以在第一連接器1420上直接鋪設第一底部填充1422以保護該第一連接器1420。
垂直互連1410中每一者可以包含大約等於積體電路1414的垂直高度與第一連接器1420中每一者的垂直高度之結合垂直高度的垂直高度。就特定範例而言，垂直互連1410中每一者可以包含等於積體電路1414的垂直高度與連接器1420中每一者的垂直高度之結合垂直高度的垂直高度。
垂直互連1410中每一者的垂直高度係定義為在該垂直互連1410中每一者的頂部區與底部區之間延伸的垂直距離。第一積體電路1414的垂直高度係定義為在第一積體電路非活性面1416與第一積體電路活性面1418之間延伸的垂直距離。
第一連接器1420中每一者的垂直高度係定義為在該第一連接器1420中每一者的底部與頂部區之間延伸的垂直距離。第一連接器1420中每一者的垂直高度可以代表在第一積體電路活性面1418與第一基板頂面1408之間延伸的垂直距離。
基底封裝1402可以包含具第二基板底面1426與在該 第二基板底面1426對面的第二基板頂面1428之第二基板1424。第二基板1424可安裝於垂直互連1410與第一積體電路1414上方。第二基板底面1426可以直接在垂直互連1410與第一積體電路非活性面1416上。第二基板1424係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
第二基板1424可以包含大約等於第一基板1404的水平長度之水平長度。就特定範例而言，第二基板1424可以包含等於第一基板1404的水平長度之水平長度。第二基板1424與第一基板1404的水平長度係分別定義為在第二基板1424與第一基板1404的非-水平面之間的水平距離。
垂直互連1410可以加入或附著至第一基板1404與第二基板1424。舉例，垂直互連1410可用墊上焊料(SOP)、在垂直互連1410中每一者上的焊帽、或導電糊附著至第一基板1404、第二基板1424、或其組合。
基底封裝1402可以包含具第二積體電路非活性面1436與在該第二積體電路非活性面1436對面的第二積體電路活性面1438之第二積體電路1434。第二積體電路1434係定義為具一些積體電晶體互連形成活性電路的半導體裝置。第二積體電路1434可用面對第二基板頂面1428的第二積體電路活性面1438安裝於第二基板1424上方。
基底封裝1402可以包含附著於第二積體電路活性面1438與第二基板頂面1428的第二連接器1440。第二連接器1440係定義為用於連接積體電路至另一系統層的電性 導電連接器。
基底封裝1402可以包含在第二積體電路活性面1438與第二基板頂面1428之間填充的第二底部填充1442。可以在第二連接器1440上直接鋪設第二底部填充1442以保護該第二連接器1440。
該基底封裝1402可以包含安裝於第二基板頂面1428上方的組件1444。組件1444係定義為半導體裝置。組件1444可以相鄰於第二積體電路1434。舉例，組件1444可以代表包含被動組件的半導體裝置。就特定範例而言，組件1444可以代表電容器或電阻器。
基底封裝1402可以包含附著至第一基板底面1406的基底互連1446以提供在第一基板1404與外部系統(未圖示)之間的電性連接。基底互連1446係定義為電性導電連接器。
積體電路封裝系統1400可以包含堆疊封裝1448，其係定義為半導體封裝，安裝於基底封裝1402上方。堆疊封裝1448可以包含具堆疊基板底面1452與在該堆疊基板底面1452對面的堆疊基板頂面1454之堆疊基板1450。
堆疊基板1450係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。舉例，堆疊基板1450可以代表包含印刷電路板(PCB)、疊層基板、或陶瓷基板的多層支撐結構之支撐結構。
堆疊封裝1448可以包含大約等於基底封裝1402之水平長度的水平長度。作為特定範例，堆疊封裝1448可以包 含等於基底封裝1402之水平長度之水平長度。
堆疊封裝1448可以包含用第一附著層1458附著至堆疊基板1450的第一裝置1456。可以用第一裝置連接器1460將第一裝置1456電性連接至堆疊基板頂面1454。
堆疊封裝1448可以包含用第二附著層1464附著至第一裝置1456的第二裝置1462。第二裝置1462可用第二裝置連接器1466電性連接至堆疊基板頂面1454。
堆疊封裝1448可以包含在堆疊基板1450、第一裝置1456、第一附著層1458、第一裝置連接器1460、第二裝置1462、第二附著層1464、以及第二裝置連接器1466上方之堆疊包覆體1468。堆疊封裝1448可以包含附著至堆疊基板底面1452與第二基板頂面1428之堆疊連接器1470以提供在堆疊基板1450與第二基板1424之間的電性連接。
堆疊連接器1470係定義為電性導電連接器。堆疊連接器1470可以代表包含導電球、導電圓柱、或導電釘之電性連接器。堆疊連接器1470可以以包含金屬材料或金屬合金的導電材料形成。舉例，堆疊連接器1470可以代表包含焊球的電性連接器。
第二積體電路1434與組件1444可以被堆疊連接器1470的周邊陣列環繞。周邊陣列係定義為相鄰於堆疊基板1450周長而形成之堆疊連接器1470的多個列。
已發現到，直接在垂直互連1410與第一積體電路非活性面1416上之第二基板1424提供顯著減小的封裝厚度與尺寸從而解決大型扇入式封裝層疊基底(FiPoPb)封裝、 堆疊封裝總厚度、與製造成本的問題。
也已發現到，具有大約等於第一積體電路1414的垂直高度與第一連接器1420中每一者的垂直高度之結合垂直高度的垂直互連1410中每一者係提供減少的封裝高度輪廓。
已意外發現到，形成有單一整體結構之垂直互連1410提供結構完整性。
已意外確定的是，垂直互連1410提供比其他封裝層疊封裝還小之間距與尺寸，此受限於減小的封裝尺寸與厚度係因為大的互連間距或尺寸，例如由於大的焊球直徑與焊球安裝器的設備能力而使用焊球用於與較寬的基板面積互連。
已意外發現，附著至第二基板1424與第一基板1404的垂直互連1410消除翹曲因而產生改善的可靠度。
參考第15圖，其中顯示在本發明之第五實施例中之積體電路封裝系統1500的剖面圖。積體電路封裝系統1500可以包含使用銅(Cu)柱的增強型扇入式封裝層疊基底(FiPoPb)封裝或不具模的NG扇入式封裝層疊基底封裝。積體電路封裝系統1500也可以代表具直接封裝互連的封裝系統。
積體電路封裝系統1500可以包含基底封裝1502，其係定義為半導體封裝。基底封裝1502可以包含具第一基板底面1506與在該第一基板底面1506對面的第一基板頂面1508之第一基板1504。第一基板1504係定義為支撐結構 用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
基底封裝1502可以包含具非-水平面1512之垂直互連1510。垂直互連1510可以直接附著在第一基板頂面1508上。垂直互連1510係定義為電性導電結構用於安裝與連接之目的。非-水平面1512係定義為形成垂直互連1510的側向邊界之面。
舉例，非-水平面1512係可以垂直地附著至第一基板頂面1508。又舉例，非-水平面1512可以互相平行。
作為範例，非-水平面1512可以包含平坦或彎曲表面。作為另一範例，垂直互連1510可以包含大約彼此相等的垂直高度。作為特定範例，垂直互連1510可以包含彼此相等的垂直高度。
基底封裝1502可以包含具第一積體電路非活性面1516與在該第一積體電路非活性面1516對面的第一積體電路活性面1518之第一積體電路1514。第一積體電路1514係定義為具一些積體電晶體互連形成活性電路的半導體裝置。第一積體電路1514可以用面對第一基板頂面1508的第一積體電路活性面1518安裝於第一基板1504上方。
基底封裝1502可以包含附著於第一積體電路活性面1518與第一基板頂面1508的第一連接器1520。第一連接器1520係定義為用於連接積體電路至另一系統層的電性導電連接器。
基底封裝1502可以包含在第一積體電路活性面1518 與第一基板頂面1508之間填充的第一底部填充1522。可以在第一連接器1520上直接鋪設第一底部填充1522以保護該第一連接器1520。
垂直互連1510中每一者可以包含大約等於第一積體電路1514的垂直高度與第一連接器1520中每一者的垂直高度之結合垂直高度的垂直高度。作為特定範例，垂直互連1510中每一者可以包含等於第一積體電路1514的垂直高度與第一連接器1520中每一者的垂直高度之結合垂直高度的垂直高度。
垂直互連1510中每一者的垂直高度係定義為在垂直互連1510中每一者的頂部區與底部區之間延伸的垂直距離。第一積體電路1514的垂直高度係定義為在第一積體電路非活性面1516與第一積體電路活性面1518之間延伸的垂直距離。
連接器1520中每一者的垂直高度係定義為在第一連接器1520中每一者的底部與頂部區之間延伸的垂直距離。第一連接器1520中每一者的垂直高度可以代表在第一積體電路活性面1518與第一基板頂面1508之間延伸的垂直距離。
基底封裝1502可以包含附著至第一基板底面1506之基底互連1546以提供在第一基板1504與外部系統(未圖示)之間的電性連接。基底互連1546係定義為電性導電連接器。
積體電路封裝系統1500可以包含堆疊封裝1548，其 係定義為半導體封裝，安裝於基底封裝1502上方。堆疊封裝1548可以包含具第二基板底面1552與在該第二基板底面1552對面的第二基板頂面1554之第二基板1550。
第二基板1550係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。舉例，第二基板1550可以代表包含印刷電路板(PCB)、疊層基板、或陶瓷基板的多層支撐結構之支撐結構。
可以安裝第二基板1550於垂直互連1510與第一積體電路1514上方。第二基板底面1552可以直接在垂直互連1510與第一積體電路非活性面1516上。可以用垂直互連1510將第二裝置1550電性連接至第一基板1504。
第二基板1550可以包含大約等於第一基板1504的水平長度之水平長度。就特定範例而言，第二基板1550可以包含等於第一基板1504的水平長度之水平長度。第二基板1550與第一基板1504的水平長度係分別定義為在第二基板1550與第一基板1504的非-水平面之間的水平距離。
垂直互連1510可以加入或附著至第一基板1504與第二基板1550。舉例，垂直互連1510可以用墊上焊料(SOP)、在垂直互連1510中每一者上的焊帽、或導電糊附著至第一基板1504、第二基板1550、或其組合。
堆疊封裝1548可以包含大約等於基底封裝1502的水平長度之水平長度。作為特定範例，堆疊封裝1548可以包含等於基底封裝1502的水平長度之水平長度。
堆疊封裝1548可以包含用第一附著層1558附著至第 二基板1550的第一裝置1556。第一裝置1556可用第一裝置連接器1560電性連接至第二基板頂面1554。
堆疊封裝1548可以包含用第二附著層1564附著至第一裝置1556的第二裝置1562。第二裝置1562可用第二裝置連接器1566電性連接至第二基板頂面1554。堆疊封裝1548可以包含在堆疊基板1550、第一裝置1556、第一附著層1558、第一裝置連接器1560、第二裝置1562、第二附著層1564、以及第二裝置連接器1566上方之堆疊包覆體1568。
已發現到，直接在垂直互連1510與第一積體電路非活性面1516上之第二基板1550提供顯著減小的封裝厚度與尺寸從而解決大型扇入式封裝層疊基底(FiPoPb)封裝、堆疊封裝總厚度、與製造成本的問題。
也已發現到，具有大約等於第一積體電路1514的垂直高度與第一連接器1520中每一者的垂直高度之結合垂直高度之垂直互連1510中每一者係提供減少的封裝高度輪廓。
已意外發現到，形成有單一整體結構之垂直互連1510中每一者提供結構完整性。
已意外確定的是，垂直互連1510提供比其他封裝層疊封裝還小之間距與尺寸，此受限於減小的封裝尺寸與厚度係因為大的互連間距或尺寸，例如由於大的焊球直徑與焊球安裝器的設備能力而使用焊球用於與較寬的基板面積互連。
已意外發現，附著至第二基板1550與第一基板1504之垂直互連1510消除翹曲因而產生改善的可靠度。
參考第16圖，其中顯示在本發明之第六實施例中之積體電路封裝系統1600的剖面圖。積體電路封裝系統1600可以包含使用銅(Cu)柱的增強型扇入式封裝層疊基底(FiPoPb)封裝。
積體電路封裝系統1600可以包含基底封裝1602，其係定義為半導體封裝。基底封裝1602可以包含具第一基板底面1606與在該第一基板底面1606對面的第一基板頂面1608之第一基板1604。第一基板1604係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
基底封裝1602可以包含具非-水平面1612之垂直互連1610。垂直互連1610可以直接附著在第一基板頂面1608上。垂直互連1610係定義為電性導電結構用於安裝與連接之目的。非-水平面1612係定義為形成垂直互連1610的側向邊界之面。
舉例，非-水平面1612可以垂直地附著至第一基板頂面1608。又舉例，非-水平面1612可以互相平行。
作為範例，非-水平面1612可以包含平坦或彎曲表面。作為另一範例，垂直互連1610可以包含大約彼此相等的垂直高度。作為特定範例，垂直互連1610可以包含彼此相等的垂直高度。
基底封裝1602可以包含具積體電路非活性面1616與 在該積體電路非活性面1616對面的積體電路活性面1618之積體電路1614。積體電路1614係定義為具一些積體電晶體互連形成活性電路的半導體裝置。積體電路1614可以用面對第一基板頂面1608的積體電路活性面1618安裝於第一基板1604上方。
基底封裝1602可以包含附著於積體電路活性面1618與第一基板頂面1608的連接器1620。連接器1620係定義為用於連接積體電路至另一系統層的電性導電連接器。
基底封裝1602可以包含在積體電路活性面1618與第一基板頂面1608之間填充的底部填充。可以在連接器1620上直接鋪設底部填充1622以保護該連接器1620。
垂直互連1610中每一者可以包含大約等於積體電路1614的垂直高度與連接器1620中每一者的垂直高度之結合垂直高度的垂直高度。就特定範例而言，垂直互連1610中每一者可以包含等於積體電路1614的垂直高度與連接器1620中每一者的垂直高度之結合垂直高度的垂直高度。
垂直互連1610中每一者的垂直高度係定義為在該垂直互連1610中每一者的頂部區與底部區之間延伸的垂直距離。積體電路1614的垂直高度係定義為在積體電路非活性面1616與積體電路活性面1618之間延伸的垂直距離。
連接器1620中每一者的垂直高度係定義為在該連接器1620中每一者的底部與頂部區之間延伸的垂直距離。連接器1620中每一者的垂直高度可以代表在積體電路活性面1618與第一基板頂面1608之間延伸的垂直距離。
基底封裝1602可以包含具第二基板底面1626與在該第二基板底面1626對面的第二基板頂面1628之第二基板1624。第二基板1624可以安裝在垂直互連1610與積體電路1614上方。第二基板底面1626可以直接在垂直互連1610與積體電路非活性面1616上。第二基板1624係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。
第二基板1624可以小於第一基板1604，其中該第二基板1624具有小於該第一基板1604之水平長度的水平長度。第二基板1624可以包含大於第一基板1604之水平長度的一半之水平長度。第二基板1624與第一基板1604的水平長度係分別定義為在第二基板1624與第一基板1604的非-水平面之間的水平距離。
垂直互連1610可以加入或附著至第一基板1604與第二基板1624。舉例，垂直互連1610可以用墊上焊料(SOP)、在垂直互連1610中每一者上的焊帽、或導電糊附著至第一基板1604、第二基板1624、或其組合。
基底封裝1602可以包含包覆體1630，其係定義為半導體封裝之封裝覆蓋體以密封積體電路而提供機械與環境的保護。包覆體1630可以形成在第一基板1604與第二基板1624上方。
包覆體1630可以部分地覆蓋第一基板頂面1608、垂直互連1610、積體電路1614、底部填充1622、及第二基板底面1626。舉例，包覆體1630可以代表包含模製底部 填充的封裝覆蓋體。
包覆體1630可以包含在該包覆體1630的頂部中央部份的包覆體凹穴1632。第二基板頂面1628之一部分可從包覆體凹穴1632暴露出來。
基底封裝1602可以包含附著至第一基板底面1606的基底互連1646以提供在第一基板1604與外部系統(未圖示)之間的電性連接。基底互連1646係定義為電性導電連接器。
積體電路封裝系統1600可以包含堆疊封裝1648，其係定義為半導體封裝，安裝於基底封裝1602上方。堆疊封裝1648可以包含具堆疊基板底面1652與在該堆疊基板底面1652對面的堆疊基板頂面1654之堆疊基板1650。
堆疊基板1650係定義為支撐結構用於安裝與連接積體電路，包含提供電性連接通過支撐結構。舉例，堆疊基板1650可以代表包含印刷電路板(PCB)、疊層基板、或陶瓷基板的多層支撐結構之支撐結構。
堆疊封裝1648可以包含大於基底封裝1602之水平長度的一半之水平長度。堆疊封裝1648可以包含小於基底封裝1602之水平長度之水平長度。
堆疊封裝1648可以包含用第一附著層1658附著至堆疊基板1650的第一裝置1656。第一裝置1656可用第一裝置連接器1660電性連接至堆疊基板頂面1654。
堆疊封裝1648可以包含用第二附著層1664附著至第一裝置1656的第二裝置1662。第二裝置1662可用第二裝 置連接器1666電性連接至堆疊基板頂面1654。
堆疊封裝1648可以包含在堆疊基板1650、第一裝置1656、第一附著層1658、第一裝置連接器1660、第二裝置1662、第二附著層1664、以及第二裝置連接器1666上方之堆疊包覆體1668。堆疊封裝1648可以包含附著至堆疊基板底面1652與第二基板頂面1628之堆疊連接器1670以提供在堆疊基板1650與第二基板1624之間的電性連接。
堆疊連接器1670係定義為電性導電連接器。在包覆體凹穴1632內，堆疊連接器1670可以附著至第二基板頂面1628。
堆疊連接器1670可以代表包含導電球、導電圓柱、或導電釘之電性連接器。堆疊連接器1670可以以包含金屬材料或金屬合金的導電材料形成。舉例，堆疊連接器1670可以代表包含焊球的電性連接器。
已發現到，直接在垂直互連1610與積體電路非活性面1616上之第二基板1624提供顯著減小的封裝厚度與尺寸從而解決大型扇入式封裝層疊基底(FiPoPb)封裝、堆疊封裝總厚度、與製造成本的問題。
也已發現到，具有大約等於積體電路1614的垂直高度與連接器1620中每一者的垂直高度之結合垂直高度之垂直互連1610中每一者係提供減少的封裝高度輪廓。
已意外發現，形成有單一整體結構之垂直互連1610中每一者提供結構完整性。
已意外確定的是，垂直互連1610提供比其他封裝層 疊封裝還小之間距與尺寸，此受限於減小的封裝尺寸與厚度係因為大的互連間距或尺寸，例如由於大的焊球直徑與焊球安裝器的設備能力而使用焊球用於與較寬的基板面積互連。
已意外發現，附著至第二基板1624與第一基板1604之垂直互連1610消除翹曲因而產生改善的可靠度。
參考第17圖，其中顯示在本發明之進一步實施例中之積體電路封裝系統之製造方法1700之流程圖。方法1700包含：在方塊1702中提供第一基板；在方塊1704中沿著第一基板周圍附著垂直互連；在方塊1706中安裝積體電路於第一基板上方，積體電路被垂直互連環繞；以及在方塊1708中直接在垂直互連與積體電路上安裝第二基板。
因此，已發現本發明之積體電路封裝系統貢獻重要迄今未知且未獲得之解決方案、潛力、及功能態樣用於具互連之積體電路封裝系統。由此產生的方法、製程、設備、裝置、產品、和/或系統非常簡單、符合成本效益、不複雜、高度靈活且有效、可採用已知技術而出乎意料且非顯而易見地實施、及因此容易適用於有效率與符合經濟的製造積體電路封裝系統其完全相容於傳統製造方法或製程及技術。
本發明之其他重要態樣係在於它有價值地支持與服務減少成本、簡化系統、提高性能的歷史趨勢。
本發明之這些與其他有價值的態樣從而推動技術狀態到達至少下一層級。
雖然本發明已配合最佳模式加以描述，但可以理解到該領域技術人員鑑於上述描述許多替代、修改與變化將是顯而易見的。因此，目的是接受所有這些落在申請專利範圍內的替代、修改與變化。本文所列出之所有事項或附圖所示係應解讀為例示性而非限制性。
100、800、1300、1400、1500、1600、1700‧‧‧封裝系統
102、802、1302、1402、1502、1602、1402‧‧‧基底封裝
104、804、1304、1404、1504、1604、1704‧‧‧第一基板
106、806、1306、1406、1506、1606、1706‧‧‧第一基板底面
108、808、1308、1408、1508、1608、1708‧‧‧第一基板頂面
110、810、1310、1410、1510、1610‧‧‧垂直互連
112、812、1312、1412、1512、1612‧‧‧非-水平面
114、814、1314、1614‧‧‧積體電路
116、816、1316、1616‧‧‧非活性面
118、818、1318、1618‧‧‧活性面
120、820、1320、1420、1520、1620‧‧‧連接器
122、1322、1422、1522、1622‧‧‧底部填充
124、824、1324、1424、1550、1624‧‧‧第二基板
126、826、1326、1426、1626‧‧‧第二基板底面
128、828、1328、1428、1628‧‧‧第二基板頂面
144、1444‧‧‧組件
146、846、1346、1446、1546、1646‧‧‧基底互連
148、1448、1548、1648‧‧‧堆疊封裝
150、1450、1650‧‧‧堆疊基板
152、1452、1552、1652‧‧‧堆疊基板底面
154、1454、1554、1654‧‧‧堆疊基板頂面
156、1456、1556、1656‧‧‧第一裝置
158、1458、1558、1658‧‧‧第一附著層
160、1460、1560、1660‧‧‧第一裝置連接器
162、1462、1562、1662‧‧‧第二裝置
164、1464、1564、1664‧‧‧第二附著層
166、1466、1566、1666‧‧‧第二裝置連接器
168、1468、1568、1668‧‧‧堆疊包覆體
170、1470、1670‧‧‧堆疊連接器
302‧‧‧第一高度
304‧‧‧第二高度
306‧‧‧第三高度
308‧‧‧第四高度
310‧‧‧第五高度
830、1330、1630‧‧‧包覆體
1414、1514‧‧‧第一積體電路
1416、1516‧‧‧第一積體電路非活性面
1418、1518‧‧‧第一積體電路活性面
1434‧‧‧第二積體電路
1436‧‧‧第二積體電路非活性面
1438‧‧‧第二積體電路活性面
1440‧‧‧第二連接器
1442‧‧‧第二底部填充
1632‧‧‧包覆體凹穴
第1圖係本發明之第一實施例中沿第2圖1-1線之積體電路封裝系統100的剖面圖；第2圖係該積體電路封裝系統的上俯視圖；第3圖係該積體電路封裝系統之一部分的詳細視圖；第4圖係在供給-基板製造階段中之該積體電路封裝系統的剖面圖；第5圖係在第一安裝階段之第4圖的結構；第6圖係在施加階段之第5圖的結構；第7圖係在第二安裝階段之第6圖的結構；第8圖係在本發明之第二實施例中之積體電路封裝系統的剖面圖；第9圖係在供給-基板製造階段中之積體電路封裝系統的剖面圖；第10圖係在第一安裝階段之第9圖的結構；第11圖係在第二安裝階段之第10圖的結構；第12圖係在模製階段之第11圖的結構；第13圖係在本發明之第三實施例中之積體電路封裝系統的剖面圖； 第14圖係在本發明之第四實施例中之積體電路封裝系統的剖面圖；第15圖係在本發明之第五實施例中之積體電路封裝系統的剖面圖。
第16圖係在本發明第六實施例中之積體電路封裝系統的剖面圖；以及第17圖係在本發明之進一步實施例中之積體電路封裝系統之製造方法之流程圖。
100‧‧‧封裝系統
102‧‧‧基底封裝
104‧‧‧第一基板
106‧‧‧第一基板底面
108‧‧‧第一基板頂面
110‧‧‧垂直互連
112‧‧‧非-水平面
114‧‧‧積體電路
116‧‧‧非活性面
118‧‧‧活性面
120‧‧‧連接器
122‧‧‧底部填充
124‧‧‧第二基板
126‧‧‧第二基板底面
128‧‧‧第二基板頂面
144‧‧‧組件
146‧‧‧基底互連
148‧‧‧堆疊封裝
150‧‧‧堆疊基板
152‧‧‧堆疊基板底面
154‧‧‧堆疊基板頂面
156‧‧‧第一裝置
158‧‧‧第一附著層
160‧‧‧第一裝置連接器
162‧‧‧第二裝置
164‧‧‧第二附著層
166‧‧‧第二裝置連接器
168‧‧‧堆疊包覆體
170‧‧‧堆疊連接器

Claims (10)

  1. 一種積體電路封裝系統之製造方法，包括：提供第一基板；沿著該第一基板之周圍附著垂直互連；安裝積體電路於該第一基板上方，該積體電路被該垂直互連環繞；以及直接在該垂直互連及該積體電路上安裝第二基板。
  2. 如申請專利範圍第1項所述之方法，其中，安裝該積體電路包含安裝該積體電路於該第一基板上方，該積體電路具有與該垂直互連中每一者的頂部區共平面之積體電路非活性面。
  3. 如申請專利範圍第1項所述之方法，其中，附著該垂直互連包含附著垂直於該第一基板的該垂直互連。
  4. 如申請專利範圍第1項所述之方法，其中，附著該垂直互連包含直接在該第一基板上附著該垂直互連，該垂直互連具有大約彼此相等的垂直高度。
  5. 如申請專利範圍第1項所述之方法，另包括形成部分地覆蓋該垂直互連的包覆體。
  6. 一種積體電路封裝系統，包括：第一基板；垂直互連，係沿著該第一基板之周圍；積體電路，係在該第一基板上方，該積體電路被該垂直互連環繞；以及第二基板，係直接在該垂直互連及該積體電路上。
  7. 如申請專利範圍第6項所述之系統，其中，該積體電路包含與該垂直互連中每一者的頂部區共平面之積體電路非活性面。
  8. 如申請專利範圍第6項所述之系統，其中，該垂直互連係垂直於該第一基板。
  9. 如申請專利範圍第6項所述之系統，其中，該垂直互連包含大約彼此相等的垂直高度。
  10. 如申請專利範圍第6項所述之系統，另包括部分地覆蓋該垂直互連的包覆體。
TW101113439A 2011-06-22 2012-04-16 具有垂直互連的積體電路封裝系統及其製造方法 TWI536523B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/166,802 US8674516B2 (en) 2011-06-22 2011-06-22 Integrated circuit packaging system with vertical interconnects and method of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201301463A TW201301463A (zh) 2013-01-01
TWI536523B true TWI536523B (zh) 2016-06-01

Family

ID=47361108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113439A TWI536523B (zh) 2011-06-22 2012-04-16 具有垂直互連的積體電路封裝系統及其製造方法

Country Status (4)

Country Link
US (1) US8674516B2 (zh)
KR (1) KR101964389B1 (zh)
SG (1) SG186536A1 (zh)
TW (1) TWI536523B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768102B2 (en) * 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9693455B1 (en) 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US9190367B1 (en) * 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
KR20170138644A (ko) * 2016-06-08 2017-12-18 삼성전자주식회사 Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치
CN107022650A (zh) * 2017-04-27 2017-08-08 西南民族大学 基于恒温隔绝式荧光PCR平台的猪Delta冠状病毒检测试剂盒及应用
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP2007287906A (ja) 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
JP5259059B2 (ja) * 2006-07-04 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100849210B1 (ko) 2006-12-22 2008-07-31 삼성전자주식회사 플러그 앤 소켓 형상의 와이어 연결을 갖도록 형성된적층형 반도체 패키지
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US7847382B2 (en) * 2009-03-26 2010-12-07 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US9355962B2 (en) 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof

Also Published As

Publication number Publication date
KR20130000319A (ko) 2013-01-02
US20120326331A1 (en) 2012-12-27
US8674516B2 (en) 2014-03-18
SG186536A1 (en) 2013-01-30
KR101964389B1 (ko) 2019-07-31
TW201301463A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
TWI536523B (zh) 具有垂直互連的積體電路封裝系統及其製造方法
US9230898B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
TWI512849B (zh) 具有堆疊式封裝件之積體電路封裝系統及其製造方法
KR101413220B1 (ko) 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
US9502335B2 (en) Package structure and method for fabricating the same
TWI495040B (zh) 雙面連接之積體電路封裝系統及其製造方法
KR100871709B1 (ko) 칩 스택 패키지 및 그 제조방법
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
TW201714275A (zh) 半導體封裝結構及其形成方法
KR101695846B1 (ko) 적층형 반도체 패키지
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20060118363A (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US8970044B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
KR20110124063A (ko) 적층형 반도체 패키지
JP2003086733A (ja) 半導体装置とその製造方法およびそれを用いた電子機器
US9299650B1 (en) Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
US20170294407A1 (en) Passive element package and semiconductor module comprising the same
US20090115045A1 (en) Stacked package module and method for fabricating the same
CN107622953B (zh) 封装堆迭结构的制法
KR20160047841A (ko) 반도체 패키지
US20080224295A1 (en) Package structure and stacked package module using the same
TWI435667B (zh) 印刷電路板組件
KR100743653B1 (ko) 적층 반도체 패키지 및 그 제조 방법
TWI823618B (zh) 電子封裝件