TWI531163B - 電壓轉換器 - Google Patents
電壓轉換器 Download PDFInfo
- Publication number
- TWI531163B TWI531163B TW099118607A TW99118607A TWI531163B TW I531163 B TWI531163 B TW I531163B TW 099118607 A TW099118607 A TW 099118607A TW 99118607 A TW99118607 A TW 99118607A TW I531163 B TWI531163 B TW I531163B
- Authority
- TW
- Taiwan
- Prior art keywords
- inverter
- coupled
- supply terminal
- voltage
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
本發明大致上係關於積體電路,且更具體言之係關於積體電路上之電壓轉換器電路。
電壓轉換器具有改變一給定邏輯狀態之電壓位準之一般用途。因為積體電路透過減小的電晶體大小來改良效能,所以此等電晶體之電源供應器電壓亦減小。對於與該積體電路外面的電路介接之該積體電路的輸入電路及輸出電路,經常使用一較高供應電壓。因此,在高供應電壓電路與低供應電壓電路之間必然存在一相互作用。因此此相互作用導致需要電壓轉換器。一電壓轉換器之一典型要求為其需要使用一穩態電流。然而,此要求可使滿足其他所欲特性(諸如快速且具有低失真)更加困難。
因此需要一電壓轉換器來改良上述問題之一或多者。
本發明係藉由實例繪示且不受限於諸隨附圖式,其中相似參考符號指示類似元件。該等圖式中之諸元件係為簡單清晰而繪示且不一定按比例繪製。
一電壓轉換器藉由使用兩個平行路徑(其中一路徑係用來阻止由於另一路徑中的米勒(Miller)電容而造成下衝及過衝)準確匹配一輸入信號之工作週期。此導致另一路徑提供具有與該輸入相比相對較低失真之一輸出。藉由具有低失真,此繼而提供在一較低邏輯位準之一輸出信號,該
輸出信號準確表示在較高邏輯位準提供之該輸入信號之工作週期。參考該等圖示及下文描述將更好理解此。
圖1中顯示作為包括一工作週期偵測12、一工作週期校正電路14及一輸入/輸出電路16之一積體電路之一部分的系統10。輸入/輸出電路16包括一電壓轉換器18、一接收器22、一反相器24、一反相器26、一反相器28及反相器30及一反相器32。一輸入/輸出(I/O)終端係耦合至接收器22之一輸入及反相器30之一輸出。工作週期偵測電路12具有耦合至電壓轉換器20之一輸出的一輸入及耦合至工作週期校正電路14之一輸入的一輸出。工作週期校正電路14具有耦合至電壓轉換器18之一輸入之一輸出。反相器24具有耦合至電壓轉換器18之一輸出的一輸入及一輸出。反相器26具有耦合至反相器24之該輸出的一輸入及一輸出。反相器28具有耦合至反相器26之該輸出的一輸入及一輸出。反相器30具有耦合至反相器28之該輸出的一輸入及耦合至該I/O終端之一輸出。反相器32具有耦合至反相器28之該輸出的一輸入及耦合至電壓轉換器20之一輸入的一輸出。如藉由一額外小圓識別之反相器30及32為三態反相器,其中可使各反相器之輸出於一高阻抗狀態。在此實例中,反相器30必須可達成此,因為其之輸出係耦合至該I/O終端。未顯示使反相器30及32於該高阻抗條件之信號。接收器22具有耦合至該I/O終端之一輸入及用在該積體電路中之其他地方之一輸出。工作週期偵測電路12及工作週期校正電路14係耦合至一lo終端,該終端為用於接收一相對較低電
壓之一電源供應器終端。此一較低電壓之一實例可為1.0伏特。對於反相器24、26、28、30及32係耦合至一hi電源供應器終端,該終端為用於接收一相對較高電壓之一電源供應器終端。此一較高電壓之一實例可為1.8伏特。該等hi及lo終端亦可使用其他電壓。電壓轉換器18、電壓轉換器20及接收器22係耦合至該等hi及lo終端二者。系統之該等電路亦耦合至接地但是可為另一負電源供應器終端。反相器24、26、28、30及32係使用可以相對較高電源供應器電壓運作之電晶體製造,且以平行於輸入所在之處的線之一額外線識別。此等電晶體為不同於低電壓電晶體而製造的高電壓電晶體,該等低電壓電晶體用於製造工作週期偵測電路12及工作週期校正電路14。高電壓及低電壓電晶體二者用於製造電壓轉換器18、電壓轉換器20及接收器22。使該等高電壓電晶體能夠處置較高電壓之一常見方法是增加閘極介電質之厚度,使其大於該等低電壓電晶體之閘極介電質之厚度。
在操作中,工作週期校正電路14調整一輸入信號IN之工作週期且將所校正的信號提供給電壓轉換器18。電壓轉換器18對由工作週期校正電路14所提供之該所校正信號執行一電壓轉換且將所轉換之信號提供給反相器24。反相器24、26、28及30提供額外驅動,使得輸出信號OUT具有一足夠低的輸出阻抗。反相器32意欲提供顯示為複製品IN(replica IN)之一信號,該信號複製被提供為輸出信號OUT的信號。電壓轉換器20將複製品In轉換為顯示成複製品
OUT(replica OUT)之一信號,該複製品In為在終端hi上的較高電源供應器電壓處之一邏輯高與接地之間擺動的一信號,該複製品OUT在終端lo上的較低電源供應器電壓處之一邏輯高與接地之間擺動。除邏輯高之電壓之變化外,複製品OUT較佳儘可能與複製品IN之一複本一樣良好。工作週期偵測電路12獲得複製品OUT之工作週期資訊且將該資訊提供給工作週期校正電路14。接著工作週期校正電路14調整輸入信號IN之工作週期以將該所校正之信號提供給電壓轉換器18。工作週期偵測所需之處理足夠複雜使得該等電晶體之操作速度變得重要,因此,使用較快、低電壓電晶體來製造工作週期偵測電路12很有用。通常與該等低電壓電晶體相比,高電壓電晶體亦需要具有明顯更長的通道長度,因此亦增加該等電路之大小。使用工作週期偵測及校正之週期之工作週期校準程序無需連續但是可定期或在某些觸發事件(諸如重設或電力開啟)之後達成。至少在校準期間,以一輸入信號(其為一時脈信號)最簡單地達成此。當應用於輸入信號IN時,該校準之結果為由工作週期校正電路14執行的實際工作週期校正,但是該結果亦可被複製,以將工作週期校正應用於基於系統10所提供之校準之未顯示的其他信號。
圖2中更詳細顯示包括反相器34、36、38、40、44、46、48及50及一多工器42之電壓轉換器20。反相器34、36、38、40、44、46及48係經建構為高電壓反相器。反相器50經顯示為一低電壓反相器,但是亦可為一高電壓反相
器。反相器38、40、46、48及50係耦合至終端lo且因此係由較低電源供應器電壓供電。反相器34係耦合至終端hi且因此係由較高電源供應器電壓供電。反相器34具有用於接收複製品IN之一輸入及一輸出。反相器36具有耦合至反相器34之輸出之一輸入及一輸出。反相器38具有耦合至反相器36之輸出及反相器46之輸出之一輸入及一輸出。反相器40具有耦合至反相器38之輸出及反相器44之輸出之一輸入及未耦合至另一電路之一輸出。反相器44具有用於接收複製品IN之一輸入及一輸出。反相器46具有耦合至反相器44之輸出及反相器38之輸出之一輸入及一輸出。反相器48具有耦合至反相器46之輸出及反相器36之輸出之一輸入及一輸出。反相器50具有耦合至反相器48之輸出之一輸入及用於提供複製品OUT之一輸入。多工器42具有耦合至終端lo之一第一輸入;耦合至終端hi之一第二輸入;用於接收一校準信號之一控制輸入;及耦合至反相器36及44之電源供應器終端之用於提供一校準電壓之一輸出。該校準電壓為較高電源供應器電壓或較低電源供應器電壓。當該校準信號是有效的以指示系統10正在執行一校準時,該校準電壓為較高電源供應器電壓。因此,在校準模式中,反相器36及44係由該較高電源供應器電壓供電。當不在校準模式時,反相器36及44係由該較低電源供應器電壓供電。
在校準模式之操作中,複製品IN係由反相器34及44接收。對於一第一實例,假設複製品IN係自邏輯低切換到一邏輯高,初始條件為反相器34提供在較高電源供應器電壓
之一邏輯高輸出,反相器36提供一邏輯低輸出,且反相器38提供在該較高與較低電源供應器電壓之間之一電壓的一邏輯高輸出。反相器40對於反相器38之輸出簡單提供一匹配終止。反相器44提供在該較高與該較低供應電壓之間的該電壓的一邏輯高輸出,反相器46提供一邏輯低輸出,反相器48提供在該較低電源供應器電壓的一邏輯高輸出,且反相器50提供在一邏輯低之複製品OUT。在反相器44及38二者使其等之輸出連接在一起且二者提供一邏輯高輸出但係連接至不同的電源供應器終端下,實際輸出為在該較高與該較低電源供應器電壓之間的一電壓位準。回應於複製品IN切換為一邏輯高,反相器44及34立即回應。反相器34自一邏輯高立即切換至一邏輯低。反相器44亦可立即切換,但反相器38在相對於反相器44及34之初始切換之若干延長的時間(此為反相器34切換之後的一緩衝延遲)內仍保持一邏輯高除外。當反相器44自邏輯位準高切換至一邏輯低時,藉由反相器38之此動作幫助抑制反相器44之米勒電容感應電源供應器過衝。反相器34亦回應於藉由克服初始上升將複製品IN轉變至一邏輯低且切換至一邏輯低。反相器34自邏輯位準低立即切換至邏輯位準高。反相器44亦可立即切換,但反相器38在相對於反相器44及34之初始切換之若干延長的時間(反相器34切換之後的一緩衝延遲)內仍保持一邏輯位準高除外。當反相器44自邏輯位準低切換至邏輯位準高時,藉由反相器38之此動作幫助抑制反相器44之米勒電容感應電源供應器過衝。
因此在複製品OUT回應於複製品IN切換至一邏輯高而於一邏輯高下,反相器34提供一邏輯低,反相器36提供一邏輯高,反相器38提供一邏輯低,反相器44提供一邏輯低,反相器46提供一邏輯高且反相器48提供一邏輯低。在此條件下,反相器34藉由一邏輯高輸出回應於複製品IN切換為一邏輯低。歸因於米勒電容,反相器44之輸出將變為正,且歸因於該高輸入電壓擺動透過米勒電容耦合至該輸出,若反相器38未連接至反相器44之該輸出,則因此過衝。在反相器44之輸入快速向下切換之時間期間,反相器44在其之輸出連接至反相器38之邏輯低輸出下保持反相器44之輸出於接地。在該切換發生之後,通過產生向下尖峰之風險。反相器36藉由減小其之輸出回應於反相器之輸出之邏輯高。當反相器44之輸出開始上升時,反相器46藉由在其之輸出上提供一電流汲極而回應,因此反相器36及46之組合效應引起反相器46之輸出變為一邏輯低。輸出46之邏輯低引起反相器48的一邏輯高輸出,其繼而引起反相器50提供一複製品OUT作為一邏輯低。
因此,反相器34、36及38的使用導致抑制反相器44及46中之米勒電容之反效應,反相器44及46為反相器44、46、48及50中最受米勒電容影響之反相器,因為意欲匹配輸出信號OUT之複製品IN具有最高的驅動電流。結果是:電壓轉換器20非常有效地提供複製品OUT作為複製複製品IN之工作週期之一低電壓信號。可將反相器44、46、48及50視為一資料路徑且可將反相器34、36及38(尤其電晶體38)視
為接收複製品IN且提供複製品OUT之延遲等化控制的一第二路徑,複製品OUT為由該資料路徑提供之一位準移位輸出信號。
到此之前,顯然本發明揭示具有接收一輸入信號之一輸入及提供一位準移位輸出信號的一輸出之一電壓轉換器。該電壓轉換器將該輸入信號轉換為位準移位輸出信號且係耦合至一高電壓供應器終端及一低電壓供應器終端。該電壓轉換器進一步包含一第一反相器,該第一反相器具有經耦合以接收輸入信號之一輸入且具有一輸出,其中該第一反相器係耦合至該高電壓供應器終端。該電壓轉換器進一步包含一第二反相器,該第二反相器具有耦合至該第一反相器之輸出之一輸入且具有一輸出,其中該第二反相器係耦合至一校準電壓供應器終端。該電壓轉換器進一步包含一第三反相器,該第三反相器具有耦合至該第二反相器之輸出之一輸入且具有一輸出,其中該第三反相器係耦合至該低電壓供應器終端。該電壓轉換器進一步包含一第四反相器,該第四反相器具有經耦合以接收該輸入信號之一輸入且具有耦合至該第三反相器之輸出之一輸出,其中該第四反相器係耦合至該校準電壓供應器終端。該電壓轉換器進一步包含一第五反相器,該第五反相器具有耦合至該第四反相器之輸出之一輸入且具有耦合至該第三反相器之輸入之一輸出,其中該第五反相器係耦合至該低電壓供應器終端。該電壓轉換器進一步包含一第六反相器,該第六反相器具有耦合至該第五反相器之輸出之輸入且具有耦合至
該電壓轉換器之輸出之一輸出,其中第六反相器係耦合至該低電壓供應器終端。該電壓轉換器可進一步包含一第七反相器,該第七反相器係耦合在該第六反相器與該電壓轉換器之輸出之間,其中該第七反相器具有耦合至該第六反相器之輸出之一輸入及經耦合以提供位準移位輸出信號之一輸出,且其中該第七反相器係耦合至該低電壓供應器終端。該電壓轉換器可具有一進一步特徵,其為:將該等第一、第二、第三、第四、第五及第六反相器進一步特徵化為高電壓反相器,且將該第七反相器進一步特徴化為一低電壓反相器,其中與該等高電壓反相器相比,該低電壓反相器具有一較低的電壓容限。該電壓轉換器可具有一進一步特徵,其為:將該等第一、第二、第三、第四、第五及第六反相器進一步特徵化為高電壓反相器。該電壓轉換器可具有一進一步特徵,其為:該等第四、第五及第六反相器用於提供位準移位輸出信號,且其中第一、第二及第三反相器用於提供該位準移位輸出信號之延遲等化控制。該電壓轉換器可具有一進一步特徵,其為:該等第一、第二及第三反相器在該電壓轉換器之校準模式期間提供該位準移位輸出信號之延遲等化控制。該電壓轉換器可進一步包括選擇電路,該選擇電路在該電壓轉換器之一校準模式期間將該校準電壓供應器終端耦合至該高電壓供應器終端且該選擇電路在該電壓轉換器之一非校準模式期間將該校準電壓供應器終端耦合至該低電壓供應器終端。該電壓轉換器可具有一進一步特徵,其為:該選擇電路回應於指示該
電壓轉換器操作在校準模式或者非校準模式之一校準模式指示器將該校準電壓供應器終端耦合至該高電壓供應器終端或者該低電壓供應器終端之一者。該電壓轉換器可進一步包括一第七反相器,該第七反相器具有耦合至該第三反相器之輸出之一輸入,其中該第七反相器係耦合至該低電壓供應器終端。
本發明亦揭示一種用於提供將一輸入信號轉換為一位準移位輸出信號之方法。該方法包含提供包括複數個串聯耦合之反相器之一第一路徑,其中該第一路徑接收輸入信號且提供位準移位輸出信號。該方法進一步包含提供包括複數個串聯耦合之反相器之一第二路徑,其中該第二路徑接收輸入信號且提供由該第一路徑所提供之該位準移位輸出信號之延遲等化控制,且其中該第一路徑中之該複數個反相器之一第一反相器(46)及該第二路徑之該複數個反相器之一第二反相器相互交叉耦合。提供該第一路徑之進一步特徵為:該第一反相器係耦合至一低電壓供應器終端且其中提供該第二路徑之進一步特徵,其為:該第二反相器係耦合至該低電壓供應器終端。該方法可具有一進一步特徵:提供該第一路徑之進一步特徵為該第一路徑中之該複數個反相器包含一第三反相器,該第三反相器具有經耦合以接收輸入信號之一輸入及耦合至該第一反相器之一輸入之一輸出,且其中提供該第二路徑之進一步特徵為:該第二路徑之該複數個反相器包含一第四反相器,該第四反相器具有耦合至該第二反相器之一輸入之一輸出,其中該第
三反相器及該第四反相器各耦合至一校準電壓供應器終端。該方法可進一步包括提供選擇電路,該選擇電路在一校準模式期間將該校準電壓供應器終端耦合至一高電壓供應器終端,且在一非校準模式期間將該校準電壓供應器終端耦合至該低電壓供應器終端。該方法可具有一進一步特徵,其為:提供該第二路徑之進一步特徵為:該第二路徑中之該複數個反相器包含一第五反相器,該第五反相器具有經耦合以接收輸入信號之一輸入及耦合至該第四反相器之輸入之一輸出,其中該第五反相器係耦合至一高電壓供應器終端。該方法可具有一進一步特徵,其為:該第一路徑提供位準移位輸出信號且該第二路徑僅在一校準模式期間提供該位準移位輸出信號之延遲等化控制。該方法可具有一進一步特徵,其為:該第一路徑提供位準移位輸出信號且該第二路徑僅在一校準模式期間提供該位準移位輸出信號之延遲等化控制。該方法可具有一進一步特徵,其為:提供該第一路徑之進一步特徵為該第一路徑中之該複數個反相器包含一第三反相器,該第三反相器具有提供位準移位輸出信號之一輸出,其中該第三反相器係耦合至一低電壓供應器終端。該方法可具有一進一步特徵,其為:提供該第一路徑及提供該第二路徑之進一步特徵為該等第一及第二反相器為高電壓反相器且該第三反相器為一低電壓反相器,其中與該等高電壓反相器相比,該低電壓反相器具有一較低的電壓容限。
本發明亦揭示具有接收一輸入信號之一輸入及提供一位
準移位輸出信號之一輸出的一電壓轉換器,其中該電壓轉換器將該輸入信號轉換為位準移位輸出信號且該電壓轉換器係耦合至一高電壓供應器終端及一低電壓供應器終端。該電壓轉換器進一步包含一第一高電壓反相器,該第一高電壓反相器具有經耦合以接收輸入信號之一輸入且具有一輸出,其中該第一高電壓反相器係耦合至該高電壓供應器終端。該電壓轉換器進一步包含一第二高電壓反相器,該第二高電壓反相器具有耦合至該第一高電壓反相器之輸出之一輸入且具有一輸出,其中該第二高電壓反相器係耦合至一校準電壓供應器終端。該電壓轉換器進一步包含一第三高電壓反相器,該第三高電壓反相器具有耦合至該第二高電壓反相器之輸出之一輸入且具有一輸出,其中該第一低電壓反相器係耦合至該低電壓供應器終端。該電壓轉換器進一步包含一第四高電壓反相器,該第四高電壓反相器具有耦合至該第三高電壓反相器之輸出之一輸入,其中該第四高電壓反相器係耦合至該低電壓供應器終端。該電壓轉換器進一步包含一第五高電壓反相器,該第五高電壓反相器具有經耦合以接收輸入信號之一輸入且具有耦合至該第三高電壓反相器之輸出之一輸出,其中該第五高電壓反相器係耦合至該校準電壓供應器終端。該電壓轉換器進一步包含一第六高電壓反相器,該第六高電壓反相器具有耦合至該第五高電壓反相器之輸出之一輸入且具有耦合至該第三高電壓反相器之輸入之一輸出,其中該第六高電壓反相器係耦合至該低電壓供應器終端。該電壓轉換器進一步
包含一第七高電壓反相器,該第七高電壓反相器具有耦合至該第六高電壓反相器之輸出之輸入且具有一輸出,其中該第七高電壓反相器係耦合至該低電壓供應器終端。該電壓轉換器進一步包含一第一低電壓反相器,該第一低電壓反相器具有耦合至該第七高電壓反相器之輸出之一輸入且具有經耦合以提供位準移位輸出信號之一輸出,其中該第一低電壓反相器係耦合至該低電壓供應器終端。該電壓轉換器進一步包含選擇電路,該選擇電路在該電壓轉換器之一校準模式期間將該校準電壓供應器終端耦合至該高電壓供應器終端且該選擇電路在該電壓轉換器之一非校準模式期間將該校準電壓供應器終端耦合至該低電壓供應器終端。該方法可具有一進一步特徵,其為:在校準模式期間,該等第五、第六及第七高電壓反相器及該第一低電壓反相器用於提供位準移位輸出信號,且該等第一、第二、第三及第四高電壓反相器用於提供該位準移位輸出信號之延遲等化控制。該方法可具有一進一步特徵,其為:其中該選擇電路回應於指示該電壓轉換器操作在校準模式或者非校準模式之一校準模式指示器信號,將該校準電壓供應器終端耦合至該高電壓供應器終端或該低電壓供應器終端之一者。
雖然本文參考特定實施例描述本發明,可在不脫離如下文申請專利範圍中所陳述之本發明之範疇下,做出各種修改及改變。例如,所描述之一特定益處為一電壓轉換器,其可有效地複製一工作週期,但是亦可獲得另一有用目
的。因此,說明書及諸圖式視為一繪示意義而非一限制意義,且所有此等修改意欲在本發明之範疇內。不意欲將本文所描述之關於特定實施例之任何權利、優點或問題之解決方案解釋為申請專利範圍之任一項或全部之一關鍵、所需或基本特性或元件。
不意欲將如本文所使用的術語「耦合」限制為一直接耦合或一機械耦合。
此外,如本文所使用之術語「一」係經定義為一個或更多個。申請專利範圍內之介紹性短語(諸如「至少一個」及「一或多個」)之使用亦不應解釋為隱含藉由不定冠詞「一」引入另一請求項元件將含有此引入請求項元件之任意特定請求項限制為僅含有一此一元件之發明,甚至在該相同請求項包含介紹性短語「一或多個」或「至少一個」及諸如「一」之不定冠詞時。同樣適應於定冠詞的使用。
除非另有說明,諸如「第一」及「第二」之術語係用於任意區分此等術語所描述之該等元件。因此,此等術語不一定意欲指示此等元件之臨時或其他優先順序。
10‧‧‧系統
12‧‧‧工作週期偵測電路
14‧‧‧工作週期校正電路
16‧‧‧輸入/輸出電路
18‧‧‧電壓轉換器
20‧‧‧電壓轉換器
22‧‧‧接收器
24‧‧‧反相器
26‧‧‧反相器
28‧‧‧反相器
30‧‧‧反相器
32‧‧‧反相器
34‧‧‧反相器
36‧‧‧反相器
38‧‧‧反相器
40‧‧‧反相器
42‧‧‧多工器
44‧‧‧反相器
46‧‧‧反相器
48‧‧‧反相器
50‧‧‧反相器
圖1為包含根據一實施例之一電壓轉換器之一電路的一組合方塊圖及邏輯圖;及圖2為圖1之該電壓轉換器之一邏輯圖。
20‧‧‧電壓轉換器
34‧‧‧反相器
36‧‧‧反相器
38‧‧‧反相器
40‧‧‧反相器
42‧‧‧多工器
44‧‧‧反相器
46‧‧‧反相器
48‧‧‧反相器
50‧‧‧反相器
Claims (16)
- 一種電壓轉換器,其具有接收一輸入信號之一輸入及提供一位準移位輸出信號之一輸出,其中該電壓轉換器將該輸入信號轉換為該位準移位輸出信號,該電壓轉換器耦合至一高電壓供應器終端及一低電壓供應器終端,該電壓轉換器包括:一第一反相器(34),其具有經耦合以接收該輸入信號之一輸入且具有一輸出,其中該第一反相器係耦合至該高電壓供應器終端;一第二反相器(36),其具有耦合至該第一反相器之該輸出之一輸入且具有一輸出,其中該第二反相器係耦合至一校準電壓供應器終端;一第三反相器(38),其具有耦合至該第二反相器之該輸出之一輸入且具有一輸出,其中該第三反相器係耦合至該低電壓供應器終端;一第四反相器(44),其具有經耦合以接收該輸入信號之一輸入且具有耦合至該第三反相器(38)之該輸出之一輸出,其中該第四反相器係耦合至該校準電壓供應器終端;一第五反相器(46),其具有耦合至該第四反相器(44)之該輸出之一輸入且具有耦合至該第三反相器之該輸入之一輸出,其中該第五反相器係耦合至該低電壓供應器終端;及一第六反相器(48),其具有耦合至該第五反相器之該 輸出之輸入且具有耦合至該電壓轉換器之該輸出之一輸出,其中第六反相器係耦合至該低電壓供應器終端。
- 如請求項1之電壓轉換器,其進一步包括:一第七反相器(50),其耦合在該第六反相器與該電壓轉換器之該輸出之間,其中該第七反相器具有耦合至該第六反相器之該輸出之一輸入及經耦合以提供該位準移位輸出信號之一輸出,且其中該第七反相器係耦合至該低電壓供應器終端。
- 如請求項2之電壓轉換器,其中該等第一、第二、第三、第四、第五及第六反相器之進一步特徵為:高電壓反相器,且該第七反相器之進一步特徵為:一低電壓反相器,其中與該等高電壓反相器相比,該低電壓反相器具有一較低的電壓容限。
- 如請求項1之電壓轉換器,其中該等第一、第二、第三、第四、第五及第六反相器之進一步特徵為:高電壓反相器。
- 如請求項1之電壓轉換器,其中該等第四、第五及第六反相器用於提供該位準移位輸出信號,且其中第一、第二及第三反相器用於提供該位準移位輸出信號之延遲等化控制。
- 如請求項5之電壓轉換器,其中該等第一、第二及第三反相器在該電壓轉換器之一校準模式期間提供該位準移位輸出信號之該延遲等化控制。
- 如請求項1之電壓轉換器,其進一步包括: 選擇電路(42),其在該電壓轉換器之一校準模式期間將該校準電壓供應器終端耦合至該高電壓供應器終端,且其在該電壓轉換器之一非校準模式期間將該校準電壓供應器終端耦合至該低電壓供應器終端。
- 如請求項7之電壓轉換器,其中該選擇電路回應於指示該電壓轉換器操作在該校準模式或者該非校準模式的一校準模式指示器信號將該校準電壓供應器終端耦合至該高電壓供應器終端或該低電壓供應器終端之一者。
- 如請求項1之電壓轉換器,其進一步包括:一第七反相器(50),其具有耦合至該第三反相器之該輸出之一輸入,其中該第七反相器係耦合至該低電壓供應器終端。
- 一種用於提供將一輸入信號轉換為一位準移位輸出信號之方法,其包括:提供包括串聯耦合之複數個反相器之一第一路徑(44,46,48,50),其中該第一路徑接收該輸入信號且提供該位準移位輸出信號;及提供包括串聯耦合之複數個反相器之一第二路徑(34,36,38,40),其中該第二路徑接收該輸入信號且提供由該第一路徑提供之該位準移位輸出信號之延遲等化控制,且其中該第一路徑中之該複數個反相器之一第一反相器(46)及該第二路徑之該複數個反相器之一第二反相器(38)相互交叉耦合;其中該提供該第一路徑之進一步特徵為該第一路徑中 之該複數個反相器包括一第三反相器(44),該第三反相器具有經耦合以接收該輸入信號之一輸入及耦合至該第一反相器(46)之一輸入之一輸出,且其中該提供該第二路徑之進一步特徵為該第二路徑之該複數個反相器包含一第四反相器,該第四反相器(36)具有耦合至該第二反相器(38)之一輸入之一輸出,其中該第三反相器(44)與該第四反相器(36)之各者係耦合至一校準電壓供應器終端;及其中該提供該第一路徑之進一步特徵為將該第一反相器(46)耦合至一低電壓供應器終端,且其中該提供該第二路徑之進一步特徵為將該第二反相器(38)耦合至該低電壓供應器終端。
- 如請求項10之方法,其進一步包括:提供選擇電路(42),該選擇電路在一校準模式期間將該校準電壓供應器終端耦合至一高電壓供應器終端且在一非校準模式期間將該校準電壓供應器終端耦合至該低電壓供應器終端。
- 如請求項10之方法,其中該提供該第二路徑之進一步特徵為該第二路徑中之該複數個反相器包含一第五反相器(34),該第五反相器具有經耦合以接收該輸入信號之一輸入及耦合至該第四反相器(36)之該輸入之一輸出,其中該第五反相器係耦合至一高電壓供應器終端。
- 一種用於提供將一輸入信號轉換為一位準移位輸出信號之方法,其包括: 提供包括串聯耦合之複數個反相器之一第一路徑(44,46,48,50),其中該第一路徑接收該輸入信號且提供該位準移位輸出信號;及提供包括串聯耦合之複數個反相器之一第二路徑(34,36,38,40),其中該第二路徑接收該輸入信號且提供由該第一路徑提供之該位準移位輸出信號之延遲等化控制,且其中該第一路徑中之該複數個反相器之一第一反相器(46)及該第二路徑之該複數個反相器之一第二反相器(38)相互交叉耦合,其中該第一路徑提供該位準移位輸出信號且該第二路徑僅在一校準模式期間提供該位準移位輸出信號之該延遲等化控制。
- 一種電壓轉換器,其具有接收一輸入信號之一輸入及提供一位準移位輸出信號之一輸出,其中該電壓轉換器將該輸入信號轉換為該位準移位輸出信號,該電壓轉換器耦合至一高電壓供應器終端及一低電壓供應器終端,該電壓轉換器包括:一第一高電壓反相器(34),其具有經耦合以接收該輸入信號之一輸入且具有一輸出,其中該第一高電壓反相器係耦合至該高電壓供應器終端;一第二高電壓反相器(36),其具有耦合至該第一高電壓反相器之該輸出之一輸入且具有一輸出,其中該第二高電壓反相器係耦合至一校準電壓供應器終端;一第三高電壓反相器(38),其具有耦合至該第二高電壓反相器之該輸出之一輸入且具有一輸出,其中該第一 低電壓反相器係耦合至該低電壓供應器終端;一第四高電壓反相器(40),其具有耦合至該第三高電壓反相器之該輸出之一輸入,其中該第四高電壓反相器係耦合至該低電壓供應器終端;一第五高電壓反相器(44),其具有經耦合以接收該輸入信號之一輸入且具有耦合至該第三高電壓反相器(38)之該輸出之一輸出,其中該第五高電壓反相器係耦合至該校準電壓供應器終端;一第六高電壓反相器(46),其具有耦合至該第五高電壓反相器(44)之該輸出之一輸入且具有耦合至該第三高電壓反相器之該輸入之一輸出,其中該第六高電壓反相器係耦合至該低電壓供應器終端;一第七高電壓反相器(48),其具有耦合至該第六高電壓反相器之該輸出之輸入且具有一輸出,其中該第七高電壓反相器係耦合至該低電壓供應器終端;一第一低電壓反相器(50),其具有耦合至該第七高電壓反相器之該輸出之一輸入且具有經耦合以提供該位準移位輸出信號之一輸出,其中該第一低電壓反相器係耦合至該低電壓供應器終端;及選擇電路,其在該電壓轉換器之一校準模式期間將該校準電壓供應器終端耦合至該高電壓供應器終端,且其在該電壓轉換器之一非校準模式期間將該校準電壓供應器終端耦合至該低電壓供應器終端。
- 如請求項14之電壓轉換器,其中,在該校準模式期間, 該等第五、第六及第七高電壓反相器及該第一低電壓反相器用於提供該位準移位輸出信號,且該等第一、第二、第三及第四高電壓反相器用於提供該位準移位輸出信號之延遲等化控制。
- 如請求項14之電壓轉換器,其中該選擇電路回應於指示該電壓轉換器操作在該校準模式或者該非校準模式的一校準模式指示器信號將該校準電壓供應器終端耦合至該高電壓供應器終端或該低電壓供應器終端之一者。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/481,319 US7816948B1 (en) | 2009-06-09 | 2009-06-09 | Voltage translator |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201136159A TW201136159A (en) | 2011-10-16 |
TWI531163B true TWI531163B (zh) | 2016-04-21 |
Family
ID=42941211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099118607A TWI531163B (zh) | 2009-06-09 | 2010-06-08 | 電壓轉換器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7816948B1 (zh) |
TW (1) | TWI531163B (zh) |
WO (1) | WO2010144215A2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003153B1 (ko) * | 2009-05-15 | 2010-12-21 | 주식회사 하이닉스반도체 | 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치 |
US8432189B1 (en) | 2012-01-23 | 2013-04-30 | Freescale Semiconductor, Inc. | Digital voltage level shifter |
US8350592B1 (en) | 2012-01-23 | 2013-01-08 | Freescale Semiconductor, Inc. | Single supply digital voltage level shifter |
US9479173B1 (en) * | 2012-01-27 | 2016-10-25 | Altera Corporation | Transition accelerator circuitry |
US8378728B1 (en) | 2012-06-03 | 2013-02-19 | Freescale Semiconductor, Inc. | Level shifting flip-flop |
KR101998173B1 (ko) * | 2012-12-24 | 2019-10-17 | 에스케이하이닉스 주식회사 | 위상 분할 회로 |
US8723582B1 (en) | 2013-02-19 | 2014-05-13 | Freescale Semiconductor, Inc. | Level shifter circuit |
US9331516B2 (en) | 2014-05-18 | 2016-05-03 | Freescale Semiconductor, Inc. | Single power supply level shifter |
CN105897246B (zh) | 2014-12-26 | 2020-10-02 | 恩智浦美国有限公司 | 用于高电压应用的电压电平移位器 |
US10062431B2 (en) | 2016-11-07 | 2018-08-28 | Ambiq Micro, Inc. | SRAM with multiple power domains |
US10700683B1 (en) * | 2018-08-28 | 2020-06-30 | Qualcomm Incorporated | Dynamic power supply shifting |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739700A (en) | 1996-09-09 | 1998-04-14 | International Business Machines Corporation | Method and apparatus with dual circuitry for shifting the level of a signal |
US5896045A (en) * | 1997-05-05 | 1999-04-20 | Siegel; Joshua | Static pulsed cross-coupled level shifter and method therefor |
US6512407B2 (en) * | 2001-04-05 | 2003-01-28 | Parthus Ireland Limited | Method and apparatus for level shifting approach with symmetrical resulting waveform |
US6856173B1 (en) | 2003-09-05 | 2005-02-15 | Freescale Semiconductor, Inc. | Multiplexing of digital signals at multiple supply voltages in an integrated circuit |
US7173453B2 (en) * | 2003-12-18 | 2007-02-06 | Cypress Semiconductor Corp. | Method and circuit for translating a differential signal to complementary CMOS levels |
US7102389B2 (en) * | 2004-08-26 | 2006-09-05 | International Business Machines Corporation | Voltage translator with data buffer |
US7355446B2 (en) * | 2005-05-20 | 2008-04-08 | Samsung Electronics Co., Ltd. | Voltage conversion circuit with stable transition delay characteristic |
US7477086B1 (en) * | 2006-09-22 | 2009-01-13 | Altera Corporation | Low-skew digital lever shifter for I/O |
-
2009
- 2009-06-09 US US12/481,319 patent/US7816948B1/en not_active Expired - Fee Related
-
2010
- 2010-05-17 WO PCT/US2010/035098 patent/WO2010144215A2/en active Application Filing
- 2010-06-08 TW TW099118607A patent/TWI531163B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2010144215A3 (en) | 2011-03-10 |
WO2010144215A2 (en) | 2010-12-16 |
TW201136159A (en) | 2011-10-16 |
US7816948B1 (en) | 2010-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI531163B (zh) | 電壓轉換器 | |
US7982498B1 (en) | System and method for power domain isolation | |
US8659341B2 (en) | System and method for level-shifting voltage signals using a dynamic level-shifting architecture | |
US7538581B2 (en) | Fast AC coupled level translator | |
US10340917B2 (en) | Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
JP5684599B2 (ja) | 半導体集積回路装置 | |
US20160036441A1 (en) | Output Signal Generation Circuitry for Converting an Input Signal From a Source Voltage Domain Into an Output Signal for a Destination Voltage Domain | |
US9374093B2 (en) | Capacitively coupled input buffer | |
EP2820758A1 (en) | System for a clock shifter circuit | |
TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
TWI576738B (zh) | 移位暫存器 | |
TW201531030A (zh) | 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法 | |
TW200814528A (en) | Output buffer circuit | |
US7884644B1 (en) | Techniques for adjusting level shifted signals | |
KR102445814B1 (ko) | 반도체 장치 | |
US8860469B1 (en) | Apparatus and methods for transmitter output swing calibration | |
JP2009188496A (ja) | レベルシフタ回路及び半導体集積回路 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
TW201720057A (zh) | 位準轉換裝置及其方法 | |
US8248129B2 (en) | Signal delay circuit, clock transfer control circuit and semiconductor device having the same | |
WO2018098773A1 (zh) | 一种侦测时序错误的电路、触发器和锁存器 | |
TWI607427B (zh) | Source driver circuit | |
JP5673434B2 (ja) | 半導体装置 | |
TW201300796A (zh) | 門檻電壓偵測電路 | |
KR20130131993A (ko) | 전압 스위칭 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |