TWI529876B - 封裝堆疊結構及其製法 - Google Patents

封裝堆疊結構及其製法 Download PDF

Info

Publication number
TWI529876B
TWI529876B TW102143690A TW102143690A TWI529876B TW I529876 B TWI529876 B TW I529876B TW 102143690 A TW102143690 A TW 102143690A TW 102143690 A TW102143690 A TW 102143690A TW I529876 B TWI529876 B TW I529876B
Authority
TW
Taiwan
Prior art keywords
package substrate
package
electronic component
stack structure
electrical contact
Prior art date
Application number
TW102143690A
Other languages
English (en)
Other versions
TW201521164A (zh
Inventor
江政嘉
蘇哲民
施嘉凱
徐逐崎
王隆源
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102143690A priority Critical patent/TWI529876B/zh
Priority to CN201310676913.0A priority patent/CN104681499B/zh
Publication of TW201521164A publication Critical patent/TW201521164A/zh
Application granted granted Critical
Publication of TWI529876B publication Critical patent/TWI529876B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Packaging Frangible Articles (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

封裝堆疊結構及其製法
本發明係有關一種封裝堆疊結構，尤指一種得提升產品可靠度之封裝堆疊結構及其製法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加複數封裝結構以形成封裝堆疊結構(Package on Package，POP)，此種封裝方式能發揮系統封裝(SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於輕薄型各種電子產品。
第1圖係為習知封裝堆疊結構1之剖面示意圖。如第1圖所示，該封裝堆疊結構1係包含第一封裝基板11及第二封裝基板12。該第一封裝基板11具有相對之第一及第二表面11a,11b，且於該第一表面11a上設有電性連接該第一封裝基板11之第一半導體元件10，而該第二表面11b上具有植球墊112以供結合銲球17。該第二封裝基板12係具有相對之第三及第四表面12a,12b，且該第三表面12a設有複數電性接觸墊120，又該第三及第四表面 12a,12b上具有防銲層123，並形成有複數開孔以外露該些電性接觸墊120。
於製作時，先於該第一封裝基板11之第一表面11a上形成銲錫柱13，再使該第二封裝基板12之第四表面12b藉由該銲錫柱13疊設且電性連接於該第一封裝基板11上。接著，形成封裝膠體14於該第一封裝基板11之第一表面11a與該第二封裝基板12之第四表面12b之間，以包覆該第一半導體元件10。之後，設置複數第二半導體元件15於該第三表面12a上以電性連接該些電性接觸墊120。其中，該第一及第二半導體元件10,15係以覆晶方式電性連接該些封裝基板，且可藉由底膠16充填於該第一及第二半導體元件10,15與第一封裝基板11及第二封裝基板12之間。
惟，習知封裝堆疊結構1之製法中，於形成該封裝膠體14時，該封裝膠體14’會溢流於該第二封裝基板12之電性接觸墊120上而殘留於其上，故需以雷射或蝕刻方式去除該封裝膠體14’，卻因而容易一併移除該電性接觸墊120及其周圍之防銲層123，造成該第二封裝基板12之信賴性不佳。
再者，以雷射或蝕刻方式去除該封裝膠體14’時，並無法將該封裝膠體14’完全去除，造成後續製程中，該第二半導體元件15無法有效接置於該電性接觸墊120上，且與該電性接觸墊120之電性連接易發生不良。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種封裝堆疊結構， 係包括：第一封裝基板；第一電子元件，係設於該第一封裝基板上，且電性連接該第一封裝基板；複數支撐件，係設於該第一封裝基板上；第二封裝基板，係結合該些支撐件，使該第二封裝基板疊設於該第一封裝基板上，又該第二封裝基板具有複數電性接觸墊與至少一凹槽，且該凹槽較該電性接觸墊鄰近該第二封裝基板之邊緣；以及封裝膠體，係設於該第一封裝基板與第二封裝基板之間，並包覆該第一電子元件與該些支撐件。
本發明復提供一種封裝堆疊結構之製法，係包括：提供一設有第一電子元件之第一封裝基板，且該第一電子元件電性連接該第一封裝基板；一具有複數電性接觸墊與至少一凹槽之第二封裝基板藉由複數支撐件結合至該第一封裝基板上，使該第二封裝基板疊設於該第一封裝基板上，又該凹槽較該電性接觸墊鄰近該第二封裝基板之邊緣；以及形成封裝膠體於該第一封裝基板與該第二封裝基板之間，以包覆該第一電子元件與該些支撐件。
前述之封裝堆疊結構及其製法中，該第二封裝基板疊設於該第一封裝基板上之製程，係包括：形成複數第一金屬柱於該第一封裝基板上，且形成複數第二金屬柱於該第二封裝基板上；以及將第一金屬柱結合第二金屬柱，使該第二封裝基板疊設於該第一封裝基板上，且令該第一金屬柱與第二金屬柱作為該支撐件。因此，該支撐件具有相結合之第一金屬柱與第二金屬柱，該第一金屬柱結合該第一封裝基板，且該第二金屬柱結合該第二封裝基板，又該支撐件復具有結合該第一金屬柱與該第二金屬柱的銲錫材料。
前述之封裝堆疊結構及其製法中，該支撐件電性連接該第一 及第二封裝基板。
前述之封裝堆疊結構及其製法中，該封裝膠體復形成於該第一封裝基板與該第一電子元件之間。
另外，前述之封裝堆疊結構及其製法中，復包括設置第二電子元件於該第二封裝基板上，且該第二電子元件電性連接該電性接觸墊。
由上可知，本發明封裝堆疊結構及其製法，係藉由該凹槽之設計，使其較該電性接觸墊鄰近該第二封裝基板之邊緣，故於形成該封裝膠體時，該封裝膠體會溢流於該凹槽中而集中於該凹槽中，並不會流至該電性接觸墊上。因此，當去除殘留之該封裝膠體時，僅會損壞該凹槽及其周圍之絕緣保護層，而不會損壞該電性接觸墊，因而不會影響該第二封裝基板之信賴性。
再者，即使無法將該封裝膠體完全去除，仍不會影響後續製程。例如，該第二電子元件仍可有效接置於該電性接觸墊上，且與該電性接觸墊之電性連接可保持良好。
1,2‧‧‧封裝堆疊結構
10‧‧‧第一半導體元件
11,21‧‧‧第一封裝基板
11a,21a‧‧‧第一表面
11b,21b‧‧‧第二表面
112,212‧‧‧植球墊
12,22‧‧‧第二封裝基板
12a,22a‧‧‧第三表面
12b,22b‧‧‧第四表面
120,220‧‧‧電性接觸墊
123‧‧‧防銲層
13‧‧‧銲錫柱
14,14’,24,24’‧‧‧封裝膠體
15‧‧‧第二半導體元件
16,26‧‧‧底膠
17,27‧‧‧銲球
20‧‧‧第一電子元件
200,250‧‧‧銲錫凸塊
210‧‧‧銲墊
211‧‧‧第一外接墊
213,223‧‧‧絕緣保護層
2130,2230‧‧‧開孔
22c‧‧‧邊緣
221‧‧‧第二外接墊
222‧‧‧凹槽
23‧‧‧支撐件
230‧‧‧銲錫材料
231‧‧‧第一金屬柱
232‧‧‧第二金屬柱
25‧‧‧第二電子元件
第1圖係為習知堆疊封裝結構之剖視示意圖；其中，第1’圖係為第1圖之局部放大圖；以及第2A至2D圖係為本發明封裝堆疊結構之製法之剖視示意圖；其中，第2A’圖係為第2A圖之局部上視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明封裝堆疊結構2之製法之剖視示意圖。
如第2A圖所示，提供一具有相對之第一表面21a及第二表面21b之第一封裝基板21、及一具有相對之第三表面22a及第四表面22b之第二封裝基板22。
所述之第一封裝基板21，其第一表面21a上具有複數銲墊210與第一外接墊211，且其第二表面21b上具有複數植球墊212，又該第一及第二表面21a,21b上具有例如防銲層之絕緣保護層213，並形成有複數開孔2130以外露該些銲墊210、第一外接墊211及植球墊212。
所述之第二封裝基板22，其第三表面22a上具有複數電性接觸墊220，且其第四表面22b上具有複數第二外接墊221，又該第三及第四表面22a,22b上具有例如防銲層之絕緣保護層223，並形成有複數開孔2230以外露該些電性接觸墊220及第二外接墊 221，且上方絕緣保護層223復形成有複數凹槽222，以外露該第三表面22a。
於本實施例中，該凹槽222之深度亦可依需求設計，故可不外露該第三表面22a，且如第2A’圖所示，該凹槽222較該電性接觸墊220鄰近該第二封裝基板22之邊緣22c。
再者，於該第一外接墊211上電鍍形成第一金屬柱231，且於該第二外接墊221上電鍍形成例如銅柱之第二金屬柱232，並於該第一及第二金屬柱231,232上可形成銲錫材料230，以利於後續之堆疊製程。
又，於該銲墊210上藉由銲錫凸塊200設置第一電子元件20，即該第一電子元件20以覆晶方式電性連接該第一封裝基板21。
另外，該第一電子元件20係為主動元件或被動元件，可使用複數個第一電子元件20，且可選自主動元件、被動元件或其組合，該主動元件係例如：晶片，而該被動元件係例如：電阻、電容及電感。
如第2B圖所示，該第二封裝基板22以其第四表面22b藉由複數支撐件23結合至該第一封裝基板21之第一表面21a上，使該第二封裝基板22疊設於該第一封裝基板21上。
於本實施例中，係將該第二金屬柱232結合該第一金屬柱231(或其上之銲錫材料230)，使該第二封裝基板22疊設於該第一封裝基板21上，且令該第一與第二金屬柱231,232(及該銲錫材料230)作為該支撐件23。
如第2C圖所示，形成封裝膠體24於該第一封裝基板21之第一表面21a與該第二封裝基板22之第四表面22b之間，以包覆該 第一電子元件20與該些支撐件23。
於本實施例中，該封裝膠體24復形成於該第一封裝基板21之第一表面21a與該第一電子元件20之間。於其它實施例中，亦可形成底膠於該第一封裝基板21之第一表面21a與該第一電子元件20之間。
如第2D圖所示，設置第二電子元件25於該第二封裝基板22之第三表面22a上，且該第二電子元件25係以覆晶方式(如藉由銲錫凸塊250)電性連接該電性接觸墊220，並形成底膠26於該第二電子元件25與該第二封裝基板22之第三表面22a之間，又結合銲球27於該第二表面21b上之植球墊212。
於本實施例中，該第二電子元件25係為主動元件或被動元件；或者，可使用複數個第二電子元件25，且可選自主動元件、被動元件或其組合，該主動元件係例如：晶片，而該被動元件係例如：電阻、電容及電感。
本發明之製法係藉由該凹槽222之設計，使其較該電性接觸墊220鄰近該第二封裝基板22之邊緣，故於形成該封裝膠體24時，該封裝膠體24’會溢流於該凹槽222中而集中於該凹槽222中，如第2C圖所示，並不會流至該電性接觸墊220上，更不會殘留於該電性接觸墊220上。因此，當以雷射或蝕刻方式去除殘留之該封裝膠體24’時，僅會損壞該凹槽222及其周圍之絕緣保護層223，而不會損壞該電性接觸墊220，因而不會影響該第二封裝基板22之信賴性。
再者，以雷射或蝕刻方式去除殘留之該封裝膠體24’時，即使無法將該封裝膠體24’完全去除，仍不會影響後續製程。例如， 該第二電子元件25仍可有效接置於該電性接觸墊220上，且該銲錫凸塊250與該電性接觸墊220之電性連接可保持良好，而不受殘留之該封裝膠體24’影響。
本發明復提供一種封裝堆疊結構2，係包括：第一封裝基板21、第一電子元件20、複數支撐件23、第二封裝基板22、封裝膠體24以及第二電子元件25。
所述之第一封裝基板21係具有相對之第一表面21a及第二表面21b。
所述之第一電子元件20係設於該第一封裝基板21之第一表面21a上，且電性連接該第一封裝基板21。
所述之第二封裝基板22係結合該些支撐件23，使該第二封裝基板22疊設於該第一封裝基板21上，又該第二封裝基板22具有複數電性接觸墊220與至少一凹槽222，且該凹槽222較該電性接觸墊220鄰近該第二封裝基板22之邊緣。
所述之支撐件23係設於該第一封裝基板21之第一表面21a上，且電性連接該第一及第二封裝基板21,22。具體地，該支撐件23具有相結合之第一金屬柱231與第二金屬柱232，該第一金屬柱231結合該第一封裝基板21，且該第二金屬柱232結合該第二封裝基板22，而該支撐件23復具有結合該第一金屬柱231與該第二金屬柱232的銲錫材料230。
所述之封裝膠體24係設於該第一封裝基板21之第一表面21a與第二封裝基板22之間，並包覆該第一電子元件20與該些支撐件23。再者，該封裝膠體24復設於該第一封裝基板21之第一表面21a與該第一電子元件20之間。
所述之第二電子元件25係設於該第二封裝基板22上，且電性連接該電性接觸墊220。
綜上所述，本發明封裝堆疊結構及其製法，係藉由該凹槽之設計，使其較該電性接觸墊鄰近該第二封裝基板之邊緣，故於形成該封裝膠體時，該封裝膠體會集中於該凹槽，而不會流至該電性接觸墊上。因此，當去除殘留之封裝膠體時，不會損壞該電性接觸墊，因而不會影響該第二封裝基板之信賴性，且即使無法完全去除殘留之封裝膠體，仍不會影響後續製程。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝堆疊結構
20‧‧‧第一電子元件
21‧‧‧第一封裝基板
21a‧‧‧第一表面
21b‧‧‧第二表面
212‧‧‧植球墊
22‧‧‧第二封裝基板
22a‧‧‧第三表面
22b‧‧‧第四表面
220‧‧‧電性接觸墊
222‧‧‧凹槽
23‧‧‧支撐件
230‧‧‧銲錫材料
231‧‧‧第一金屬柱
232‧‧‧第二金屬柱
24‧‧‧封裝膠體
25‧‧‧第二電子元件
250‧‧‧銲錫凸塊
26‧‧‧底膠
27‧‧‧銲球

Claims (12)

  1. 一種封裝堆疊結構，係包括：第一封裝基板；第一電子元件，係設於該第一封裝基板上且電性連接該第一封裝基板；複數支撐件，係設於該第一封裝基板上；第二封裝基板，係結合該些支撐件，使該第二封裝基板疊設於該第一封裝基板上，又該第二封裝基板具有複數電性接觸墊與至少一凹槽，且該凹槽較該電性接觸墊鄰近該第二封裝基板之邊緣；以及封裝膠體，係設於該第一封裝基板與第二封裝基板之間，並包覆該第一電子元件與該些支撐件。
  2. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該支撐件具有相結合之第一金屬柱與第二金屬柱，該第一金屬柱結合該第一封裝基板，且該第二金屬柱結合該第二封裝基板。
  3. 如申請專利範圍第2項所述之封裝堆疊結構，其中，該支撐件復具有結合該第一金屬柱與該第二金屬柱的銲錫材料。
  4. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該支撐件電性連接該第一及第二封裝基板。
  5. 如申請專利範圍第1項所述之封裝堆疊結構，其中，該封裝膠體復形成於該第一封裝基板與該第一電子元件之間。
  6. 如申請專利範圍第1項所述之封裝堆疊結構，復包括第二電子元件，係設於該第二封裝基板上，且電性連接該電性接觸墊。
  7. 一種封裝堆疊結構之製法，係包括： 提供一設有第一電子元件之第一封裝基板，且該第一電子元件係電性連接該第一封裝基板；一具有複數電性接觸墊與至少一凹槽之第二封裝基板藉由複數支撐件結合至該第一封裝基板上，使該第二封裝基板疊設於該第一封裝基板上，又該凹槽較該電性接觸墊鄰近該第二封裝基板之邊緣；以及形成封裝膠體於該第一封裝基板與該第二封裝基板之間，以包覆該第一電子元件與該些支撐件。
  8. 如申請專利範圍第7項所述之封裝堆疊結構之製法，其中，該第二封裝基板疊設於該第一封裝基板上之製程，係包括：形成複數第一金屬柱於該第一封裝基板上，且形成複數第二金屬柱於該第二封裝基板上；以及將第一金屬柱結合第二金屬柱，使該第二封裝基板疊設於該第一封裝基板上，且令該第一金屬柱與第二金屬柱作為該支撐件。
  9. 如申請專利範圍第8項所述之封裝堆疊結構之製法，其中，該支撐件復具有結合該第一金屬柱與該第二金屬柱的銲錫材料。
  10. 如申請專利範圍第7項所述之封裝堆疊結構之製法，其中，該支撐件電性連接該第一及第二封裝基板。
  11. 如申請專利範圍第7項所述之封裝堆疊結構之製法，其中，該封裝膠體復形成於該第一封裝基板與該第一電子元件之間。
  12. 如申請專利範圍第7項所述之封裝堆疊結構之製法，復包括設置第二電子元件於該第二封裝基板上，且該第二電子元件電性連接該電性接觸墊。
TW102143690A 2013-11-29 2013-11-29 封裝堆疊結構及其製法 TWI529876B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102143690A TWI529876B (zh) 2013-11-29 2013-11-29 封裝堆疊結構及其製法
CN201310676913.0A CN104681499B (zh) 2013-11-29 2013-12-12 封装堆栈结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102143690A TWI529876B (zh) 2013-11-29 2013-11-29 封裝堆疊結構及其製法

Publications (2)

Publication Number Publication Date
TW201521164A TW201521164A (zh) 2015-06-01
TWI529876B true TWI529876B (zh) 2016-04-11

Family

ID=53316374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102143690A TWI529876B (zh) 2013-11-29 2013-11-29 封裝堆疊結構及其製法

Country Status (2)

Country Link
CN (1) CN104681499B (zh)
TW (1) TWI529876B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
TWI612590B (zh) * 2016-05-10 2018-01-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN107546189B (zh) * 2016-06-27 2019-11-01 矽品精密工业股份有限公司 封装堆迭结构
CN108987370A (zh) * 2017-05-31 2018-12-11 矽品精密工业股份有限公司 电子封装件及其制法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
CN100464400C (zh) * 2006-05-08 2009-02-25 矽品精密工业股份有限公司 半导体封装件堆栈结构及其制法
CN100490103C (zh) * 2006-07-11 2009-05-20 日月光半导体制造股份有限公司 基板焊罩层制造方法及其结构
CN101226906A (zh) * 2008-02-15 2008-07-23 日月光半导体制造股份有限公司 具有拦坝的芯片承载器
US8669651B2 (en) * 2010-07-26 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structures with reduced bump bridging
CN202025733U (zh) * 2011-04-08 2011-11-02 坤远科技股份有限公司 半导体封装结构
CN103151274A (zh) * 2013-01-31 2013-06-12 日月光半导体制造股份有限公司 半导体元件及其制造方法

Also Published As

Publication number Publication date
TW201521164A (zh) 2015-06-01
CN104681499B (zh) 2018-03-02
CN104681499A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
US8531021B2 (en) Package stack device and fabrication method thereof
TWI643307B (zh) 電子封裝件及其製法
JP6557701B2 (ja) 半導体装置パッケージ及びその製造方法
TWI660476B (zh) 封裝結構及其製法
TWI569390B (zh) 電子封裝件及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI601219B (zh) 電子封裝件及其製法
US9607963B2 (en) Semiconductor device and fabrication method thereof
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TW201511214A (zh) 半導體裝置
TWI529876B (zh) 封裝堆疊結構及其製法
TWI579984B (zh) 電子封裝件及其製法
WO2014148485A1 (ja) 半導体装置及びその製造方法
US20140183744A1 (en) Package substrate with bondable traces having different lead finishes
TWI556402B (zh) 封裝堆疊結構及其製法
TWI643302B (zh) 電子封裝件及其製法
TWI628773B (zh) 半導體結構、半導體元件及其形成方法
TWI528469B (zh) 半導體封裝件及其製法
TWI647798B (zh) 電子封裝件及其製法
TWI552304B (zh) 堆疊式封裝件及其製法
TWI549201B (zh) 封裝結構及其製法
TW201327769A (zh) 半導體封裝件及其製造方法
JP2010073771A (ja) 半導体装置の実装構造
TW201637139A (zh) 電子封裝結構及電子封裝件之製法
TWI600132B (zh) 電子封裝件及其製法