TWI528424B - 於金氧半場效電晶體形成遮蔽閘之方法 - Google Patents
於金氧半場效電晶體形成遮蔽閘之方法 Download PDFInfo
- Publication number
- TWI528424B TWI528424B TW102128009A TW102128009A TWI528424B TW I528424 B TWI528424 B TW I528424B TW 102128009 A TW102128009 A TW 102128009A TW 102128009 A TW102128009 A TW 102128009A TW I528424 B TWI528424 B TW I528424B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide
- gate
- forming
- polysilicon
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 230000005669 field effect Effects 0.000 claims description 31
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 20
- 229910001922 gold oxide Inorganic materials 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 17
- 229910052732 germanium Inorganic materials 0.000 claims description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本案係關於一種金氧半場效電晶體，尤指一種形成多晶矽間氧化物以於金氧半場效電晶體形成遮蔽閘之方法。
於半導體工業中，最為常見之主流產品應非金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)莫屬。其中，又以溝渠式金氧半場效電晶體(Trench MOSFET)具有較佳的特性，而逐漸取代傳統的金氧半場效電晶體。
於各式各樣的溝渠式金氧半場效電晶體中，由於遮蔽閘溝渠式金氧半場效電晶體之遮蔽電極，能有效降低閘極-汲極電容和改善電晶體的崩潰電壓，遂成為當今業界之研發重點。
請參閱第1A圖至第1C圖，其係為於金氧半場效電晶體形成遮蔽閘之傳統方法之流程結構示意圖。首先，於半導體基板1進行硬質罩幕層(Hard Mask)11之沉積，並於半導體基板1及硬質罩幕層11進行溝渠圖形佈建；然後，對硬質罩幕層11進行蝕刻；接著，進行溝渠之微影製程(即黃光製程)，以形成溝渠12；最後則對溝渠12進行蝕刻，例如乾蝕刻，而形成如第1A圖所示之結構。
隨後，於硬質罩幕層11被移除後，於溝渠12處進行底層閘氧化物
121之成長，並進行遮蔽閘多晶矽122之沉積，再對遮蔽閘多晶矽進行回蝕(Etch back)，以形成如第1B圖所示之結構。跟著，於第1B圖所示之結構完成後，進行高密度電漿(High Density Plasma,HDP)氧化物沉積步驟，並以化學機械研磨(Chemical Mechanical Polishing,CMP)法進行表面研磨，以形成多晶矽間氧化物(Inter-Poly Oxide,IPO)123；最後，則進行閘氧化物124之沉積步驟以及閘多晶矽125之沉積步驟，以形成如第1C圖所示之結構。
至此，以傳統方法形成之金氧半場效電晶體之遮蔽閘結構係已製造完成，然因傳統方法所用形成多晶矽間氧化物123之化學機械研磨法所需之製造成本相當高昂，使得整個場效電晶體之總成本居高不下，實有進一步改進之必要。
本案之主要目的為提供一種於金氧半場效電晶體形成遮蔽閘之方法，俾解決習知場效電晶體之製造成本高昂且居高不下之缺點。
本案之另一目的為提供一種於金氧半場效電晶體形成遮蔽閘之方法，藉由使用回蝕製程形成多晶矽間氧化物區以取代傳統之化學機械研磨製程，可使製造遮蔽閘結構之製造成本降低，進而達到降低場效電晶體總成本之功效。同時，遮蔽閘結構可有效降低場效電晶體之閘電荷，以達到提升場效電晶體整體表現之功效。
為達上述目的，本案之一較廣實施態樣為提供一種於金氧半場效電晶體形成遮蔽閘之方法，包括步驟：(a)提供具有至少一溝渠之一半導體基板；(b)於該半導體基板之該溝渠內形成一底層閘
氧化物區及一遮蔽閘多晶矽區；(c)以高溫度電漿沉積、多晶矽回蝕及氧化物回蝕於該遮蔽閘多晶矽區上形成一多晶矽間氧化物區；以及(d)於該多晶矽間氧化物區上形成一閘氧化物區及一閘多晶矽區。
1‧‧‧半導體基板
11‧‧‧硬質罩幕層
12‧‧‧溝渠
121‧‧‧底層閘氧化物
122‧‧‧遮蔽閘多晶矽
123‧‧‧多晶矽間氧化物
124‧‧‧閘氧化物
125‧‧‧閘多晶矽
2‧‧‧半導體基板
21‧‧‧溝渠
22‧‧‧底層閘氧化物區
23‧‧‧遮蔽閘多晶矽區
24‧‧‧多晶矽間氧化物區
25‧‧‧閘氧化物區
26‧‧‧閘多晶矽區
27‧‧‧氧化物層
第1A圖至第1C圖係為於金氧半場效電晶體形成遮蔽閘之傳統方法之流程結構示意圖。
第2A圖至第2D圖係為本案較佳實施例之於金氧半場效電晶體形成遮蔽閘之方法之流程結構示意圖。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非架構於限制本案。
請參閱第2A圖至第2D圖，其係為本案較佳實施例之於金氧半場效電晶體形成遮蔽閘之方法之流程結構示意圖。如第2A圖至第2D圖所示，本案較佳實施例之於金氧半場效電晶體形成遮蔽閘之方法，係包括下述步驟：首先，提供具有至少一溝渠21之半導體基板2，例如一溝渠式P型半導體基板或一溝渠式N型半導體基板，但不以此為限；其次，於半導體基板2之溝渠21內形成底層閘氧化物區22及遮蔽閘多晶矽區23；然後，以高溫度電漿(High Temperature Plasma,HTP)沉積、多晶矽回蝕及氧化物回蝕於遮蔽閘多晶矽區23上形成多晶矽間氧化物區24，且多晶矽間氧化物區24係較佳為以自對準方式及選擇性蝕刻之方式形成；最後，於
多晶矽間氧化物區24上形成閘氧化物區25及閘多晶矽區26。藉由使用回蝕製程形成多晶矽間氧化物區以取代傳統之化學機械研磨製程，可使製造遮蔽閘結構之製造成本降低，進而達到降低場效電晶體總成本之功效。同時，遮蔽閘結構可有效降低場效電晶體之閘電荷，以達到提升場效電晶體整體表現之功效。
於一些實施例中，提供具有至少一溝渠21之半導體基板2之步驟，係可進一步包括步驟：首先，提供半導體基板2；其次，於半導體基板2進行一氧化物層27之沉積步驟，該氧化物層27係可為例如但不限於一硬質罩幕層；然後，於半導體基板2及氧化物層27進行溝渠圖形佈建；接著，對氧化物層27進行蝕刻，例如濕蝕刻或化學蝕刻等；再來，進行溝渠圖形佈建部分之微影製程(即黃光製程)，以形成溝渠21；最後則對溝渠21進行蝕刻，例如乾蝕刻，以形成如第2A圖所示之結構。
根據本案之構想，於半導體基板2之溝渠21內形成底層閘氧化物區22及遮蔽閘多晶矽區23之步驟，係可進一步包括步驟：首先，在氧化物層27被移除後，於溝渠21之底部進行閘氧化物之成長，以形成底層閘氧化物區22；其次，於底層閘氧化物區22上進行多晶矽之沉積步驟，以形成遮蔽閘多晶矽區23；最後，對遮蔽閘多晶矽區23進行回蝕，以形成如第2B圖所示之結構。
根據本發明之構思，以高溫度電漿沉積、多晶矽回蝕及氧化物回蝕於遮蔽閘多晶矽區23上形成多晶矽間氧化物區24之步驟，係可進一步包括步驟：首先，以高溫度電漿沉積之方式進行氧化物沉積，且較佳為使用窄頸(Narrow Neck)之高溫度電漿氧化物之懸垂圖形輪廓形成多晶矽止擋區，但不以此為限；其次，進行多晶
矽罩幕(Mask Poly)之沉積步驟，且由於多晶矽具有共形特性，故可於溝渠21內形成空穴；然後，進行多晶矽回蝕之步驟，其方式主要係以選擇性蝕刻之方式，藉由多晶矽對氧化物具有高蝕刻選擇性之特性，蝕刻並停止於前述步驟之多晶矽止擋區，亦即蝕刻至高溫度電漿氧化物之薄膜而停止；接著，進行氧化物回蝕之步驟，由於高溫度電漿氧化物對多晶矽亦具有高蝕刻選擇性之特性，因此溝渠21內之氧化物係可有效地受到多晶矽薄膜之保護；最後，進行多晶矽之移除步驟及高溫度電漿之部分氧化物移除步驟，以完成最終之多晶矽間氧化物區24，並形成如第2C圖所示之結構。由於本案形成多晶矽間氧化物區24之方式，係透過所謂自對準之方式以及回蝕製程，其成本遠低於習用方法中採化學機械研磨之方式，故可有效降低製造成本，進而降低總成本。
於另一些實施例中，於多晶矽間氧化物區24上形成閘氧化物區25及閘多晶矽區26之步驟，係可細部包括二步驟，亦即先於多晶矽間氧化物區24上進行氧化物之沉積，以形成閘氧化物區25，再於多晶矽間氧化物區24及閘氧化物區25上進行多晶矽之沉積，以形成閘多晶矽區26，以最終形成如第2D圖所示之結構。應注意的是，該二步驟之順序實不受限制，亦即其可以反向順序實施，且同樣可形成如第2D圖所示之結構。於各種不同之實施例中，最終所完成之金氧半場效電晶體之遮蔽閘結構即為第2D圖所示之半導體結構。
綜上所述，本案提供一種於金氧半場效電晶體形成遮蔽閘之方法，藉由使用回蝕製程形成多晶矽間氧化物區以取代傳統之化學機械研磨製程，可使製造遮蔽閘結構之製造成本降低，進而達到降
低場效電晶體總成本之功效。同時，遮蔽閘結構可有效降低場效電晶體之閘電荷，以達到提升場效電晶體整體表現之功效。
縱使本發明已由上述之實施例詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
2‧‧‧半導體基板
23‧‧‧遮蔽閘多晶矽區
24‧‧‧多晶矽間氧化物區
Claims (9)
- 一種於金氧半場效電晶體形成遮蔽閘之方法，包括步驟：(a)提供具有至少一溝渠之一半導體基板；(b)於該半導體基板之該溝渠內形成一底層閘氧化物區及一遮蔽閘多晶矽區；(c)以高溫度電漿沉積、多晶矽回蝕及氧化物回蝕於該遮蔽閘多晶矽區上形成一多晶矽間氧化物區，其中該步驟(c)更包括步驟：(c1)進行高溫度電漿之一氧化物之沉積；(c2)進行一多晶矽罩幕之沉積；(c3)對該多晶矽罩幕進行回蝕；(c4)對該氧化物進行回蝕；以及(c5)移除該多晶矽罩幕及部分之該氧化物，以形成該多晶矽間氧化物區；以及(d)於該多晶矽間氧化物區上形成一閘氧化物區及一閘多晶矽區。
- 如申請專利範圍第1項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該步驟(a)更包括步驟：(a1)提供該半導體基板；(a2)於該半導體基板沉積一氧化物層；(a3)於該半導體基板及該氧化物層進行溝渠圖形佈建；(a4)蝕刻該氧化物層； (a5)進行溝渠圖形佈建部分之微影製程，以形成該溝渠；以及(a6)蝕刻該溝渠。
- 如申請專利範圍第2項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該氧化物層係為一硬質罩幕層，該步驟(a4)係透過濕蝕刻之方式實現，且該步驟(a6)係透過乾蝕刻之方式實現。
- 如申請專利範圍第1項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該步驟(b)更包括步驟：(b1)於該溝渠之一底部進行閘氧化物之成長，以形成該底層閘氧化物區；(b2)於該底層閘氧化物區上進行多晶矽之沉積，以形成該遮蔽閘多晶矽區；以及(b3)對該遮蔽閘多晶矽區進行回蝕。
- 如申請專利範圍第1項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該步驟(c1)係以窄頸之高溫度電漿之該氧化物之懸垂圖形輪廓形成一多晶矽止擋區。
- 如申請專利範圍第1項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該步驟(c2)係於該溝渠內形成一空穴。
- 如申請專利範圍第1項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該步驟(c3)及該步驟(c4)係以選擇性蝕刻之方式實現。
- 如申請專利範圍第1項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該多晶矽間氧化物區係以自對準之方式形成。
- 如申請專利範圍第1項所述之於金氧半場效電晶體形成遮蔽閘之方法，其中該步驟(d)更包括步驟： (d1)於該多晶矽間氧化物區上進行氧化物沉積，以形成該閘氧化物區；以及(d2)於該多晶矽間氧化物區及該閘氧化物區上進行多晶矽沉積，以形成該閘多晶矽區。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102128009A TWI528424B (zh) | 2013-08-05 | 2013-08-05 | 於金氧半場效電晶體形成遮蔽閘之方法 |
| US14/020,441 US9006090B2 (en) | 2013-08-05 | 2013-09-06 | Method for forming shielded gate of MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102128009A TWI528424B (zh) | 2013-08-05 | 2013-08-05 | 於金氧半場效電晶體形成遮蔽閘之方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201507003A TW201507003A (zh) | 2015-02-16 |
| TWI528424B true TWI528424B (zh) | 2016-04-01 |
Family
ID=52428045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102128009A TWI528424B (zh) | 2013-08-05 | 2013-08-05 | 於金氧半場效電晶體形成遮蔽閘之方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9006090B2 (zh) |
| TW (1) | TWI528424B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113327858B (zh) * | 2020-07-15 | 2024-02-06 | 上海积塔半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
| CN113471078A (zh) * | 2021-06-11 | 2021-10-01 | 上海格瑞宝电子有限公司 | 一种sgt-mosfet及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479098B1 (en) * | 2000-12-26 | 2002-11-12 | Taiwan Semiconductor Manufacturing Company | Method to solve particle performance of FSG layer by using UFU season film for FSG process |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7648877B2 (en) * | 2005-06-24 | 2010-01-19 | Fairchild Semiconductor Corporation | Structure and method for forming laterally extending dielectric layer in a trench-gate FET |
| US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7449354B2 (en) * | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
| US8779510B2 (en) * | 2010-06-01 | 2014-07-15 | Alpha And Omega Semiconductor Incorporated | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts |
-
2013
- 2013-08-05 TW TW102128009A patent/TWI528424B/zh active
- 2013-09-06 US US14/020,441 patent/US9006090B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201507003A (zh) | 2015-02-16 |
| US9006090B2 (en) | 2015-04-14 |
| US20150037968A1 (en) | 2015-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI710137B (zh) | 堆疊奈米線電晶體及其製造方法 | |
| TWI484567B (zh) | 半導體結構與其製造方法 | |
| JP2016532296A5 (zh) | ||
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| JP2016532296A (ja) | 改善されたＳｉＧｅファセットによる改善されたシリサイド形成 | |
| CN104979199B (zh) | 半导体器件的形成方法 | |
| TWI686903B (zh) | 斷閘極金氧半場效電晶體的閘極結構及其製造方法 | |
| CN105470295A (zh) | 鳍状结构及其制造方法 | |
| TWI671819B (zh) | 半導體裝置及其製作方法 | |
| CN108010880A (zh) | 半导体装置及其制造方法 | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| US20160314978A1 (en) | Spacer Enabled Poly Gate | |
| TWI528424B (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| TW201729292A (zh) | 半導體元件及其製造方法 | |
| TW201421684A (zh) | 半導體元件及其製造方法 | |
| TWI626712B (zh) | 半導體裝置及半導體裝置之隔離結構的製造方法 | |
| CN107369621A (zh) | 鳍式场效应晶体管及其形成方法 | |
| TW201816858A (zh) | 功率金氧半導體場效電晶體的製造方法 | |
| CN104425371B (zh) | 半导体结构的形成方法 | |
| TWI497609B (zh) | 半導體記憶體製程 | |
| CN108109917B (zh) | 场效应晶体管的隔离结构及其制作方法 | |
| TWI739087B (zh) | 分離閘結構之製造方法及分離閘結構 | |
| CN107978528B (zh) | 一种改善锗硅源漏极形貌的制备方法 | |
| CN105575904A (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN109216200A (zh) | 一种基于体硅全包围栅极SOI FinFET的制作方法 |