TWI527019B - 時脈訊號產生電路及其預充／預放方法 - Google Patents
時脈訊號產生電路及其預充／預放方法 Download PDFInfo
- Publication number
- TWI527019B TWI527019B TW103122097A TW103122097A TWI527019B TW I527019 B TWI527019 B TW I527019B TW 103122097 A TW103122097 A TW 103122097A TW 103122097 A TW103122097 A TW 103122097A TW I527019 B TWI527019 B TW I527019B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- switch
- output terminal
- clock signal
- potential
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本發明是有關於一種時脈訊號產生電路及其預充/預放方法，且特別是有關於一種可彈性調整之下降及上升操作的時脈訊號產生電路及其預充/預放方法。
薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display,TFT-LCD)的技術日益發達，許多顯示相關的先進技術也陸續發展出來，由扭曲向列型(Twisted Nematic,TN)面板到現今平面轉換型(In-Plane switching,IPS)面板、邊界電場切換型(Fringe Field Switching,FFS)面板，而現今用於小尺寸顯示裝置的面板主要以進階超可視角度型(Advanced Hyper-Viewing Angle,AHVA)為主流，即邊界電場切換型的顯示技術。
一般來說，小尺寸顯示裝置常應用於手機及平板等裝置上，因此，除了顯示裝置本身的顯像品質外，顯示裝置於設計上也十分強調節省驅動電路的電力消耗。然而，當前主流的驅動閘極線脈衝(Gate Line Pulse)於驅動面板
時，依舊造成不理想的閘極電力消耗，即因驅動閘極時所帶來的耗電量仍然需要被更進一步地降低。
另一方面，由於現今使用者對於解析度的要求愈來愈高，顯示裝置之薄膜電晶體的充電時間也相對變小，常造成資料錯充或是時脈重疊的問題。
因此，如何有效使顯示裝置更加省電，並同時維持高解析顯示裝置的正常顯像，實屬當前研發課題之一。
本發明實施例之第一態樣提供一種時脈訊號產生電路。時脈訊號產生電路包含一輸出端、一第一開關、一第二開關、一第三開關及一第四開關。輸出端用以預充或預放一時脈訊號，第一開關用以選擇性地導通一第一電壓至輸出端，第二開關用以選擇性地導通一第二電壓至輸出端，第三開關用以選擇性地導通一第三電壓至輸出端，其中，第三電壓之電位大小位於第一電壓與第二電壓之電位大小之間。第四開關用以選擇性地導通一第四電壓至輸出端，其中第四電壓之電位大小位於第三電壓與第一電壓之電位大小之間。第一開關、第二開關、第三開關及第四開關根據第一電壓、第二電壓、第三電壓及第四電壓的電位大小排序輪替地導通以預充或預放時脈訊號。
本發明實施例之第二態樣提供一種預充方法，應用於一時脈訊號產生電路，時脈訊號產生電路包含一輸出端、一第一開關、一第二開關及一第三開關。所述預充方
法包含下列步驟：藉由第一開關導通一第一電壓至輸出端；藉由第二開關導通一第二電壓至輸出端；以及藉由第三開關導通一第三電壓至輸出端；其中，電位大小由小至大的順序為第一電壓、第二電壓及第三電壓。
本發明實施例之第三態樣提供一種預放方法，應用
於一時脈訊號產生電路，所述時脈訊號產生電路包含一輸出端、一第一開關、一第二開關及一第三開關，所述預放方法包含下列步驟：藉由第一開關導通一第一電壓至輸出端、藉由第二開關導通一第二電壓至輸出端；以及藉由第三開關導通一第三電壓至輸出端；其中，電位大小由大至小的順序為第一電壓、第二電壓及第三電壓。
本發明實施例之第四態樣提供一種預充方法，適用
於將一時脈訊號的一電壓準位由一第一系統電位調整至一第二系統電位，預充方法包含下列步驟：將電壓準位由第一系統電位預充至一第一中間電位，第一中間電位介於第一系統電位與第二系統電位之間；將電壓準位由第一中間電位預充至一第二中間電位，第二中間電位介於第一中間電位與第二系統電位之間；以及將電壓準位由第二中間電位預充至第二系統電位。
本發明實施例之第五態樣提供一種預放方法，適用於將一時脈訊號的一電壓準位由一第一系統電位調整至一第二系統電位，預放方法包含下列步驟：將電壓準位由第一系統電位預放至一第一中間電位，第一中間電位介於第一系統電位與第二系統電位之間；將電壓準位由第一中間
電位預放至一第二中間電位，第二中間電位介於第一中間電位與第二系統電位之間；以及將電壓準位由第二中間電位預放至第二系統電位。
以下將以實施方式對上述之說明作詳細的描述，並對本發明之技術方案提供更進一步的解釋。
為讓本揭示內容能更明顯易懂，所附符號之說明如下：
100‧‧‧顯示裝置
110‧‧‧控制單元
112‧‧‧電源供應模組
114‧‧‧時脈訊號產生電路
116‧‧‧源極驅動器
120‧‧‧顯示面板
122L‧‧‧匯流排線
122R‧‧‧匯流排線
124L‧‧‧移位暫存器
124R‧‧‧移位暫存器
126‧‧‧畫素結構
VGH、VGL、AVDD、AVEE、VSS‧‧‧電源訊號
ST‧‧‧起始訊號
HC1~HCn‧‧‧時脈訊號
200‧‧‧子時脈訊號產生電路
202、204、206、208、210、212‧‧‧開關
214‧‧‧箝位電路
216‧‧‧輸出端
LS1、LS2、LS3、LS4、LS5、LS6‧‧‧位準移位器
T1、T2、T3、T4、T5、T6、T7、T8、T9‧‧‧時間區間
124a‧‧‧上拉控制電路
124b‧‧‧上拉電路
124c‧‧‧下拉控制電路
124d‧‧‧下拉電路
G(1)、G(2)、G(3)、G(4)‧‧‧閘極驅動訊號
Q(1)、Q(2)、Q(3)、Q(4)‧‧‧操作節點
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是依據本發明一實施例所繪示之顯示裝置的示意圖；第2圖是依據本發明一實施例所繪示之子時脈訊號產生電路的示意圖；第3圖是依據本發明一實施例所繪示之子時脈訊號產生電路產生具有不同下降時間之開關狀態時序圖；第4圖是依據本發明一實施例所繪示之子時脈訊號產生電路產生具有不同上升時間之開關狀態時序圖；以及第5圖是依據本發明一實施例所繪示之匯流排線與閘極驅動器的示意圖。
本發明將在本說明書中利用隨附圖示的參考更充分地陳述，其中隨附圖示繪有本發明的實施方式。然而本發明以許多不同形式實現而不應受限於本說明書陳述之實施方式。這些實施方式的提出令本說明書詳盡且完整，而
將充分表達本發明範圍予本發明所屬技術領域之通常知識者。本文中相同的參考編號意指相同的元件。
關於本文中所使用之『第一』、『第二』、…等，並
非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
當一元件被稱為『連接』或『耦接』至另一元件時，
它可以為直接連接或直接耦接至另一元件，又或是兩元件之間有一額外元件存在。相對的，當一元件被稱為『直接連接』或『直接耦接』至另一元件時，其中是沒有額外元件存在。
參照第1圖，第1圖是依據本發明一實施例所繪示之顯示裝置100的示意圖，顯示裝置100包含一控制單元110及一顯示面板120，其中，控制單元110電性耦接至顯示面板120。
控制單元110包含一電源供應模組112、一時脈訊號產生電路114以及一源極驅動器116。電源供應模組112電性耦接至時脈訊號產生電路114及源極驅動器116。
顯示面板120包含一匯流排線122L、一匯流排線122R、一移位暫存器124L、一移位暫存器124R及複數個畫素結構126，其中，匯流排線122L電性耦接至移位暫存器124L，匯流排線122R電性耦接至移位暫存器124R，移位暫存器124L以及移位暫存器124R電性耦接至畫素結構126。
電源供應模組112用以提供電源訊號VGH、電源
訊號VGL、電源訊號AVDD以及電源訊號AVEE至時脈訊號產生電路114，並提供電源訊號AVDD以及電源訊號AVEE至源極驅動器116。電源供應模組112更用以直接或間接提供電源訊號VGH及電源訊號VGL至匯流排線122L及匯流排線122R。
時脈訊號產生電路114用以提供起始訊號ST及時
脈訊號HC1~HCn至匯流排線122L及匯流排線122R，藉以使電性耦接至匯流排線122L及匯流排線122R的移位暫存器124L及移位暫存器124R可針對畫素結構126進行掃描操作。
源極驅動器116根據電源訊號AVDD以及電源訊號AVEE輸出資料訊號至畫素結構126。
其中，電源訊號之電位大小由大到小之順序為電源訊號VGH、電源訊號AVDD、電源訊號VSS、電源訊號AVEE及電源訊號VGL。在一些實施例中，電源訊號VSS可視為一接地電壓。
為清楚說明時脈訊號產生電路114產生時脈訊號HC1~HCn的方式，一併參照第2圖、第3圖及第4圖。
第2圖是依據本發明一實施例所繪示之子時脈訊號產生電路200的示意圖。第1圖所示之時脈訊號產生電路114包含複數個同於第2圖所示的子時脈訊號產生電路200，分別用以產生對應的時脈訊號HC1~HCn，其中，第2圖所示之子時脈訊號產生電路200以產生時脈訊號HC1為例。
子時脈訊號產生電路200可利用開關(舉例來說：
電晶體)之方式彈性分段時脈訊號HC1之下降期間及上升期間。進一步來說，可由控制訊號調整子時脈訊號產生電路200中的開關，藉以分段時脈訊號HC1的下降期間及上升期間，使得包含複數個子時脈訊號產生電路200的時脈訊號產生電路114得到最高的省電效益，並可防止資料錯充的問題。
舉例來說，當時脈訊號HC1的上升期間或下降期間能有效被分為多段時，更精確地來說，當時脈訊號HC1的上升期間或下降期間因為多段而增長時，單位時間的充電流量或放電流量能有效地減少，此外，多段上升期間或是多段下降期間將使每一段時間內的充電壓差或是放電壓差能有效地減少，藉此，時脈訊號HC1時所消耗的功率將大幅下降，即可達到省電之效果。
如第2圖所示，子時脈訊號產生電路200包含開關202、開關204、開關206、開關208、開關210、開關212、箝位電路214以及輸出端216。第2圖中的子時脈訊號產生電路200更包含分別對應於開關202、開關204、開關206、開關208、開關210及開關212之位準移位器(level shifter)LS1~LS6，其中，位準移位器LS1~LS6用以升壓控制訊號以驅動開關202、204、206、208、210、212。
開關202之控制端藉由位準移位器LS1接收一控制訊號C1，開關204之控制端藉由位準移位器LS2接收一控制訊號C2，開關202之第一端接收電源訊號VSS，開關202之第二端及開關204之第一端電性耦接至輸出端216，開關
204之第二端接收電源訊號VSS。其中，開關202用以根據控制訊號C1選擇性地導通電源訊號VSS至輸出端216，開關204用以根據控制訊號C2選擇性地導通電源訊號VSS至輸出端216。
在本實施例中，開關202與開關204可分別例如為P型電晶體及N型電晶體。值得注意的是，子時脈訊號產生電路200於預充時脈訊號HC1時，是利用開關202導通電源訊號VSS至輸出端216；另一方面，子時脈訊號產生電路200於預放時脈訊號HC1時，是利用開關204導通電源訊號VSS至輸出端216。
開關206之控制端藉由位準移位器LS3接收一控制訊號C3，開關208之控制端藉由位準移位器LS4接收一控制訊號C4，開關206之第一端接收電源訊號VGH，開關206之第二端及開關208之第一端電性耦接至輸出端216，開關208之第二端接收電源訊號VGL。其中，開關206用以根據控制訊號C3選擇性地導通電源訊號VGH至輸出端216，開關208用以根據控制訊號C4選擇性地導通電源訊號VGL至輸出端216。
在本實施例中，開關206與開關208可分別例如為P型電晶體及N型電晶體。
開關210之控制端藉由位準移位器LS5接收一控制訊號C5，開關212之控制端藉由位準移位器LS6接收一控制訊號C6，開關210之第一端接收電源訊號AVDD，開關210之第二端及開關212之第一端電性耦接至輸出端216，
開關212之第二端接收電源訊號AVEE。其中，開關210用以根據控制訊號C5選擇性地導通電源訊號AVDD至輸出端216，開關212用以根據控制訊號C6選擇性地導通電源訊號AVEE至輸出端216。
在本實施例中，開關210與開關212可分別例如為P型電晶體及N型電晶體。
在一些實施例中，子時脈訊號產生電路200可更包含另一P型電晶體及另一N型電晶體，其中，另一P型電晶體用以根據第一控制訊號選擇性地導通電源訊號AVEE至輸出端216，另一N型電晶體用以根據第二控制訊號選擇性地導通電源訊號AVDD至輸出端216。值得注意的是，子時脈訊號產生電路200於預充時脈訊號HC1時，是利用開關210導通電源訊號AVDD至輸出端216，並利用另一P型電晶體導通電源訊號AVSS至輸出端216；另一方面，子時脈訊號產生電路200於預放時脈訊號HC1時，是利用另一N型電晶體導通電源訊號AVDD至輸出端216，並利用開關212導通電源訊號AVSS至輸出端216。
箝位電路214用以限制輸出端216的電壓於電源訊號VGH與電源訊號VGL的電壓之間，包含二極體218及二極體220，二極體218之陽極端電性耦接至輸出端216，二極體218之陰極端接收電源訊號VGH；二極體220之陰極端電性耦接至輸出端216，二極體218之陽極端接收電源訊號VGL。
如上所述，藉由時序性地調整控制訊號C1、控制
訊號C2、控制訊號C3、控制訊號C4、控制訊號C5及控制訊號C6可得到具不同下降時間及不同上升時間的控制訊號。以下分別就調整時脈訊號之下降時間及上升時間所對應之開關的狀態做更詳細的說明。
參照第3圖以說明子時脈訊號產生電路200產生具有不同下降時間之時脈訊號的開關狀態時序圖。時脈訊號HC1起始的電位為電源訊號VGL，於時間區間T1開始時，控制訊號C6將具一致能電位使得開關212導通電源訊號AVEE至輸出端216，輸出端216則進而預充時脈訊號HC1的電位至電源訊號AVEE，隨後，於時間區間T1中，控制訊號C1、控制訊號C5以及控制訊號C3分別導通開關202、開關210及開關206使得輸出端216能於時間區間T1結束時上升至開關206所接收的電源訊號VGH。
於時間區間T2開始時，時脈訊號HC1具電源訊號VGH，接者，控制訊號C5、控制訊號C2、控制訊號C6及控制訊號C4依序地具致能電位使得開關210、開關204、開關212及開關208依序地導通，藉此，時脈訊號HC1能由電源訊號VGH經由四段預放電至電源訊號VGL。
於時間區間T3開始時，時脈訊號HC1具電源訊號VGH，控制訊號C5、控制訊號C6及控制訊號C4依序地具致能電位使得開關210、開關212及開關208依序地導通，藉此，時脈訊號HC1能由電源訊號VGH經由三段預放電至電源訊號VGL。
在一些實施例中，時脈訊號HC1由電源訊號VGH
經由三段預放電至電源訊號VGL的過程，亦可由控制訊號C5、控制訊號C2及控制訊號C6之其中兩者與控制訊號C4依序地具致能電位，使得對應的開關能夠依序地導通。
於時間區間T4開始時，時脈訊號HC1具電源訊號VGH，控制訊號C6及控制訊號C4依序地具致能電位使得開關212及開關208依序地導通，藉此，時脈訊號HC1能由電源訊號VGH經由二段預放電至電源訊號VGL。
在一些實施例中，時脈訊號HC1由電源訊號VGH經由二段預放電至電源訊號VGL的過程，亦可由控制訊號C5、控制訊號C2其中一者與控制訊號C4依序地具致能電位，使得對應的開關能夠依序地導通。
於時間區間T5開始時，時脈訊號HC1具電源訊號VGH，控制訊號C1具致能電位使得開關導通，藉此，時脈訊號HC1能由電源訊號VGH經由一段預放電至電源訊號VGL。
參照第4圖以說明子時脈訊號產生電路200產生具有不同上升時間之開關狀態時序圖。時脈訊號HC1起始的電位為電源訊號VGL，相較於第3圖，時間區間T6中之控制訊號C1~C6的變化類似於時間區間T1之控制訊號C1~C6的變化。
於時間區間T7開始時，時脈訊號HC1具電源訊號VGL，控制訊號C6、控制訊號C5及控制訊號C3依序地具致能電位使得開關212、開關210及開關206依序地導通，藉此，時脈訊號HC1能由電源訊號VGL經由三段預充電至
電源訊號VGH。
在一些實施例中，時脈訊號HC1由電源訊號VGL
經由三段預充電至電源訊號VGH的過程，亦可由控制訊號C5、控制訊號C1及控制訊號C6其中兩者與控制訊號C4依序地具致能電位，使得對應的開關能夠依序地導通以達成三段預充電。
於時間區間T8開始時，時脈訊號HC1具電源訊號
VGL，控制訊號C5及控制訊號C3依序地具致能電位使得開關210及開關206依序地導通，藉此，時脈訊號HC1能由電源訊號VGL經由二段預充電至電源訊號VGH。
在一些實施例中，時脈訊號HC1由電源訊號VGL經由二段預充電至電源訊號VGH的過程，亦可由控制訊號C1及控制訊號C6其中一者與控制訊號C4依序地具致能電位，使得對應的開關能夠依序地導通以達成二段預充電。
於時間區間T9開始時，時脈訊號HC1具電源訊號VGL，控制訊號C3具致能電位使得開關206導通，藉此，時脈訊號HC1能由電源訊號VGL經由一段預充電至電源訊號VGH。
如第2圖、第3圖及第4圖所示，子時脈訊號產生電路200能依設計需求，藉由控制訊號調整時脈訊號HC1~HCn的下降時間及上升時間，使得接收時脈訊號HC1~HCn的移位暫存器124L及移位暫存器124R能有效地避免資料錯充及時脈重疊過長的問題。
參照第5圖以說明時脈訊號HC1~HCn如何輸出至
移位暫存器124L及移位暫存器124R以進行畫素結構126的掃描操作，第5圖是依據本發明一實施例所繪示之匯流排線122L與移位暫存器124L的示意圖。移位暫存器124L包含m級。在第5圖所示的實施例中，僅繪示移位暫存器124L的其中四級。
其中，匯流排線122R與移位暫存器124R的連接及操作關係類似於匯流排線122L與移位暫存器124L的連接及操作關係。
匯流排線122L接收來自控制單元110所傳送的時脈訊號HC1~HCn、起始訊號ST及電源訊號VGH、VGL。
移位暫存器124L的每一級分別具有上拉控制電路124a、上拉電路124b、下拉控制電路124c及下拉電路124d。第一級的上拉控制電路124a用以接收起始訊號ST及電源訊號VGH，第一級的上拉電路124b用以接收時脈訊號HC1，並根據操作節點Q(1)的電位及時脈訊號HC1產生對應的閘極驅動訊號G(1)。另一方面，第一級的下拉控制電路124c及下拉電路124d用以下拉操作節點Q(1)及閘極驅動訊號G(1)的電位。
相較於第一級，第二級的上拉控制電路124a用以接收前級的閘極驅動訊號G(1)，除此之外，第二級的上拉電路124b、下拉控制電路124c及下拉電路124d的操作與第一級的上拉電路124b、下拉控制電路124c及下拉電路124d類似，故此處不再贅述。
此外，第三級與第四級的操作亦類似於第二級的操
作，而第二級至第四級之上拉電路124b分別根據操作節點Q(2)、操作節點Q(3)、操作節點Q(4)的電位及時脈訊號HC2、時脈訊號HC3及時脈訊號HC4輸出閘極驅動訊號G(2)、閘極驅動訊號G(3)及閘極驅動訊號G(4)以進行畫素結構126的掃描操作。
綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值，本發明提供之時脈訊號產生電路能有效地降低顯示裝置的電力消耗，並能藉由彈性地調整時脈訊號的下降期間及上升期間以避免時脈重疊及資料錯充。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧子時脈訊號產生電路
202、204、206、208、210、212‧‧‧開關
214‧‧‧箝位電路
216‧‧‧輸出端
218、220‧‧‧二極體
LS1、LS2、LS3、LS4、LS5、LS6‧‧‧位準移位器
VGH、VGL、AVDD、AVEE、VSS‧‧‧電源訊號
HC1‧‧‧時脈訊號
Claims (8)
- 一種時脈訊號產生電路，包含：一輸出端，用以預充或預放一時脈訊號；一第一開關，用以選擇性地導通一第一電壓至該輸出端；一第二開關，用以選擇性地導通一第二電壓至該輸出端；一第三開關，用以選擇性地導通一第三電壓至該輸出端，其中，該第三電壓之電位大小位於該第一電壓與該第二電壓之間；以及一第四開關，用以選擇性地導通一第四電壓至該輸出端，其中該第四電壓之電位大小位於該第三電壓與該第一電壓之間；其中，該第一開關、該第二開關、該第三開關及該第四開關根據該第一電壓、該第二電壓、該第三電壓及該第四電壓的電位大小排序輪替地導通以預充或預放該時脈訊號。
- 如請求項1所述之時脈訊號產生電路，更包含：一第五開關，用以選擇性地導通一第五電壓至該輸出端，其中，該第五電壓位於該三電壓與該第二電壓之間，且該第一開關、該第二開關、該第三開關、該第四開關及該第五開關根據該第一電壓、該第二電壓、該第三電壓、該第四電壓及該第五電壓的電位大小排序輪替地導通以預 充或預放該時脈訊號。
- 如請求項1所述之時脈訊號產生電路，更包含：一箝位電路，用以將輸出端的電壓限制在該第一電壓與該第二電壓之間。
- 如請求項1~3任一項所述之時脈訊號產生電路，其中，該第三開關用以根據一第一控制訊號導通該第三電壓至該輸出端，該第四開關用以根據一第二控制訊號導通該第四電壓至該輸出端。
- 如請求項1所述之時脈訊號產生電路，更包含：一第六開關，用以選擇性地導通該第三電壓至該輸出端，其中，該第三開關與該第六開關為相反導電性之電晶體。
- 一種預充方法，應用於一時脈訊號產生電路，包含一輸出端、一第一開關、一第二開關、一第三開關及一第四開關，其中，該預充方法包含：藉由該第一開關導通一第一電壓至該輸出端；藉由該第二開關導通一第二電壓至該輸出端；藉由該第三開關導通一第三電壓至該輸出端；以及藉由該第四開關導通一第四電壓至該輸出端；其中，電位大小由小至大的順序為該第一電壓、該第 二電壓、該第四電壓及該第三電壓，或為該第四電壓、該第一電壓、該第二電壓及該第三電壓。
- 一種預放方法，應用於一時脈訊號產生電路，包含一輸出端、一第一開關、一第二開關、一第三開關及一第四開關，其中，該預放方法包含：藉由該第一開關導通一第一電壓至該輸出端；藉由該第二開關導通一第二電壓至該輸出端；藉由該第三開關導通一第三電壓至該輸出端；以及藉由該第四開關導通一第四電壓至該輸出端；其中，電位大小由大至小的順序為該第一電壓、該第二電壓、該第四電壓及該第三電壓，或為該第四電壓、該第一電壓、該第二電壓及該第三電壓。
- 一種預放方法，適用於將一時脈訊號的一電壓準位由一第一系統電位調整至一第二系統電位，該預放方法包含：將該電壓準位由該第一系統電位預放至一第一中間電位，該第一中間電位介於該第一系統電位與該第二系統電位之間；將該電壓準位由該第一中間電位預放至一第二中間電位，該第二中間電位介於該第一中間電位與該第二系統電位之間；以及將該電壓準位由該第二中間電位預放至該第二系統電 位。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103122097A TWI527019B (zh) | 2014-06-25 | 2014-06-25 | 時脈訊號產生電路及其預充／預放方法 |
| CN201410406463.8A CN104157253A (zh) | 2014-06-25 | 2014-08-18 | 时钟脉冲信号产生电路及其预充/预放方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103122097A TWI527019B (zh) | 2014-06-25 | 2014-06-25 | 時脈訊號產生電路及其預充／預放方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201601142A TW201601142A (zh) | 2016-01-01 |
| TWI527019B true TWI527019B (zh) | 2016-03-21 |
Family
ID=51882738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103122097A TWI527019B (zh) | 2014-06-25 | 2014-06-25 | 時脈訊號產生電路及其預充／預放方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104157253A (zh) |
| TW (1) | TWI527019B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810004A (zh) * | 2015-05-25 | 2015-07-29 | 合肥京东方光电科技有限公司 | 时钟信号生成电路、栅极驱动电路、显示面板及显示装置 |
| CN116758871A (zh) * | 2018-06-25 | 2023-09-15 | 矽创电子股份有限公司 | 驱动方法及其驱动电路 |
| TWI742681B (zh) * | 2020-05-21 | 2021-10-11 | 友達光電股份有限公司 | 顯示裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344186B1 (ko) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | 액정표시장치의 소오스 구동회로 및 그 구동방법 |
| CN101425268A (zh) * | 2007-10-29 | 2009-05-06 | 中华映管股份有限公司 | 影像显示装置的低功率驱动方法与驱动信号产生方法 |
| JP2009211059A (ja) * | 2008-02-06 | 2009-09-17 | Panasonic Corp | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
| US7750715B2 (en) * | 2008-11-28 | 2010-07-06 | Au Optronics Corporation | Charge-sharing method and device for clock signal generation |
| KR20110106686A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 차지 펌프, 그 제어 방법, 및 이를 구비한 디스플레이 구동 시스템 |
| CN103424907B (zh) * | 2013-09-04 | 2016-04-13 | 格科微电子（上海）有限公司 | 液晶显示器、像素的驱动电路及装置、控制方法及装置 |
-
2014
- 2014-06-25 TW TW103122097A patent/TWI527019B/zh not_active IP Right Cessation
- 2014-08-18 CN CN201410406463.8A patent/CN104157253A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN104157253A (zh) | 2014-11-19 |
| TW201601142A (zh) | 2016-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10593286B2 (en) | Shift register, gate driving circuit, display panel and driving method | |
| KR102019577B1 (ko) | Goa 회로 및 액정 디스플레이 | |
| TWI404036B (zh) | 液晶顯示器 | |
| JP5079301B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| KR102080730B1 (ko) | 양방향 스캐닝 게이트 구동 회로 | |
| KR102054408B1 (ko) | 액정 디스플레이 디바이스를 위한 goa 회로 | |
| TWI437823B (zh) | 移位暫存器電路 | |
| US9666152B2 (en) | Shift register unit, gate driving circuit and display device | |
| CN102654982B (zh) | 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器 | |
| TWI421872B (zh) | 能降低耦合效應之移位暫存器 | |
| TWI406503B (zh) | 移位暫存器電路 | |
| TWI425771B (zh) | 移位暫存器電路 | |
| US20160189648A1 (en) | Goa circuit applied to liquid crystal display device | |
| TWI425473B (zh) | 閘極驅動電路 | |
| WO2020019426A1 (zh) | 包括goa电路的液晶面板及其驱动方法 | |
| US8509378B2 (en) | Shift register | |
| TWI427591B (zh) | 閘極驅動電路 | |
| GB2550508A (en) | Goa circuit for liquid crystal display device | |
| US20160343323A1 (en) | Goa circuit of ltps semiconductor tft | |
| CN102651187B (zh) | 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器 | |
| KR20100042474A (ko) | 표시 장치 및 이의 구동 방법 | |
| KR20100039633A (ko) | 표시 장치 및 이의 구동 방법 | |
| KR20080013280A (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
| WO2018119969A1 (zh) | Goa电路 | |
| WO2016008193A1 (zh) | 具有自我补偿功能的栅极驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |